CN104054161A - 倒装芯片型半导体装置的制造方法 - Google Patents

倒装芯片型半导体装置的制造方法 Download PDF

Info

Publication number
CN104054161A
CN104054161A CN201380005859.5A CN201380005859A CN104054161A CN 104054161 A CN104054161 A CN 104054161A CN 201380005859 A CN201380005859 A CN 201380005859A CN 104054161 A CN104054161 A CN 104054161A
Authority
CN
China
Prior art keywords
film
back surface
semiconductor
semiconductor back
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380005859.5A
Other languages
English (en)
Inventor
志贺豪士
浅井文辉
高本尚英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN104054161A publication Critical patent/CN104054161A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的目的在于提供以能辨识的状态赋予了各种信息的倒装芯片型半导体装置的制造方法，其为工序简化的制造方法。一种倒装芯片型半导体装置的制造方法，其特征在于，包括以下工序：工序A，将倒装芯片型半导体背面用薄膜层压到半导体晶圆上，所述倒装芯片型半导体背面用薄膜用于在倒装芯片连接于被粘物上的半导体元件的背面形成；工序B，切割前述半导体晶圆；以及，工序C，对前述倒装芯片型半导体背面用薄膜进行激光标记，其中，前述工序C的倒装芯片型半导体背面用薄膜是未固化的。

Description

倒装芯片型半导体装置的制造方法
技术领域
本发明涉及倒装芯片型半导体装置的制造方法及利用该方法得到的倒装芯片型半导体装置。
背景技术
近年来，越来越需要半导体装置及其封装体薄型化、小型化。因此，作为半导体装置及其封装体，广泛利用半导体芯片等半导体元件通过倒装芯片接合法安装到基板上的(倒装芯片连接的)倒装芯片型半导体装置。
该倒装芯片连接是以半导体芯片的电路面与基板的电极形成面相对的形式固定的。在这种半导体装置等中，半导体芯片的背面有时用保护薄膜保护，防止半导体芯片的损伤等。
然而，为了用前述保护薄膜保护半导体芯片的背面，需要追加用于对在切割工序中获得的半导体芯片的背面贴附保护薄膜的新的工序。结果，工序数增加，制造成本等增加。另外，由于近年来的薄型化，在半导体芯片的拾取工序中，有时在半导体芯片上会产生损伤。因此，直到拾取工序为止，为了增加半导体晶圆或半导体芯片的机械强度，需要对它们进行加强。
另外，一直以来，在所制造的半导体芯片、使用该半导体芯片制造的半导体装置上，出于产品管理等目的，需要以能辨识的状态对产品赋予各种信息(例如产品编号等文字信息、二维码等图形信息)。
此外，作为半导体芯片的制造方法，已知包括如下工序的方法：将保护膜形成层与剥离片剥离的工序；利用加热或能量射线照射使保护膜形成层固化的工序；根据单位电路对半导体晶圆和保护膜形成层进行切割的工序(例如，参见专利文献1和2)。然而，在专利文献1、2所记载的方法中，想要对该半导体芯片赋予各种信息时，需要在使保护膜形成层固化之后进行。
现有技术文献
专利文献
专利文献1：日本特开2002-280329号公报
专利文献2：日本特开2004-260190号公报
发明内容
发明要解决的问题
本发明的目的在于提供以能辨识的状态赋予了各种信息的倒装芯片型半导体装置的制造方法，其为工序简化的制造方法。
用于解决问题的方案
本申请发明人等发现通过如下的制造方法能够达成前述目的，从而完成了本发明，所述制造方法包括以下工序：工序A，将倒装芯片型半导体背面用薄膜层压到半导体晶圆上，所述倒装芯片型半导体背面用薄膜用于在倒装芯片连接于被粘物上的半导体元件的背面形成；工序B，切割前述半导体晶圆；以及，工序C，对未固化的倒装芯片型半导体背面用薄膜进行激光标记。
由此，在本发明的制造方法中，在工序C之前不包括使倒装芯片型半导体背面用薄膜固化的工序，因此能够简化制造工序。另外，关于利用本发明的制造方法得到的倒装芯片型半导体装置，其是半导体元件被保护、并且对使用该半导体元件制造的倒装芯片安装的半导体装置以能辨识的状态赋予了各种信息的半导体装置。
前述半导体背面用薄膜由包含环氧树脂和酚醛树脂的树脂组合物形成，并且，相对于100重量份前述树脂组合物(包含树脂、填料、着色剂的除溶剂以外的全部成分)，环氧树脂、酚醛树脂的总量优选为25重量份以下。
前述倒装芯片型半导体背面用薄膜在未固化状态下的弹性模量优选为10MPa～10Gpa、更优选为100MPa～5GPa。通过将弹性模量设定为10GPa以下，能够充分确保与半导体晶圆的密合性。
相对于100重量份树脂组合物(包含树脂、填料、着色剂的除溶剂以外的全部成分)，前述倒装芯片型半导体背面用薄膜优选含有0.01～10重量份的着色剂。通过将着色剂的含量设为0.01重量份以上，能够降低透光率，而且能够提高激光标记后的标记部与标记部以外的对比度。另一方面，通过将着色剂的含量设为10重量份以下，能够有效地发挥(表现)良好的对比度。
另外，本发明涉及利用前述制造方法得到的倒装芯片型半导体装置。
发明的效果
根据本发明的倒装芯片型半导体装置的制造方法，能够提供以能辨识的状态赋予了各种信息的倒装芯片型半导体装置。另外，能够提供与现有的制造方法相比工序简化的制造方法。
附图说明
图1是示出能够在本发明中使用的、倒装芯片型半导体背面用薄膜层叠在切割带上而成的切割带一体型半导体背面用薄膜的一个例子的截面示意图。
图2为示出本发明的倒装芯片型半导体装置的制造方法的一个例子的截面示意图。
具体实施方式
边参照附图边对本实施方式的半导体装置的制造方法进行说明，但本实施方式的制造方法并不限定于这些例子。图1是示出本发明的实施方式的倒装芯片型半导体背面用薄膜2(以下也称为半导体背面用薄膜2)层叠在切割带3上而成的切割带一体型半导体背面用薄膜1的一个例子的截面示意图。图2为示出使用前述切割带一体型半导体背面用薄膜1时的半导体装置的制造方法的截面示意图。其中，在本说明书中，图中省略了不需要说明的部分，另外，为了易于说明，有进行了放大或缩小等来图示的部分。
本发明的半导体装置的制造方法包括以下工序：工序A，将倒装芯片型半导体背面用薄膜层压到半导体晶圆上，所述倒装芯片型半导体背面用薄膜用于在倒装芯片连接于被粘物上的半导体元件的背面形成；工序B，切割前述半导体晶圆；以及，工序C，对前述倒装芯片型半导体背面用薄膜进行激光标记。作为前述工序A～C的顺序，只要工序A为最初即可，可以为工序A、工序B、工序C的顺序，也可以为工序A、工序C、工序B的顺序。另外，也可以包括除工序A～C以外的工序，关于其它工序会在后文进行说明。以下，详细说明各工序。
(1)工序A
在工序A中，将半导体背面用薄膜2层压到半导体晶圆4上。关于本发明中使用的半导体背面用薄膜2，如后所述，可以将半导体背面用薄膜2单独地粘贴到半导体晶圆上，但优选以层叠于切割带3上的切割带一体型半导体背面用薄膜1(图1)的形式粘贴到半导体晶圆4上。以下，对使用作为优选的方式的切割带一体型半导体背面用薄膜1时的层压方法进行说明。
首先，如图2的(a)所示，适宜地剥离在切割带一体型半导体背面用薄膜1的半导体背面用薄膜2上任意设置的隔离膜，将半导体晶圆4贴合到该半导体背面用薄膜2上，使其粘接保持并固定(安装工序)。此时，前述半导体背面用薄膜2处于未固化状态。此处，未固化状态与本说明书中定义的状态相同。另外，切割带一体型半导体背面用薄膜1贴合到半导体晶圆4的背面上。半导体晶圆4的背面是指与电路面相反一侧的面(也称为非电路面，非电极形成面等)。对贴合方法没有特别限定，利用压接的方法是优选的。压接通常边通过压接辊等按压构件按压边进行。以下，详细说明工序A中使用的半导体背面用薄膜2等。
(1-1)倒装芯片型半导体背面用薄膜
本发明中使用的半导体背面用薄膜2具有薄膜状的形态。一直以来已知的半导体背面用薄膜需要在晶圆贴合后使半导体背面用薄膜固化，但本发明中使用的半导体背面用薄膜2可以在不事先进行固化的条件下进行激光标记、自切割带的剥离、回流焊工序。
前述半导体背面用薄膜2可以由树脂组合物形成，可以由包含热塑性树脂和热固化性树脂的树脂组合物、未使用热固化性树脂的热塑性树脂组合物、未使用热塑性树脂的热固化性树脂组合物构成。
作为前述热塑性树脂，例如可列举出：天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-醋酸乙酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、尼龙6、尼龙6,6等聚酰胺树脂、苯氧基树脂、丙烯酸类树脂、聚对苯二甲酸乙二醇酯(PET)、聚对苯二甲酸丁二醇酯(PBT)等饱和聚酯树脂、聚酰胺酰亚胺树脂、或氟树脂等。热塑性树脂可以单独使用或将两种以上组合使用。其中，从离子性杂质少且耐热性高、可确保半导体元件的可靠性的观点出发，特别优选丙烯酸类树脂。
对前述丙烯酸类树脂没有特别限制，可列举出以一种或两种以上具有碳数30以下(优选碳数1～18，更优选碳数1～10，特别优选碳数1～5)的直链或支链烷基的丙烯酸或甲基丙烯酸的酯为成分的聚合物等。即，在本发明中，丙烯酸类树脂是也包括甲基丙烯酸类树脂的广义上的丙烯酸类树脂。作为前述烷基，例如，可列举出甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、十二烷基(月桂基)、十三烷基、十四烷基、硬脂基、十八烷基等。
另外，作为用于形成前述丙烯酸类树脂的其它单体，只要是除前述具有碳数30以下的直链或支链的烷基的丙烯酸或甲基丙烯酸的酯以外的单体就没有特别限定。具体而言，例如可列举出丙烯酸、甲基丙烯酸、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸或巴豆酸等含羧基单体；马来酸酐或衣康酸酐等酸酐单体；(甲基)丙烯酸-2-羟乙酯、(甲基)丙烯酸-2-羟丙酯、(甲基)丙烯酸-4-羟丁酯、(甲基)丙烯酸-6-羟己酯、(甲基)丙烯酸8-羟辛酯、(甲基)丙烯酸-10-羟癸酯、(甲基)丙烯酸-12-羟基月桂酯或丙烯酸(4-羟甲基环己基)-甲酯等含羟基单体；苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、磺基丙基(甲基)丙烯酸酯或(甲基)丙烯酰氧基萘磺酸等含磺酸基单体；或者，2-羟乙基丙烯酰基磷酸酯等含磷酸基单体等。需要说明的是，(甲基)丙烯酸是指丙烯酸和/或甲基丙烯酸，本说明书中的(甲基)全部为同样的意思。
另外，作为前述热固化性树脂，除了环氧树脂、酚醛树脂以外，还可列举出氨基树脂、不饱和聚酯树脂、聚氨酯树脂、有机硅树脂、热固化性聚酰亚胺树脂等。热固化性树脂可以单独使用或将两种以上组合使用。作为热固化性树脂，尤其，腐蚀半导体元件的离子性杂质等的含量少的环氧树脂是适宜的。另外，作为环氧树脂的固化剂，可适宜使用酚醛树脂。
作为环氧树脂，没有特别限定，例如可以使用双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、溴化双酚A型环氧树脂、氢化双酚A型环氧树脂、双酚AF型环氧树脂、联苯型环氧树脂、萘型环氧树脂、芴型环氧树脂、苯酚酚醛清漆型环氧树脂、邻甲酚酚醛清漆型环氧树脂、三羟基苯基甲烷型环氧树脂、四羟基苯基甲烷型环氧树脂等二官能环氧树脂、多官能环氧树脂、或者乙内酰脲型环氧树脂、异氰脲酸三缩水甘油酯型环氧树脂或缩水甘油胺型环氧树脂等环氧树脂。其中，特别优选酚醛清漆型环氧树脂、联苯型环氧树脂、三羟基苯基甲烷型环氧树脂、四羟基苯基乙烷型环氧树脂。这是因为，这些环氧树脂富有与作为固化剂的酚醛树脂的反应性，耐热性等优异。
进而，前述酚醛树脂作为前述环氧树脂的固化剂而发挥作用，例如可列举出苯酚酚醛清漆树脂、苯酚芳烷基树脂、甲酚酚醛清漆树脂、叔丁基苯酚酚醛清漆树脂、壬基苯酚酚醛清漆树脂等酚醛清漆型酚醛树脂、甲阶型酚醛树脂、聚对氧基苯乙烯等聚氧基苯乙烯等。酚醛树脂可以单独使用或将两种以上组合使用。其中，从能够提高半导体装置的连接可靠性的观点出发，特别优选苯酚酚醛清漆树脂、苯酚芳烷基树脂。
关于环氧树脂与酚醛树脂的配混比例，例如优选以相对于前述环氧树脂成分中的环氧基1当量、酚醛树脂中的羟基为0.5～2.0当量的方式进行配混，更优选为0.8～1.2当量。
在本发明中，可以使用环氧树脂和酚醛树脂的热固化促进催化剂。作为热固化促进催化剂，没有特别限制，可以从公知的热固化促进催化剂中适当选择使用。热固化促进催化剂可以单独使用或将两种以上组合使用。作为热固化促进催化剂，例如可以使用胺系固化促进剂、磷系固化促进剂、咪唑系固化促进剂、硼系固化促进剂、磷-硼系固化促进剂等。
前述半导体背面用薄膜2优选由包含环氧树脂和酚醛树脂的树脂组合物形成，更优选由包含环氧树脂、酚醛树脂和丙烯酸类树脂的树脂组合物形成。前述树脂组合物由于离子性杂质少且耐热性高，因此可确保半导体元件的可靠性。关于包含环氧树脂、酚醛树脂和丙烯酸类树脂的树脂组合物的配混比，例如，相对于100重量份丙烯酸类树脂，环氧树脂和酚醛树脂的总量优选为10～100重量份、更优选为10～70重量份。通过使环氧树脂和酚醛树脂的总量在前述范围内，热固化前后的物性变化少，因此在工序C中能够将半导体背面用薄膜2在未固化状态进行激光标记。
另外，相对于100重量份树脂组合物(包含树脂、填料、着色剂的除溶剂以外的全部成分)，前述环氧树脂、酚醛树脂的总量优选为25重量份以下，更优选为10～25重量份。通过使环氧树脂和酚醛树脂的总量在树脂组合物中为前述范围内，高温下的弹性模量变高，能够不进行固化地进行伴有热的过程(例如激光标记处理)。另外，激光标记性(辨识性)也优异。另一方面，环氧树脂的配混比例变高时，由于高温下的弹性模量降低，因此存在变得难以在固化前进行前述伴有热的过程的倾向。另外，环氧树脂和酚醛树脂的总量超过25重量份时，前述激光标记处理(伴有热的过程)后的树脂的反应会导致无法保持激光加工而成的形状，存在激光标记性(辨识性)变差的倾向。进而，环氧树脂和酚醛树脂的总量超过25重量份时，存在产生切割毛刺的倾向，故不优选。
半导体背面用薄膜2对于半导体晶圆4的背面(电路未形成面)具有粘接性(密合性)是重要的。
半导体背面用薄膜2对半导体晶圆4的粘接力(23℃，剥离角度180°，剥离速度300mm/分钟)优选为1N/10mm宽度以上、更优选为2N/10mm宽度以上、进一步优选为4N/10mm宽度以上。另外，作为上限值没有特别限定，优选为10N/10mm宽度以下、更优选为8N/10mm宽度以下。通过设定为1N/10mm宽度以上，其会以优异的密合性在半导体晶圆、半导体元件上贴合，能够防止浮起等的发生。另外，还可以防止在切割半导体晶圆时发生芯片飞溅。需要说明的是，半导体背面用薄膜2对半导体晶圆的前述粘接力例如为如下所述地测定得到的值。
<粘接力>
在半导体背面用薄膜2的一个面上贴附粘合带(商品名“BT315”日东电工株式会社制造)进行背面加强。然后，在50℃下使2kg的辊往复一次而利用热层压法将厚度0.6mm的半导体晶圆4粘贴到背面加强的长度150mm、宽度10mm的半导体背面用薄膜2的表面。然后，在热板上(50℃)静置2分钟后，在常温(23℃左右)下静置20分钟。静置后，使用剥离试验机(商品名“Autograph AGS-J”、株式会社岛津制作所制造)，在温度23℃下、在剥离角度：180°、拉伸速度：300mm/min的条件下剥离背面加强的半导体背面用薄膜2。前述粘接力为此时在半导体背面用薄膜与半导体晶圆的界面进行剥离并测定得到的值(N/10mm宽度)。
另外，在前述树脂组合物中，优选添加有可与聚合物的分子链末端的官能团等进行反应的多官能性化合物作为交联剂。由此，可以提高高温下的粘接特性，实现耐热性的改善。对前述交联剂没有特别限制，可以使用公知的交联剂。具体而言，例如，异氰酸酯系交联剂、环氧系交联剂、三聚氰胺系交联剂、过氧化物系交联剂、以及尿素系交联剂、金属醇盐系交联剂、金属螯合物系交联剂、金属盐系交联剂、碳二亚胺系交联剂、噁唑啉系交联剂、氮丙啶系交联剂、胺系交联剂等。作为交联剂，异氰酸酯系交联剂、环氧系交联剂是适宜的。另外，前述交联剂可以单独使用或将两种以上组合使用。
作为前述异氰酸酯系交联剂，例如可列举出1,2-亚乙基二异氰酸酯、1,4-亚丁基二异氰酸酯、1,6-六亚甲基二异氰酸酯等低级脂肪族多异氰酸酯类；环亚戊基二异氰酸酯、环亚己基二异氰酸酯、异佛尔酮二异氰酸酯、氢化甲苯二异氰酸酯、氢化二甲苯二异氰酸酯等脂环族多异氰酸酯类；2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、4,4’-二苯基甲烷二异氰酸酯、苯二亚甲基二异氰酸酯等芳香族多异氰酸酯类等，此外也可以使用三羟甲基丙烷/甲苯二异氰酸酯三聚体加成物(日本聚氨酯工业株式会社制造，商品名“CORONATE L”)、三羟甲基丙烷/六亚甲基二异氰酸酯三聚体加成物(日本聚氨酯工业株式会社制造，商品名“CORONATE HL”)等。
另外，作为前述环氧系交联剂，例如可列举出N,N,N’,N’-四缩水甘油基-间二甲苯二胺、二缩水甘油基苯胺、1,3-双(N,N-缩水甘油基氨基甲基)环己烷、1,6-己二醇二缩水甘油醚、新戊二醇二缩水甘油醚、乙二醇二缩水甘油醚、丙二醇二缩水甘油醚、聚乙二醇二缩水甘油醚、聚丙二醇二缩水甘油醚、山梨糖醇多缩水甘油醚、甘油多缩水甘油醚、季戊四醇多缩水甘油醚、聚甘油多缩水甘油醚、脱水山梨糖醇多缩水甘油醚、三羟甲基丙烷多缩水甘油醚、己二酸二缩水甘油酯、邻苯二甲酸二缩水甘油酯、三缩水甘油基-三(2-羟乙基)异氰脲酸酯、间苯二酚二缩水甘油醚、双酚-S-二缩水甘油醚、以及分子内具有2个以上环氧基的环氧系树脂等。
需要说明的是，对交联剂的用量没有特别限制，可以根据所要交联的程度适当选择。具体而言，作为交联剂的用量，例如相对于100重量份聚合物成分(尤其是具有分子链末端的官能团的聚合物)优选为7重量份以下、更优选为0.05～7重量份。交联剂的用量相对于100重量份聚合物成分多于7重量份时，存在粘接力降低的倾向。此外，从提高内聚力的观点出发，交联剂的用量相对于100重量份聚合物成分优选为0.05重量份以上。
需要说明的是，在本发明中，还可以代替使用交联剂而通过照射电子束、紫外线等实施交联处理、或者使用交联剂并且通过照射电子束、紫外线等实施交联处理。
前述半导体背面用薄膜2优选进行着色。由此，可以发挥优异的标记性和外观性，能够形成具有附加值的外观的半导体装置。由此，着色的半导体背面用薄膜2由于具有优异的标记性，因此可以在半导体元件或使用该半导体元件的半导体装置的非电路面側的表面上介由半导体背面用薄膜2、通过利用印刷方法、激光标记方法等各种标记方法而施以标记、赋予文字信息、图形信息等各种信息。尤其，通过控制着色的颜色，可以以优异的辨识性辨识到通过标记赋予的信息(文字信息、图形信息等)。由此，半导体背面用薄膜2被着色时，能够容易地区别切割带与半导体背面用薄膜2，能够提高操作性等，故而优选。进而，例如作为半导体装置，还可以根据不同的产品而进行颜色区分。使半导体背面用薄膜2有色时(非无色/透明的情况)，作为通过着色呈现的颜色，没有特别限制，但例如优选为黑色、蓝色、红色等深色，尤其优选为黑色。
在本实施方式中，深色基本上是指用L*a*b*色度体系规定的L*为60以下(0～60)的深颜色。前述L*优选为50以下(0～50)、更优选为40以下(0～40)。
另外，黑色基本上是指用L*a*b*色度体系规定的L*为35以下(0～35)的黑色系颜色。前述L*优选为30以下(0～30)、更优选为25以下(0～25)。需要说明的是，在黑色中，用L*a*b*色度体系规定的a*、b*可以分别根据L*值来适当选择。作为a*、b*，例如，二者均优选为-10～10，更优选为-5～5，特别为-3～3的范围(尤其优选为0或大致为0)是适宜的。
需要说明的是，在本实施方式中，用L*a*b*色度体系规定的L*、a*、b*是通过使用色彩色差计(商品名“CR-200”Minolta株式会社制造；色彩色差计)测定而求出的。其中，L*a*b*色度体系是国际照明委员会(CIE)在1976年推荐的色度空间，是指称之为CIE1976(L*a*b*)色度体系的色度空间。另外，L*a*b*色度体系在日本工业标准中被规定在JIS Z8729中。
在将半导体背面用薄膜2着色时，可以根据目标颜色使用色材(着色剂)。作为这种色材，可适宜使用黑色系色材、蓝色系色材、红色系色材等各种深色系色材，尤其优选黑色系色材。作为色材，为颜料、染料等均可。色材可以单独使用或将两种以上组合使用。其中，作为染料，酸性染料、反应染料、直接染料、分散染料、阳离子染料等中的任意形态的染料均可使用。另外，对颜料的形态也没有特别限制，可以从公知的颜料中适当选择使用。
尤其，使用染料作为色材时，由于形成了染料通过溶解而均匀或大致均匀地分散在半导体背面用薄膜中的状态，因此，可以容易地制造着色浓度均匀或基本均匀的半导体背面用薄膜2(进而容易地制造切割带一体型半导体背面用薄膜)。因此，使用染料作为色材时，切割带一体型半导体背面用薄膜中的半导体背面用薄膜2可以使着色浓度均匀或大致均匀，可以提高标记性、外观性。
作为黑色系色材，没有特别限制，例如，可以从无机的黑色系颜料、黑色系染料中适当选择。另外，作为黑色系色材，可以是青色系色材(蓝绿色系色材)、品红系色材(红紫色系色材)以及黄色系色材(黄系色材)混合而成的色材混合物。黑色系色材可以单独使用或将两种以上组合使用。当然，黑色系色材还可以与黑色以外的颜色的色材组合使用。
具体而言，作为黑色系色材，例如，可列举出炭黑(炉黑、槽黑、乙炔黑、热裂炭黑、灯黑等)、石墨(graphite)、氧化铜、二氧化锰、偶氮系颜料(偶氮甲碱偶氮黑等)、苯胺黑、苝黑、钛黑、花青黑、活性炭、铁素体(非磁性铁素体、磁性铁素体等)、磁铁矿、氧化铬、氧化铁、二硫化钼、铬络合物、复合氧化物系黑色色素、蒽醌系有机黑色色素等。
在本发明中，作为黑色系色材，还可以利用染料索引(C.I.)溶剂黑3、C.I.溶剂黑7、C.I.溶剂黑22、C.I.溶剂黑27、C.I.溶剂黑29、C.I.溶剂黑34、C.I.溶剂黑43、C.I.溶剂黑70，C.I.直接黑17、C.I.直接黑19、C.I.直接黑22、C.I.直接黑32、C.I.直接黑38、C.I.直接黑51、C.I.直接黑71，C.I.酸性黑1、C.I.酸性黑2、C.I.酸性黑24、C.I.酸性黑26、C.I.酸性黑31、C.I.酸性黑48、C.I.酸性黑52、C.I.酸性黑107、C.I.酸性黑109、C.I.酸性黑110、C.I.酸性黑119、C.I.酸性黑154，C.I.分散黑1、C.I.分散黑3、C.I.分散黑10、C.I.分散黑24等黑色系染料；C.I.颜料黑1、C.I.颜料黑7等黑色系颜料等。
作为这种黑色系色材，例如，商品名“Oil Black BY”、商品名“Oil BlackBS”、商品名“Oil Black HBB”、商品名“Oil Black803”、商品名“Oil Black860”、商品名“Oil Black5970”、商品名“Oil Black5906”、商品名“Oil Black5905”(Orient Chemical Industries Co.,Ltd.制造)等有市售。
作为黑色系色材以外的色材，例如，可列举出青色系色材、品红系色材、黄色系色材等。作为青色系色材，例如，可列举出C.I.溶剂蓝25、C.I.溶剂蓝36、C.I.溶剂蓝60、C.I.溶剂蓝70、C.I.溶剂蓝93、C.I.溶剂蓝95；C.I.酸性蓝6、C.I.酸性蓝45等青色系染料；C.I.颜料蓝1、C.I.颜料蓝2、C.I.颜料蓝3、C.I.颜料蓝15、C.I.颜料蓝15:1、C.I.颜料蓝15:2、C.I.颜料蓝15:3、C.I.颜料蓝15:4、C.I.颜料蓝15:5、C.I.颜料蓝15:6、C.I.颜料蓝16、C.I.颜料蓝17、C.I.颜料蓝17:1、C.I.颜料蓝18、C.I.颜料蓝22、C.I.颜料蓝25、C.I.颜料蓝56、C.I.颜料蓝60、C.I.颜料蓝63、C.I.颜料蓝65、C.I.颜料蓝66；C.I.还原蓝(vat blue)4、C.I.还原蓝60；C.I.颜料绿7等青色系颜料等。
另外，在品红系色材中，作为品红系染料，例如，可列举出C.I.溶剂红1、C.I.溶剂红3、C.I.溶剂红8、C.I.溶剂红23、C.I.溶剂红24、C.I.溶剂红25、C.I.溶剂红27、C.I.溶剂红30、C.I.溶剂红49、C.I.溶剂红52、C.I.溶剂红58、C.I.溶剂红63、C.I.溶剂红81、C.I.溶剂红82、C.I.溶剂红83、C.I.溶剂红84、C.I.溶剂红100、C.I.溶剂红109、C.I.溶剂红111、C.I.溶剂红121、C.I.溶剂红122；C.I.分散红9；C.I.溶剂紫8、C.I.溶剂紫13、C.I.溶剂紫14、C.I.溶剂紫21、C.I.溶剂紫27；C.I.分散紫1；C.I.碱性红1、C.I.碱性红2、C.I.碱性红9、C.I.碱性红12、C.I.碱性红13、C.I.碱性红14、C.I.碱性红15、C.I.碱性红17、C.I.碱性红18、C.I.碱性红22、C.I.碱性红23、C.I.碱性红24、C.I.碱性红27、C.I.碱性红29、C.I.碱性红32、C.I.碱性红34、C.I.碱性红35、C.I.碱性红36、C.I.碱性红37、C.I.碱性红38、C.I.碱性红39、C.I.碱性红40；C.I.碱性紫1、C.I.碱性紫3、C.I.碱性紫7、C.I.碱性紫10、C.I.碱性紫14、C.I.碱性紫15、C.I.碱性紫21、C.I.碱性紫25、C.I.碱性紫26、C.I.碱性紫27、C.I.碱性紫28等。
在品红系色材中，作为品红系颜料，例如，可列举出C.I.颜料红1、C.I.颜料红2、C.I.颜料红3、C.I.颜料红4、C.I.颜料红5、C.I.颜料红6、C.I.颜料红7、C.I.颜料红8、C.I.颜料红9、C.I.颜料红10、C.I.颜料红11、C.I.颜料红12、C.I.颜料红13、C.I.颜料红14、C.I.颜料红15、C.I.颜料红16、C.I.颜料红17、C.I.颜料红18、C.I.颜料红19、C.I.颜料红21、C.I.颜料红22、C.I.颜料红23、C.I.颜料红30、C.I.颜料红31、C.I.颜料红32、C.I.颜料红37、C.I.颜料红38、C.I.颜料红39、C.I.颜料红40、C.I.颜料红41、C.I.颜料红42、C.I.颜料红48:1、C.I.颜料红48:2、C.I.颜料红48:3、C.I.颜料红48:4、C.I.颜料红49、C.I.颜料红49:1、C.I.颜料红50、C.I.颜料红51、C.I.颜料红52、C.I.颜料红52:2、C.I.颜料红53:1、C.I.颜料红54、C.I.颜料红55、C.I.颜料红56、C.I.颜料红57:1、C.I.颜料红58、C.I.颜料红60、C.I.颜料红60:1、C.I.颜料红63、C.I.颜料红3:1、C.I.颜料红63:2、C.I.颜料红64、C.I.颜料红64:1、C.I.颜料红67、C.I.颜料红68、C.I.颜料红81、C.I.颜料红83、C.I.颜料红87、C.I.颜料红88、C.I.颜料红89、C.I.颜料红90、C.I.颜料红92、C.I.颜料红101、C.I.颜料红104、C.I.颜料红105、C.I.颜料红106、C.I.颜料红108、C.I.颜料红112、C.I.颜料红114、C.I.颜料红122、C.I.颜料红123、C.I.颜料红139、C.I.颜料红144、C.I.颜料红146、C.I.颜料红147、C.I.颜料红149、C.I.颜料红150、C.I.颜料红151、C.I.颜料红163、C.I.颜料红166、C.I.颜料红168、C.I.颜料红170、C.I.颜料红171、C.I.颜料红172、C.I.颜料红175、C.I.颜料红176、C.I.颜料红177、C.I.颜料红178、C.I.颜料红179、C.I.颜料红184、C.I.颜料红185、C.I.颜料红187、C.I.颜料红190、C.I.颜料红193、C.I.颜料红202、C.I.颜料红206、C.I.颜料红207、C.I.颜料红209、C.I.颜料红219、C.I.颜料红222、C.I.颜料红224、C.I.颜料红238、C.I.颜料红245；C.I.颜料紫3、C.I.颜料紫9、C.I.颜料紫19、C.I.颜料紫23、C.I.颜料紫31、C.I.颜料紫32、C.I.颜料紫33、C.I.颜料紫36、C.I.颜料紫38、C.I.颜料紫43、C.I.颜料紫50；C.I.还原红1、C.I.还原红2、C.I.还原红10、C.I.还原红13、C.I.还原红15、C.I.还原红23、C.I.还原红29、C.I.还原红35等。
另外，作为黄色系色材，例如，可列举出C.I.溶剂黄19、C.I.溶剂黄44、C.I.溶剂黄77、C.I.溶剂黄79、C.I.溶剂黄81、C.I.溶剂黄82、C.I.溶剂黄93、C.I.溶剂黄98、C.I.溶剂黄103、C.I.溶剂黄104、C.I.溶剂黄112、C.I.溶剂黄162等黄色系染料；C.I.颜料橙31、C.I.颜料橙43；C.I.颜料黄1、C.I.颜料黄2、C.I.颜料黄3、C.I.颜料黄4、C.I.颜料黄5、C.I.颜料黄6、C.I.颜料黄7、C.I.颜料黄10、C.I.颜料黄11、C.I.颜料黄12、C.I.颜料黄13、C.I.颜料黄14、C.I.颜料黄15、C.I.颜料黄16、C.I.颜料黄17、C.I.颜料黄23、C.I.颜料黄24、C.I.颜料黄34、C.I.颜料黄35、C.I.颜料黄37、C.I.颜料黄42、C.I.颜料黄53、C.I.颜料黄55、C.I.颜料黄65、C.I.颜料黄73、C.I.颜料黄74、C.I.颜料黄75、C.I.颜料黄81、C.I.颜料黄83、C.I.颜料黄93、C.I.颜料黄94、C.I.颜料黄95、C.I.颜料黄97、C.I.颜料黄98、C.I.颜料黄100、C.I.颜料黄101、C.I.颜料黄104、C.I.颜料黄108、C.I.颜料黄109、C.I.颜料黄110、C.I.颜料黄113、C.I.颜料黄114、C.I.颜料黄116、C.I.颜料黄117、C.I.颜料黄120、C.I.颜料黄128、C.I.颜料黄129、C.I.颜料黄133、C.I.颜料黄138、C.I.颜料黄139、C.I.颜料黄147、C.I.颜料黄150、C.I.颜料黄151、C.I.颜料黄153、C.I.颜料黄154、C.I.颜料黄155、C.I.颜料黄156、C.I.颜料黄167、C.I.颜料黄172、C.I.颜料黄173、C.I.颜料黄180、C.I.颜料黄185、C.I.颜料黄195；C.I.还原黄1、C.I.还原黄3、C.I.还原黄20等黄色系颜料等。
青色系色材、品红系色材、黄色系色材等各种色材可以各自单独使用或将两种以上组合使用。其中，将青色系色材、品红系色材、黄色系色材等各种色材使用两种以上时，对这些色材的混合比例(或者配混比例)没有特别限制，可以根据各种色材的种类、目标颜色等适当选择。
相对于100重量份树脂组合物(包含树脂、填料、着色剂的除溶剂以外的全部成分)，前述着色剂的含量优选为0.01～10重量份、更优选为0.5～8重量份、进一步优选为1～5重量份。通过将前述含量设为0.01重量份以上，能够降低透光率，而且能够提高激光标记后的标记部与标记部以外的对比度。需要说明的是，半导体背面用薄膜2可以为单层也可以为由多个层层叠而成的层叠薄膜，层叠薄膜的情况下，前述着色剂的含量在层叠薄膜整体中为0.01～10重量份的范围内即可。
在使半导体背面用薄膜2着色时，对其着色形式没有特别限制。例如，半导体背面用薄膜2可以为添加有着色剂的单层的薄膜状物，也可以为至少将由至少热固化性树脂形成的树脂层、着色剂层层叠而成的层叠薄膜。需要说明的是，半导体背面用薄膜2为树脂层与着色剂层的层叠薄膜时，作为层叠形态的半导体背面用薄膜2，优选具有树脂层/着色剂层/树脂层的层叠形态。在该情况下，着色剂层两侧的2个树脂层可以是相同组成的树脂层，也可以是不同组成的树脂层。
本发明中使用的半导体背面用薄膜2的未固化状态下的23℃下的拉伸储能模量优选为10MPa～10GPa、更优选为100MPa～5GPa、进一步优选为100MPa～3GPa、进一步优选为100MPa～1GPa、特别优选为100MPa～0.7GPa。通过将弹性模量设为10GPa以下，能够充分确保与半导体晶圆的密合性。
此处，半导体背面用薄膜2可以为单层，也可以为由多个层层叠而成的层叠薄膜，层叠薄膜的情况下，前述未固化状态下的23℃下的储能模量在层叠薄膜整体中为前述范围内即可。另外，半导体背面用薄膜的未固化状态下的前述拉伸储能模量(23℃)可以通过树脂成分(热塑性树脂、热固化性树脂)的种类、其含量、二氧化硅填料等填料的种类、其含量等来控制。
需要说明的是，前述拉伸储能模量为如下的值：不层叠于切割带3地制作未固化状态的半导体背面用薄膜2，使用Rheometric公司制造的动态粘弹性测定装置“Solid Analyzer RS A2”，在拉伸模式下，在样品宽度：10mm、样品长度：22.5mm、样品厚度：0.2mm下，在频率：1Hz、升温速度：10℃/分钟、氮气气氛下、规定温度(23℃)下进行测定，从而得到的拉伸储能模量的值。
另外，本发明中使用的半导体背面用薄膜2的固化后的弹性模量优选为10M～10GPa、更优选为100MPa～5GPa、进一步优选为100MPa～3GPa、特别优选为100MPa～1GPa。需要说明的是，关于弹性模量的测定方法，在前述测定方法中，除了将半导体背面用薄膜2固化(175℃、1小时)之外，通过同样的方法进行测定。
关于本发明中使用的半导体背面用薄膜2，波长532nm或1064nm下的透光率优选为20％以下、更优选为15％以下、进一步优选为10％以下。作为透光率的下限值，没有特别限定，为0％以上即可。通过使波长532nm或1064nm下的透光率为20％以下，基于激光照射的加工性优异。另外，波长532nm或1064nm下的透光率为20％以下时，激光难以透过，因此半导体元件(特别是半导体元件的背面)较少地暴露于激光。其结果，能够有效地防止对半导体元件产生不良影响，能够提高制造成品率。需要说明的是，半导体背面用薄膜2可以为单层也可以为由多个层层叠而成的层叠薄膜，层叠薄膜的情况下，前述透光率在层叠薄膜整体中为0～20％的范围内即可。半导体背面用薄膜2的透光率(％)可以通过以下方法求出。
<透光率>
(1)不层叠于切割带地制作厚度(平均厚度：20μm)的半导体背面用薄膜。
(2)对该半导体背面用薄膜以规定的强度照射波长：300～1100nm的光线[装置：株式会社岛津制作所制造的可见光发生装置(商品名“ABSORPTION SPECTRO PHOTOMETR”)]。
(3)使用分光光度计(株式会社岛津制作所制造的分光光度计“ABSORPTION SPECTRO PHOTOMETR UV-2550”)，测定透过的波长532nm和1064nm的光线的强度。
(4)根据波长532nm和1064nm的光线透过半导体背面用薄膜前后的强度的变化求出波长532nm和1064nm的透光率(％)。
需要说明的是，透光率(％)的前述计算方法也可以应用于厚度不为20μm的半导体背面用薄膜的透光率(％)的计算。具体而言，根据比尔-朗伯定律，可以如下所述地算出厚度20μm时的吸光度A20。
A20＝α×L20×C  (1)
(式中，L20表示光程长度，α表示吸光系数，C表示试样浓度。)
另外，厚度X(μm)时的吸光度AX可以用下述式(2)表示。
AX＝α×LX×C  (2)
进而，厚度20μm时的吸光度A20可以用下述式(3)表示。
A20＝-log10T20  (3)
(式中，T20表示厚度20μm时的透光率。)
根据前述式(1)～(3)，吸光度AX可以表示为：
AX＝A20×(LX/L20)
＝-[log10(T20)]×(LX/L20)
由此，厚度X(μm)时的透光率TX(％)可以用下述式算出。
TX＝10-AX
其中，AX＝-[log10(T20)]×(LX/L20)
另外，关于在前述透光率(％)的计算方法中将半导体背面用薄膜的厚度设为20μm的记载，其并非对本发明中使用的半导体背面用薄膜2的厚度进行限定。其为测定时便于采用的厚度。
半导体背面用薄膜2的透光率(％)可以利用树脂成分的种类、其含量、着色剂(颜料、染料等)的种类、其含量、无机填充材料的含量等来控制。
半导体背面用薄膜2的激光标记后的标记部与标记部以外的对比度优选为20％以上。前述对比度的下限值更优选为25％、进一步优选为30％。另外，前述对比度越大越优选，作为上限值，例如可列举出250％、200％、150％、100％、60％等。半导体背面用薄膜2的激光标记后的标记部与标记部以外的对比度为20％以上，具有优异的对比度，因此通过激光标记赋予的各种信息(例如文字信息、图形信息)的辨识性良好。
对比度如下求出：利用KEYENCE CORPORATION制造的CV-5000测定半导体背面用薄膜的标记部和标记部以外的位置(非标记部)的亮度，然后利用以下的算式求出。
需要说明的是，半导体背面用薄膜2可以为单层也可以为由多个层层叠而成的层叠薄膜，层叠薄膜的情况下，前述对比度在层叠薄膜整体中优选为20％以上的范围内。
在半导体背面用薄膜2中，根据需要可以适当配混其它添加剂。作为其它添加剂，例如可列举出填料(filler)、阻燃剂、硅烷偶联剂、离子捕集剂以及增量剂、抗老化剂、抗氧化剂、表面活性剂等。
作为前述填料，为无机填料、有机填料均可，但无机填料是适宜的。通过配混无机填料等填料，可以实现对半导体背面用薄膜2赋予导电性、提高导热性、调节弹性模量等。需要说明的是，作为半导体背面用薄膜2，可以是导电性的，也可以是非导电性的。作为前述无机填充材料，例如可列举出二氧化硅、粘土、石膏、碳酸钙、硫酸钡、氧化铝、氧化铍、碳化硅、氮化硅等陶瓷类、铝、铜、银、金、镍、铬、铅、锡、锌、钯、焊料等金属、或合金类、以及由碳等构成的各种无机粉末等。填料可以单独使用或者可以将两种以上组合使用。作为填料，其中，优选二氧化硅，特别是熔融二氧化硅。此外，无机填料的平均粒径优选在0.1～80μm的范围内。无机填料的平均粒径例如可以通过激光衍射型粒度分布测定装置来测定。
前述填料的配混量相对于100重量份有机树脂成分优选为80重量份以下、特别优选为0～75重量份。
另外，作为前述阻燃剂，例如，可列举出三氧化锑、五氧化锑、溴化环氧树脂等。阻燃剂可以单独使用或将两种以上组合使用。作为前述硅烷偶联剂，例如，可列举出β-(3,4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基甲基二乙氧基硅烷等。硅烷偶联剂可以单独使用或将两种以上组合使用。作为前述离子捕集剂，例如，可列举出水滑石类、氢氧化铋等。离子捕集剂可以单独使用或将两种以上组合使用。
半导体背面用薄膜2可以利用如下的惯用方法来形成：例如，将环氧树脂等热固化性树脂、根据需要而使用的丙烯酸类树脂等热塑性树脂、以及根据需要而使用的溶剂、其它添加剂等混合来制备树脂组合物，形成薄膜状的层。具体而言，例如，可以通过如下的方法而形成作为半导体背面用薄膜2的薄膜状的层(粘接剂层)：将前述树脂组合物涂布到切割带的粘合剂层32上的方法；在适当的隔离膜(剥离纸等)上涂布前述树脂组合物，形成树脂层(或粘接剂层)，将其转印(转移)到粘合剂层32上的方法等。此外，前述树脂组合物可以是溶液，也可以是分散液。
需要说明的是，关于半导体背面用薄膜2，在应用于半导体晶圆之前的期间内，热固化性树脂为未固化状态。需要说明的是，此处所说的未固化状态与本说明书中定义的状态相同。
作为半导体背面用薄膜2的凝胶率，没有特别限制，例如可以从50重量％以下的范围内适当选择，优选为0～30重量％，尤其0～10重量％是适宜的。半导体背面用薄膜2的凝胶率的测定方法可以通过以下的测定方法来测定。
<凝胶率的测定方法>
从半导体背面用薄膜2取样约0.1g，精确称量(试样的重量)，将该样品用网状片包裹之后，在约50mL的甲苯中在室温下浸渍1周。此后，将溶剂不溶成分(网状片的内容物)从甲苯中取出，在130℃下干燥约2小时，称量干燥后的溶剂不溶成分(浸渍并干燥后的重量)，由下述式算出凝胶率(重量％)。
需要说明的是，半导体背面用薄膜2的凝胶率可以通过树脂成分的种类、其含量、交联剂的种类、其含量、以及加热温度、加热时间等来控制。
在本发明中，半导体背面用薄膜2为由含有环氧树脂等热固化性树脂的树脂组合物形成的薄膜状物时，可以有效地发挥对半导体晶圆的密合性。
需要说明的是，由于在半导体晶圆的切割工序中使用切削水，因此，有时半导体背面用薄膜2吸湿，达到常态以上的含水率。在这种高含水率的状态下，进行倒装芯片键合时，水蒸气会在半导体背面用薄膜2与半导体晶圆或其加工体(半导体)的粘接界面上积存，有时会发生浮起。因此，作为半导体背面用薄膜2，通过制成在两面设有透湿性高的芯材料的构成，水蒸汽扩散，可以避免所述问题。从所述观点考虑，可以使用在芯材料的单面或双面形成有半导体背面用薄膜的多层结构作为半导体背面用薄膜。作为前述芯材料，可列举出薄膜(例如聚酰亚胺薄膜、聚酯薄膜、聚对苯二甲酸乙二醇酯薄膜、聚萘二甲酸乙二醇酯薄膜、聚碳酸酯薄膜等)、用玻璃纤维、塑料制无纺纤维强化了的树脂基板、硅基板或玻璃基板等。
对半导体背面用薄膜2的厚度(层叠薄膜的情况下为总厚度)没有特别限制，例如，可以从2～200μm左右的范围适当选择。进而，前述厚度优选为4～160μm左右，更优选为6～100μm左右，特别优选为10～80μm左右。
前述半导体背面用薄膜2优选至少一个面被隔离膜(剥离衬垫)保护(未图示)。例如，在切割带一体型半导体背面用薄膜1的情况下，可以仅在半导体背面用薄膜的一个面上设置隔离膜，另一方面，在未与切割带一体化的半导体背面用薄膜的情况下，也可以在半导体背面用薄膜的单面或双面设置隔离膜。隔离膜具有作为直到供给实用为止保护半导体背面用薄膜的保护材料的功能。另外，在切割带一体型半导体背面用薄膜1的情况下，隔离膜还可以作为将半导体背面用薄膜2转印到切割带的基材上的粘合剂层32时的支撑基材使用。隔离膜在将半导体晶圆贴合到半导体背面用薄膜上时被剥离。作为隔离膜，还可以使用通过聚乙烯、聚丙烯、氟系剥离剂、丙烯酸长链烷基酯系剥离剂等剥离剂进行表面涂布的塑料薄膜(聚对苯二甲酸乙二醇酯等)、纸等。其中，隔离膜可以通过现有公知的方法来形成。另外，对隔离膜的厚度等也没有特别限制。
在半导体背面用薄膜2未层叠于切割带3的情况下，半导体背面用薄膜2可以以使用1张在双面具有剥离层的隔离膜卷绕成卷状的形态被在双面具有剥离层的隔离膜保护，也可以被在至少一个面具有剥离层的隔离膜保护。
另外，作为半导体背面用薄膜2，优选其吸湿率低。具体而言，前述吸湿率优选为1重量％以下，更优选为0.8重量％以下。通过将前述吸湿率设定为1重量％以下，可以提高激光标记性。另外，例如，在回流焊工序中，还可以抑制或防止半导体背面用薄膜2与半导体元件之间产生空隙等。需要说明的是，前述吸湿率是由将半导体背面用薄膜2在温度85℃、相对湿度85％RH的气氛下放置168小时前后的重量变化算出的值。半导体背面用薄膜2由包含热固化性树脂的树脂组合物形成的情况下，前述吸湿率是指：相对于热固化后的半导体背面用薄膜，在温度85℃、相对湿度85％RH的气氛下放置168小时时的值。另外，前述吸湿率例如可以通过改变无机填料的添加量来调整。
另外，作为半导体背面用薄膜2，优选挥发成分的比率较少。具体而言，加热处理后的半导体背面用薄膜2的失重率(失重量的比率)优选为1重量％以下，更优选为0.8重量％以下。加热处理的条件例如是加热温度250℃、加热时间1小时。通过将前述失重率设定为1重量％以下，可以提高激光标记性。另外，例如，在回流焊工序中，可以抑制或防止在倒装芯片型的半导体装置中产生裂纹。前述失重率可以通过例如添加能减少无铅焊料回流焊时的裂纹产生的无机物来调整。需要说明的是，在半导体背面用薄膜2由包含热固化性树脂的树脂组合物形成的情况下，前述失重率是指：相对于热固化后的半导体背面用薄膜，在加热温度250℃、加热时间1小时的条件下加热时的值。
本发明中，如前所述优选使用切割带一体型半导体背面用薄膜1，未与切割带一体化地使用半导体背面用薄膜2时，可以利用基于使用切割带一体型半导体背面用薄膜1时的半导体装置的制造方法的方法来制造半导体装置。使用半导体背面用薄膜2的半导体装置的制造方法为如下的制造方法：在前述切割带一体型半导体背面用薄膜的制造方法的工序中，还包括将半导体背面用薄膜与切割带以半导体背面用薄膜与切割带的粘合剂层接触的形态粘贴的工序。
另外，半导体背面用薄膜2还可以在将半导体晶圆单片化而获得的半导体芯片上贴合使用。此时，使用半导体背面用薄膜2的半导体装置的制造方法例如也可以为至少具备如下工序的制造方法：将切割带贴附到半导体晶圆上的工序；切割前述半导体晶圆的工序；拾取通过切割得到的半导体元件的工序；将前述半导体元件倒装芯片连接到被粘物上的工序；以及，在半导体元件上贴附半导体背面用薄膜的工序。
(1-2)切割带
前述切割带3通过在基材31上形成粘合剂层32来构成。
基材(支撑基材)可以作为粘合剂层等的支撑母体使用。前述基材31优选具有辐射线透射性。作为前述基材31，例如可以使用纸等纸系基材；布、无纺布、毡、网等纤维系基材；金属箔、金属板等金属系基材；塑料的薄膜、片等塑料系基材；橡胶片等橡胶系基材；发泡片等发泡体、这些材料的层叠体[特别是塑料系基材与其它基材的层叠体、塑料薄膜(或片)彼此的层叠体等]等适宜的薄层体。其中，可以优选使用塑料的薄膜、片等塑料系基材。
作为这种塑料材料的原材料，例如可列举出聚乙烯(PE)、聚丙烯(PP)、乙烯-丙烯共聚物等烯烃系树脂；乙烯-醋酸乙酯共聚物(EVA)、离聚物树脂、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯(无规、交替)共聚物等以乙烯为单体成分的共聚物；聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸丁二醇酯(PBT)等聚酯；丙烯酸类树脂；聚氯乙烯(PVC)；聚氨酯；聚碳酸酯；聚苯硫醚(PPS)；聚酰胺(尼龙)、全芳香族聚酰胺(芳纶)等酰胺系树脂；聚醚醚酮(PEEK)；聚酰亚胺；聚醚酰亚胺；聚偏二氯乙烯；ABS(丙烯腈-丁二烯-苯乙烯共聚物)；纤维素系树脂；有机硅树脂；氟树脂等。
另外，作为基材31的材料，还可列举出前述树脂的交联体等。前述塑料薄膜可以未拉伸地使用，根据需要也可以使用实施了单轴或双轴拉伸处理的塑料薄膜。若利用通过拉伸处理等而赋予了热收缩性的树脂片，则由于在切割后使该基材31热收缩而使粘合剂层32与半导体背面用薄膜2的粘接面积减少，可以实现半导体芯片的回收的容易化。
为了提高与邻接的层的密合性、保持性等，基材31的表面可以实施惯用的表面处理，例如铬酸处理、臭氧暴露、火焰暴露、高压电击暴露、电离辐射线处理等化学或物理处理、利用底涂剂(例如后述粘合物质)的涂布处理。
前述基材31可以适当选择使用同种或不同种的材料，根据需要可以使用多种的共混物。另外，为了赋予基材31以抗静电能力，可以在前述基材31上设置由金属、合金、它们的氧化物等构成的厚度左右的导电性物质的蒸镀层。基材31可以是单层或两种以上的多层。
对基材31的厚度(层叠体的情况下为总厚度)没有特别限制，可以根据强度、柔软性、使用目的等适当选择，例如通常为1000μm以下、优选为1～1000μm、更优选为10～500μm、进一步优选为20～300μm、特别优选为30～200μm左右。
需要说明的是，在基材31中，在不损害本发明的效果等的范围内，可以含有各种添加剂(着色剂、填充剂、增塑剂、抗老化剂、抗氧化剂、表面活性剂、阻燃剂等)。
前述粘合剂层32由粘合剂形成，具有粘合性。作为这种粘合剂，没有特别限制，可以从公知的粘合剂中适当选择。具体而言，作为粘合剂，例如可以从丙烯酸类粘合剂、橡胶系粘合剂、乙烯基烷基醚系粘合剂、有机硅系粘合剂、聚酯系粘合剂、聚酰胺系粘合剂、聚氨酯系粘合剂、氟系粘合剂、苯乙烯-二烯嵌段共聚物系粘合剂、在这些粘合剂中配混熔点约为200℃以下的热熔性树脂而成的蠕变特性改良型粘合剂等公知的粘合剂(例如，参见日本特开昭56-61468号公报、日本特开昭61-174857号公报、日本特开昭63-17981号公报、日本特开昭56-13040号公报等)中适当选择具有前述特性的粘合剂来使用。另外，作为粘合剂，可以使用辐射线固化型粘合剂(或能量射线固化型粘合剂)、热膨胀性粘合剂。粘合剂可以单独使用或将两种以上组合使用。
作为前述粘合剂，可以适宜地使用丙烯酸类粘合剂、橡胶系粘合剂，尤其优选丙烯酸类粘合剂。作为丙烯酸类粘合剂，可列举出将如下的丙烯酸类聚合物(均聚物或共聚物)作为基础聚合物的丙烯酸类粘合剂，其中，所述丙烯酸类聚合物使用一种或两种以上(甲基)丙烯酸烷基酯作为单体成分。
作为前述丙烯酸类粘合剂中的(甲基)丙烯酸烷基酯，例如，可列举出：(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸异丙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸异丁酯、(甲基)丙烯酸仲丁酯、(甲基)丙烯酸叔丁酯、(甲基)丙烯酸戊酯、(甲基)丙烯酸己酯、(甲基)丙烯酸庚酯、(甲基)丙烯酸辛酯、(甲基)丙烯酸-2-乙基己酯、(甲基)丙烯酸异辛酯、(甲基)丙烯酸壬酯、(甲基)丙烯酸异壬酯、(甲基)丙烯酸癸酯、(甲基)丙烯酸异癸酯、(甲基)丙烯酸十一烷基酯、(甲基)丙烯酸十二烷基酯、(甲基)丙烯酸十三烷基酯、(甲基)丙烯酸十四烷基酯、(甲基)丙烯酸十五烷基酯、(甲基)丙烯酸十六烷基酯、(甲基)丙烯酸十七烷基酯、(甲基)丙烯酸十八烷基酯、(甲基)丙烯酸十九烷基酯、(甲基)丙烯酸二十烷基酯等(甲基)丙烯酸烷基酯等。作为(甲基)丙烯酸烷基酯，优选烷基的碳数为4～18的(甲基)丙烯酸烷基酯。其中，(甲基)丙烯酸烷基酯的烷基为直链状或支链状均可。
此外，前述丙烯酸类聚合物以内聚力、耐热性、交联性等的改良为目的，还可以根据需要包含同能与前述(甲基)丙烯酸烷基酯共聚的其它单体成分(共聚性单体成分)对应的单元。作为这种共聚性单体成分，例如可列举出：(甲基)丙烯酸(丙烯酸、甲基丙烯酸)、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸、巴豆酸等含羧基单体；马来酸酐、衣康酸酐等含酸酐基单体；(甲基)丙烯酸羟乙酯、(甲基)丙烯酸羟丙酯、(甲基)丙烯酸羟丁酯、(甲基)丙烯酸羟己酯、(甲基)丙烯酸羟辛酯、(甲基)丙烯酸羟癸酯、(甲基)丙烯酸羟基月桂酯、甲基丙烯酸(4-羟甲基环己基)甲酯等含羟基单体；苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、磺基丙基(甲基)丙烯酸酯、(甲基)丙烯酰氧基萘磺酸等含磺酸基单体；2-羟乙基丙烯酰基磷酸酯等含磷酸基单体；(甲基)丙烯酰胺、N,N-二甲基(甲基)丙烯酰胺、N-丁基(甲基)丙烯酰胺、N-羟甲基(甲基)丙烯酰胺、N-羟甲基丙烷(甲基)丙烯酰胺等(N-取代)酰胺系单体；(甲基)丙烯酸氨基乙酯、(甲基)丙烯酸-N,N-二甲基氨基乙酯、(甲基)丙烯酸叔丁基氨基乙酯等(甲基)丙烯酸氨基烷基系单体；(甲基)丙烯酸甲氧基乙酯、(甲基)丙烯酸乙氧基乙酯等(甲基)丙烯酸烷氧基烷基酯系单体；丙烯腈、甲基丙烯腈等氰基丙烯酸酯单体；(甲基)丙烯酸缩水甘油酯等含环氧基的丙烯酸类单体；苯乙烯、α-甲基苯乙烯等苯乙烯系单体；醋酸乙烯酯、丙酸乙烯酯等乙烯酯系单体；异戊二烯、丁二烯、异丁烯等烯烃系单体；乙烯基醚等乙烯基醚系单体；N-乙烯基吡咯烷酮、甲基乙烯基吡咯烷酮、乙烯基吡啶、乙烯基哌啶酮、乙烯基嘧啶、乙烯基哌嗪、乙烯基吡嗪、乙烯基吡咯、乙烯基咪唑、乙烯基噁唑、乙烯基吗啉、N-乙烯基羧酸酰胺类、N-乙烯基己内酰胺等含氮单体；N-环己基马来酰亚胺、N-异丙基马来酰亚胺、N-月桂基马来酰亚胺、N-苯基马来酰亚胺等马来酰亚胺系单体；N-甲基衣康酰亚胺、N-乙基衣康酰亚胺、N-丁基衣康酰亚胺、N-辛基衣康酰亚胺、N-2-乙基己基衣康酰亚胺、N-环己基衣康酰亚胺、N-月桂基衣康酰亚胺等衣康酰亚胺系单体；N-(甲基)丙烯酰氧基亚甲基琥珀酰亚胺、N-(甲基)丙烯酰基-6-氧基六亚甲基琥珀酰亚胺、N-(甲基)丙烯酰基-8-氧基八亚甲基琥珀酰亚胺等琥珀酰亚胺系单体；(甲基)丙烯酸聚乙二醇酯、(甲基)丙烯酸聚丙二醇酯、(甲基)丙烯酸甲氧基乙二醇酯、(甲基)丙烯酸甲氧基聚丙二醇酯等二醇系丙烯酸酯单体；(甲基)丙烯酸四氢糠酯、氟(甲基)丙烯酸酯、有机硅(甲基)丙烯酸酯等具有杂环、卤素原子、硅原子等的丙烯酸酯系单体；己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、环氧丙烯酸酯、聚酯丙烯酸酯、氨基甲酸酯丙烯酸酯、二乙烯基苯、丁基二(甲基)丙烯酸酯、己基二(甲基)丙烯酸酯等多官能单体等。这些共聚性单体成分可以使用一种或两种以上。
作为粘合剂使用辐射线固化型粘合剂(或能量射线固化型粘合剂)时，作为辐射线固化型粘合剂(组合物)，例如可列举出使用在聚合物侧链或主链中或者主链末端具有自由基反应性碳-碳双键的聚合物作为基础聚合物的内在型的辐射线固化型粘合剂；在粘合剂中配混紫外线固化性的单体成分、低聚物成分而成的辐射线固化型粘合剂等。另外，作为粘合剂使用热膨胀性粘合剂时，作为热膨胀性粘合剂，例如可列举出包含粘合剂和发泡剂(特别是热膨胀性微小球)的热膨胀性粘合剂等。
本发明中，在粘合剂层32中，在不损害本发明的效果的范围内，还可以包含各种添加剂(例如，增粘树脂、着色剂、增稠剂、增量剂、填料、增塑剂、防老剂、抗氧化剂、表面活性剂、交联剂等)。
作为前述交联剂，没有特别限制，可以使用公知的交联剂。具体而言，作为交联剂，可列举出异氰酸酯系交联剂、环氧系交联剂、三聚氰胺系交联剂、过氧化物系交联剂、以及尿素系交联剂、金属醇盐系交联剂、金属螯合物系交联剂、金属盐系交联剂、碳二亚胺系交联剂、噁唑啉系交联剂、氮丙啶系交联剂、胺系交联剂等，异氰酸酯系交联剂、环氧系交联剂是适宜的。交联剂可以单独使用或将两种以上组合使用。此外，对交联剂的用量没有特别限制。
关于前述异氰酸酯系交联剂，作为能够在前述半导体背面用薄膜2用的树脂组合物中添加的异氰酸酯系交联剂，可列举出与在本说明书中列举的物质同样的物质。
需要说明的是，在本发明中，可以代替使用交联剂而通过照射电子束、紫外线等实施交联处理、或者使用交联剂并且通过照射电子束、紫外线等实施交联处理。
粘合剂层32例如可以利用将粘合剂(压敏粘接剂)根据需要与溶剂、其它添加剂等混合并形成片状层的惯用方法来形成。具体而言，例如可以通过如下的方法形成粘合剂层32：将含有粘合剂和根据需要而添加的溶剂、其它添加剂的混合物涂布到基材31上的方法；将前述混合物涂布到适当的隔离膜(剥离纸等)上而形成粘合剂层32，并将其转印(转移)到基材31上的方法等。
对粘合剂层32的厚度没有特别限制，例如优选为5～300μm左右，更优选为5～200μm，进一步优选为5～100μm，特别优选为7～50μm左右。粘合剂层32的厚度在前述范围内时，可以发挥适度的粘合力。此外，粘合剂层32为单层、多层均可。
前述切割带3的粘合剂层32对倒装芯片型半导体背面用薄膜2的粘接力(23℃，剥离角度180度，剥离速度300mm/分钟)优选为0.02～10N/20mm，更优选为0.05～5N/20mm。通过将前述粘接力设定为0.02N/20mm以上，在切割半导体晶圆时可以防止半导体元件发生芯片飞溅。另一方面，通过将前述粘接力设定为10N/20mm以下，拾取半导体元件时，可以防止该半导体元件的剥离变得困难或产生残胶。
(1-3)切割带一体型半导体背面用薄膜1
如图1所示，切割带一体型半导体背面用薄膜1为具备在基材31上设置粘合剂层32而成的切割带3、和设置在前述粘合剂层32上的半导体背面用薄膜2的结构。另外，关于可以在本发明中使用的切割带一体型半导体背面用薄膜，如图1所示，可以为在切割带3的粘合剂层32上、仅在对应于半导体晶圆贴附部分的部分33形成有半导体背面用薄膜2的结构，也可以为在粘合剂层32的整面形成有半导体背面用薄膜的结构，另外，还可以为在比对应于半导体晶圆贴附部分的部分33更大且比粘合剂层32整面更小的部分形成有半导体背面用薄膜的结构。需要说明的是，半导体背面用薄膜2的表面(在晶圆的背面上贴合的一侧的表面)在贴合于晶圆背面为止的期间可以用隔离膜等保护。
此外，在本发明中，可以使倒装芯片型半导体背面用薄膜2、切割带一体型半导体背面用薄膜1具有抗静电能力。由此，可以防止在其粘接时和剥离时等过程中产生静电、由此引发的半导体晶圆等带电所导致的电路破坏等。抗静电能力的赋予可以通过将抗静电剂、导电性物质添加到基材31、粘合剂层32乃至半导体背面用薄膜2中的方法；向基材31附设由电荷迁移络合物、金属薄膜等构成的导电层的方法等适当的方式进行。作为这些方式，优选不容易产生有可能使半导体晶圆变质的杂质离子的方式。作为用于赋予导电性、提高导热性等而配混的导电性物质(导电填料)，可列举出银、铝、金、铜、镍、导电性合金等球状、针状、鳞片状的金属粉、氧化铝等金属氧化物、无定形炭黑、石墨等。然而，前述半导体背面用薄膜2从能够做到不漏电的观点来看优选为非导电性。
另外，倒装芯片型半导体背面用薄膜2、切割带一体型半导体背面用薄膜1可以以卷绕成卷状的形态形成，也可以以将片(薄膜)层叠的形态形成。例如，具有卷绕成卷状的形态时，可以将半导体背面用薄膜2或半导体背面用薄膜2与切割带3的层叠体以根据需要而被隔离膜保护的状态卷绕成卷状，由此制作卷绕成卷状的状态或形态的切割带一体型半导体背面用薄膜1。需要说明的是，作为卷绕成卷状的状态或形态的半导体背面用薄膜2、切割带一体型半导体背面用薄膜1，也可以由基材31、形成于前述基材31的一个面的粘合剂层32、形成于前述粘合剂层32上的半导体背面用薄膜和形成于前述基材31的另一个面的剥离处理层(背面处理层)构成。
需要说明的是，作为切割带一体型半导体背面用薄膜1的厚度(半导体背面用薄膜的厚度与由基材31和粘合剂层32构成的切割带的厚度的总厚度)，可以从例如8～1500μm的范围选择，优选为20～850μm、进一步优选为31～500μm，特别优选为47～330μm。
需要说明的是，在切割带一体型半导体背面用薄膜1中，通过控制半导体背面用薄膜2的厚度与切割带3的粘合剂层32的厚度的比、半导体背面用薄膜2的厚度与切割带3的厚度(基材31和粘合剂层32的总厚度)的比，能够提高切割工序时的切割性、拾取工序时的拾取性等，可以在半导体晶圆的切割工序～半导体芯片的倒装芯片键合工序中有效地利用切割带一体型半导体背面用薄膜1。
另外，关于切割带一体型半导体背面用薄膜的制造方法，以图1所示的切割带一体型半导体背面用薄膜1为例来进行说明。首先，基材31可以通过现有公知的成膜方法来成膜。作为该成膜方法，例如，可例示出压延成膜法、有机溶剂中的流延法、密闭体系中的吹胀挤出法、T模头挤出法、共挤出法、干式层压法等。
接着，将粘合剂组合物涂布到基材31上，将其干燥(根据需要进行加热交联)，形成粘合剂层32。作为涂布方式，可列举出辊涂、丝网涂覆、凹版涂覆等。需要说明的是，可以将粘合剂层组合物直接涂布到基材31上而在基材31上形成粘合剂层32，另外，也可以将粘合剂组合物涂布于表面进行了剥离处理的剥离纸等上来形成粘合剂层32，然后，将该粘合剂层32转印到基材31上。由此制作在基材31上形成有粘合剂层32的切割带3。
另一方面，将用于形成半导体背面用薄膜2的形成材料以干燥后的厚度成为规定厚度的方式涂布到剥离纸上，进而在规定条件下干燥，形成涂布层。通过将该涂布层转印到前述粘合剂层32上而在粘合剂层32上形成半导体背面用薄膜2。需要说明的是，在前述粘合剂层32上直接涂布用于形成半导体背面用薄膜2的形成材料后，也可以通过在规定条件下进行干燥而将半导体背面用薄膜2形成到粘合剂层32上。通过以上所述的方法，可以获得本发明的切割带一体型半导体背面用薄膜1。
本发明中使用的切割带一体型半导体背面用薄膜1可以在本发明的倒装芯片型半导体装置的制造方法中适宜地使用。即，切割带一体型半导体背面用薄膜1以在半导体芯片的背面贴附切割带一体型半导体背面用薄膜1的半导体背面用薄膜2的状态或形态制造倒装芯片安装的半导体装置。因此，切割带一体型半导体背面用薄膜1可以对倒装芯片安装的半导体装置(半导体芯片以倒装芯片键合方式固定于基板等被粘物上的状态或形态的半导体装置)使用。需要说明的是，半导体背面用薄膜2也可以与切割带一体型半导体背面用薄膜1同样地对倒装芯片安装的半导体装置使用。
(1-4)半导体晶圆
半导体晶圆只要是公知乃至惯用的半导体晶圆就没有特别限制，可以从各种材料的半导体晶圆中适当选择使用。在本发明中，作为半导体晶圆，可以适宜地使用硅晶圆。
(2)工序B
接着，如图2的(b)所示，进行半导体晶圆4的切割。由此，将半导体晶圆4切断为规定的尺寸，进行单片化(小片化)，制造半导体芯片5。切割例如按照常法从半导体晶圆4的电路面侧进行。另外，在本工序中，例如，可以采用切入至切割带一体型半导体背面用薄膜1的称之为完全切割的切断方式等。作为本工序中采用的切割装置，没有特别限定，可以使用现有公知的装置。另外，半导体晶圆4通过具有半导体背面用薄膜的切割带一体型半导体背面用薄膜1而以优异的密合性被粘接固定，因此，能够抑制芯片缺口、芯片飞溅，并且还可以抑制半导体晶圆4的破损。其中，半导体背面用薄膜2由含有环氧树脂的树脂组合物形成时，即使因为切割而被切断，也能抑制或防止在其切断面上半导体背面用薄膜的粘接剂层的渗胶产生。其结果，可以抑制或防止切断面之间再附着(粘连)，可以更好地进行后述的拾取。
需要说明的是，进行切割带一体型半导体背面用薄膜1的扩晶时，该扩晶可以使用现有公知的扩晶装置来进行。扩晶装置具有可介由切割环将切割带一体型半导体背面用薄膜1向下方按压的环形外环，和直径小于外环并支撑切割带一体型半导体背面用薄膜的内环。通过该扩晶工序，在后述的拾取工序中，可以防止相邻的半导体芯片之间接触而破损。
(3)工序C
在工序C中，对前述半导体背面用薄膜2进行激光标记，该工序C中的半导体背面用薄膜2为未固化状态。此处，未固化状态是指完全固化前的状态，也包括交联反应进行至未固化的水平的半固化状态。换言之，意味着在工序C之前不包括将半导体背面用薄膜2固化的工序。
在本发明中，半导体背面用薄膜2在未固化状态下也能够进行激光标记，半导体背面用薄膜2可以在该封装工序时与封装材料一起热固化，因此不需要新追加用于将半导体背面用薄膜2热固化的工序。
激光标记时的加工深度优选为0～10％、更优选为0～5％。需要说明的是，加工深度是指对于半导体背面用薄膜2的厚度的加工深度。
进行激光标记时，可以利用公知的激光标记装置。另外，作为激光，可以利用气体激光、固体激光、液体激光等各种激光。具体而言，作为气体激光，没有特别限制，可以使用公知的气体激光，二氧化碳激光(CO2激光)、准分子激光(ArF激光、KrF激光、XeCl激光、XeF激光等)是适宜的。另外，对固体激光没有特别限制，可以利用公知的固体激光，YAG激光(Nd：YAG激光等)、YVO4激光是适宜的。
作为进行激光标记时的激光的照射条件，可以考虑标记部与标记部以外的对比度、加工深度等而适当设定，例如，使用激光标记装置：商品名“MD-S9900”、KEYENCE CORPORATION制造时，可以设为以下的范围内。
(激光照射条件)
波长：532nm
强度：1.0W
扫描速度：700mm/sec
Q开关频率：64kHz
(4)其它工序
(4-1)拾取工序
为了回收切割带一体型半导体背面用薄膜1上粘接固定的半导体芯片5，如图2的(c)所示，进行半导体芯片5的拾取，将半导体芯片5与半导体背面用薄膜2一起从切割带3上剥离。作为拾取方法，没有特别限制，可以采用现有公知的各种方法。例如，可列举出用针形件从切割带一体型半导体背面用薄膜1的基材31侧顶起各个半导体芯片5，用拾取装置拾取被顶起的半导体芯片5的方法等。需要说明的是，拾取的半导体芯片5的背面被半导体背面用薄膜2保护。
(4-2)倒装芯片连接工序
拾取的半导体芯片5如图2的(d)所示通过倒装芯片键合方式(倒装芯片安装方式)固定于基板等被粘物上。具体而言，以半导体芯片5的电路面(也称为表面、电路图案形成面、电极形成面等)与被粘物6相对的形式，按照常法使半导体芯片5固定在被粘物6上。例如，使形成于半导体芯片5的电路面侧的凸块51与粘附在被粘物6的连接焊盘上的接合用导电材料(焊料等)61接触，边按压边使导电材料熔融，由此可以确保半导体芯片5与被粘物6的电导通并使半导体芯片5固定在被粘物6上(倒装芯片键合工序)。此时，半导体芯片5与被粘物6之间形成空隙，该空隙间距通常为30～300μm左右。其中，重要的是，在将半导体芯片5倒装芯片键合(倒装芯片连接)到被粘物6上之后，清洗半导体芯片5与被粘物6的相对面、间隙，将封装材料(封装树脂等)填充在该间隙中进行封装。
作为被粘物6，可以使用引线框、电路基板(布线电路板等)等各种基板。作为这种基板的材质，没有特别限制，可列举出陶瓷基板、塑料基板。作为塑料基板，例如可列举出环氧树脂基板、双马来酰亚胺三嗪基板、聚酰亚胺基板等。
在倒装芯片接合工序中，作为凸块、导电材料的材质，没有特别限定，例如可列举出锡-铅系金属材料、锡-银系金属材料、锡-银-铜系金属材料、锡-锌系金属材料、锡-锌-铋系金属材料等焊料类(合金)、金系金属材料、铜系金属材料等。
需要说明的是，在倒装芯片键合工序中，使导电材料熔融，使半导体芯片5的电路面侧的凸块与被粘物6的表面的导电材料连接，作为该导电材料熔融时的温度，通常为260℃左右(例如250～300℃)。关于本发明的切割带一体型半导体背面用薄膜，通过用环氧树脂等形成半导体背面用薄膜，可以具有能耐受在该倒装芯片键合工序中的高温的耐热性。
在本工序中，优选进行半导体芯片5与被粘物6的相对面(电极形成面)、间隙的清洗。作为该清洗中使用的清洗液，没有特别限制，例如，可列举出有机系清洗液、水系清洗液。本发明的切割带一体型半导体背面用薄膜中的半导体背面用薄膜具有针对清洗液的耐溶剂性，在这些清洗液中实际上没有溶解性。因此，如前所述，作为清洗液，可以使用各种清洗液，不需要特殊的清洗液，可以按照以往的方法来清洗。
接着，进行用于封装经倒装芯片键合的半导体芯片5与被粘物6之间的间隙的封装工序。封装工序使用封装树脂进行。对此时的封装条件没有特别限制，通常，通过在175℃下进行60～90秒的加热，进行封装树脂的热固化，但本发明不限于此，例如，可以在165～185℃下进行几分钟固化。在该工序的热处理中，不仅是封装树脂的热固化，还可以同时进行半导体背面用薄膜2的热固化。另外，通过该工序，可以使半导体背面用薄膜2完全或大致完全热固化，能够使其以优异的密合性在半导体元件的背面上贴合。进而，本发明中使用的半导体背面用薄膜2直至进行激光标记工序为止均为未固化状态，可以在该封装工序时与封装材料一起热固化，因此不需要新追加用于将半导体背面用薄膜2热固化的工序。
作为前述封装树脂，只要是具有绝缘性的树脂(绝缘树脂)就没有特别限制，可以从公知的封装树脂等封装材料中适当选择使用，具有弹性的绝缘树脂是更优选的。作为封装树脂，例如，可列举出包含环氧树脂的树脂组合物等。作为环氧树脂，可列举出前述例示的环氧树脂等。另外，对于由包含环氧树脂的树脂组合物形成的封装树脂，作为树脂成分，除环氧树脂以外，还可以含有环氧树脂以外的热固化性树脂(酚醛树脂等)、热塑性树脂等。其中，作为酚醛树脂，还可以作为环氧树脂的固化剂利用，作为这种酚醛树脂，可列举出前述例示的酚醛树脂等。
接着，通常，在将半导体封装体安装于基板(母板等)时，会进行热处理(激光标记后进行的回流焊工序)。作为该热处理的条件(温度、时间等)，根据半导体技术协会(JEDEC)制定的标准进行。例如，可以在温度(上限)为210～270℃的范围、其时间为5～50秒的条件下进行。利用该工序，可以将半导体封装体安装于基板(母板等)。此时，上述激光标记后进行的回流焊工序后的对比度的降低率为20％以下时，激光标记的各种信息的辨识性在前述回流焊工序后也良好。
使用前述切割带一体型半导体背面用薄膜1、半导体背面用薄膜2制造的半导体装置(倒装芯片安装的半导体装置)由于在半导体芯片的背面贴附有半导体背面用薄膜，因此能够以优异的辨识性实施各种标记。尤其，即使标记方法为激光标记方法，也能以优异的对比度实施标记，可以良好地辨识通过激光标记法标记的各种信息(文字信息、图像信息等)。
通过本发明的制造方法得到的倒装芯片型半导体装置可以适宜地用作各种电子设备/电子部件或它们的材料/部材。具体而言，作为利用本发明的倒装芯片安装的半导体装置的电子设备，可列举出所谓的“移动电话”、“PHS”、小型计算机(例如，所谓的“PDA”(移动信息终端)、所谓的“笔记本电脑”、所谓的“Netbook(商标)”、所谓的“可穿戴式计算机”等)、“移动电话”和计算机一体化而成的小型电子设备、所谓的“数码照相机(商标)”、所谓的“数码摄像机”、小型电视、小型游戏机、小型数字音频播放器、所谓的“电子记事本”、所谓的“电子词典”、所谓的“电子书”用电子设备终端、小型数字型时钟等移动型电子设备(可携带的电子设备)等，当然也可以为移动型以外(设置型等)的电子设备(例如，所谓的“台式计算机”、薄型电视、录制/播放用电子设备(磁盘刻录机、DVD播放器等)、放映机、微型机械等)等。另外，作为电子部件或电子设备/电子部件的材料/部件，例如，可列举出所谓的“CPU”的部件、各种存储装置(所谓的“存储器”、硬盘等)的部件等。
实施例
以下，例示性地详细说明本发明的适宜的实施例。然而，该实施例中记载的材料、配混量等只要没有特别限定性的记载，本发明的要旨就并不意仅不限定于这些。需要说明的是，以下，所谓的份表示重量份。
实施例1<着色半导体背面用薄膜A的制作>
相对于以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯系聚合物(商品名“Paracron W-197CM”、根上工业株式会社制造)100份，将环氧树脂(商品名“Epikote1004”、JER株式会社制造)12份、酚醛树脂(商品名“MirexXLC-4L”、三井化学株式会社制造)13份、球状二氧化硅(商品名“SO-25R”、ADMATECHS CO.,LTD.制造)92份、染料1(商品名“OIL GREEN502”、Orient Chemical Industries,Ltd.制造)2份、染料2(商品名“OIL BLACK BS”、Orient Chemical Industries,Ltd.制造)2份溶解于甲乙酮，制备固体成分浓度为23.6重量％的粘接剂组合物的溶液。
将该粘接剂组合物的溶液涂布到作为剥离衬垫(隔离膜)的经有机硅脱模处理的厚度为50μm的由聚对苯二甲酸乙二醇酯薄膜形成的脱模处理薄膜上，然后在130℃下干燥2分钟。由此，制作厚度20μm的着色半导体背面用薄膜A。
实施例2<着色半导体背面用薄膜B的制作>
相对于以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯系聚合物(商品名“Paracron W-197CM”、根上工业株式会社制造)100份，将环氧树脂(商品名“Epikote1004”、JER株式会社制造)20份、酚醛树脂(商品名“MirexXLC-4L”、三井化学株式会社制造)22份、球状二氧化硅(商品名“SO-25R”、ADMATECHS CO.,LTD.制造)104份、染料1(商品名“OIL GREEN502”、Orient Chemical Industries,Ltd.制造)2份、染料2(商品名“OIL BLACK BS”、Orient Chemical Industries,Ltd.制造)2份溶解于甲乙酮，制备固体成分浓度为23.6重量％的粘接剂组合物的溶液。
将该粘接剂组合物的溶液涂布到作为剥离衬垫(隔离膜)的经有机硅脱模处理的厚度为50μm的由聚对苯二甲酸乙二醇酯薄膜形成的脱模处理薄膜上，然后在130℃下干燥2分钟。由此，制作厚度20μm的着色半导体背面用薄膜B。
实施例3<着色半导体背面用薄膜C的制作>
相对于以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯系聚合物(商品名“Paracron W-197CM”、根上工业株式会社制造)100份，将环氧树脂(商品名“Epikote1004”、JER株式会社制造)32份、酚醛树脂(商品名“MirexXLC-4L”、三井化学株式会社制造)35份、球状二氧化硅(商品名“SO-25R”、ADMATECHS CO.,LTD.制造)123份、染料1(商品名“OIL GREEN502”、Orient Chemical Industries,Ltd.制造)2.5份、染料2(商品名“OIL BLACK BS”、Orient Chemical Industries,Ltd.制造)2.5份溶解于甲乙酮，制备固体成分浓度为23.6重量％的粘接剂组合物的溶液。
将该粘接剂组合物的溶液涂布到作为剥离衬垫(隔离膜)的经有机硅脱模处理的厚度为50μm的由聚对苯二甲酸乙二醇酯薄膜形成的脱模处理薄膜上，然后在130℃下干燥2分钟。由此，制作厚度20μm的着色半导体背面用薄膜C。
比较例1<着色半导体背面用薄膜D的制作>
相对于以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯系聚合物(商品名“Paracron W-197CM”、根上工业株式会社制造)100份，将环氧树脂1(商品名“Epikote1004”、JER株式会社制造)56份、环氧树脂2(商品名“Epikote828”、JER株式会社制造)56份、酚醛树脂(商品名“Mirex XLC-4L”、三井化学株式会社制造)121份、球状二氧化硅(商品名“SO-25R”、ADMATECHS CO.,LTD.制造)246份、染料1(商品名“OIL GREEN502”、Orient Chemical Industries,Ltd.制造)5份、染料2(商品名“OIL BLACK BS”、Orient Chemical Industries,Ltd.制造)5份、催化剂(商品名“TPP”北兴科学株式会社制造)1.7份溶解于甲乙酮，制备固体成分浓度为23.6重量％的粘接剂组合物的溶液。
将该粘接剂组合物的溶液涂布到作为剥离衬垫(隔离膜)的经有机硅脱模处理的厚度为50μm的由聚对苯二甲酸乙二醇酯薄膜形成的脱模处理薄膜上，然后在130℃下干燥2分钟。由此，制作厚度20μm的着色半导体背面用薄膜D。
(评价)
关于实施例1～3和比较例1中制作的半导体背面用薄膜，利用下述评价或测定方法评价或测定了切割毛刺的产生、拾取性(％)、回流焊后的激光标记辨识性、弹性模量、Si晶圆粘接力。将评价或测定结果显示在表1中。
(向切割带的粘贴)
使用手压辊将上述着色半导体背面用薄膜A～D粘贴到切割带(商品名“V-8-T”、日东电工株式会社制造)的粘合剂层上，制作切割片一体型晶圆背面保护片A～D。
(半导体晶圆的磨削件、粘贴、切割)
对半导体晶圆(直径8英寸、厚度0.6mm；硅镜面晶圆)进行背面磨削直至成为厚度0.2mm。自切割带一体型半导体背面用薄膜A～D剥离隔离膜后，将上述半导体晶圆在70℃下进行辊压接而粘贴到半导体背面用薄膜上。进而，进行半导体晶圆的切割。切割以成为10mm见方的芯片尺寸的方式进行全切割。需要说明的是，半导体晶圆的磨削条件、粘贴条件、切割条件如下所述。
[半导体晶圆磨削条件]
磨削装置：商品名“DFG-8560”Disco公司制造
半导体晶圆：8英寸直径(自厚度0.6mm背面磨削至0.2mm)
[粘贴条件]
粘贴装置：商品名“MA-3000III”日东精机株式会社制造
粘贴速度计：10mm/min
粘贴压力：0.15MPa
粘贴时的载台温度：70℃
[切割条件]
切割装置：商品名“DFD-6361”Disco公司制造
切割环：“2-8-1”(Disco公司制造)
切割速度：30mm/sec
切割刀片：
Z1：Disco公司制造的“203O-SE27HCDD”
Z2：Disco公司制造的“203O-SE27HCBB”
切割刀片转速：
Z1：40000rpm
Z2：45000rpm
切割方式：分步切割
晶圆芯片尺寸：10.0mm见方
<切割毛刺的评价方法>
通过前述切割形成30个半导体芯片。利用显微镜观察得到的半导体芯片，确认毛刺的产生情况，根据以下的评价基准进行评价。
○：未产生毛刺。
×：产生了1个以上的100μm长度以上的毛刺。
<拾取性的评价方法>
接着，自切割带一体型半导体背面用薄膜的切割带侧用针形件顶起，将通过切割得到的芯片状工件与半导体背面用薄膜一起自切割带的粘合剂层剥离，拾取背面被半导体背面用薄膜保护的状态的芯片状工件。求出此时的芯片(总个数：400个)的拾取率(％)，评价拾取性。因此，拾取率越接近100％，拾取性越良好。需要说明的是，拾取条件如下所述。
[半导体晶圆拾取条件]
拾取装置：商品名“SPA-300”、新川株式会社制造
拾取针形件根数：9根
针形件顶起速度：20mm/s
针形件顶起量：500μm
拾取时间：1秒
切割带括晶量：3mm
<回流焊后的激光标记辨识性>
接着，对于前述得到的芯片状工件，以芯片状工件的表面(电路面)与具备对应于该电路面的布线的电路基板的表面相对的形态，使形成于芯片状工件的电路面的凸块与覆盖在电路基板的连接焊盘上的接合用的导电材料(焊料)接触，一边按压一边将温度提高至260℃，使导电材料熔融，然后，冷却至室温，从而将芯片状工件固定于电路基板，制作半导体装置。在得到的半导体装置的半导体背面保护薄膜(厚度：20μm)面，通过以下的条件下进行文字和二维码的加工，根据以下的评价基准进行评价。
○：通过激光标记形成的文字可以通过目视(目视距离：约40cm)辨识，并且可以用二维码读取器(KEYENCE CORPORATION制造、产品名“SR-600”、读取时的二维码与二维码读取器的距离：10cm以下)读取。
×：通过激光标记形成的文字并无法通过目视辨识，或者无法用二维码读取器读取。
[激光标记条件]
激光标记装置：商品名“MD-S9900”、KEYENCE CORPORATION制造
波长：532nm
强度：1.0W
扫描速度：700mm/sec
Q开关频率：64kHz
以整体的尺寸计为约4mm×约4mm加工各单元尺寸为0.08mm×0.24mm的二维码。需要说明的是，作为文字，没有特别限制。
<未固化状态的弹性模量>
使用Rheometric公司制造的动态粘弹性测定装置“Solid Analyzer RSA2”，在拉伸模式下、在样品宽度：10mm、样品长度：22.5mm、样品厚度：0.2mm下、在频率：1Hz、升温速度：10℃/分钟、氮气气氛下、在规定的温度(23℃)下对得到的未固化状态的着色半导体背面用薄膜A～D进行测定，作为得到的拉伸储能模量的值。
<固化后的弹性模量>
在前述<未固化状态的弹性模量>的测定方法中，除了将半导体背面用薄膜2固化(175℃、1小时)之外，通过同样的方法进行测定。
<Si晶圆粘接力>
在得到的未固化状态的着色半导体背面用薄膜A～D的一个面上贴附粘合带(商品名“BT315”日东电工株式会社制造)，进行背面加强。然后，在50℃下使2kg的辊往复一次而利用热层压法将厚度0.6mm的半导体晶圆4粘贴到背面加强的长度150mm、宽度10mm的着色半导体背面用薄膜A～D的表面上。然后，在热板上(50℃)静置2分钟后，在常温(23℃左右)下静置20分钟。静置后，使用剥离试验机(商品名“Autograph AGS-J”、株式会社岛津制作所制造)，在温度23℃下、在剥离角度：180°、拉伸速度：300mm/min的条件下剥离背面加强的着色半导体背面用薄膜A～D。前述粘接力为此时在着色半导体背面用薄膜A～D与半导体晶圆的界面进行剥离并测定的值(N/10mm宽度)。
[表1]
实施例1 实施例2 实施例3 比较例1
切割毛刺的产生 ○ ○ ○ ×
拾取性(％） 100 100 85 85
回流焊后的激光标记辨识性 ○ ○ ○ ×
固化前弹性模量(GPa) 0.4 0.5 0.6 0.8
固化后弹性模量(GPa) 0.4 0.5 0.5 0.9
Si晶圆粘接力(N/10mm宽度) 3.7 5.2 5.3 8.1
在实施例1～3中，没有毛刺产生，具有良好的拾取性、激光标记辨识性。另一方面，比较例1中，产生毛刺，拾取性、激光标记辨识性差。对比较例1的着色半导体背面用薄膜D进行激光标记时，需要在将该薄膜固化之后进行。
附图标记说明
1  切割带一体型半导体背面用薄膜
2  半导体背面用薄膜
3  切割带
31 基材
32 粘合剂层
33 对应于半导体晶圆贴附部分的部分
4  半导体晶圆
5  半导体芯片
51 形成于半导体芯片5的电路面侧的凸块
6  被粘物
61 覆盖在被粘物6的连接焊盘上的接合用的导电材料

Claims (4)

1.一种倒装芯片型半导体装置的制造方法，其特征在于，其包括以下工序：
工序A，将倒装芯片型半导体背面用薄膜层压到半导体晶圆上，所述倒装芯片型半导体背面用薄膜用于在倒装芯片连接于被粘物上的半导体元件的背面形成；
工序B，切割所述半导体晶圆；以及
工序C，对所述倒装芯片型半导体背面用薄膜进行激光标记，其中，
所述工序C的倒装芯片型半导体背面用薄膜是未固化的。
2.根据权利要求1所述的倒装芯片型半导体装置的制造方法，其中，所述半导体背面用薄膜由包含环氧树脂和酚醛树脂的树脂组合物形成，并且，相对于100重量份所述树脂组合物，环氧树脂、酚醛树脂的总量为25重量份以下。
3.根据权利要求1或2所述的倒装芯片型半导体装置的制造方法，其中，相对于100重量份树脂组合物，所述倒装芯片型半导体背面用薄膜含有0.01～10重量份的着色剂。
4.一种倒装芯片型半导体装置，其是利用权利要求1～3中的任一项所述的制造方法而得到的。
CN201380005859.5A 2012-01-18 2013-01-15 倒装芯片型半导体装置的制造方法 Pending CN104054161A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012008148A JP2013149737A (ja) 2012-01-18 2012-01-18 フリップチップ型半導体装置の製造方法
JP2012-008148 2012-01-18
PCT/JP2013/050580 WO2013108755A1 (ja) 2012-01-18 2013-01-15 フリップチップ型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN104054161A true CN104054161A (zh) 2014-09-17

Family

ID=48799180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380005859.5A Pending CN104054161A (zh) 2012-01-18 2013-01-15 倒装芯片型半导体装置的制造方法

Country Status (6)

Country Link
US (1) US9324616B2 (zh)
JP (1) JP2013149737A (zh)
KR (1) KR20140116204A (zh)
CN (1) CN104054161A (zh)
TW (1) TWI605504B (zh)
WO (1) WO2013108755A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106084604A (zh) * 2015-04-30 2016-11-09 日东电工株式会社 半导体装置用薄膜、半导体装置的制造方法、及半导体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015046529A1 (ja) * 2013-09-30 2015-04-02 リンテック株式会社 樹脂膜形成用複合シート
KR101602782B1 (ko) * 2014-07-03 2016-03-11 주식회사 이오테크닉스 웨이퍼 마킹 방법
JP2016096239A (ja) * 2014-11-14 2016-05-26 住友ベークライト株式会社 半導体用ウエハ加工用粘着テープ
JP2016210837A (ja) * 2015-04-30 2016-12-15 日東電工株式会社 裏面保護フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
JP6577341B2 (ja) * 2015-11-13 2019-09-18 日東電工株式会社 積層体および半導体装置の製造方法
US9916989B2 (en) 2016-04-15 2018-03-13 Amkor Technology, Inc. System and method for laser assisted bonding of semiconductor die
JP7217175B2 (ja) * 2019-03-01 2023-02-02 日東電工株式会社 半導体背面密着フィルムおよびダイシングテープ一体型半導体背面密着フィルム
JP7500169B2 (ja) 2019-08-30 2024-06-17 リンテック株式会社 保護膜形成用複合シート
JP7451150B2 (ja) * 2019-11-20 2024-03-18 日東電工株式会社 ダイシングテープ一体型半導体背面密着フィルム
US11688718B2 (en) * 2021-09-07 2023-06-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage during LAB
JP2023147738A (ja) 2022-03-30 2023-10-13 リンテック株式会社 保護膜形成フィルム、保護膜形成用複合シート、半導体装置の製造方法、及び保護膜形成フィルムの使用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1910238A (zh) * 2004-01-16 2007-02-07 大科能树脂有限公司 多色显色激光标记用有彩色着色剂、多色显色激光标记用组合物及含有该组合物的成形品、带多色标记的成形品及激光标记方法
CN102010677A (zh) * 2009-09-07 2011-04-13 日东电工株式会社 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置
CN102161869A (zh) * 2009-12-24 2011-08-24 日东电工株式会社 半导体背面用切割带集成膜
JP2011249739A (ja) * 2009-06-15 2011-12-08 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136861A (ja) * 1985-12-10 1987-06-19 Nitto Electric Ind Co Ltd 樹脂封止半導体装置
JP2600029B2 (ja) * 1991-06-25 1997-04-16 住友デュレズ株式会社 炭酸ガスレーザー印字に適したエポキシ樹脂組成物
US6023094A (en) * 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
JP3544362B2 (ja) 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP4271597B2 (ja) 2004-02-27 2009-06-03 リンテック株式会社 チップ用保護膜形成用シート
JP5681377B2 (ja) * 2010-04-20 2015-03-04 日東電工株式会社 半導体装置の製造方法、及び、フリップチップ型半導体装置
US9196533B2 (en) 2010-04-20 2015-11-24 Nitto Denko Corporation Film for back surface of flip-chip semiconductor, dicing-tape-integrated film for back surface of semiconductor, process for producing semiconductor device, and flip-chip semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1910238A (zh) * 2004-01-16 2007-02-07 大科能树脂有限公司 多色显色激光标记用有彩色着色剂、多色显色激光标记用组合物及含有该组合物的成形品、带多色标记的成形品及激光标记方法
JP2011249739A (ja) * 2009-06-15 2011-12-08 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
CN102010677A (zh) * 2009-09-07 2011-04-13 日东电工株式会社 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置
CN102161869A (zh) * 2009-12-24 2011-08-24 日东电工株式会社 半导体背面用切割带集成膜

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106084604A (zh) * 2015-04-30 2016-11-09 日东电工株式会社 半导体装置用薄膜、半导体装置的制造方法、及半导体装置

Also Published As

Publication number Publication date
US20140361443A1 (en) 2014-12-11
US9324616B2 (en) 2016-04-26
KR20140116204A (ko) 2014-10-01
JP2013149737A (ja) 2013-08-01
WO2013108755A1 (ja) 2013-07-25
TW201340195A (zh) 2013-10-01
TWI605504B (zh) 2017-11-11

Similar Documents

Publication Publication Date Title
CN104054161A (zh) 倒装芯片型半导体装置的制造方法
CN105153954B (zh) 倒装芯片型半导体背面用膜及其用途
CN102153960B (zh) 倒装芯片型半导体背面用膜
CN101794724B (zh) 切割带集成晶片背面保护膜
CN101901775B (zh) 半导体背面用切割带集成膜
CN105666976B (zh) 半导体背面用切割带集成膜在激光标识中的应用
CN102161869B (zh) 半导体背面用切割带集成膜
CN102376616B (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN102222634B (zh) 半导体背面用切割带集成膜
CN101794722B (zh) 切割带集成晶片背面保护膜
CN102347263B (zh) 半导体背面用切割带集成膜和生产半导体器件的方法
CN106206396B (zh) 半导体器件生产用膜、半导体器件生产用膜的生产方法和半导体器件的生产方法
CN102153961B (zh) 倒装芯片型半导体背面用膜
CN105047597B (zh) 半导体背面用切割带集成膜
CN104465515A (zh) 切割带集成晶片背面保护膜
CN104845546B (zh) 半导体背面用切割带集成膜
CN105086863A (zh) 切割带一体型半导体背面用薄膜以及半导体装置的制造方法
CN105086865A (zh) 切割带一体型半导体背面用薄膜以及半导体装置的制造方法
CN106206375A (zh) 半导体背面用薄膜及其用途
CN106084604A (zh) 半导体装置用薄膜、半导体装置的制造方法、及半导体装置
CN101924055A (zh) 半导体背面用切割带集成膜
CN102376611B (zh) 半导体背面用膜、半导体背面用切割带集成膜、用于生产半导体器件的方法和半导体器件
CN102376615B (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN103489798A (zh) 半导体元件的标记方法、半导体装置的制造方法、以及半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140917

RJ01 Rejection of invention patent application after publication