CN102161869A - 半导体背面用切割带集成膜 - Google Patents

半导体背面用切割带集成膜 Download PDF

Info

Publication number
CN102161869A
CN102161869A CN201010621812XA CN201010621812A CN102161869A CN 102161869 A CN102161869 A CN 102161869A CN 201010621812X A CN201010621812X A CN 201010621812XA CN 201010621812 A CN201010621812 A CN 201010621812A CN 102161869 A CN102161869 A CN 102161869A
Authority
CN
China
Prior art keywords
film
semiconductor back
back surface
chip
sensitive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010621812XA
Other languages
English (en)
Other versions
CN102161869B (zh
Inventor
高本尚英
松村健
志贺豪士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to CN201510486937.9A priority Critical patent/CN105086867B/zh
Publication of CN102161869A publication Critical patent/CN102161869A/zh
Application granted granted Critical
Publication of CN102161869B publication Critical patent/CN102161869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1476—Release layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Abstract

本发明涉及半导体背面用切割带集成膜。本发明提供一种半导体背面用切割带集成膜，其包括：包括基材和设置于所述基材上的压敏粘合剂层的切割带；和设置于所述压敏粘合剂层上的倒装芯片型半导体背面用膜，其中所述切割带的压敏粘合剂层与所述倒装芯片型半导体背面用膜之间的剥离力(温度：23℃，剥离角：180°，拉伸速率：300mm/min)为0.05N/20mm至1.5N/20mm。

Description

半导体背面用切割带集成膜
技术领域
本发明涉及半导体背面用切割带集成膜。将倒装芯片型半导体背面用膜用于保护芯片形工件(例如半导体芯片)的背面和增强强度。此外，本发明涉及使用半导体背面用切割带集成膜的半导体器件和生产所述器件的方法。
背景技术
近年来，日益要求半导体器件及其封装的薄型化和小型化。因此，作为半导体器件及其封装，已经广泛地利用其中将半导体芯片(芯片形工件)以该半导体芯片的电路面与基板的电极形成面相对的形式固定至基板的那些(即，通过倒装芯片接合生产的半导体芯片，或倒装芯片安装的半导体器件)。在此类半导体器件等中，在一些情况下半导体芯片(芯片形工件)的背面用保护膜保护以抑制半导体芯片损坏(参见，例如，专利文献1至10)。
专利文献1：JP-A-2008-166451
专利文献2：JP-A-2008-006386
专利文献3：JP-A-2007-261035
专利文献4：JP-A-2007-250970
专利文献5：JP-A-2007-158026
专利文献6：JP-A-2004-221169
专利文献7：JP-A-2004-214288
专利文献8：JP-A-2004-142430
专利文献9：JP-A-2004-072108
专利文献10：JP-A-2004-063551
发明内容
然而，将用于保护半导体芯片背面的背面保护膜粘贴至通过在切割步骤中切割半导体晶片获得的半导体芯片的背面导致增加粘贴步骤，以致步骤的数量增加和成本等增加。此外，由于近年来的薄型化，在切割步骤后的半导体芯片的拾取步骤中，在一些情况下可能损坏半导体芯片。因此，期望增强半导体晶片或半导体芯片直至拾取步骤。
考虑到前述问题发明本发明，其目的在于提供从半导体晶片的切割步骤至半导体芯片的倒装芯片接合步骤均能够利用的半导体背面用切割带集成膜。此外，本发明的另一目的在于提供半导体背面用切割带集成膜，其能够在半导体晶片的切割步骤中显示优良的保持力，能够在切割步骤后的拾取步骤中将通过切割形成的半导体芯片与倒装芯片型半导体背面用膜一起以优良的拾取性从切割带的压敏粘合剂层剥离，并且在半导体芯片的倒装芯片接合步骤后能够进一步显示优良的外观性。
作为为解决上述常规问题进行深入研究的结果，本发明人已发现，当将倒装芯片型半导体背面用膜层压在具有基材和压敏粘合剂层的切割带的压敏粘合剂层上从而以集成形式形成切割带和倒装芯片型半导体背面用膜并且进一步将所述倒装芯片型半导体背面用膜与切割带的压敏粘合剂层之间的剥离力(或粘合力)设定为特定值时，从半导体晶片的切割步骤至半导体芯片的倒装芯片接合步骤均能够利用其中以集成形式形成切割带和倒装芯片型半导体背面用膜的层压体(半导体背面用切割带集成膜)，以及在半导体晶片的切割步骤中能够显示优良的保持力，在切割步骤后的拾取步骤中将通过切割形成的半导体芯片与倒装芯片型半导体背面用膜一起以优良的拾取性从切割带的压敏粘合剂层剥离，并且在半导体芯片的倒装芯片接合步骤后能够显示优良的外观性，由此完成本发明。
即，本发明提供半导体背面用切割带集成膜，其包括：
切割带，所述切割带包括基材和形成于所述基材上的压敏粘合剂层；和
倒装芯片型半导体背面用膜，所述倒装芯片型半导体背面用膜形成于所述切割带的压敏粘合剂层上，
其中所述切割带的压敏粘合剂层与所述倒装芯片型半导体背面用膜之间的剥离力(温度：23℃，剥离角：180°，拉伸速率：300mm/min)为0.05N/20mm至1.5N/20mm。
如上所述，根据本发明的半导体背面用切割带集成膜以倒装芯片型半导体背面用膜与具有基材和压敏粘合剂层的切割带集成的形式形成，并且切割带的压敏粘合剂层与倒装芯片型半导体背面用膜之间的剥离力(温度：23℃，剥离角：180°，拉伸速率：300mm/min)为0.05N/20mm至1.5N/20mm。因此，在切割晶片(半导体晶片)时通过将半导体背面用切割带集成膜粘贴至工件(半导体晶片)上，能够在保持工件的同时有效地切割工件。此外，在切割工件以形成芯片形工件(半导体芯片)后，所述芯片形工件能够与倒装芯片型半导体背面用膜一起以优良的拾取性从切割带的压敏粘合剂层容易地剥离，以及能够容易地获得背面受到保护的芯片形工件。此外，芯片形工件具有优良的外观性，这是因为倒装芯片型半导体背面用膜以优良的紧密粘合性粘贴至芯片形工件背面。自然，由于芯片形工件具有形成于该背面上的倒装芯片型半导体背面用膜，因此背面标识性是良好的。
此外，在根据本发明的半导体背面用切割带集成膜中，由于切割带和倒装芯片型半导体背面用膜以如上所述的集成方式形成，因此在切割步骤前当将切割带粘贴至半导体晶片背面时也能够粘贴倒装芯片型半导体背面用膜，因而单独粘贴倒装芯片型半导体背面用膜的步骤(倒装芯片型半导体背面用膜粘贴步骤)不是必需的。此外，在随后的切割步骤和拾取步骤中，由于将倒装芯片型半导体背面用膜粘贴在半导体晶片背面或通过切割形成的半导体芯片背面上，因此能够有效地保护半导体晶片或半导体芯片，因而在切割步骤或随后的步骤(拾取步骤等)中能够抑制或防止半导体芯片的损坏。
在本发明中，优选将倒装芯片型半导体背面用膜着色。当将倒装芯片型半导体背面用膜着色时，不仅改进激光标识性而且能够容易地将切割带和倒装芯片型半导体背面用膜相互区别，从而能够提高加工性等。
此外，倒装芯片型半导体背面用膜优选具有激光标识性。本发明的半导体背面用切割带集成膜可适合用于倒装芯片安装的半导体器件。
本发明还提供生产半导体器件的方法，该方法包括：
将工件粘贴至上述半导体背面用切割带集成膜的倒装芯片型半导体背面用膜上，
切割所述工件以形成芯片形工件，
将芯片形工件与倒装芯片型半导体背面用膜一起从切割带的压敏粘合剂层剥离，和
将所述芯片形工件通过倒装芯片接合固定至被粘物。
此外，本发明进一步提供倒装芯片安装的半导体器件，其使用上述半导体背面用切割带集成膜制造，所述半导体器件包括芯片形工件和粘贴至所述芯片形工件背面的倒装芯片型半导体背面用膜。
由于切割带和倒装芯片型半导体背面用膜以集成方式形成以及将切割带的压敏粘合剂层与倒装芯片型半导体背面用膜之间的剥离力设定为特定值，因此从半导体晶片的切割步骤至半导体芯片的倒装芯片接合步骤均能够利用本发明的半导体背面用切割带集成膜。具体地，根据本发明的半导体背面用切割带集成膜在半导体晶片的切割步骤中能够显示优良的保持力，在切割步骤后的拾取步骤中能够将通过切割形成的半导体芯片与倒装芯片型半导体背面用膜一起以优良的拾取性从切割带的压敏粘合剂层剥离，并且在半导体芯片的倒装芯片接合步骤期间及之后还能够显示优良的外观性。此外，在倒装芯片接合步骤等中，由于半导体芯片的背面用倒装芯片型半导体背面用膜保护，因此能够有效抑制或防止半导体芯片的破坏(breakage)、碎裂(chipping)和翘曲(warp)等。自然，在除了从半导体芯片的切割步骤至倒装芯片接合步骤的步骤之外的步骤中，本发明的半导体背面用切割带集成膜能够有效地显示其功能。
附图说明
图1为示出根据本发明的半导体背面用切割带集成膜的一个实施方案的横截面示意图。
图2A-2D为示出使用根据本发明的半导体背面用切割带集成膜生产半导体器件的方法的一个实施方案的横截面示意图。
附图标记说明
1：半导体背面用切割带集成膜
2：倒装芯片型半导体背面用膜
3：切割带
31：基材
32：压敏粘合剂层
4：半导体晶片(工件)
5：半导体芯片(芯片形工件)
51：在半导体芯片5的电路面形成的凸块(bump)
6：被粘物
61：粘合至被粘物6的连接垫(connecting pad)的连结用导电性材料
具体实施方式
参考图1描述本发明的实施方案，但本发明不限于该实施方案。图1为示出根据本发明半导体背面用切割带集成膜的一个实施方案的横截面示意图。在图1中，1为半导体背面用切割带集成膜(下文中有时也称作“切割带集成的半导体背面保护膜”、“具有切割带的半导体背面用膜”或“具有切割带的半导体背面保护膜”)，2为倒装芯片型半导体背面用膜(下文中有时称作“半导体背面用膜”或“半导体背面保护膜”)，3为切割带，31为基材，32为压敏粘合剂层。
此外，在本说明书的附图中，没有给出不需要描述的部分，为了容易描述，存在通过放大、缩小等示出的部分。
如图1所示，半导体背面用切割带集成膜1具有以下构造：在包括基材31和在基材31上形成的压敏粘合剂层32的切割带3的压敏粘合剂层32上形成半导体背面用膜2。半导体背面用膜2具有以下特性在温度为23℃、剥离角为180°和拉伸速率为300mm/min的测量条件下，切割带3的压敏粘合剂层32与半导体背面用膜2之间的剥离力(粘合力或压敏粘合力)为0.05N/20mm至1.5N/20mm。在这点上，在直至将半导体背面用膜2的表面(要粘贴至晶片背面的表面)粘贴至晶片背面的期间内其可用隔离体等保护。
此外，半导体背面用切割带集成膜可以具有在切割带的压敏粘合剂层的整个表面上形成半导体背面用膜的构造，或者可以具有部分形成半导体背面用膜的构造。例如，如图1所示，半导体背面用切割带集成膜可以具有如下构造：在切割带的压敏粘合剂层上，仅在预将半导体晶片粘贴至其的部分上形成半导体背面用膜。
(倒装芯片型半导体背面用膜)
半导体背面用膜具有膜形状。由于半导体背面用膜具有相对于切割带的压敏粘合剂层的剥离力(温度：23℃，剥离角：180°，拉伸速率：300mm/min)为0.05N/20mm至1.5N/20mm的特性，在将粘贴至半导体背面用膜上的工件(半导体晶片)切断为芯片形的切断-加工步骤(切割步骤)中，半导体背面用膜具有支承紧密粘合至该半导体背面用膜的工件的功能，因而能够显示紧密粘合性从而使切断件不会飞散。此外，在切割步骤后的拾取步骤中，切割的芯片形工件能够与半导体背面用膜一起从切割带容易地剥离。此外，在拾取步骤后(切割的芯片形工件与半导体背面用膜一起从切割带剥离后)，由于半导体背面用膜以优良的紧密粘合性粘贴至芯片形工件(半导体芯片)背面，因此半导体背面用膜可具有保护芯片形工件背面并且还显示优良的外观性的功能。自然，芯片形工件背面的标识性也是良好的。
如上所述，由于半导体背面用膜具有优良的标识性，所以能够通过半导体背面用膜，通过利用各种标识法如印刷法和激光标识法进行标识，以将各种信息如文字信息和图形信息赋予至芯片形工件或使用芯片形工件的半导体器件的非电路侧上的面。当将半导体背面用膜着色时，通过控制着色的颜色，可以观察具有优良可见度的通过标识赋予的信息(例如文字信息和图形信息)。
特别地，由于半导体背面用膜相对于半导体晶片或半导体芯片具有优良的紧密粘合性，因此没有观察到浮起等。此外，由于半导体背面用膜能够显示出优良的外观性，因此能够获得具有优良的增值外观性的半导体器件。例如，作为半导体器件，可以通过使用不同的颜色将其产品分类。
此外，作为半导体背面用膜，重要的是具有紧密粘合性从而在工件的切断加工时切断件不飞散。
如上所述，半导体背面用膜不用于将半导体芯片模片接合至被粘物如基板，而用于保护将要倒装芯片安装(或已经倒装芯片安装)的半导体芯片的背面(非电路面)，并且该半导体背面用膜具有最合适的功能和组成。在这点上，用于将半导体芯片强烈地粘合至被粘物如基板上的用途的模片接合膜为粘合剂层并用封装树脂封装。因此该膜不具有激光标识层也不具有激光标识性。因此，本发明的半导体背面用膜具有不同于模片接合膜的功能或构成，因而不适合将该膜用作模片接合膜。
如上所述，在本发明中，对于半导体背面用膜重要的是其具有相对于切割带的压敏粘合剂层的剥离力(温度：23℃，剥离角：180°，拉伸速率：300mm/min)为0.05N/20mm至1.5N/20mm。尽管半导体背面用膜相对于切割带的压敏粘合剂层的剥离力(温度：23℃，剥离角：180°，拉伸速率：300mm/min)的上限可以为1.5N/20mm以下，但其优选为1.2N/20mm以下，更优选1N/20mm以下。另一方面，尽管半导体背面用膜相对于切割带的压敏粘合剂层的剥离力(温度：23℃，剥离角：180°，拉伸速率：300mm/min)的下限可以为0.05N/20mm以上，但其优选为0.08N/20mm以上，更优选0.1N/20mm以上。因此，半导体背面用膜与切割带的压敏粘合剂层之间的剥离力(温度：23℃，剥离角：180°，拉伸速率：300mm/min)可以为0.08N/20mm至1.2N/20mm，也可以为0.1N/20mm至1N/20mm。
此外，在当半导体背面用膜由包含如下所述的热固性树脂的树脂组合物形成的情况下，热固性树脂通常处于未固化或部分固化的状态，从而半导体背面用膜相对于切割带的压敏粘合剂层的剥离力通常为当热固性树脂处于未固化或部分固化的状态的剥离力。
半导体背面用膜相对于切割带的压敏粘合剂层的剥离力(半导体背面用膜与切割带的压敏粘合剂层之间的剥离力)(温度：23℃，剥离角：180°，拉伸速率：300mm/min)为通过以下测量的值：形成具有在切割带的压敏粘合剂层上形成的半导体背面用膜的半导体背面用膜切割带集成膜，并且在温度为23℃、剥离角为180°和拉伸速率为300mm/min的条件下通过使用剥离试验机(商品名：AUTOGRAPH AGS-J，由Shimadzu Corporation制造)在半导体背面用膜与切割带的压敏粘合剂层之间的界面处将半导体背面用膜剥离。
可通过构成树脂组分的种类和含量、交联剂的种类和含量以及填料的种类和含量等来控制半导体背面用膜相对于切割带的压敏粘合剂层的剥离力。
在本发明中，半导体背面用膜可由树脂组合物形成，优选由含有热塑性树脂和热固性树脂的树脂组合物构成。在这点上，半导体背面用膜可由不使用热固性树脂的热塑性树脂组合物构成或可由不使用热塑性树脂的热固性树脂组合物构成。
热塑性树脂的实例包括天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、聚酰胺树脂如6-尼龙和6，6-尼龙、苯氧基树脂、丙烯酸类树脂、饱和聚酯树脂如PET(聚对苯二甲酸乙二酯)和PBT(聚对苯二甲酸丁二醇酯)、聚酰胺酰亚胺树脂或氟碳树脂。热塑性树脂可以单独使用或以其两种以上组合使用。在这些热塑性树脂中，优选仅包含少量离子性杂质、具有高耐热性和能够确保半导体元件可靠性的丙烯酸类树脂。
丙烯酸类树脂不特别限定，其实例包括包含一种或两种以上具有30个以下碳原子，优选4至18个碳原子的具有直链或支化烷基的丙烯酸或甲基丙烯酸的酯作为组分的聚合物。即，在本发明中，丙烯酸类树脂具有还包括甲基丙烯酸类树脂的宽的含义。所述烷基的实例包括甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、十二烷基(月桂基)、十三烷基、十四烷基、硬脂基和十八烷基。
此外，形成丙烯酸类树脂的其它单体(除具有30个以下碳原子的烷基的丙烯酸或甲基丙烯酸的烷基酯以外的单体)没有特别限制，其实例包括含羧基单体如丙烯酸、甲基丙烯酸、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸和巴豆酸(crotonic acid)；酸酐单体如马来酸酐和衣康酸酐；含羟基单体如(甲基)丙烯酸2-羟乙酯、(甲基)丙烯酸2-羟丙酯、(甲基)丙烯酸4-羟丁酯、(甲基)丙烯酸6-羟己酯、(甲基)丙烯酸8-羟辛酯、(甲基)丙烯酸10-羟癸酯、(甲基)丙烯酸12-羟月桂酯和(4-羟甲基环己基)-甲基丙烯酸酯；含磺酸单体如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰氨基-2-甲基丙磺酸、(甲基)丙烯酰氨基丙磺酸、(甲基)丙烯酸磺丙酯和(甲基)丙烯酰氧基萘磺酸；和含磷酸基单体如2-羟乙基丙烯酰基磷酸酯(2-hydroethylacryloyl phosphate)。
这些树脂可根据已知方法合成或可使用商购可得的产品。
此外，热固性树脂的实例包括环氧树脂和酚醛树脂以及氨基树脂、不饱和聚酯树脂、聚氨酯树脂、硅酮树脂和热固性聚酰亚胺树脂。热固性树脂可以单独使用或以其两种以上组合使用。作为热固性树脂，仅包含少量腐蚀半导体元件的离子性杂质的环氧树脂是合适的。此外，优选将酚醛树脂用作环氧树脂的固化剂。
环氧树脂没有特别限定，例如，可使用双官能环氧树脂或多官能环氧树脂如双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、溴化双酚A型环氧树脂、氢化双酚A型环氧树脂、双酚AF型环氧树脂、联苯型环氧树脂、萘型环氧树脂、芴型环氧树脂、可溶可熔酚醛(phenolNovolak)型环氧树脂、邻甲酚可溶酚醛(o-cresolNovolak)型环氧树脂、三羟基苯甲烷型环氧树脂或四羟苯基乙烷(tetraphenylolethane)型环氧树脂，或环氧树脂如乙内酰脲型环氧树脂、三缩水甘油基异氰脲酸酯型环氧树脂或缩水甘油基胺型环氧树脂。
作为环氧树脂，在以上示例的那些中，可溶可熔酚醛型环氧树脂、联苯型环氧树脂、三羟基苯甲烷型环氧树脂和四羟苯基乙烷型环氧树脂是优选的。这是因为这些环氧树脂与作为固化剂的酚醛树脂的反应性高，且耐热性等优异。
所述环氧树脂可根据已知方法合成或可使用商购可得的产品。
此外，酚醛树脂起到环氧树脂的固化剂的作用，其实例包括可溶可熔型酚醛树脂如可溶可熔酚醛树脂、苯酚芳烷基树脂、甲酚可溶酚醛树脂、叔丁基可溶可熔酚醛树脂和壬基可溶可熔酚醛树脂；甲阶型酚醛树脂；和聚氧苯乙烯(polyoxystyrenes)如聚对氧苯乙烯。酚醛树脂可单独或以其两种以上组合使用。在这些酚醛树脂中，可溶可熔酚醛树脂和苯酚芳烷基树脂是优选的。这是因为可提高半导体器件的连接可靠性。
所述酚醛树脂可根据已知方法合成或可使用商购可得产品。
环氧树脂与酚醛树脂的混合比优选使得例如酚醛树脂中的羟基变为0.5至2.0当量，基于每当量环氧树脂组分中的环氧基团。其更优选0.8至1.2当量。即，当混合比变为在该范围之外时，固化反应不能充分进行，环氧树脂固化产物的特性趋于劣化。
环氧树脂和酚醛树脂的热固化促进催化剂没有特别限定，可适当选自已知的热固化促进催化剂并使用。热固化促进催化剂可单独或两种以上的组合使用。作为热固化促进催化剂，例如，可使用胺类固化促进催化剂、磷类固化促进催化剂、咪唑类固化促进催化剂、硼类固化促进催化剂或磷-硼类固化促进催化剂。
在本发明中，半导体背面用膜特别优选由包含环氧树脂、酚醛树脂和丙烯酸类树脂的树脂组合物形成。由于这些树脂仅包含少量离子性杂质并具有高的耐热性，因此能够确保半导体元件的可靠性。在该情况下的混合比不特别限定，但例如，环氧树脂与酚醛树脂的混合量可适当选自10至300重量份的范围，基于100重量份丙烯酸类树脂。
重要的是半导体背面用膜具有对半导体晶片背面(非电路形成面)的紧密粘合性。此类具有紧密粘合性的半导体背面用膜例如可由包含环氧树脂的树脂组合物形成。为了交联，可将能够与在聚合物分子链末端的官能团等反应的多官能化合物作为交联剂添加至半导体背面用膜。由于此构成，能够提高在高温下的紧密粘合性并能够实现耐热性的改进。
交联剂没有特别限定，可以适当使用已知的交联剂。具体地，交联剂的实例不仅包括异氰酸酯类交联剂、环氧类交联剂、三聚氰胺类交联剂和过氧化物类交联剂，而且还包括脲类交联剂、金属醇盐类交联剂、金属螯合物类交联剂、金属盐类交联剂、碳二亚胺类交联剂、噁唑啉类交联剂、氮丙啶类交联剂和胺类交联剂。作为交联剂，异氰酸酯类交联剂和环氧类交联剂是合适的。交联剂可以单独使用或两种以上组合使用。
异氰酸酯类交联剂的实例包括低级脂肪族多异氰酸酯例如1，2-亚乙基二异氰酸酯、1，4-亚丁基二异氰酸酯和1，6-六亚甲基二异氰酸酯；脂环族多异氰酸酯例如亚环戊基二异氰酸酯、亚环己基二异氰酸酯、异佛尔酮二异氰酸酯、氢化甲苯二异氰酸酯和氢化苯二甲撑二异氰酸酯；和芳香族多异氰酸酯例如2，4-甲苯二异氰酸酯、2，6-甲苯二异氰酸酯、4，4′-二苯甲烷二异氰酸酯和苯二甲撑二异氰酸酯。此外，也使用三羟甲基丙烷/甲苯二异氰酸酯三聚体加合物[商品名“COLONATE L”，由Nippon Polyurethane Industry Co.，Ltd.制造]和三羟甲基丙烷/六亚甲基二异氰酸酯三聚体加合物[商品名“COLONATE HL”，由Nippon Polyurethane Industry Co.，Ltd.制造]等。此外，环氧类交联剂的实例包括N，N，N′，N′-四缩水甘油基-间-苯二甲胺、二缩水甘油基苯胺、1，3-双(N，N-缩水甘油基氨甲基)环己烷、1，6-己二醇二缩水甘油醚、新戊二醇二缩水甘油醚、乙二醇二缩水甘油醚、丙二醇二缩水甘油醚、聚乙二醇二缩水甘油醚、聚丙二醇二缩水甘油醚、山梨糖醇多缩水甘油醚、甘油多缩水甘油醚、季戊四醇多缩水甘油醚、聚甘油多缩水甘油醚、脱水山梨糖醇多缩水甘油醚、三羟甲基丙烷多缩水甘油醚、己二酸二缩水甘油酯、邻苯二甲酸二缩水甘油酯、三缩水甘油基-三(2-羟乙基)异氰脲酸酯、间苯二酚二缩水甘油醚和双酚-S-二缩水甘油醚，以及在分子中具有两个以上环氧基团的环氧类树脂。
交联剂的用量不特别限定，可依赖于交联程度适当选择。具体地，优选交联剂的用量为例如0.05至7重量份，基于100重量份树脂组分(聚合物组分)(特别地，在分子链末端具有官能团的聚合物)。当交联剂的量基于100重量份树脂组分为0.05至7重量份时，能够高水平地显示紧密粘合性和内聚特性。
在本发明中，代替使用交联剂或与使用交联剂一起，也可以通过用电子束或紫外线等照射进行交联处理。
(着色剂)
在本发明中，优选将半导体背面用膜着色。如上所述，在将半导体背面用膜着色的情况(在该膜既不是无色的也不是透明的情况)下，通过着色显示的颜色不特别限制，但例如优选为暗色如黑色、蓝色或红色，更优选黑色。
在本发明中，暗色主要指具有60以下(0至60)，优选50以下(0至50)，更优选40以下(0至40)的在L*a*b*颜色空间中定义的L*的暗色。
此外，黑色主要是指具有35以下(0至35)，优选30以下(0至30)，更优选25以下(0至25)的在L*a*b*颜色空间中定义的L*的黑色系颜色。在这点上，在黑色中，在L*a*b*颜色空间中定义的各a*和b*可根据L*的值适当选择。例如，a*和b*两者均在优选-10至10，更优选-5至5，进一步优选-3至3(特别地0或约0)的范围内。
在本发明中，在L*a*b*颜色空间中定义的L*、a*和b*可通过用色差计(商品名“CR-200”，由Minolta Ltd制造；色差计)测量来确定。L*a*b*颜色空间为在1976年由Commission Internationale de l’Eclairage(CIE)建议的颜色空间，是指称为CIE1976(L*a*b*)颜色空间的颜色空间。此外，在日本工业标准(Japanese Industrial Standards)JIS Z8729中定义了L*a*b*颜色空间。
在半导体背面用膜着色时，根据目标颜色，可使用着色剂(着色试剂)。作为此类着色剂，可适合使用各种暗色系着色剂如黑色着色剂、蓝色着色剂和红色着色剂，黑色着色剂是更合适的。着色剂可为颜料和染料的任一种。着色剂可单独使用或两种以上组合使用。在这点上，作为染料，可以使用任何形式的染料如酸性染料、反应性染料、直接染料、分散染料和阳离子染料。此外，同样关于颜料，其形式不特别限制，可在已知颜料中适当选择。
特别地，当将染料用作着色剂时，染料变为处于通过溶解在半导体背面用膜中均匀或几乎均匀地分散的状态，从而可容易地生产具有均匀或几乎均匀的颜色浓度的半导体背面用膜(结果，半导体背面用切割带集成膜)。因此，当将染料用作着色剂时，半导体背面用切割带集成膜中的半导体背面用膜可具有均匀或几乎均匀的颜色浓度，并可提高标识性和外观性。
黑色着色剂不特别限制，可例如适合选自无机黑色颜料和黑色染料。此外，黑色着色剂可为其中将青色着色剂(蓝-绿着色剂)、品红色着色剂(红-紫着色剂)和黄色着色剂(黄着色剂)混合的着色剂混合物。黑色着色剂可单独使用或以两种以上的组合使用。当然，可将黑色着色剂与除黑色以外的颜色的着色剂组合使用。
黑色着色剂的具体实例包括炭黑(如炉黑、槽黑、乙炔黑、热裂炭黑或灯黑)、石墨(石墨(black lead))、氧化铜、二氧化锰、偶氮型颜料(如偶氮甲碱偶氮黑)、苯胺黑、苝黑、钛黑、花青黑、活性炭、铁素体(如非磁性铁素体或磁性铁素体)、磁铁矿、氧化铬、氧化铁、二硫化钼、铬配合物、复合氧化物型黑色颜料和蒽醌型有机黑色颜料。
作为黑色着色剂，可利用黑色染料如C.I.溶剂黑3、7、22、27、29、34、43、70，C.I.直接黑17、19、22、32、38、51、71，C.I.酸性黑1、2、24、26、31、48、52、107、109、110、119、154，和C.I.分散黑1、3、10、24；黑色颜料如C.I.颜料黑1、7；等。
作为此类黑色着色剂，例如，商品名″Oil Black BY″、商品名″Oil Black BS″、商品名″Oil Black HBB″、商品名″Oil Black803″、商品名″Oil Black 860″、商品名″Oil Black 5970″、商品名″Oil Black 5906″、商品名″Oil Black 5905″(由Orient Chemical Industries Co.，Ltd.制造)等是商购可得的。
除黑色着色剂以外的着色剂的实例包括青色着色剂、品红色着色剂和黄色着色剂。
青色着色剂的实例包括青色染料如C.I.溶剂蓝25、36、60、70、93、95；C.I.酸性蓝6和45；青色颜料如C.I.颜料蓝1、2、3、15、15:1、15:2、15:3、15:4、15:5、15:6、16、17、17:1、18、22、25、56、60、63、65、66；C.I.瓮蓝4、60；和C.I.颜料绿7。
此外，在品红色着色剂中，品红色染料的实例包括C.I.溶剂红1、3、8、23、24、25、27、30、49、52、58、63、81、82、83、84、100、109、111、121、122；C.I.分散红9；C.I.溶剂紫8、13、14、21、27；C.I.分散紫1；C.I.碱性红1、2、9、12、13、14、15、17、18、22、23、24、27、29、32、34、35、36、37、38、39、40；C.I.碱性紫1、3、7、10、14、15、21、25、26、27和28。
在品红色着色剂中，品红色颜料的实例包括C.I.颜料红1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、21、22、23、30、31、32、37、38、39、40、41、42、48:1、48:2、48:3、48:4、49、49:1、50、51、52、52:2、53:1、54、55、56、57:1、58、60、60:1、63、63:1、63:2、64、64:1、67、68、81、83、87、88、89、90、92、101、104、105、106、108、112、114、122、123、139、144、146、147、149、150、151、163、166、168、170、171、172、175、176、177、178、179、184、185、187、190、193、202、206、207、209、219、222、224、238、245；C.I.颜料紫3、9、19、23、31、32、33、36、38、43、50；C.I.瓮红1、2、10、13、15、23、29和35。
此外，黄色着色剂的实例包括黄色染料如C.I.溶剂黄19、44、77、79、81、82、93、98、103、104、112和162；黄色颜料如C.I.颜料橙31、43；C.I.颜料黄1、2、3、4、5、6、7、10、11、12、13、14、15、16、17、23、24、34、35、37、42、53、55、65、73、74、75、81、83、93、94、95、97、98、100、101、104、108、109、110、113、114、116、117、120、128、129、133、138、139、147、150、151、153、154、155、156、167、172、173、180、185、195；C.I.瓮黄1、3和20。
各种着色剂如青色着色剂、品红色着色剂和黄色着色剂可分别单独使用或以两种以上的组合使用。在这点上，在使用各种着色剂如青色着色剂、品红色着色剂和黄色着色剂的两种以上的情况下，这些着色剂的混合比(或共混比)没有特别限定，可根据各着色剂的种类和目标颜色等适当选择。
此外，在将通过混合青色着色剂、品红色着色剂和黄色着色剂形成的着色剂混合物用作黑色着色剂的情况下，这些着色剂可单独使用或以两种以上的组合使用。青色着色剂、品红色着色剂和黄色着色剂在混合墨组合物中的混合比(或共混比)没有特别限定，只要能够显示黑色系颜色(例如，具有在上述范围内的在L*a*b*颜色空间中定义的L*、a*和b*的黑色系颜色)即可，可根据各着色剂的类型等适当选择。青色着色剂、品红色着色剂和黄色着色剂在混合墨组合物中的含量例如可在以下范围内适当选择：相对于着色剂总量，青色着色剂/品红色着色剂/黄色着色剂＝10重量％-50重量％/10重量％-50重量％/10重量％-50重量％(优选20重量％-40重量％/20重量％-40重量％/20重量％-40重量％)。
着色剂的含量可适当选自在形成半导体背面用膜的树脂组合物(排除溶剂)中0.1至10重量％的范围，优选0.5至8重量％，更优选1至5重量％。
在这点上，在半导体背面用膜中，根据需要可适当共混其它添加剂。除了填料、阻燃剂、硅烷偶联剂和离子捕集剂之外，其它添加剂的实例还包括增量剂、防老剂、抗氧化剂和表面活性剂。
填料可为任意无机填料和有机填料，但无机填料是合适的。通过共混填料如无机填料，能够实现赋予半导体背面用膜以导电性、改进半导体背面用膜的导热性、控制半导体背面用膜的弹性模量等。在这点上，半导体背面用膜可为导电性的或非导电性的。无机填料的实例包括由以下组成的各种无机粉末：二氧化硅，粘土，石膏，碳酸钙，硫酸钡，氧化铝，氧化铍，陶瓷如碳化硅和氮化硅，金属或合金如铝、铜、银、金、镍、铬、铅、锡、锌、钯，和焊料及碳等。填料可以单独使用或两种以上组合使用。特别地，填料适合为二氧化硅，更适合为熔凝硅石。无机填料的平均粒径优选在0.1至80μm的范围内。无机填料的平均粒径可通过激光衍射型粒径分布测量设备来测量。
填料(例如无机填料)的共混量优选为80重量份以下(0至80重量份)，更优选为0至70重量份，基于100重量份有机树脂组分的总量。
阻燃剂的实例包括三氧化锑、五氧化锑和溴化环氧树脂。阻燃剂可以单独使用或两种以上组合使用。硅烷偶联剂的实例包括β-(3，4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧丙基三甲氧基硅烷和γ-环氧丙氧丙基甲基二乙氧基硅烷。硅烷偶联剂可以单独使用或两种以上组合使用。离子捕集剂的实例包括水滑石和氢氧化铋。离子捕集剂可以单独使用或两种以上组合使用。
半导体背面用膜例如可通过利用包括以下步骤的常用方法形成：混合热固性树脂如环氧树脂和/或热塑性树脂如丙烯酸类树脂和任选的溶剂及其它添加剂从而制备树脂组合物，接着将其成形为膜状层。具体地，作为半导体背面用膜的膜状层能够例如通过以下方法形成：包括将树脂组合物施涂至切割带的压敏粘合剂层上的方法；包括将树脂组合物施涂至适当的隔离体(如剥离纸)上以形成树脂层，然后将其转移(转换)至切割带的压敏粘合剂层上的方法；等。
在这点上，在半导体背面用膜由包含热固性树脂如环氧树脂的树脂组合物形成的情况下，在将半导体背面用膜施涂至半导体晶片前的阶段该膜处于其中热固性树脂为未固化或部分固化的状态。在这种情况下，将其施涂至半导体晶片后(具体地，通常，当在倒装芯片接合步骤中固化封装材料时)，在半导体背面用膜中的热固性树脂完全或几乎完全固化。
如上所述，由于即使当半导体背面用膜包含热固性树脂时，所述膜也处于热固性树脂未固化或部分固化的状态，因此半导体背面用膜的凝胶分数没有特别限定，但例如在50重量％以下(0-50重量％)的范围内适当地选择，并优选30重量％以下(0-30重量％)，更优选10重量％以下(0-10重量％)。半导体背面用膜的凝胶分数可通过以下述测量方法测量。
<凝胶分数测量方法>
从半导体背面用膜中取样约0.1g样品，并精确称重(样品重量)，将样品包裹在网型片(mesh-type sheet)中后，将它在室温下在约50ml甲苯中浸渍1周。此后，从甲苯中取出溶剂不溶性物质(网型片中的内容物)，并在130℃下干燥约2小时，将干燥后的溶剂不溶性物质称重(浸渍并干燥后的重量)，然后根据下述方程式(a)计算凝胶分数(重量％)。
凝胶分数(重量％)＝[(浸渍并干燥后的重量)/(样品重量)]×100        (a)
此外，半导体背面用膜的凝胶分数可通过树脂组分的种类和含量、交联剂的种类和含量，加热温度和加热时间等来控制。
在半导体背面用膜为膜状制品并着色的情况下，着色状态不特别限制。半导体背面用膜例如可以为由包含热塑性和/或热固性树脂和着色剂等的树脂组合物形成的膜状制品，或者可以为具有将由包含热塑性和/或热固性树脂等的树脂组合物形成的树脂层和着色剂层层压的构造的膜状制品。着色剂层优选由着色剂和包含热塑性和/或热固性树脂等的树脂组合物形成。
在这点上，在半导体背面用膜为树脂层和着色剂层的层压体的情况下，层压形式的半导体背面用膜优选具有其中依次层压一层树脂层、着色剂层和另一树脂层的形式。在这种情况下，在着色剂层两侧的两层树脂层可为具有相同组成的树脂层，或者可为具有不同组成的树脂层。
在本发明中，在半导体背面用膜为由包含热固性树脂如环氧树脂的树脂组合物形成的膜状制品的情况下，能够有效地显示对半导体晶片的紧密粘合性。
此外，由于在工件(半导体晶片)的切割步骤中使用切割水(cutting water)，半导体背面用膜吸收水分，从而在一些情况下具有常规状态以上的水分含量。当在维持该高水分含量的情况下进行倒装芯片接合时，水蒸气残留在半导体背面用膜和工件或其加工体(芯片形工件)之间的紧密粘合界面处，并且在一些情况下产生浮起。因此，作为半导体背面用膜，由具有高透湿性的芯材料组成的层的存在扩散水蒸气，由此变得可以避免该问题。从该观点，半导体背面用膜可为在其一面或两面层压由芯材料组成的层的膜。芯材料的实例包括膜(例如，聚酰亚胺膜、聚酯膜、聚对苯二甲酸乙二酯膜、聚萘二甲酸乙二酯膜、聚碳酸酯膜等)、用玻璃纤维或塑料无纺纤维增强的树脂基板，硅基板和玻璃基板。
半导体背面用膜的厚度没有特别限定，但可例如在约2-200μm的范围内适当选择。在本发明中，半导体背面用膜的厚度优选为约4-160μm，更优选约6-100μm，进一步更优选约10-80μm。半导体背面用膜可具有单层或层压层的形式。在半导体背面用膜具有层压层的形式的情况下，作为层压层形式，例如，可示例由晶片粘合层和激光标识层组成的层压形式。此外，在晶片粘合层和激光标识层之间，可设置其它层(中间层、遮光层、补强层、着色层、基材层、电磁波屏蔽层、导热层、压敏粘合剂层等)。在这点上，晶片粘合层为显示优良的对晶片的紧密粘合性(粘合性)的层和与晶片背面接触的层。另一方面，激光标识层为显示优良激光标识性的层和在激光标识半导体芯片背面时利用的层。
作为本发明的半导体背面用膜，在23℃下的弹性模量(拉伸贮能弹性模量E′)优选为1GPa以上，更优选2GPa以上，进一步优选3GPa以上。当半导体背面用膜的弹性模量为1GPa以上时，在当将芯片形工件与半导体背面用膜一起从切割带的压敏粘合剂层剥离，然后将半导体背面用膜放置在支承体(例如载带)上以进行输送等时，能够抑制或防止半导体背面用膜粘贴至支承体(例如，载体带中的顶带(top tape)或底带(bottom tape))。在这点上，如上所述，在半导体背面用膜由包含热固性树脂的树脂组合物形成的情况下，热固性树脂通常处于未固化或部分固化的状态，因此半导体背面用膜在23℃下的弹性模量为在热固性树脂未固化或部分固化的状态下在23℃下的弹性模量。
半导体背面用膜在23℃下的弹性模量(拉伸贮能弹性模量E′)通过以下方式测定：制备半导体背面用膜而不层压至切割带上，并使用动态粘弹性测量设备″Solid Analyzer RS A2″(由Rheometrics Co.，Ltd.制造)，在预定温度(23℃)下，在氮气气氛下，在样品宽度10mm、样品长度22.5mm、样品厚度0.2mm、频率1Hz和升温速率10℃/分钟的条件下，以拉伸模式测量弹性模量，并将该弹性模量作为拉伸贮能弹性模量E′的值。
半导体背面用膜的弹性模量能够通过树脂组分(热塑性树脂和/或热固性树脂)的种类和含量、填料例如二氧化硅填料的种类和含量等来控制。
半导体背面用膜在可见光区域(波长：400nm-800nm)的透光率(可见光透过率)没有特别限定，但例如，优选在不大于20％(0％-20％)的范围内、更优选在不大于10％(0％-10％)的范围内，特别优选在不大于5％(0％-5％)的范围内。当半导体背面用膜在可见光区域中的透光率为不大于20％时，可见光透过半导体背面用膜并到达半导体芯片，从而能够减少对半导体芯片的不利影响。
半导体背面用膜的可见光透过率(％)可通过构成半导体背面用膜的树脂组分的种类和含量、着色剂(例如，颜料和染料)的种类和含量、填料的种类和含量等来控制。
可见光透过率(％)可例如以以下方式计算。即，制备具有厚度(平均厚度)为20μm的半导体背面用膜而不将其层压至切割带上。接着，将半导体背面用膜使用″ABSORPTION SPECTRO PHOTOMETER″(商品名为Shimadzu Corporation)利用可见光照射。可见光具有400nm-800nm的波长。通过该照射透过半导体背面用膜的可见光的光强度可根据以下表达式计算。
可见光透过率(％)＝[(透过半导体背面用膜后的可见光的光强度)/(可见光的初始光强度)]×100
透光率(％)的前述计算方法还可应用于厚度不是20μm的半导体背面用膜的透光率(％)的计算。具体地，根据朗伯-比尔定律(Lambert-Beer law)，在厚度为20μm的情况下的吸光度A20可如下计算。
A20＝α×L20×C    (1)
(在该式中，L20为光程长度，α为吸收系数(absorbance index)，C为样品浓度。)
此外，在厚度为X(μm)的情况下的吸光度AX可如下计算。
AX＝α×LX×C    (2)
此外，在厚度为20μm的情况下的吸光度A20可如下计算。
A20＝-log10T20   (3)
(在该式中，T20为在厚度为20μm的情况下的透光率。)
从上述式(1)-(3)，吸光度Ax可以由下式表示。
Ax＝A20×(LX/L20)＝-[log10(T20)]×(Lx/L20)
因此，在厚度为Xμm的情况下的透光率TX(％)可如下计算。
TX＝10-Ax
其中AX＝-[log10(T20)]×(LX/L20)。
此外，在将透光率(％)的前述计算方法中半导体背面用膜的厚度调整为20μm的事实并不特别限定本发明的半导体背面用膜的厚度。″20μm″的值是为了在测量时方便起见而采用的厚度。
在本发明中，半导体背面用膜优选具有低的吸湿度。具体地，作为半导体背面用膜，当使膜在温度85℃和湿度85％RH的气氛下静置168小时时的吸湿度优选为1重量％以下，更优选0.8重量％以下。通过调节半导体背面用膜(在温度85℃和湿度85％RH的气氛下静置168小时后)的吸湿度至1重量％以下，能够增强激光标识性。此外，例如，在再流(reflow)步骤中能够抑制或防止产生空白。半导体背面用膜的吸湿度例如可通过改变要添加的无机填料的量来调节。半导体背面用膜的吸湿度(重量％)为由当使膜在温度85℃和湿度85％RH的气氛下静置168小时时的重量变化计算的值(参见以下表达式)。在半导体背面用膜由包含热固性树脂的树脂组合物形成的情况下，半导体背面用膜的吸湿度为由当在热固化后使膜在温度85℃和湿度85％RH的气氛下静置168小时时的的重量变化计算的值。
吸湿度(重量％)＝[{(使半导体背面用有色膜静置后的重量)-(使半导体背面用有色膜静置前的重量)}/(使半导体背面用有色膜静置前的重量)]×100
此外，在本发明中，半导体背面用膜优选具有小比例的挥发性物质。具体地，作为半导体背面用膜，在温度250℃下加热1小时后的重量减少的比例(重量减少率)优选为1重量％以下，更优选0.8重量％以下。通过将半导体背面用膜的重量减少率(在温度250℃下加热1小时后)调整至1重量％以下，能够提高激光标识性。此外，例如，在再流步骤中能够抑制或防止封装时裂纹的产生。半导体背面用膜的重量减少率可例如通过在无铅焊料再流时添加能够降低裂纹产生的无机物质例如无机填料如二氧化硅或氧化铝来调整。半导体背面用膜的重量减少率(重量％)为由当将膜在250℃下加热1小时时的重量变化计算的值(参见下述表达式)。在半导体背面用膜由包含热固性树脂的树脂组合物形成的情况下，半导体背面用膜的重量减少率为由当将膜在热固化后在温度250℃下加热1小时时的重量变化计算的值。
重量减少率(重量％)＝[{(使半导体背面用膜静置前的重量)-(使半导体背面用膜静置后的重量)}/(使半导体背面用膜静置前的重量)]×100
半导体背面用膜优选通过隔离体(剥离衬垫，在图中未示出)保护。隔离体具有作为保护半导体背面用膜直至其实际使用的保护材料的功能。此外，隔离体可进一步用作在将半导体背面用膜转移至在切割带的基材上的压敏粘合剂层时的支承基材。当将工件粘贴至半导体背面用切割带集成膜的半导体背面用膜上时，剥离隔离体。作为隔离体，也可使用聚乙烯或聚丙烯的膜，以及其表面用脱模剂例如氟类脱模剂或长链烷基丙烯酸酯类脱模剂涂布的塑料膜(例如聚对苯二甲酸乙二酯)或纸等。隔离体可通过常规已知的方法形成。此外，隔离体的厚度等没有特别限定。
(切割带)
切割带包括基材和形成于基材上的压敏粘合剂层。因而，切割带充分具有层压基材和压敏粘合剂层的构造。基材(支承基材)可用作压敏粘合剂层等的支承材料。作为基材，例如，可使用合适的薄材料，例如纸类基材如纸；纤维类基材如织物、无纺布、毡和网；金属类基材如金属箔和金属板；塑料类材料如塑料膜和片；橡胶类基材如橡胶片；发泡体(foamed body)如发泡片；及其层压体[塑料类材料与其它基材的层压体，塑料膜(或片)彼此的层压体等]。在本发明中，作为基材，可适合使用塑料类材料如塑料膜和片。此类塑料材料的原料实例包括烯属树脂(olefinic resins)如聚乙烯(PE)、聚丙烯(PP)和乙烯-丙烯共聚物；使用乙烯作为单体组分的共聚物，如乙烯-乙酸乙烯酯共聚物(EVA)、离聚物树脂、乙烯-(甲基)丙烯酸共聚物，和乙烯-(甲基)丙烯酸酯(无规，交替)共聚物；聚酯如聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)和聚对苯二甲酸丁二醇酯(PBT)；丙烯酸类树脂；聚氯乙烯(PVC)；聚氨酯；聚碳酸酯；聚苯硫醚(PPS)；酰胺类树脂如聚酰胺(尼龙)和全芳族聚酰胺(whole aromatic polyamides)(芳族聚酰胺)；聚醚醚酮(PEEK)；聚酰亚胺；聚醚酰亚胺；聚偏二氯乙烯；ABS(丙烯腈-丁二烯-苯乙烯共聚物)；纤维素类树脂；硅酮树脂；和氟化树脂。此外，作为基材的材料，也可以使用聚合物如各上述树脂的交联体。这些原料可以单独使用或两种以上组合使用。
在将塑料基材用作基材的情况下，变形性如伸长度(elongation degree)可通过拉伸处理等控制。
基材的厚度不特别限制，可依赖于强度、屈挠性和预期的使用用途等适当选择。例如，厚度通常为1000μm以下(例如1至1000μm)，优选10至500μm，进一步优选20至300μm，进一步优选约30至200μm，但不限于此。在这点上，基材可具有单层形式和层压层形式的任何形式。
为了提高与相邻层的紧密粘合性、保持性等，可在基材的表面上实施常规使用的表面处理，例如化学氧化处理或物理处理如铬酸盐处理、臭氧暴露、火焰暴露、暴露于高压电击或电离辐射处理，或用底漆剂(undercoating agent)的涂布处理。
此外，在不损害本发明的优点等的范围内，基材可包含各种添加剂(着色剂、填料、增塑剂、防老剂、抗氧化剂、表面活性剂、阻燃剂等)。
压敏粘合剂层由压敏粘合剂形成并具有压敏粘合性。该压敏粘合剂没有特别限定，可在已知压敏粘合剂中适当选择。具体地，作为压敏粘合剂，具有上述特性的压敏粘合剂可在例如以下的已知压敏粘合剂中适当选择并使用：丙烯酸类压敏粘合剂、橡胶类压敏粘合剂、乙烯基烷基醚类压敏粘合剂、硅酮类压敏粘合剂、聚酯类压敏粘合剂、聚酰胺类压敏粘合剂、聚氨酯类压敏粘合剂、氟类压敏粘合剂、苯乙烯-二烯嵌段共聚物类压敏粘合剂，和其中将具有熔点为约200℃以下的热熔融性树脂的蠕变特性改进的压敏粘合剂混入这些压敏粘合剂中(参见例如，JP-A-56-61468、JP-A-61-174857、JP-A-63-17981、JP-A-56-13040等，将其每一个在此引入以作参考)。此外，作为压敏粘合剂，也可使用照射固化型压敏粘合剂(或能量射线固化型压敏粘合剂)或热膨胀性压敏粘合剂。压敏粘合剂可单独或以两种以上的组合使用。
在本发明中，作为压敏粘合剂，可适当使用丙烯酸类压敏粘合剂和橡胶类压敏粘合剂，特别地，丙烯酸类压敏粘合剂是合适的。作为丙烯酸类压敏粘合剂，可提及其中将使用一种或两种以上(甲基)丙烯酸烷基酯作为单体组分的丙烯酸类聚合物(均聚物或共聚物)用作基础聚合物的丙烯酸类压敏粘合剂。
丙烯酸类压敏粘合剂中的(甲基)丙烯酸烷基酯的实例包括(甲基)丙烯酸烷基酯，如(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸异丙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸异丁酯、(甲基)丙烯酸仲丁酯、(甲基)丙烯酸叔丁酯、(甲基)丙烯酸戊酯、(甲基)丙烯酸己酯、(甲基)丙烯酸庚酯、(甲基)丙烯酸辛酯、(甲基)丙烯酸2-乙基己酯、(甲基)丙烯酸异辛酯、(甲基)丙烯酸壬酯、(甲基)丙烯酸异壬酯、(甲基)丙烯酸癸酯、(甲基)丙烯酸异癸酯、(甲基)丙烯酸十一烷酯、(甲基)丙烯酸十二烷酯、(甲基)丙烯酸十三烷酯、(甲基)丙烯酸十四烷酯、(甲基)丙烯酸十五烷酯、(甲基)丙烯酸十六烷酯、(甲基)丙烯酸十七烷酯、(甲基)丙烯酸十八烷酯、(甲基)丙烯酸十九烷酯和(甲基)丙烯酸二十烷酯。作为(甲基)丙烯酸烷基酯，具有具有4至18个碳原子的烷基的(甲基)丙烯酸烷基酯是合适的。此外，(甲基)丙烯酸烷基酯的烷基可为线性或支化的。
出于改善内聚力、耐热性和交联性等目的，上述丙烯酸类聚合物可包含与(甲基)丙烯酸烷基酯可聚合的其它单体组分(可共聚合单体组分)对应的单元。此类可共聚合单体组分的实例包括含羧基单体如(甲基)丙烯酸(丙烯酸或甲基丙烯酸)、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸和巴豆酸；含酸酐基团单体如马来酸酐和衣康酸酐；含羟基单体如(甲基)丙烯酸羟乙酯、(甲基)丙烯酸羟丙酯、(甲基)丙烯酸羟丁酯、(甲基)丙烯酸羟己酯、(甲基)丙烯酸羟辛酯、(甲基)丙烯酸羟癸酯、(甲基)丙烯酸羟月桂酯和甲基丙烯酸(4-羟甲基环己基)甲酯；含磺酸基团单体如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、(甲基)丙烯酸磺丙酯和(甲基)丙烯酰氧基萘磺酸；含磷酸基团单体如2-羟乙基丙烯酰磷酸酯；(N-取代的)酰胺类单体如(甲基)丙烯酰胺、N，N-二甲基(甲基)丙烯酰胺、N-丁基(甲基)丙烯酰胺、N-羟甲基(甲基)丙烯酰胺和N-羟甲基丙烷(甲基)丙烯酰胺；(甲基)丙烯酸氨基烷基酯类单体如(甲基)丙烯酸氨基乙酯、(甲基)丙烯酸N，N-二甲氨基乙酯和(甲基)丙烯酸叔丁氨基乙酯；(甲基)丙烯酸烷氧基烷基酯类单体如(甲基)丙烯酸甲氧基乙酯和(甲基)丙烯酸乙氧基乙酯；氰基丙烯酸酯类单体如丙烯腈和甲基丙烯腈；含环氧基丙烯酸类单体如(甲基)丙烯酸缩水甘油酯；苯乙烯类单体如苯乙烯和α-甲基苯乙烯；乙烯基酯类单体例如乙酸乙烯酯和丙酸乙烯酯；烯烃类单体如异戊二烯、丁二烯和异丁烯；乙烯基醚类单体例如乙烯基醚；含氮单体如N-乙烯基吡咯烷酮、甲基乙烯基吡咯烷酮、乙烯基吡啶、乙烯基哌啶酮、乙烯基嘧啶、乙烯基哌嗪、乙烯基吡嗪、乙烯基吡咯、乙烯基咪唑、乙烯基噁唑、乙烯基吗啉、N-乙烯基羧酸酰胺和N-乙烯基己内酰胺；马来酰亚胺类单体如N-环己基马来酰亚胺、N-异丙基马来酰亚胺、N-月桂基马来酰亚胺和N-苯基马来酰亚胺；衣康酰亚胺类单体如N-甲基衣康酰亚胺、N-乙基衣康酰亚胺、N-丁基衣康酰亚胺、N-辛基衣康酰亚胺、N-2-乙基己基衣康酰亚胺、N-环己基衣康酰亚胺和N-月桂基衣康酰亚胺；琥珀酰亚胺类单体如N-(甲基)丙烯酰氧亚甲基琥珀酰亚胺、N-(甲基)丙烯酰基-6-氧六亚甲基琥珀酰亚胺和N-(甲基)丙烯酰基-8-氧八亚甲基琥珀酰亚胺；二醇类丙烯酸酯单体如聚乙二醇(甲基)丙烯酸酯、聚丙二醇(甲基)丙烯酸酯、甲氧基乙二醇(甲基)丙烯酸酯(methoxyethylene glycol(meth)acrylate)和甲氧基聚丙二醇(甲基)丙烯酸酯(methoxypolypropylene glycol(meth)acrylate)；具有杂环、卤原子或硅原子等的丙烯酸酯类单体，如(甲基)丙烯酸四氢糠酯、含氟(甲基)丙烯酸酯(fluorine(meth)acrylate)和含硅酮(甲基)丙烯酸酯(silicone(meth)acrylate)；多官能单体如己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、环氧丙烯酸酯、聚酯丙烯酸酯、氨基甲酸酯丙烯酸酯、二乙烯基苯、二(甲基)丙烯酸丁酯和二(甲基)丙烯酸己酯等。这些可共聚合单体组分可单独或以两种以上的组合使用。
在将照射固化型压敏粘合剂(或能量射线固化型压敏粘合剂)用作压敏粘合剂的情况下，照射固化型压敏粘合剂(组合物)的实例包括其中在聚合物侧链或主链中具有自由基反应性碳-碳双键的聚合物用作基础聚合物的内部型照射固化型压敏粘合剂，及其中将UV固化型单体组分或低聚物组分共混入压敏粘合剂中的照射固化型压敏粘合剂等。此外，在将热膨胀性压敏粘合剂用作压敏粘合剂的情况下，可提及包含压敏粘合剂和发泡剂(特别地，热膨胀性微球)等的热膨胀性压敏粘合剂作为热膨胀性压敏粘合剂。
在本发明中，在不损害本发明优点的范围内，压敏粘合剂层可包含各种添加剂(例如，增粘剂、着色剂、增稠剂、增量剂、填料、增塑剂、防老剂、抗氧化剂、表面活性剂、交联剂等)。
交联剂没有特别限定，可使用已知的交联剂。具体地，作为交联剂，不仅可提及异氰酸酯类交联剂、环氧类交联剂、三聚氰胺类交联剂和过氧化物类交联剂，还提及脲类交联剂、金属醇盐类交联剂、金属螯合物类交联剂、金属盐类交联剂、碳二亚胺类交联剂、噁唑啉类交联剂、氮丙啶类交联剂和胺类交联剂等，异氰酸酯类交联剂和环氧类交联剂是合适的。异氰酸酯类交联剂和环氧类交联剂的具体实例包括在关于半导体背面用膜的段落中具体示例的化合物(具体实例)。交联剂可以单独使用或两种以上组合使用。此外，交联剂的量没有特别限定。
在本发明中，代替使用交联剂或与使用交联剂一起，也可以通过用电子束或紫外线照射进行交联处理。
压敏粘合剂层可例如通过利用包括混合压敏粘合剂和任选的溶剂及其它添加剂，然后将该混合物成形为片状层的通常使用的方法来形成。具体地，压敏粘合剂层可例如通过以下方法来形成：包括将包含压敏粘合剂和任选的溶剂及其它添加剂的混合物施涂至基材上的方法；包括施涂上述混合物至适当隔离体(如剥离纸)上以形成压敏粘合剂层，然后将其转移(转换)至基材上的方法；或类似方法。
压敏粘合剂层的厚度没有特别限定，例如，优选为约5至300μm，更优选5至200μm，进一步优选5至100μm，甚至更优选7至50μm。当压敏粘合剂层的厚度在上述范围内时，能够显示适当的压敏粘合力。压敏粘合剂层可为单层或多层。
此外，切割带的厚度(包括基材和压敏粘合剂层的整个带的厚度)可例如选自6至1300μm的范围，优选为15至700μm，更优选25至400μm，进一步优选37至250μm。
此外，在本发明中，可使半导体背面用切割带集成膜具有抗静电功能。由于该构造，能够防止电路由于以下原因导致的短路：由于在其紧密粘合时(在粘合时)和在剥离时静电能的产生或由于工件(半导体晶片等)通过静电能的带电。赋予抗静电功能可通过适当的方式如以下方法来进行：添加抗静电剂或导电性物质至基材、压敏粘合剂层和半导体背面用膜的方法，或在基材上设置由电荷转移配合物(complex)组成的导电层或金属膜等的方法。作为这些方法，优选难以产生具有改变半导体晶片品质风险的杂质离子的方法。出于赋予导电性和改进导热性等的目的而共混的导电性物质(导电性填料)的实例包括银、铝、金、铜、镍或导电性合金等的球形、针形或薄片形金属粉末；金属氧化物如氧化铝；无定形炭黑和石墨。然而，从不具有漏电性的观点，半导体背面用膜优选为非导电性的。
在本发明中，切割带可如上所述制备并使用，或可使用商购可得的产品。
此外，半导体背面用切割带集成膜可以以卷绕成卷形物(roll)的形式形成或可以以将片材(膜)层压的形式形成。例如，在膜具有卷绕成卷形物的形式的情况下，根据需要，以通过隔离体保护半导体背面用膜的状态将膜卷绕成卷形物，由此可制备膜作为处于卷绕成卷形物状态或形式的半导体背面用切割带集成膜。在这点上，处于卷绕成卷形物状态或形式的半导体背面用切割带集成膜可由基材、在基材的一个表面上形成的压敏粘合剂层、在压敏粘合剂层上形成的半导体背面用膜，和在基材的另一表面上形成的可剥离处理层(后表面处理层)构成。
此外，半导体背面用切割带集成膜的厚度(半导体背面用膜的厚度以及由基材和压敏粘合剂层组成的切割带的厚度的总厚度)可例如选自8至1500μm的范围，其优选为20至850μm，更优选31至500μm，进一步优选47μm至330μm。
在半导体背面用切割带集成膜中，半导体背面用膜的厚度与切割带的压敏粘合剂层的厚度的比例没有特别限定，但例如，可在以(半导体背面用膜的厚度)/(切割带的压敏粘合剂层的厚度)的比例计为150/5至3/100的范围内适当选择。该比例优选为100/5至3/50，更优选60/5至3/40。当半导体背面用膜的厚度与切割带的压敏粘合剂层的厚度的比例在上述范围内时，能够显示适当的压敏粘合力，并能够显示优良的切割性和拾取性。
此外，在半导体背面用切割带集成膜中，半导体背面用膜的厚度与切割带的厚度(基材和压敏粘合剂层的总厚度)的比例没有特别限定，但例如，可在以(半导体背面用膜的厚度)/(切割带的厚度)的比例计为150/50至3/500的范围内适当选择，并优选为100/50至3/300，更优选60/50至3/150。当半导体背面用膜的厚度与切割带的厚度的比例在150/50至3/500的范围内时，拾取性良好并能够抑制或防止切割时横向残余物(lateral residue)的产生。
如上所述，通过控制在半导体背面用切割带集成膜中半导体背面用膜的厚度与切割带的压敏粘合剂层的厚度的比例或半导体背面用膜的厚度与切割带的厚度(基材和压敏粘合剂层的总厚度)的比例，在切割步骤时的切割性和在拾取步骤时的拾取性等能够得到改进，并且从半导体晶片的切割步骤至半导体芯片的倒装芯片接合步骤均能够有效地利用半导体背面用切割带集成膜。
(半导体背面用切割带集成膜的生产方法)
在使用半导体背面用切割带集成膜1为例的同时，描述本发明的半导体背面用切割带集成膜的生产方法。首先，基材31可通过常规已知的成膜方法形成。成膜方法的实例包括压延成膜法、在有机溶剂中的流延法、在严格密闭体系中的膨胀挤出法、T-膜挤出法、共挤出法和干法层压法。
接着，压敏粘合剂层32通过以下形成：将压敏粘合剂组合物施涂至基材31上，接着干燥(根据需要，通过在加热下交联)。施涂方法的实例包括辊涂、丝网涂布(screen coating)和凹版涂布(gravure coating)。在这点上，压敏粘合剂组合物可直接施涂至基材31以在基材31上形成压敏粘合剂层32，或可将压敏粘合剂组合物施涂至表面已进行剥离处理的剥离纸等上以形成压敏粘合剂层，然后将其转移至基材31上，从而在基材31上形成压敏粘合剂层32。因而，切割带3通过在基材31上形成压敏粘合剂层32来制备。
另一方面，涂布层可通过以下形成：将用于形成半导体背面用膜2的形成材料施涂至剥离纸上以在干燥后具有规定厚度，并在规定条件下进一步干燥(在需要热固化的情况下，根据需要进行加热处理和干燥)。通过将涂布层转移至压敏粘合剂层32上将半导体背面用膜2形成于压敏粘合剂层32上。在这点上，半导体背面用膜2也能够通过在压敏粘合剂层32上直接施涂用于形成半导体背面用膜2的形成材料、接着在规定条件下干燥(在需要热固化的情况下，根据需要进行加热处理和干燥)而形成于压敏粘合剂层32上。因此，可获得根据本发明的半导体背面用切割带集成膜1。此外，在半导体背面用膜2形成时进行热固化的情况下，重要的是进行热固化至实现部分固化的程度，但优选不进行热固化。
半导体背面用切割带集成膜可在包括倒装芯片接合步骤的半导体器件生产时适当使用。即，在倒装芯片安装的半导体器件的生产时使用本发明的半导体背面用切割带集成膜，因此以将半导体背面用切割带集成膜的半导体背面用膜粘贴至半导体芯片背面的状态或形式生产倒装芯片安装的半导体器件。因此，将本发明的半导体背面用切割带集成膜用于倒装芯片安装的半导体器件(处于通过倒装芯片接合法将半导体芯片固定于被粘物如基板的状态或形式的半导体器件)。
(半导体晶片)
工件(半导体晶片)不特别限制，只要其为已知或通常使用的半导体晶片即可，可在由各种材料制成的半导体晶片中适当地选择和使用。在本发明中，作为半导体晶片，可适当地使用硅晶片。
(半导体器件的生产方法)
用于生产本发明半导体器件的方法没有特别限定，只要其为使用上述半导体背面用切割带集成膜生产半导体器件的方法即可。例如，可提及包括以下步骤的生产方法和类似方法：
将工件粘贴至半导体背面用切割带集成膜的半导体背面用膜上的步骤(安装步骤)；
切割工件以形成芯片形工件的步骤(切割步骤)；
将芯片形工件与半导体背面用膜一起从切割带的压敏粘合剂层剥离的步骤(拾取步骤)；和
通过倒装芯片接合将芯片形工件固定至被粘物的步骤(倒装芯片接合步骤)。
更具体地，作为半导体器件的生产方法，例如，半导体器件可以如下在适当剥离任选地设置于半导体背面用膜上的隔离体后通过使用本发明的半导体背面用切割带集成膜来生产。下文中，参考图2A至2D，使用采用半导体背面用切割带集成膜1的情况作为实例的同时，描述该方法。
图2A-2D为示出使用本发明的半导体背面用切割带集成膜生产半导体器件的方法的一个实施方案的横截面示意图。在图2A至2D中，如上所述，4为工件(半导体晶片)，5为芯片形工件(半导体芯片)，51为在半导体芯片5的电路面形成的凸块，6为被粘物，61为粘合至被粘物6的连接垫的连结用导电性材料，1、2、3、31和32分别为半导体背面用切割带集成膜、半导体背面用膜、切割带、基材和压敏粘合剂层。
(安装步骤)
首先，如图2A所示，将半导体晶片(工件)4粘贴(压接)至半导体背面用切割带集成膜1中的半导体背面用膜2上，以通过紧密粘合和保持来固定半导体晶片(安装步骤)。通常在用加压装置如加压辊加压的同时进行本步骤。
(切割步骤)
接着，如图2B所示，切割半导体晶片4。从而，将半导体晶片4切断成规定尺寸并个体化(成形为小片)，以生产半导体芯片(芯片形工件)5。例如，所述切割根据常规方法从半导体晶片4的电路面侧进行。另外，本步骤可采取例如形成达到半导体背面用切割带集成膜1的切口(slit)的称作充分切断的切断方法。在本发明中，重要的是在切割步骤中将工件充分切断(完全切断)。在此情况下，重要的是在将半导体背面用膜完全切断的同时将工件与半导体背面用膜一起切割。即，重要的是本步骤为通过将工件与半导体背面用膜一起切割形成芯片形工件的步骤。在这点上，在将工件与半导体背面用膜一起切割时，切割可在其中在切割带上没有形成切口的形式下或在其中在切割带上至少部分地形成切口(优选部分地，从而不切断切割带)的形式下进行。用于本步骤的切割设备没有特别限定，可使用常规已知的设备。此外，由于半导体晶片4通过具有半导体背面用膜的半导体背面用切割带集成膜1粘合并固定，能够抑制芯片破裂和切屑飞散，以及还能够抑制半导体晶片4破损。在这点上，当半导体背面用膜2由包含环氧树脂的树脂组合物形成时，即使当将其通过切割切断时，也能够抑制或防止在切断面处发生粘合剂从半导体背面用膜挤出。结果，能够抑制或防止切断面自身的再粘贴(粘连(blocking))，从而能够进一步方便地进行以下要描述的拾取。
在扩展半导体背面用切割带集成膜的情况下，扩展(expansion)可使用常规已知的扩展设备进行。所述扩展设备具有能够推动半导体背面用切割带集成膜向下通过切割环的环形外环，和直径小于外环并支撑半导体背面用切割带集成膜的内环。由于该扩展步骤，可以防止相邻的半导体芯片在以下要描述的拾取步骤中通过彼此接触而损坏。
(拾取步骤)
为了收集粘合并固定至半导体背面用切割带集成膜1的半导体芯片5，如图2C所示进行半导体芯片5的拾取以将半导体芯片5与半导体背面用膜2一起从切割带3剥离。拾取方法没有特别限定，可采用常规已知的各种方法。例如，可提及包括用针状物从半导体背面用切割带集成膜1的基材31侧向上推动各半导体芯片5，并用拾取设备拾取推起的半导体芯片5的方法。在这点上，拾取的半导体芯片5在背面(也称为无电路面、无电极形成面等)已用半导体背面用膜2保护。
(倒装芯片接合步骤)
如图2D所示，拾取的半导体芯片5通过倒装芯片接合法(倒装芯片安装法)固定于被粘物如基材。具体地，以半导体芯片5的电路面(也称为正面、电路图案形成面、电极形成面等)与被粘物6相对的形式，根据常规方式将半导体芯片5固定至被粘物6。例如，使在半导体芯片5的电路面处形成的凸块51与粘贴至被粘物6的连接垫的连结用导电性材料61(如焊料)接触，并在加压下熔融导电性材料，由此能够确保半导体芯片5和被粘物6之间的电连接，并能够将半导体芯片5固定于被粘物6上。在这点上，在将半导体芯片5固定至被粘物6时，重要的是将半导体芯片5和被粘物6的相对面以及间隙预先洗涤，然后将包封材料(如包封树脂)填充入间隙中。
作为被粘物，可使用各种基板如引线框和电路板(如布线电路板)。基板的材料没有特别限定，可提及陶瓷基板和塑料基板。塑料基板的实例包括环氧基板、双马来酰亚胺三嗪基板和聚酰亚胺基板。
在倒装芯片接合中，凸块的材料和导电性材料没有特别限定，其实例包括焊料(合金)如锡-铅类金属材料、锡-银类金属材料、锡-银-铜类金属材料、锡-锌类金属材料和锡-锌-铋类金属材料，以及金类金属材料和铜类金属材料。
此外，在本步骤中，将导电性材料熔融以连接半导体芯片5的电路面侧处的凸块和在被粘物6表面上的导电性材料。导电性材料熔融时的温度通常为约260℃(例如，250℃至300℃)。通过形成具有环氧树脂等的半导体背面用膜，可使本发明的半导体背面用切割带集成膜具有能够承受在倒装芯片接合步骤中的高温的耐热性。
此外，在倒装芯片接合中在洗涤半导体芯片5和被粘物6之间的相对面(电极形成面)以及间隙时使用的洗涤液没有特别限定，该液体可为有机洗涤液或可为水性洗涤液。在本发明的半导体背面用切割带集成膜中的半导体背面用膜具有对洗涤液的耐溶剂性，并且对这些洗涤液基本不具有溶解性。因此，如上所述，可采用各种洗涤液作为该洗涤液，并可通过任何常规方法而无需任何特别的洗涤液来实现该洗涤。
在本发明中，在包封半导体芯片5和被粘物6之间的间隙时使用的包封材料没有特别限定，只要该材料为具有绝缘性的树脂(绝缘树脂)即可，可在已知包封材料如包封树脂中适当选择和使用。包封树脂优选为具有弹性的绝缘树脂。包封树脂的实例包括含环氧树脂的树脂组合物。作为环氧树脂，可提及以上示例的环氧树脂。此外，由包含环氧树脂的树脂组合物组成的包封树脂除了环氧树脂之外还可包含除了环氧树脂之外的热固性树脂(如酚醛树脂)或热塑性树脂。此外，可利用酚醛树脂作为环氧树脂用固化剂，作为该酚醛树脂，可提及以上示例的酚醛树脂。
在用包封树脂的包封步骤中，包封树脂通常通过加热来固化以实现包封。在许多情况下，包封树脂的固化通常在175℃下进行60至90秒。然而，在本发明中，不限于此，例如，固化可在165至185℃的温度下进行几分钟。在半导体背面用膜由包含热固性树脂的树脂组合物形成的情况下，在固化该包封树脂时构成半导体背面用膜的热固性树脂可完全或几乎完全固化。
半导体芯片5和被粘物6之间间隙的距离通常为约30至约300μm。
在使用本发明的半导体背面用切割带集成膜生产的半导体器件(例装芯片安装的半导体器件)中，由于半导体背面用膜粘贴至芯片形工件背面上，可以以优良的可见度实施激光标识。特别地，标识能够以优良的对比度实施，因而可以以良好可见度观察通过激光标识实施的各种信息(文字信息、图形信息等)。在激光标识时，可利用已知激光标识设备。此外，作为激光器，可以利用各种激光器如气体激光器、固态激光器和液体激光器。具体地，作为气体激光器，可利用任何已知的气体激光器而没有特别限制，但二氧化碳激光器(CO2激光器)和准分子激光器(ArF激光器、KrF激光器、XeCl激光器、XeF激光器等)是合适的。作为固态激光器，可利用任何已知的固态激光器而没有特别限定，但YAG激光器(如Nd:YAG激光器)和YVO4激光器是合适的。
由于使用本发明的半导体背面用切割带集成膜生产的倒装芯片安装的半导体器件为通过倒装芯片安装法安装的半导体器件，所以该器件与通过模片接合安装法安装的半导体器件相比具有薄型化和小型化的形状。因此，可适当采用倒装芯片安装的半导体器件作为各种电子器件和电子部件或其材料和构件。具体地，作为利用本发明的倒装芯片安装的半导体器件的电子器件，可提及所谓的“移动电话”和“PHS”，小型计算机[例如，所谓的“PDA”(手持终端)，所谓的“笔记本尺寸的个人计算机”，所谓的“Net Book(商标)”和所谓的“可穿戴计算机”等]，具有“移动电话”和计算机集成形式的小型电子器件，所谓的“Digital Camera(商标)”，所谓的“数码摄像机”，小型电视机，小尺寸游戏机，小型数字音频播放机，所谓的“电子记事本”，所谓的“电子词典”，用于所谓的“电子书”的电子器件终端，移动电子器件(可携带电子器件)如小型数字型手表等。自然，也可提及除了移动器件之外的电子器件(固定型电子器件等)，例如所谓的“桌面个人计算机”、薄型电视机、用于记录和复制的电子器件(硬盘录像机(hard disk recorders)、DVD播放机等)、投影仪和微型机等。此外，电子部件或用于电子器件和电子部件的材料和构件不特别限制，其实例包括用于所谓“CPU”的部件和用于各种记忆器件(所谓的“存储器”、硬盘等)的构件。
实施例
以下将详细地示例性描述本发明的优选实施例。然而，在这些实施例中描述的材料和共混量等不意欲将本发明的范围仅限制于此，除非另外说明，它们仅为说明性实例。此外，除非另外说明，在各实施例中的份为重量标准。
实施例1
<半导体背面用膜的制造>
基于100份具有丙烯酸乙酯和甲基丙烯酸甲酯作为主要组分的丙烯酸酯类聚合物(商品名“PARACRON W-197CM”，由Negami Chemical Industrial Co.，Ltd.制造)，将113份环氧树脂(商品名“EPICOAT 1004”，由JER Co.，Ltd.制造)、121份酚醛树脂(商品名“MILEX XLC-4L”，由Mitsui Chemicals，Inc.制造)、246份球形二氧化硅(商品名“SO-25R”，由Admatechs Co.Ltd.制造，平均粒径：0.5μm)、5份染料1(商品名“OIL GREEN 502”，由Orient Chemical Industries Co.，Ltd.制造)和5份染料2(商品名：“OIL BLACK BS”，由Orient Chemical Industries Co.，Ltd.制造)溶解于甲乙酮中，以制备具有固体浓度为23.6重量％的树脂组合物溶液。
将该树脂组合物溶液施涂至作为可剥离衬垫(隔离体)已进行硅酮剥离处理的由具有厚度50μm的聚对苯二甲酸乙二酯膜组成的可剥离处理膜上，然后在130℃下干燥2分钟，以制造具有厚度(平均厚度)20μm的半导体背面用膜A。
<半导体背面用切割带集成膜的制造>
将上述半导体背面用膜A使用手动辊粘贴至切割带(商品名“V-8-S”，由Nitto Denko Corporation制造；基材的平均厚度：65μm，压敏粘合剂层的平均厚度：10μm)的压敏粘合剂层上，以制造半导体背面用切割带集成膜。
实施例2
<半导体背面用膜的制造>
以与实施例1相同的方式制造具有厚度(平均厚度)20μm的半导体背面用膜A。
<半导体背面用切割带集成膜的制造>
将上述半导体背面用膜A使用手动辊粘贴至切割带(商品名“V-8-T”，由Nitto Denko Corporation制造；基材的平均厚度：65μm，压敏粘合剂层的平均厚度：10μm)的压敏粘合剂层上，以制造半导体背面用切割带集成膜。
比较例1
<半导体背面用膜的制造>
以与实施例1相同的方式制造具有厚度(平均厚度)20μm的半导体背面用膜A。
<半导体背面用切割带集成膜的制造>
将上述半导体背面用膜A使用手动辊粘贴至切割带(商品名“V-8-M”，由Nitto Denko Corporation制造；基材的平均厚度：65μm，压敏粘合剂层的平均厚度：10μm)的压敏粘合剂层上，以制造半导体背面用切割带集成膜。
比较例2
<半导体背面用膜的制造>
以与实施例1相同的方式制造具有厚度(平均厚度)20μm的半导体背面用膜A。
<切割带的制造>
在装配有冷却管、氮气输入管、温度计和搅拌设备的反应容器中，放入86.4份丙烯酸2-乙基己酯、13.6份丙烯酸2-羟乙酯、0.2份过氧化苯甲酰和65份甲苯，并将其全部在61℃下在氮气流中进行聚合处理6小时，以获得丙烯酸聚合物A。
向丙烯酸聚合物A中添加14.6份2-甲基丙烯酰氧乙基异氰酸酯，并将其全部在50℃下在空气流中进行加成反应处理48小时，以获得丙烯酸聚合物A’。
接着，将8份多异氰酸酯化合物(商品名“COLONATE L”，由Nippon Polyurethane Industry Co.，Ltd.制造)和5份光聚合引发剂(商品名“IRGACURE 651”，由Ciba Specialty Chemicals制造)添加至100份丙烯酸聚合物A’，以获得压敏粘合剂组合物溶液A。
将压敏粘合剂组合物溶液A施涂至PET剥离衬垫(具有其中聚对苯二甲酸乙二酯膜的一个表面已进行硅酮处理的形式的剥离衬垫)的硅酮处理表面上，接着在120℃下干燥2分钟，以形成具有厚度10μm的压敏粘合剂层。接着，将聚烯烃膜粘贴至形成的压敏粘合剂层上。聚烯烃膜具有厚度100μm，并包含预先在对应于框架粘贴区域的部分上形成的屏蔽放射线用印刷层。然后，将粘贴聚烯烃膜的压敏粘合剂层在50℃下加热24小时以进行交联处理，并进一步借助于由Nitto Seiki Co.，Ltd.制造的紫外线照射设备(商品名“UM-810”)从聚烯烃膜侧用紫外光以照度20mW/cm照射以致累积光量变为400mJ/cm2，由此制造切割带A。
<半导体背面用切割带集成膜的制造>
将半导体背面用膜A使用手动辊粘贴至上述切割带A的压敏粘合剂层上，以制造半导体背面用切割带集成膜。
此外，在根据实施例1和2的半导体背面用切割带集成膜中，半导体背面用膜的厚度(平均厚度)为20μm。此外，关于切割带(商品名“V-8-S”和“V-8-T”，全部由Nitto Denko Corporation制造)，基材的厚度(平均厚度)为65μm，压敏粘合剂层的厚度(平均厚度)为10μm，总厚度为75μm。因此，在根据实施例1和2的半导体背面用切割带集成膜中，半导体背面用膜厚度与切割带的压敏粘合剂层厚度的比例(半导体背面用膜厚度/切割带的压敏粘合剂层厚度；平均厚度的比)为20/10，半导体背面用膜厚度与切割带厚度(基材和压敏粘合剂层的总厚度)的比例(半导体背面用膜厚度/切割带厚度；平均厚度的比)为20/75。
(半导体背面用膜物理性质的测量)
关于在实施例和比较例中制备的半导体背面用切割带集成膜中的各半导体背面用膜A，分别以以下方式测量可见光透过率(％)、吸湿度(重量％)和重量减少率(重量％)。测量结果示于下表1中。
<可见光透过率的测量方法>
将在实施例和比较例中制备的各半导体背面用膜(平均厚度：20μm)使用“ABSORPTION SPECTRO PHOTOMETER”(商品名，由Shimadzu Corporation制造)利用可见光照射。将可见光的波长调整为400nm-800nm。测量并根据以下表达式计算通过该照射而透过半导体背面用膜的可见光的光强度。
可见光透过率(％)＝[(透过半导体背面用膜后的可见光的光强度)/(可见光的初始光强度)]×100
<吸湿度的测量方法>
将在实施例和比较例中制备的各半导体背面用膜在温度85℃和湿度85％RH的恒温恒湿室中静置168小时。测量静置前后的重量，根据以下表达式计算吸湿度(重量％)。
吸湿度(重量％)＝[{(使半导体背面用膜静置后的重量)-(使半导体背面用膜静置前的重量)}/(使半导体背面用膜静置前的重量)]×100
<重量减少率的测量方法>
将在实施例和比较例中制备的各半导体背面用膜在温度250℃的干燥机中静置1小时。测量静置前后的重量，根据以下表达式计算重量减少率(重量％)。
重量减少率(重量％)＝[{(使半导体背面用膜静置前的重量)-(使半导体背面用膜静置后的重量)}/(使半导体背面用膜静置前的重量)]×100
表1
Figure BSA00000411393700441
(评价)
关于在实施例1及2和比较例1及2中制造的各半导体背面用切割带集成膜，通过以下评价或测量方法来评价或测量半导体背面用膜与切割带的压敏粘合剂层之间的剥离力、切割性、拾取性、倒装芯片接合性、晶片背面的标识性和晶片背面的外观性。评价或测量结果示于表2中。
<半导体背面用膜与切割带之间的剥离力的测量方法>
关于半导体背面用膜与切割带的压敏粘合剂层之间的剥离力，在温度为23℃下在剥离角为180°、拉伸速率为300mm/min的条件下，通过使用剥离试验机(商品名：“AUTOGRAPH AGS-J”，由Shimadzu Corporation制造)，将实施例1及2和比较例1及2的各半导体背面用切割带集成膜的半导体背面用膜从切割带(即，从切割带的压敏粘合剂层)剥离(在半导体背面用膜与切割带的压敏粘合剂层之间的界面处剥离)，以测量剥离时负荷的最大载荷(从其中除去测量开始时峰顶的载荷的最大值)，将确定的最大载荷作为半导体背面用膜与切割带的压敏粘合剂层之间的剥离力(切割带的压敏粘合剂层相对于半导体背面用膜的粘合力)(粘合力：N/20mm-宽度)。
<切割性/拾取性的评价方法>
使用实施例1及2和比较例1及2的各半导体背面用切割带集成膜，通过实际切割半导体晶片评价切割性，然后评价剥离性，从而评价半导体背面用切割带集成膜的切割性能或拾取性能。
将半导体晶片(直径：8英寸，厚度：0.6mm；硅镜面晶片)进行背面抛光处理，并使用具有厚度0.2mm的镜面晶片作为工件。从半导体背面用切割带集成膜剥离隔离体后，将镜面晶片(工件)在70℃下通过辊压接合粘贴至半导体背面用膜上，并进一步进行切割。此处，所述切割作为完全切断进行，以成为10mm见方的芯片尺寸。在这点上，半导体晶片磨削条件、粘贴条件和切割条件如下。
(半导体晶片磨削条件)
磨削设备：商品名“DFG-8560”，由DISCO Corporation制造
半导体晶片：8英寸直径(将背面从厚度0.6mm磨削直至厚度0.2mm)
(粘贴条件)
粘贴设备：商品名“MA-3000III”，由Nitto Seiki Co.，Ltd.制造
粘贴速度：10mm/min
粘贴压力：0.15MPa
粘贴时的阶段温度：70℃
(切割条件)
切割设备：商品名“DFD-6361”，由DISCO Corporation制造
切割环：“2-8-1”(由DISCO Corporation制造)
切割速度：30mm/sec
切割刀：
Z1；“203O-SE 27HCDD”，由DISCO Corporation制造
Z2；“203O-SE 27HCBB”，由DISCO Corporation制造
切割刀旋转速度：
Z1；40,000r/min
Z2；45,000r/min
切割方法：阶梯切割
晶片芯片尺寸：10.0mm见方
在切割中，确认镜面晶片(工件)是否牢固保持在半导体背面用切割带集成膜上而未剥离以进行令人满意的切割。将良好进行切割的情况评级为“良好”，将未良好进行切割的情况评级为“差”，由此评价切割性能(dicing ability)。
接下来，通过用针状物从半导体背面用切割带集成膜的切割带侧向上推动工件，将通过切割获得的芯片形工件与半导体背面用膜一起从切割带的压敏粘合剂层剥离，由此拾取处于背面用半导体背面用膜保护的状态的芯片形工件。测定此时的芯片(总计400片)的拾取率(％)，以评价拾取性。因此，当拾取率越接近于100％时，拾取性越好。
此处，拾取条件如下。
(半导体晶片的拾取条件)
拾取设备：商品名“SPA-300”，由Shinkawa Co.，Ltd.制造
拾取针状物的数量：9个针状物
针状物的向上推动速度：20mm/s
针状物的向上推动距离：500μm
拾取时间：1秒
切割带扩展量：3mm
<倒装芯片接合性的评价方法>
关于通过使用根据各实施例或比较例的半导体背面用切割带集成膜的上述<切割性/拾取性的评价方法>获得的根据各实施例或比较例的芯片形工件，以芯片形工件的表面(电路面)与具有对应于电路面的布线的电路板表面相对的形式，使在芯片形工件的电路面处形成的凸块与连接至电路板连接垫的连结用导电性材料(焊料)接触，使导电性材料通过升高温度至260℃在加压下熔融，然后冷却至室温，由此将芯片形工件固定至电路板上，从而制造半导体器件。根据以下评价标准评价此时的倒装芯片接合性。
(例装芯片接合性的评价标准)
良好：通过倒装芯片接合法能够实现安装而没有任何问题；
差：通过倒装芯片接合法不能实现安装。
<晶片背面标识性的评价方法>
在通过上述<倒装芯片接合性的评价方法>获得的半导体器件中的芯片形工件的背面(即，半导体背面用膜的最外层)上用YAG激光器实施激光标识。关于通过激光标识获得的信息(条形码信息)，根据以下评价标准评价使用根据各实施例或比较例的半导体背面用切割带集成膜获得的半导体器件的标识性(激光标识性)。
(标识性的评价方法)
良好：判断通过激光标识获得的信息为满意可见的人员数量为在随机选择的10个成年人中的8人以上；
差：判断通过激光标识获得的信息为满意可见的人员数量为在随机选择的10个成年人中的7人以下；
<晶片背面外观性的评价方法>
关于通过使用根据各实施例和比较例的半导体背面用切割带集成膜的上述<切割性/拾取性的评价方法>获得的根据各实施例和比较例的芯片形工件，根据以下评价标准目视评价芯片形工件背面的外观性。
(外观性的评价标准)
良好：在芯片形工件中的晶片(硅晶片)背面和半导体背面用膜之间没有观察到剥离(浮起)；
差：在芯片形工件中的晶片(硅晶片)背面和半导体背面用膜之间观察到剥离(浮起)。
表2
Figure BSA00000411393700481
从表2中，确认根据各施例1和2的半导体背面用切割带集成膜以优良水平具有作为切割带的功能和作为半导体背面用膜的功能。
在根据本发明的半导体背面用切割带集成膜中，由于切割带和半导体背面用膜以集成的方式形成以及切割带的压敏粘合剂层相对于半导体背面用膜之间的剥离力(温度：23℃，剥离角：180°，拉伸速率：300mm/min)为0.05N/20mm至1.5N/20mm，因此从半导体晶片的切割步骤至半导体芯片的倒装芯片接合步骤均能够利用半导体背面用切割带集成膜。即，在通过倒装芯片接合法生产半导体器件时，根据本发明的半导体背面用切割带集成膜可适合用作具有切割带和半导体背面用膜两种功能的半导体背面用切割带集成膜。
虽然已详细地并参考其具体实施方案描述本发明，但对于本领域技术人员来说，其中可进行各种变化和改进而不背离其范围将是显而易见的。
本申请基于2009年12月24日提交的日本专利申请2009-292769和2010年11月11日提交的日本专利申请2010-253088，在此将其全部内容引入以作参考。

Claims (6)

1.一种半导体背面用切割带集成膜，其包括：
切割带，所述切割带包括基材和设置于所述基材上的压敏粘合剂层；和
倒装芯片型半导体背面用膜，所述倒装芯片型半导体背面用膜设置于所述压敏粘合剂层上，
其中所述切割带的压敏粘合剂层与所述倒装芯片型半导体背面用膜之间的剥离力(温度：23℃，剥离角：180°，拉伸速率：300mm/min)为0.05N/20mm至1.5N/20mm。
2.根据权利要求1所述的半导体背面用切割带集成膜，其中将所述倒装芯片型半导体背面用膜着色。
3.根据权利要求1或2所述的半导体背面用切割带集成膜，其中所述倒装芯片型半导体背面用膜具有激光标识性。
4.根据权利要求1至3任一项所述的半导体背面用切割带集成膜，其用于倒装芯片安装的半导体器件。
5.一种生产半导体器件的方法，所述方法包括：
将工件粘贴至根据权利要求1至4任一项所述的半导体背面用切割带集成膜的倒装芯片型半导体背面用膜上，
切割所述工件以形成芯片形工件，
将所述芯片形工件与所述倒装芯片型半导体背面用膜一起从所述切割带的压敏粘合剂层剥离，和
将所述芯片形工件通过倒装芯片接合固定至被粘物。
6.一种倒装芯片安装的半导体器件，其使用根据权利要求1至4任一项所述的半导体背面用切割带集成膜制造，所述半导体器件包括芯片形工件和粘贴至所述芯片形工件背面的倒装芯片型半导体背面用膜。
CN201010621812.XA 2009-12-24 2010-12-24 半导体背面用切割带集成膜 Active CN102161869B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510486937.9A CN105086867B (zh) 2009-12-24 2010-12-24 半导体背面用切割带集成膜

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009-292769 2009-12-24
JP2009292769 2009-12-24
JP2010-253088 2010-11-11
JP2010253088A JP2011151362A (ja) 2009-12-24 2010-11-11 ダイシングテープ一体型半導体裏面用フィルム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510486937.9A Division CN105086867B (zh) 2009-12-24 2010-12-24 半导体背面用切割带集成膜

Publications (2)

Publication Number Publication Date
CN102161869A true CN102161869A (zh) 2011-08-24
CN102161869B CN102161869B (zh) 2015-09-09

Family

ID=44186476

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010621812.XA Active CN102161869B (zh) 2009-12-24 2010-12-24 半导体背面用切割带集成膜
CN201510486937.9A Active CN105086867B (zh) 2009-12-24 2010-12-24 半导体背面用切割带集成膜

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510486937.9A Active CN105086867B (zh) 2009-12-24 2010-12-24 半导体背面用切割带集成膜

Country Status (5)

Country Link
US (2) US8692389B2 (zh)
JP (1) JP2011151362A (zh)
KR (5) KR101823676B1 (zh)
CN (2) CN102161869B (zh)
TW (1) TWI545638B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104054161A (zh) * 2012-01-18 2014-09-17 日东电工株式会社 倒装芯片型半导体装置的制造方法
CN105074878A (zh) * 2013-03-27 2015-11-18 琳得科株式会社 保护膜形成用复合片
CN107210205A (zh) * 2015-02-05 2017-09-26 琳得科株式会社 树脂膜形成用复合片、以及带树脂膜的芯片的制造方法
CN107665853A (zh) * 2016-07-29 2018-02-06 日东电工株式会社 切割带一体型半导体背面用薄膜、和半导体装置的制造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
EP2671248A4 (en) * 2011-02-01 2015-10-07 Henkel Corp ON A PRECUTED WAFER APPLIED FILM ON A DICING TAPE
KR101960982B1 (ko) 2011-02-01 2019-07-15 헨켈 아이피 앤드 홀딩 게엠베하 사전 절단되어 웨이퍼상에 도포된 언더필 필름
JP5820170B2 (ja) * 2011-07-13 2015-11-24 日東電工株式会社 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) * 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
JP6077922B2 (ja) * 2012-12-10 2017-02-08 日東電工株式会社 ダイシングテープ一体型接着シート、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法、及び、半導体装置
US9530718B2 (en) * 2012-12-26 2016-12-27 Intel Corporation DBF film as a thermal interface material
SG11201600548SA (en) 2013-08-01 2016-02-26 Lintec Corp Protective film formation-use composite sheet
JP6557912B2 (ja) 2013-08-01 2019-08-14 リンテック株式会社 保護膜形成用複合シート
US9490173B2 (en) * 2013-10-30 2016-11-08 Infineon Technologies Ag Method for processing wafer
US10106700B2 (en) * 2014-03-24 2018-10-23 Lintec Corporation Protection membrane forming film, protection membrane forming utilization sheet, production method and inspection method for workpiece or processed product, workpiece determined as adequate product, and processed product determined as adequate product
WO2015178346A1 (ja) 2014-05-23 2015-11-26 リンテック株式会社 保護膜形成用複合シート
JPWO2016027888A1 (ja) 2014-08-22 2017-06-01 リンテック株式会社 保護膜形成用シートおよび保護膜付き半導体チップの製造方法
SG11201807411VA (en) * 2016-03-31 2018-09-27 Furukawa Electric Co Ltd Tape for electronic device packaging
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
WO2019058425A1 (ja) * 2017-09-19 2019-03-28 日立化成株式会社 半導体装置製造用接着フィルム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638092A (zh) * 2003-12-26 2005-07-13 日东电工株式会社 芯片切割·粘接薄膜
US20060079011A1 (en) * 2000-08-25 2006-04-13 Tandy William D Methods for marking a bare semiconductor die

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214424B2 (en) * 1999-03-01 2007-05-08 Nitto Denko Corporation Heat-peelable pressure-sensitive adhesive sheet
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP2003141516A (ja) * 2001-10-31 2003-05-16 Matsushita Electric Ind Co Ltd 虹彩撮像装置及び虹彩認証装置
US20030091817A1 (en) * 2001-11-08 2003-05-15 Nitto Denko Corporation Pressure-sensitive adhesive members and processes for producing the same
US20050224978A1 (en) * 2002-06-24 2005-10-13 Kohichiro Kawate Heat curable adhesive composition, article, semiconductor apparatus and method
JP2004063551A (ja) 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
DE10235482B3 (de) 2002-08-02 2004-01-22 Süss Microtec Lithography Gmbh Vorrichtung zum Fixieren dünner und flexibler Substrate
JP4341343B2 (ja) 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP4364508B2 (ja) * 2002-12-27 2009-11-18 リンテック株式会社 チップ裏面用保護膜形成用シートおよび保護膜付きチップの製造方法
JP2004221169A (ja) 2003-01-10 2004-08-05 Hitachi Chem Co Ltd 半導体素子保護材、及び半導体装置
JP4279177B2 (ja) 2003-06-18 2009-06-17 古河電気工業株式会社 半導体ウエハダイシング−ダイボンド用粘接着テープ
JP4271597B2 (ja) * 2004-02-27 2009-06-03 リンテック株式会社 チップ用保護膜形成用シート
CN1930261B (zh) * 2004-03-11 2010-12-08 日东电工株式会社 加热剥离型粘合片和使用该加热剥离型粘合片的粘附体的加工方法
JP4642436B2 (ja) 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
JP4865312B2 (ja) 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP4846406B2 (ja) 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
JP2008066688A (ja) 2006-08-11 2008-03-21 Furukawa Electric Co Ltd:The ウェハ加工用テープ
KR101035297B1 (ko) 2006-09-27 2011-05-19 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치의 제조 방법
JP2008124141A (ja) * 2006-11-09 2008-05-29 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着フィルム
JP2008144116A (ja) * 2006-12-13 2008-06-26 Nitto Denko Corp 両面粘着シートおよび液晶表示装置
JP4999066B2 (ja) 2006-12-20 2012-08-15 古河電気工業株式会社 ウェハ加工用テープ
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
US7691225B2 (en) * 2007-01-15 2010-04-06 Nitto Denko Corporation Thermal-release double-coated pressure-sensitive adhesive tape or sheet and method of processing adherend
JP4618738B2 (ja) 2007-08-24 2011-01-26 日東電工株式会社 ダイシング・ダイボンドフィルム及び半導体チップの固定方法
JP2009130320A (ja) * 2007-11-28 2009-06-11 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP5805367B2 (ja) * 2009-01-30 2015-11-04 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060079011A1 (en) * 2000-08-25 2006-04-13 Tandy William D Methods for marking a bare semiconductor die
CN1638092A (zh) * 2003-12-26 2005-07-13 日东电工株式会社 芯片切割·粘接薄膜

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104054161A (zh) * 2012-01-18 2014-09-17 日东电工株式会社 倒装芯片型半导体装置的制造方法
CN105074878A (zh) * 2013-03-27 2015-11-18 琳得科株式会社 保护膜形成用复合片
CN105074878B (zh) * 2013-03-27 2017-08-04 琳得科株式会社 保护膜形成用复合片
US10030174B2 (en) 2013-03-27 2018-07-24 Lintec Corporation Composite sheet for forming protective film
CN107210205A (zh) * 2015-02-05 2017-09-26 琳得科株式会社 树脂膜形成用复合片、以及带树脂膜的芯片的制造方法
CN107210205B (zh) * 2015-02-05 2021-06-15 琳得科株式会社 树脂膜形成用复合片、以及带树脂膜的芯片的制造方法
CN107665853A (zh) * 2016-07-29 2018-02-06 日东电工株式会社 切割带一体型半导体背面用薄膜、和半导体装置的制造方法

Also Published As

Publication number Publication date
US20110156280A1 (en) 2011-06-30
CN102161869B (zh) 2015-09-09
KR20180042826A (ko) 2018-04-26
US20140159254A1 (en) 2014-06-12
KR20180042825A (ko) 2018-04-26
TW201131633A (en) 2011-09-16
CN105086867A (zh) 2015-11-25
US8692389B2 (en) 2014-04-08
KR20110074473A (ko) 2011-06-30
JP2011151362A (ja) 2011-08-04
CN105086867B (zh) 2018-07-10
KR101823676B1 (ko) 2018-01-30
KR20180121855A (ko) 2018-11-09
TWI545638B (zh) 2016-08-11
KR20180011300A (ko) 2018-01-31

Similar Documents

Publication Publication Date Title
CN102161869B (zh) 半导体背面用切割带集成膜
CN102153960B (zh) 倒装芯片型半导体背面用膜
CN104103565B (zh) 切割带集成晶片背面保护膜
CN101901775B (zh) 半导体背面用切割带集成膜
CN104465515B (zh) 切割带集成晶片背面保护膜
CN101794722B (zh) 切割带集成晶片背面保护膜
CN102344646B (zh) 倒装芯片型半导体背面用膜及其用途
CN102146265B (zh) 半导体背面用切割带集成膜
CN102376616B (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN102153961B (zh) 倒装芯片型半导体背面用膜
CN102382587B (zh) 倒装芯片型半导体背面用膜及其用途
CN102373019B (zh) 半导体背面用切割带集成膜及用于生产半导体器件的方法
CN106206396B (zh) 半导体器件生产用膜、半导体器件生产用膜的生产方法和半导体器件的生产方法
CN102373020A (zh) 半导体背面用切割带集成膜和生产所述膜的方法,及生产半导体器件的方法
CN102347263B (zh) 半导体背面用切割带集成膜和生产半导体器件的方法
CN102220092A (zh) 半导体背面用切割带集成膜
CN105047597B (zh) 半导体背面用切割带集成膜
CN102376614A (zh) 倒装芯片型半导体背面用膜和半导体背面用切割带集成膜
CN104054161A (zh) 倒装芯片型半导体装置的制造方法
CN102382585A (zh) 倒装芯片型半导体背面用膜、半导体背面用条状膜的生产方法和倒装芯片型半导体器件
CN101924055A (zh) 半导体背面用切割带集成膜
CN102376611A (zh) 半导体背面用膜、半导体背面用切割带集成膜、用于生产半导体器件的方法和半导体器件
CN102376615A (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant