KR101456673B1 - 테입 구조물 및 이를 이용한 웨이퍼 분리 방법 및 장치 - Google Patents

테입 구조물 및 이를 이용한 웨이퍼 분리 방법 및 장치 Download PDF

Info

Publication number
KR101456673B1
KR101456673B1 KR1020070092030A KR20070092030A KR101456673B1 KR 101456673 B1 KR101456673 B1 KR 101456673B1 KR 1020070092030 A KR1020070092030 A KR 1020070092030A KR 20070092030 A KR20070092030 A KR 20070092030A KR 101456673 B1 KR101456673 B1 KR 101456673B1
Authority
KR
South Korea
Prior art keywords
layer
wafer
neutralization
neutralization layer
tape structure
Prior art date
Application number
KR1020070092030A
Other languages
English (en)
Other versions
KR20090026931A (ko
Inventor
이창훈
전종근
이용진
최순주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070092030A priority Critical patent/KR101456673B1/ko
Priority to US12/232,085 priority patent/US7939917B2/en
Publication of KR20090026931A publication Critical patent/KR20090026931A/ko
Application granted granted Critical
Publication of KR101456673B1 publication Critical patent/KR101456673B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/20—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of continuous webs only
    • B32B37/203—One or more of the layers being plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0004—Cutting, tearing or severing, e.g. bursting; Cutter details
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/08—Dimensions, e.g. volume
    • B32B2309/10—Dimensions, e.g. volume linear, e.g. length, distance, width
    • B32B2309/105—Thickness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2319/00—Synthetic rubber
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2367/00—Polyesters, e.g. PET, i.e. polyethylene terephthalate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2400/00—Presence of inorganic and organic materials
    • C09J2400/10—Presence of inorganic materials
    • C09J2400/16—Metal
    • C09J2400/163—Metal in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2804—Next to metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848—Three or more layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/202—With product handling means
    • Y10T83/2074—Including means to divert one portion of product from another

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)

Abstract

테입 구조물은 기저층, 중화층 및 접착층을 포함한다. 기저층은 대상물을 지지한다. 중화층은 기저층 상에 구비되며, 기저층과 대상물 사이에 축적된 전하를 중화시키기 위해 접지될 수 있다. 접착층은 중화층 상에 구비되며, 대상물이 접착될 수 있다. 중화층이 접지될 수 있기 때문에, 대상물에 정전기가 영향을 미치는 것을 방지할 수 있다.

Description

테입 구조물 및 이를 이용한 웨이퍼 분리 방법 및 장치 {TAPE STRUCTURE, AND METHOD AND APPARATUS FOR SEPARATING A WAFER USING THE SAME}
본 발명은 테입 구조물 이를 이용한 웨이퍼 분리 방법 및 장치에 관한 것이다. 보다 상세하게는 접지될 수 있는 테입 구조물 및 이를 이용한 웨이퍼 분리 방법 및 장치에 관한 것이다.
반도체 패키지 제조공정 중 웨이퍼 상태의 칩을 다이아몬드 블레이드 등을 이용하여 개개의 칩으로 분리시키는 공정 시에, 상기 웨이퍼를 고정시키기 위하여 확장 테입(expanding tape)을 사용한다.
이 때 상기 웨이퍼를 상기 확장 테입에 부착하거나 각 칩별로 절단된 웨이퍼를 상기 확장 테입으로부터 분리할 때 상기 칩 하부면과 상기 확장 테입 사이에 정전기가 발생될 수 있으며, 이 정전기로 인해 상기 칩 내의 각종 소자 및 패턴이 변형 및 파괴될 수 있다.
또한 상기 웨이퍼는 종래의 웨이퍼 크기에 비하여 대구경화되고 있고, 칩 두께도 경박화되고 있어 상기 정전기에 더욱 취약해지고 있다.
즉, 종래의 확장 테입에서는 칩을 확장 테입에 접착 또는 탈착할 때에 마찰 전기 계수(Triboelectric figure) 차이에 의해 칩 및 확장 테입에 각각 전하의 대전이 발생하여, 전하가 지속적으로 축적되게 된다. 따라서 이렇게 축적된 전하에 의하여 전하 불균형이 발생하고, 전하 불균형에 의해 전압(Voltage suppression)이 발생한다. 이렇게 발생한 정전기는 칩 하부면에서 칩 상부면, 칩 상부면에서 칩의 분리에 사용되는 흡착 콜릿(collet), 흡착 콜릿의 축(shaft), 설비, 지면(ground)을 통과하여 방전되게 되며, 이러한 방전 과정에서 칩에 포함된 각종 소자 및 패턴에 영향을 미쳐 변형 및 파괴시키게 된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 접지될 수 있는 테입 구조물을 제공하는데 있다.
또한, 본 발명의 목적은 상기된 테입 구조물을 제조하는 방법을 제공하는데 있다.
또한, 본 발명의 목적은 상기된 테입 구조물을 이용한 웨이퍼 분리 방법을 제공하는데 있다.
또한, 본 발명의 목적은 상기된 테입 구조물을 이용하는 웨이퍼 절단 장치를 제공하는데 있다.
또한, 본 발명의 목적은 상기된 테입 구조물을 이용하는 웨이퍼 분리 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 테입 구조물은 기저층, 중화층 및 접착층을 포함한다. 상기 기저층은 대상물을 지지한다. 상기 중화층은 상기 기저층 상에 구비되며, 상기 기저층과 상기 대상물 사이에 축적된 전하를 중화시키기 위해 접지될 수 있다. 상기 접착층은 상기 중화층 상에 구비되며, 상기 대상물이 접착될 수 있다.
본 발명의 일 실시예에 따르면, 상기 중화층은 도전성 금속을 포함할 수 있다. 상기 중화층의 두께는 10um 내지 30um일 수 있다.
본 발명의 일 실시예에 따르면, 상기 중화층은 박형(Foil type) 또는 망사형(Mesh type)일 수 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 테입 구조물의 제조 방법에 있어서, 기저층 상에 전하를 중화시키기 위해 접지될 수 있는 중화층을 형성한다. 상기 중화층 상에 대상물이 접착될 수 있는 접착층을 형성한다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 웨이퍼 분리 방법에 있어서, 웨이퍼를 지지하기 위한 기저층, 상기 기저층 상에 구비되며, 상기 기저층과 상기 웨이퍼 사이에 축적된 전하를 중화시키기 위해 접지된 중화층 및 상기 중화층 상에 구비되며, 상기 웨이퍼가 접착될 수 있는 접착층을 포함하는 테입 구조물 상에 상기 웨이퍼를 접착시킨다. 상기 웨이퍼를 절단하여 다수의 칩들로 분리한다.
본 발명의 일 실시예에 따르면, 상기 칩들은 상기 테이프로부터 분리될 수 있다.
본 발명의 일 실시예에 따르면, 상기 중화층은 전도성 금속을 포함할 수 있다. 상기 중화층의 두께는 10um 내지 30um일 수 있다.
본 발명의 일 실시예에 따르면, 상기 웨이퍼의 절단 시에 상기 중화층의 절단을 방지하기 위하여 절단 깊이를 상기 중화층의 상부면에서 상기 중화층의 하부면 사이로 할 수 있다.
본 발명의 일 실시예에 따르면, 상기 중화층은 박형(Foil type) 또는 망사형(Mesh type)일 수 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 웨이퍼 분리 장치는 테입 구조물 밑 절단 유닛을 포함한다. 상기 테입 구조물은 웨이퍼를 지지하기 위한 기저층, 상기 기저층 상에 구비되며, 상기 기저층과 상기 웨이퍼 사이에 축적된 전하를 중화시키기 위해 접지된 중화층 및 상기 중화층 상에 구비되며, 상기 웨이퍼가 접착될 수 있는 접착층을 포함한다. 상기 절단 유닛은 상기 테입 구조물에 접착된 상기 웨이퍼를 각 칩별로 절단한다.
본 발명의 일 실시예에 따르면, 상기 절단된 칩을 상기 테입 구조물로부터 분리하기 위한 접지된 분리 유닛을 더 포함할 수 있다. 상기 분리 유닛은 흡착 콜릿(suction collet)을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 중화층이 절단되지 않도록 하기 위해, 상기 절단 유닛이 상기 웨이퍼를 절단 하는 깊이는 상기 중화층의 상부면으로부터 상기 중화층의 하부면 사이일 수 있다.
본 발명의 일 실시예에 따르면, 상기 절단 유닛은 다이아몬드 블레이드(diamond blade)를 포함할 수 있다.
상기와 같은 본 발명에 따르면, 테입 구조물이 접지될 수 있기 때문에, 대상물이 상기 테입 구조물에 탈착 및 부착될 때 발생되는 정전기에 의해 상기 대상물이 변형 및 파괴되는 것을 방지할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 대상물과 테입 구조물 사이에 축적되어진 전하를 중화시키기 위해서 접지가 가능하므로 정전기에 의 한 대상물의 파괴 및 변형을 방지할 수 있다.
또한, 설비의 교체나 새로운 설비의 추가없이 대상물에 접착되는 테입의 구조만을 간단히 변경하여 접지시켜 사용할 수 있기 때문에, 대상물의 변형 및 파괴로 인한 손실을 방지하고 정전기를 피하기 위한 추가적인 설비 투자 및 교체가 요구되지 않아 경제적이다.
이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 막, 영역, 패드 또는 패턴들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 막, 영역, 패드 또는 패턴들이 기판, 각 막, 영역 또는 패드들의 "상에", "상부에" 또는 "상부면"에 형성되는 것으로 언급되는 경우에는 각 막, 영역, 패드 또는 패턴들이 직접 기판, 각 막, 영역, 패드 또는 패턴들 위에 형성되는 것을 의미하거나, 다른 막, 다른 영역, 다른 패드 또는 다른 패턴들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 막, 영역, 패드, 부위 또는 패턴들이 "제1", "제2", "제3" 및/또는 "예비"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 막, 영역, 패드, 부위 또는 패턴들을 구분하기 위한 것이다. 따라서, "제1", "제2", "제3" 및/또는 "예비"는 각 막, 영역, 패드, 부위 또는 패턴들에 대하여 각기 선택적으로 또는 교환 적으로 사용될 수 있다.
이하, 본 발명에 따른 바람직한 실시예에 따른 테입 구조물 및 이를 이용한 웨이퍼 분리 방법 및 장치에 대해 상세하게 설명하면 다음과 같다.
테입 구조물
도1은 본 발명의 일 실시예에 따른 테입 구조물을 나타내는 단면도이다.
도1을 참조하면, 테입 구조물(100)은 기저층(110), 중화층(120) 및 접착층(130)을 포함한다.
기저층(110)은 중화층(120) 및 접착층(130)이 배열되기 위한 공간을 제공하며, 대상물(미도시)을 지지한다. 일 예로서, 상기 대상물은 웨이퍼일 수 있다.
기저층(110)은 폴리에틸렌막, 폴리프로필렌막, 폴리부탄막 및 폴리메틸팬틴막, 폴리비닐 클로라이드막, 폴리에틸렌 테레프탈레이트막, 폴리부틸렌 테레프탈레이트막, 폴리부타딘막, 폴리우레탄막 및 에틸렌/비닐 아세테이트막과 같은 폴리올레핀막을 포함할 수 있다. 하지만, 기저층(110) 상에 중화층(120) 및 접착층(130)이 배열될 수 있으며 상기 대상물을 지지할 수 있는 재료이기만 하면 기저층(110)이 될 수 있다는 것은 당업자라면 쉽게 알 수 있다.
중화층(120)은 기저층(110) 위에 배열된다. 중화층(120)은 기저층(110)과 상기 대상물 사이에 축적된 전하를 중화시키기 위해 접지될 수 있다. 일 예로서, 중화층(120)은 접착층(130)에 상기 대상물이 접착되거나 접착층(130)으로부터 상기 대상물이 분리될 때 발생되는 정전기에 의해 축적되는 전하를 중화시키기 위해 접 지될 수 있다.
상기 전하의 중화를 위하여 중화층(120)은 도전성 금속을 포함할 수 있다. 상기 도전성 금속의 예로서는 전기 전도도가 높은 알루미늄(Al), 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 백금(Pt), 이들의 합금 등의 금속 재질 등을 들 수 있다.
중화층(120)의 두께는 상기 대상물의 절단시 중화층(120)이 절단되는 것을 방지하면서도 제조 비용 및 테입 구조물(100)의 보관, 사용시 편의 등을 위하여 10um 내지 30um일 수 있다. 중화층(120)은 박형(Foil type)으로 제조될 수 있으며, 제조 단가를 낮추고 테입 구조물(100)이 확장될 경우 확장을 용이하게 하기 위해 망사형(Mesh type)으로 제조될 수도 있다.
접착층(130)은 중화층(120) 위에 배열되며, 상기 대상물이 접착될 수 있다. 접착층(130)의 예로서는 고무, 아크릴, 실리콘, 폴리비닐 에테르, 방사선 경화제, 가열발포형 감압 점착제 등을 들 수 있다. 하지만 이에 제한되지 않으며, 상기 대상물 및 접합층(130)의 일부가 절단되는 경우에도 적합하게 접착력을 유지할 수 있는 것이면 접합층(130)이 될 수 있다는 것은 당업자라면 쉽게 알 수 있다.
테입 구조물(100)에 포함된 중화층(120)이 접지될 수 있기 때문에, 테입 구조물(100)과 상기 대상물 사이에 발생된 정전기에 의해 상기 대상물이 변형 및 파괴되는 것을 방지할 수 있다.
테입 구조물의 제조 방법
도2 내지 도4는 도1에 도시된 테입 구조물(100)을 제조하는 방법을 순차적으 로 나타낸 단면도들이다.
도2 내지 도4에 포함된 구성 요소들은 도1에 도시된 구성 요소들과 실질적으로 동일한 구성 요소들을 포함하므로, 동일한 구성 요소는 동일한 참조 번호로 나타내고 반복되는 설명은 생략한다.
도2를 참조하면, 기저층(110)을 준비한다. 기저층(110)은 폴리에틸렌막, 폴리프로필렌막, 폴리부탄막 및 폴리메틸팬틴막, 폴리비닐 클로라이드막, 폴리에틸렌 테레프탈레이트막, 폴리부틸렌 테레프탈레이트막, 폴리부타딘막, 폴리우레탄막 및 에틸렌/비닐 아세테이트막과 같은 폴리올레핀막을 포함할 수 있다. 하지만, 기저층(110) 상에 중화층(120) 및 접착층(130)이 배열될 수 있으며 대상물을 지지할 수 있는 재료이기만 하면 기저층(110)이 될 수 있다는 것은 당업자라면 쉽게 알 수 있다.
도3을 참조하면, 기저층(110)의 상부면에 중화층(120)을 형성한다. 전하의 중화를 위하여 중화층(120)은 도전성 금속을 포함할 수 있다. 상기 도전성 금속의 예로서는 전기 전도도가 높은 알루미늄(Al), 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 백금(Pt), 이들의 합금 등의 금속 재질 등을 들 수 있다. 중화층(120)의 두께는 상기 대상물의 절단시 중화층(120)이 절단되는 것을 방지하면서도 제조 비용 및 테입 구조물(100)의 보관, 사용시 편의 등을 위하여 10um 내지 30um일 수 있다. 중화층(120)은 박형(Foil type)으로 제조될 수 있으며, 제조 단가를 낮추고 테입 구조물(100)이 확장될 경우 확장을 용이하게 하기 위해 망사형(Mesh type)으로 제조될 수도 있다.
도4를 참조하면, 중화층(120) 위에 접착층(130)을 형성하여, 도1 에 도시된 테입 구조물(100)을 완성한다. 접착층(130)의 예로서는 고무, 아크릴, 실리콘, 폴리비닐 에테르, 방사선 경화제, 가열발포형 감압 점착제 등을 들 수 있다. 하지만 이에 제한되지 않으며, 상기 대상물 및 접합층(130)의 일부가 절단되는 경우에도 적합하게 접착력을 유지할 수 있는 것이면 접합층(130)이 될 수 있다는 것은 당업자라면 쉽게 알 수 있다.
웨이퍼 분리 장치
도5 및 도6은 본 발명의 일 실시예에 따른 웨이퍼 분리 장치를 나타내는 단면도이다.
도5 및 도6에 도시된 구성요소들은 도1에 도시된 구성요소들과 실질적으로 동일한 구성요소들을 포함하며, 동일한 구성요소는 동일한 참조 번호로 나타내고 반복되는 설명은 생략한다.
도5를 참조하면, 웨이퍼 분리장치는 테입 구조물(100) 및 절단 유닛(310)을 포함한다.
절단 유닛(310)은 웨이퍼(200)를 각 칩 별로 절단한다. 이 때, 중화층(120)의 절단을 방지하기 위하여 절단되는 깊이는 웨이퍼(200)의 상부면으로부터 중화층(120)의 상부면 및 하부면 사이가 될 수 있다. 일 예로서, 절단 유닛(310)은 다이아몬드 블레이드(blade)일 수 있다. 하지만 웨이퍼(200)를 적합하게 절단할 수 있는 것이면 이에 제한되지 않고 절단 유닛(310)이 될 수 있다.
도6을 참조하면, 웨이퍼 분리장치는 테입 구조물(100), 절단 유닛(미도시) 및 분리 유닛(410)을 포함한다. 분리 유닛(410)은 절단된 각 칩(202)을 테입 구조물(100)로부터 분리한다. 정전기의 방지를 위하여 분리 유닛(410)은 접지될 수 있다. 중화층(120) 및 분리 유닛(410)이 접지되어 있기 때문에, 테입 구조물(100)로부터 칩(202)이 분리되는 경우 발생되는 정전기에 의한 전하가 중화되어, 정전기가 칩(202)을 변형 및 파괴시키는 것을 방지할 수 있다. 일 예로서, 분리 유닛(410)은 흡착 콜릿(suction collet)일 수 있다.
웨이퍼 분리 방법
도7 내지 도9는 웨이퍼를 분리하는 방법을 순차적으로 나타낸 단면도들이다.
도7 내지 도9에 포함된 구성 요소들은 도1에 도시된 구성 요소들과 실질적으로 동일한 구성 요소들을 포함하므로, 동일한 구성 요소는 동일한 참조 번호로 나타내고 반복되는 설명은 생략한다.
도7을 참조하면, 테입 구조물(100)에 웨이퍼(200)를 접착시킨다. 중화층(120)이 접지되어 있기 때문에, 웨이퍼(200)가 접착될 경우 발생하는 정전기에 의한 전하가 중화되어 웨이퍼(200)가 변형 및 파괴되는 것이 방지될 수 있다.
도8을 참조하면, 웨이퍼(200)를 각 칩 별로 절단한다. 이 때, 중화층(120)의 절단을 방지하기 위하여 절단되는 깊이는 웨이퍼(200)의 상부면으로부터 중화층(120)의 상부면 및 하부면 사이가 될 수 있다.
도9를 참조하면, 절단된 각 칩(202)을 테입 구조물(100)로부터 분리한다. 중 화층(120)이 접지되어 있기 때문에, 테입 구조물(100)로부터 칩(202)이 분리되는 경우 발생되는 정전기에 의한 전하가 중화되어, 정전기가 칩(202)을 변형 및 파괴시키는 것을 방지할 수 있다. 한편, 도9에서는 칩(202)이 접착층(130)으로부터 분리되게 도시하였지만, 당업자라면 접착층(130)의 종류에 따라 접착층(130)이 칩(202)과 함께 중화층(120)으로부터 분리되고 이후의 공정에서 제거될 수도 있으며, 이도 역시 본 발명의 사상을 충족시키는 것임을 쉽게 알 수 있다.
상기와 같은 본 발명의 테입 구조물은 접지가 가능하기 때문에 대상물을 접착시켜 고정시키면서도 정전기에 의한 상기 대상물의 영향을 방지할 수 있다. 특히, 웨이퍼를 접착시켜 고정시키는데 사용될 수 있기 때문에, 반도체 패키지 제조공정중 웨이퍼를 칩으로 절단시켜 분리시키는 공정에서 웨이퍼를 테입 구조물에 접착 및 탈착시에 발생되는 정전기로부터 보호할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도1은 본 발명의 일 실시예에 따른 테입 구조물을 나타내는 단면도이다.
도2 내지 도4는 도1에 도시된 테입 구조물(100)을 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도5 및 도6는 본 발명의 일 실시예에 따른 웨이퍼 분리 장치를 나타내는 단면도이다.
도7 내지 도9는 웨이퍼를 분리하는 방법을 순차적으로 나타낸 단면도들이다.
< 도면의 주요부분에 대한 부호의 설명 >
100 : 테입 구조물 110 : 기저층
120 : 중화층 130 : 접착층

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 웨이퍼를 지지하기 위한 기저층, 상기 기저층 상에 구비되며, 상기 기저층과 상기 웨이퍼 사이에 축적된 전하를 중화시키기 위해 접지된 중화층 및 상기 중화층 상에 구비되며, 상기 웨이퍼가 접착될 수 있는 접착층을 포함하는 테입 구조물을 마련하는 단계;
    상기 중화층을 접지시키는 단계;
    상기 중화층 상에 상기 웨이퍼를 접착시키는 단계; 및
    상기 웨이퍼를 절단하여 다수의 칩들로 분리하는 단계를 포함하고,
    상기 웨이퍼의 절단 시에 상기 중화층의 절단을 방지하기 위하여 절단 깊이를 상기 중화층의 상부면에서 상기 중화층의 하부면 사이로 하는 것을 특징으로 하는 웨이퍼 분리 방법.
  7. 제6항에 있어서, 상기 칩들을 상기 테입 구조물로부터 분리하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 분리 방법.
  8. 제6항에 있어서, 상기 중화층은 전도성 금속을 포함하는 것을 특징으로 하는 웨이퍼 분리 방법.
  9. 제6항에 있어서, 상기 중화층의 두께는 10um 내지 30um 인 것을 특징으로 하는 웨이퍼 분리 방법.
  10. 삭제
  11. 제6항에 있어서, 상기 중화층은 박형(Foil type) 또는 망사형(Mesh type)인 것을 특징으로 하는 웨이퍼 분리 방법.
  12. 웨이퍼를 지지하기 위한 기저층, 상기 기저층 상에 구비되며, 상기 기저층과 상기 웨이퍼 사이에 축적된 전하를 중화시키기 위해 접지된 중화층 및 상기 중화층 상에 구비되며, 상기 웨이퍼가 접착될 수 있는 접착층을 포함하는 테입 구조물; 및
    상기 테입 구조물에 접착된 상기 웨이퍼를 각 칩별로 절단하기 위한 절단 유닛을 포함하고,
    상기 중화층은 상기 웨이퍼의 절단 시에 접지되고,
    상기 중화층이 절단되지 않도록 하기 위해, 상기 절단 유닛이 상기 웨이퍼를 절단하는 깊이는 상기 중화층의 상부면으로부터 상기 중화층의 하부면 사이인 것을 특징으로 하는 웨이퍼 분리 장치.
  13. 제12항에 있어서, 상기 절단된 칩을 상기 테입 구조물로부터 분리하기 위한 접지된 분리 유닛을 더 포함하는 것을 특징으로 하는 웨이퍼 분리 장치.
  14. 제13항에 있어서, 상기 분리 유닛은 흡착 콜릿(suction collet)을 포함하는 것을 특징으로 하는 웨이퍼 분리 장치.
  15. 삭제
  16. 제12항에 있어서, 상기 절단 유닛은 다이아몬드 블레이드(diamond blade)를 포함하는 것을 특징으로 하는 웨이퍼 분리 장치.
KR1020070092030A 2007-09-11 2007-09-11 테입 구조물 및 이를 이용한 웨이퍼 분리 방법 및 장치 KR101456673B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070092030A KR101456673B1 (ko) 2007-09-11 2007-09-11 테입 구조물 및 이를 이용한 웨이퍼 분리 방법 및 장치
US12/232,085 US7939917B2 (en) 2007-09-11 2008-09-10 Tape structures, and methods and apparatuses for separating a wafer using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070092030A KR101456673B1 (ko) 2007-09-11 2007-09-11 테입 구조물 및 이를 이용한 웨이퍼 분리 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20090026931A KR20090026931A (ko) 2009-03-16
KR101456673B1 true KR101456673B1 (ko) 2014-11-03

Family

ID=40432309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070092030A KR101456673B1 (ko) 2007-09-11 2007-09-11 테입 구조물 및 이를 이용한 웨이퍼 분리 방법 및 장치

Country Status (2)

Country Link
US (1) US7939917B2 (ko)
KR (1) KR101456673B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102947929B (zh) * 2010-04-19 2016-05-18 日东电工株式会社 倒装芯片型半导体背面用膜
US10811609B2 (en) * 2017-09-06 2020-10-20 Sharp Kabushiki Kaisha Manufacturing method of display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335608U (ko) * 1989-08-21 1991-04-08
KR950034446A (ko) * 1994-05-16 1995-12-28 김광호 웨이퍼상의 정전기 해소방법
JP2007128993A (ja) * 2005-11-02 2007-05-24 Sony Corp 半導体基板用粘着テープおよび粘着テープ供給装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574932A (ja) * 1991-09-17 1993-03-26 Fujitsu Ltd 半導体ウエハのダイシング方法
KR19990066162A (ko) 1998-01-22 1999-08-16 윤종용 엘오씨패키지용 다이어태칭장치 및 방법
KR100292053B1 (ko) * 1998-03-30 2001-11-30 김영환 반도체제조용식각장치의엔드포인트윈도우
US6741221B2 (en) * 2001-02-15 2004-05-25 Integral Technologies, Inc. Low cost antennas using conductive plastics or conductive composites
US6943288B1 (en) * 2004-06-04 2005-09-13 Schlegel Systems, Inc. EMI foil laminate gasket
US7022911B1 (en) * 2004-09-30 2006-04-04 L3 Communications Corporation Apparatus and method for providing electrostatic discharge protection
KR20060081752A (ko) 2005-01-10 2006-07-13 삼성전자주식회사 피뢰침이 설치된 반도체 칩 부착 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335608U (ko) * 1989-08-21 1991-04-08
KR950034446A (ko) * 1994-05-16 1995-12-28 김광호 웨이퍼상의 정전기 해소방법
KR0119977B1 (ko) * 1994-05-16 1997-10-17 김광호 웨이퍼상의 정전기 해소방법
JP2007128993A (ja) * 2005-11-02 2007-05-24 Sony Corp 半導体基板用粘着テープおよび粘着テープ供給装置

Also Published As

Publication number Publication date
US20090068819A1 (en) 2009-03-12
KR20090026931A (ko) 2009-03-16
US7939917B2 (en) 2011-05-10

Similar Documents

Publication Publication Date Title
US8080123B2 (en) Supporting plate, apparatus and method for stripping supporting plate
KR101454985B1 (ko) 제작 기판을 캐리어 기판으로부터 분리하기 위한 장치 및 방법
US7867876B2 (en) Method of thinning a semiconductor substrate
KR102535477B1 (ko) 다이본드 다이싱 시트
JP2008270345A (ja) 接着剤付きチップの製造方法
US7169248B1 (en) Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
JP2007073813A (ja) 基板の薄板化方法及び回路素子の製造方法
WO2005083764A1 (ja) 半導体装置の製造方法および半導体装置
JPWO2016125683A1 (ja) 粘着シートおよび半導体装置の製造方法
CN109411377B (zh) 一种超薄来料封装方法及封装结构
KR101456673B1 (ko) 테입 구조물 및 이를 이용한 웨이퍼 분리 방법 및 장치
KR20140107141A (ko) 반도체 칩의 제조 방법
JP2007048876A (ja) 半導体装置の製造方法
US7202108B2 (en) Semiconductor wafer, semiconductor chip and method for manufacturing the same
JPH07263382A (ja) ウェーハ固定用テープ
JPH1117158A (ja) 固体撮像素子の組立方法
US6867065B2 (en) Method of making a microelectronic assembly
JPH0574934A (ja) 薄型チツプの形成方法
CN110581100B (zh) 一种传感器的划切方法
JP2016146413A (ja) 半導体装置の製造方法
CN210156378U (zh) 一种显示母板及显示面板
JPH09263082A (ja) Ｉｃモジュールの製造方法、ｉｃカードの製造方法及びｉｃモジュール
JP2007227726A (ja) 集合基板加工方法
CN218831185U (zh) 一种柔性有机电致发光显示模组
US6429534B1 (en) Interposer tape for semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 5