JP2016146413A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2016146413A
JP2016146413A JP2015022702A JP2015022702A JP2016146413A JP 2016146413 A JP2016146413 A JP 2016146413A JP 2015022702 A JP2015022702 A JP 2015022702A JP 2015022702 A JP2015022702 A JP 2015022702A JP 2016146413 A JP2016146413 A JP 2016146413A
Authority
JP
Japan
Prior art keywords
pressure
sensitive adhesive
adhesive sheet
semiconductor chips
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015022702A
Other languages
English (en)
Other versions
JP6438791B2 (ja
Inventor
明徳 佐藤
Akinori Sato
明徳 佐藤
泰史 藤本
Yasushi Fujimoto
泰史 藤本
岡本 直也
Naoya Okamoto
直也 岡本
忠知 山田
Tadatomo Yamada
忠知 山田
利彰 毛受
Toshiaki Menju
利彰 毛受
仁彦 河崎
Yoshihiko Kawasaki
仁彦 河崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2015022702A priority Critical patent/JP6438791B2/ja
Publication of JP2016146413A publication Critical patent/JP2016146413A/ja
Application granted granted Critical
Publication of JP6438791B2 publication Critical patent/JP6438791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体チップの取り扱い性を低下させることなく、複数の半導体チップ同士の間隔を大きく拡げることのできる半導体装置の製造方法を提供すること。【解決手段】第一の粘着シートに貼着されたウエハをダイシングにより個片化し、複数の半導体チップCPを形成する工程と、前記複数の半導体チップCPを、エネルギー線硬化型粘着剤が含まれる粘着剤層22を備えた第二の粘着シート20に転写する工程と、前記第一の粘着シートを剥離する工程と、前記第二の粘着シート20にエネルギー線を照射し、前記粘着剤層22の前記複数の半導体チップが貼着されていない領域を硬化させる工程と、前記第二の粘着シート20を引き延ばして、前記粘着剤層22の前記硬化させた領域を破断させるとともに、前記複数の半導体チップCP同士の間隔を拡げる工程と、を備える、半導体装置の製造方法。【選択図】図3

Description

本発明は、半導体装置の製造方法に関する。
近年、電子機器の小型化、軽量化、および高機能化が進んでいる。電子機器に搭載される半導体装置にも、小型化、薄型化、および高密度化が求められている。半導体チップは、そのサイズに近いパッケージに実装されることがある。このようなパッケージは、チップスケールパッケージ(Chip Scale Package;CSP)と称されることもある。CSPを製造するプロセスの一つとして、ウエハレベルパッケージ(Wafer Level Package;WLP)が挙げられる。WLPにおいては、ダイシングにより個片化する前に、チップ回路形成面に外部電極などを形成し、最終的にはチップを含むパッケージをダイシングして、個片化する。WLPとしては、ファンイン(Fan−In)型とファンアウト(Fan−Out)型が挙げられる。ファンアウト型のWLP(以下、FO−WLPと略記する場合がある。)においては、半導体チップを、チップサイズよりも大きな領域となるように封止部材で覆って半導体チップ封止体を形成し、再配線層や外部電極を、半導体チップの回路面だけでなく封止部材の表面領域においても形成する。
例えば、特許文献1には、半導体ウエハから個片化された複数の半導体チップを、その回路形成面を残し、モールド部材を用いて周りを囲んで拡張ウエハを形成し、半導体チップ外の領域に再配線パターンを延在させて形成する半導体パッケージの製造方法が記載されている。特許文献1に記載の製造方法において、個片化された複数の半導体チップをモールド部材で囲う前に、エキスパンド用のウエハマウントテープに貼り替え、ウエハマウントテープを展延して複数の半導体チップの間の距離を拡大させている。
国際公開第2010/058646号
ウエハマウントテープなどの粘着シートに貼着された複数の半導体チップは、粘着剤と接触している。粘着シートを引き延ばして、複数の半導体チップ同士の間隔を拡げると、まず、半導体チップが貼着されていない領域が引き延ばされて、その領域における粘着剤層の厚さが薄くなる。続いて、半導体チップが貼着されている領域の粘着剤層も引き延ばされて、粘着剤層の厚さが薄くなっていき、半導体チップと粘着剤との接触面積が狭くなる。その結果、粘着シート上の半導体チップの保持力が低下するおそれがある。半導体チップの保持力が低下すると、粘着シート上の複数の半導体チップ同士の間隔がばらついたり、半導体チップが粘着シートから離脱したりして、後工程における半導体チップの取り扱い性が低下するおそれがある。
本発明の目的は、半導体チップの取り扱い性を低下させることなく、複数の半導体チップ同士の間隔を大きく拡げることのできる半導体装置の製造方法を提供することである。
本発明の一態様によれば、第一の粘着シートにウエハを貼着させる工程と、前記第一の粘着シートに貼着された前記ウエハをダイシングにより個片化し、複数の半導体チップを形成する工程と、前記複数の半導体チップを、エネルギー線硬化型粘着剤が含まれる粘着剤層を備えた第二の粘着シートに転写する工程と、前記第一の粘着シートを剥離する工程と、前記第二の粘着シートにエネルギー線を照射し、前記粘着剤層の前記複数の半導体チップが貼着されていない領域を硬化させる工程と、前記第二の粘着シートを引き延ばして、前記粘着剤層の前記硬化させた領域を破断させるとともに、前記複数の半導体チップ同士の間隔を拡げる工程と、を備える、半導体装置の製造方法を提供できる。
上述の本発明の一態様によれば、第二の粘着シートを引き延ばすエキスパンド工程を実施する前に、複数の半導体チップが貼着されていない領域の粘着剤層を硬化させる。エキスパンド工程で第二の粘着シートを引き延ばして、粘着剤層の硬化させた領域(以下、硬化領域という場合がある。)を破断させる。硬化領域を破断させた後は、破断により分離した硬化領域間の間隔が拡がるため、半導体チップが貼着されている領域においては、引き延ばされて半導体チップと粘着剤層との接触面積が狭くなる不具合を防止できる。このため、エキスパンド工程を実施しても、複数の半導体チップを安定して粘着剤層に保持できる。したがって、半導体チップの取り扱い性を低下させることなく、複数の半導体チップ同士の間隔を大きく拡げることができる。
上述の本発明の一態様によれば、ダイシングにより形成した複数の半導体チップをピックアップして、間隔を拡げて支持部材上に再配列する工程を経ることなく、複数の半導体チップ同士の間隔を安定して大きく拡げることができる。それゆえ、上述の本発明の一態様に係る半導体装置の製造方法は、WLPの製造プロセスへの適合性に優れ、特にファンアウト型のウエハレベルパッケージの製造プロセスへの適合性に優れる。具体的には、本発明の一態様によれば、FO−WLPにおけるチップ間隔の均等性および正確性を向上させることができる。
本発明の一態様において、前記ウエハをダイシングにより個片化し、前記複数の半導体チップを形成した後に、前記第一の粘着シートを引き延ばして、前記複数の半導体チップ同士の間隔を拡げる工程をさらに備えることも好ましい。
この態様によれば、第一の粘着シートを引き延ばして、複数の半導体チップ間の間隔を拡げる。ダイシングにより生じた複数の半導体チップ間の間隔に比べて、複数の半導体チップ間の間隔が拡がるので、複数の半導体チップを第二の粘着シートへ転写した後に、未貼着領域にエネルギー線が確実に照射される。このため、エネルギー線の照射によって、硬化領域を形成しやすくなる。
本発明の一態様において、前記粘着剤層の前記複数の半導体チップが貼着されていない領域を硬化させる工程において、前記エネルギー線を、前記第二の粘着シートに貼着されている前記複数の半導体チップの上から照射することも好ましい。
この態様によれば、エネルギー線を、第二の粘着シートに貼着されている複数の半導体チップの上から照射する。複数の半導体チップがマスクとして機能するので、粘着剤層の複数の半導体チップが貼着されていない領域の硬化を簡便に行うことができる。また、エネルギー線を照射するときに別途マスクを設置する必要がないので、半導体装置の製造工程を簡略化できる。
本発明の一態様において、前記粘着剤層の前記複数の半導体チップが貼着されていない領域を硬化させる工程において、前記複数の半導体チップが貼着されていない領域に対応する部位にエネルギー線を透過させる透過部と、半導体チップが貼着されている部位へのエネルギー線の照射を遮断させる遮断部とを有するマスクを、前記第二の粘着シートの前記複数の半導体チップが貼着されている面とは反対側の面に沿って配置し、前記エネルギー線を、前記マスクの上から照射することも好ましい。
この態様によれば、マスクの透過部は、複数の半導体チップが貼着されていない領域に対応する部位にエネルギー線を透過させる。また、マスクの遮断部は、半導体チップが貼着されている部位へのエネルギー線の照射を遮断させる。このマスクを、第二の粘着シートの複数の半導体チップが貼着されている面とは反対側の面に沿って配置し、エネルギー線を、マスクの上から照射する。半導体チップが貼着されている領域に対応する部位は、遮断部によってエネルギー線から遮断され、粘着剤層の複数の半導体チップが貼着されていない領域を硬化させることができる。
この態様では、例えば、マスクの遮断部の大きさが、半導体チップが貼着されている領域よりも大きければ、透過部の領域は、複数の半導体チップが貼着されていない領域よりも狭くなる。したがって、このマスクを使用することで、複数の半導体チップが貼着されていない領域よりもエネルギー線が照射される領域を狭めることができる。このように、マスクの透過部と遮断部の大きさや形状を変更することによって、エネルギー線の照射で硬化させる領域の大きさや形状を制御できる。
本発明の一態様において、前記ウエハのダイシングは、第1の方向に沿って前記ウエハを切断して第1のストリートを形成する工程と、前記第1の方向と直交する第2の方向に沿って前記ウエハを切断して第2のストリートを形成する工程と、を含み、前記粘着剤層の前記複数の半導体チップが貼着されていない領域を硬化させる工程は、前記第1のストリートに前記エネルギー線を照射する工程と、前記第2のストリートに前記エネルギー線を照射する工程と、を含み、前記第二の粘着シートを引き延ばして前記複数の半導体チップ同士の間隔を拡げる工程は、前記第二の粘着シートを前記第2の方向に沿って引き延ばす工程と、前記第二の粘着シートを前記第1の方向に沿って引き延ばす工程と、を含み、前記第1のストリートに前記エネルギー線を照射した後、前記第二の粘着シートを前記第2の方向に沿って引き延ばし、続いて、前記第2のストリートに前記エネルギー線を照射した後、前記第二の粘着シートを前記第1の方向に沿って引き延ばすことも好ましい。
この態様によれば、第1のストリートにエネルギー線を照射した後、第2の方向に沿って引き延ばし、続いて、第2のストリートにエネルギー線を照射した後、第1の方向に沿って引き延ばす。このように、第1の方向のエキスパンドと、第2の方向のエキスパンドとで、それぞれエキスパンド工程を分離して実施する。粘着シートの第1の方向および第2の方向の延び特性に応じて、それぞれの方向における引張り力を調整しながらエキスパンド工程を実施できるため、複数の半導体チップ同士の間隔がより均一に拡張される。
本発明の一態様において、第二の粘着シートは、前記粘着剤層が積層される基材フィルムを有し、前記第1の方向が前記第二の粘着シートの基材フィルムのMD方向であり、前記第2の方向が前記第二の粘着シートの基材フィルムのCD方向であることも好ましい。
この態様によれば、第二の粘着シートを構成する基材フィルムのMD方向に沿って形成されたストリートにエネルギー線を照射した後、基材フィルムのCD方向に沿って引き延ばし、続いて、基材フィルムのCD方向に沿って形成されたストリートにエネルギー線を照射した後、基材フィルムのMD方向に沿って引き延ばす。このように、エキスパンド工程を基材フィルムのMD方向の延び特性、およびCD方向の延び特性に応じてそれぞれの方向における引張り力を調整しながらエキスパンド工程を実施できるため、複数の半導体チップ同士の間隔がより一層均一に拡張される。
本明細書において、「MD方向」とは、基材フィルムを与える原反の長手方向(原反の製造時の送り方向)に平行な方向を示す語として用いており、「CD方向」とは、MD方向と直交する方向を示す語として用いており、以下についても同様である。本明細書において、MDは、Machine Directionの略称であり、CDは、Cross Directionの略称である。
本発明の一態様において、前記第二の粘着シートを引き延ばして、前記複数の半導体チップ同士の間隔を拡げた後、前記複数の半導体チップの回路面を残して封止部材で覆う工程をさらに備えることも好ましい。
この態様によれば、半導体チップの取り扱い性を低下させることなく複数の半導体チップ間の間隔を大きく拡げたうえで、封止部材で複数の半導体チップを覆うことができる。しかも、この態様によれば、個片化された半導体チップを、1個ずつ第一の粘着シートから別の粘着シートや支持体にピック・アンド・プレイスによって再配列することなく、封止部材で覆うことができる。それゆえ、この態様によれば、WLPの製造プロセスの工程を簡略化することができる。
第一実施形態に係る製造方法を説明する断面図。 図1に続いて第一実施形態に係る製造方法を説明する断面図。 図2に続いて第一実施形態に係る製造方法を説明する断面図。 図3に続いて第一実施形態に係る製造方法を説明する断面図。 図4に続いて第一実施形態に係る製造方法を説明する断面図。 図5に続いて第一実施形態に係る製造方法を説明する断面図。 第二実施形態に係る製造方法を説明する断面図。 第三実施形態に係る製造方法を説明する平面図。 図8に続いて第三実施形態に係る製造方法を説明する平面図。 図9に続いて第三実施形態に係る製造方法を説明する平面図。 実施形態の変形例に係る製造方法を説明する断面図である。
〔第一実施形態〕
以下、本実施形態に係る半導体装置の製造方法について説明する。
図1(A)には、第一の粘着シート10に貼着された半導体ウエハWが示されている。
半導体ウエハWは、回路面W1を有し、回路面W1には、回路W2が形成されている。第一の粘着シート10は、半導体ウエハWの回路面W1とは反対側の裏面W3に貼着されている。
半導体ウエハWは、例えば、シリコンウエハであってもよいし、ガリウム・砒素などの化合物半導体ウエハであってもよい。半導体ウエハWの回路面W1に回路W2を形成する方法としては、汎用されている方法が挙げられ、例えば、エッチング法、およびリフトオフ法などが挙げられる。
半導体ウエハWは、予め所定の厚みに研削して、裏面W3を露出させて第一の粘着シート10に貼着されている。半導体ウエハWを研削する方法としては、特に限定されず、例えば、グラインダーなどを用いた公知の方法が挙げられる。半導体ウエハWを研削する際には、回路W2を保護するために、表面保護シートを回路面W1に貼着させる。ウエハの裏面研削は、半導体ウエハWの回路面W1側、すなわち表面保護シート側をチャックテーブル等により固定し、回路W2が形成されていない裏面側をグラインダーにより研削する。研削後の半導体ウエハWの厚みは、特に限定はされず、通常は、20μm以上500μm以下である。
第一の粘着シート10は、第一の基材フィルム11と、第一の粘着剤層12とを有する。第一の粘着剤層12は、第一の基材フィルム11に積層されている。
第一の粘着シート10は、半導体ウエハWおよび第一のリングフレームに貼着されていてもよい。この場合、第一の粘着シート10の第一の粘着剤層12の上に、第一のリングフレームおよび半導体ウエハWを載置し、これらを軽く押圧し、固定する。
第一の基材フィルム11の材質は、特に限定されない。第一の基材フィルム11の材質としては、例えば、ポリ塩化ビニル樹脂、ポリエステル樹脂(ポリエチレンテレフタレート等)、アクリル樹脂、ポリカーボネート樹脂、ポリエチレン樹脂、ポリプロピレン樹脂、アクリロニトリル・ブタジエン・スチレン樹脂、ポリイミド樹脂、ポリウレタン樹脂、およびポリスチレン樹脂などが挙げられる。
第一の粘着剤層12に含まれる粘着剤は、特に限定されず広く適用できる。第一の粘着剤層12に含まれる粘着剤としては、例えば、ゴム系、アクリル系、シリコーン系、ポリエステル系、およびウレタン系等が挙げられる。なお、粘着剤の種類は、用途や貼着される被着体の種類等を考慮して選択される。
[ダイシング工程]
図1(B)には、第一の粘着シート10に保持された複数の半導体チップCPが示されている。
第一の粘着シート10に保持された半導体ウエハWは、ダイシングにより個片化され、複数の半導体チップCPが形成される。ダイシングには、ダイシングソーなどの切断手段が用いられる。ダイシングの際の切断深さは、半導体ウエハWの厚さと、第一の粘着剤層12の厚さとの合計、並びにダイシングソーの磨耗分を加味した深さに設定する。
また、ダイシングによって個片化された複数の半導体チップCP間には、ダイシングソーなどの切断手段の厚みに応じた間隔が形成される。本実施形態では、ダイシングによって生じた半導体チップCP間の距離をDとする。
[転写工程]
図2(A)には、ダイシングにより個片化した複数の半導体チップCPを第二の粘着シート20に転写する工程(転写工程と称する場合がある。)を説明する図が示されている。
ダイシングにより複数の半導体チップCPを形成した後、半導体チップCPの回路面W1に第二の粘着シート20を貼着する。
第二の粘着シート20は、第二の基材フィルム21と、第二の粘着剤層22とを有する。第二の粘着シート20は、回路面W1を第二の粘着剤層22で覆うように貼着されることが好ましい。
第二の基材フィルム21の材質は、特に限定されない。第二の基材フィルム21の材質としては、例えば、第一の基材フィルム11について例示した材質と同様の材質が挙げられる。
第二の粘着剤層22は、第二の基材フィルム21に積層されている。第二の粘着剤層22には、エネルギー線硬化型粘着剤が含まれている。
本実施形態に係るエネルギー線硬化型粘着剤は、特に限定されない。形成する粘着剤層の硬化領域に付与すべき性能に応じて、エネルギー線硬化型粘着剤を適宜選択すればよい。
本明細書において、エネルギー線は、電磁波または荷電粒子線の中でエネルギー量子を有する。エネルギー線としては、例えば、紫外線および電子線などが挙げられる。エネルギー線の中でも、取扱いが容易な紫外線がより好ましい。
エネルギー線硬化型粘着剤としては、例えばアクリル系粘着剤に、多官能エネルギー線硬化樹脂を混合した粘着剤が挙げられる。多官能エネルギー線硬化樹脂としては、エネルギー線重合性の官能基を複数有する低分子化合物、ウレタンアクリレートオリゴマーなどが挙げられる。また、側鎖にエネルギー線重合性の官能基を有する(メタ)アクリル酸エステル共重合体を含む粘着剤も用いることができる。このようなエネルギー線重合性官能基としては(メタ)アクリロイル基が好ましい。
第二の粘着剤層22には、各種添加剤が含まれていてもよい。添加剤としては、例えば、重合開始剤、シランカップリング剤、帯電防止剤、粘着付与剤、酸化防止剤、紫外線吸収剤、光安定剤、軟化剤、充填剤、および屈折率調整剤などが挙げられる。なお、添加剤の種類は、用途や貼着される被着体の種類等を考慮して選択される。
第二の粘着剤層22の粘着力は、第一の粘着剤層12の粘着力よりも大きいことが好ましい。第二の粘着剤層22の粘着力の方が大きければ、複数の半導体チップCPを第二の粘着シート20に転写した後に第一の粘着シート10を剥離し易くなる。
第二の粘着シート20は、耐熱性を有することが好ましい。後述する封止部材が熱硬化性樹脂である場合、例えば、硬化温度は、120℃〜180℃程度であり、加熱時間は、30分〜2時間程度である。第二の粘着シート20は、封止部材を熱硬化させる際に、皺が生じないような耐熱性を有することが好ましい。また、第二の粘着シート20は、熱硬化プロセス後に、半導体チップCPから剥離可能な材質で構成されていることが好ましい。
第二の粘着シート20は、複数の半導体チップCPおよび第二のリングフレームに貼着されていてもよい。この場合、第二の粘着シート20の第二の粘着剤層22の上に、第二のリングフレームを載置し、これを軽く押圧し、固定する。その後、第二のリングフレームの環形状の内側にて露出する第二の粘着剤層22を半導体チップCPの回路面W1に押し当てて、第二の粘着シート20に複数の半導体チップCPを固定する。
図2(B)には、第一の粘着シート10を剥離した後の、第二の粘着シート20に保持された複数の半導体チップCPが示されている。
第二の粘着シート20を貼着した後、第一の粘着シート10を剥離すると、複数の半導体チップCPの裏面W3が露出する。第一の粘着シート10を剥離した後も、ダイシングにより生じた、複数の半導体チップCP間の距離Dは維持されており、第二の粘着剤層22には、複数の半導体チップCPが貼着されていない領域221が形成されている。
[エネルギー線照射工程]
図3(A)には、第二の粘着シート20にエネルギー線Eを照射する工程(エネルギー線照射工程と称する場合がある。)を説明する図が示されている。
エネルギー線照射工程では、第二の粘着シート20にエネルギー線Eを照射し、図2(B)に示す、第二の粘着剤層22の複数の半導体チップCPが貼着されていない領域221を硬化させる。本明細書において、この領域を未貼着領域と称する場合がある。
エネルギー線Eの照射は、第二の粘着シート20に貼着されている複数の半導体チップCPの上から照射することが好ましい。エネルギー線Eを照射したときに、複数の半導体チップCPがエネルギー線Eを遮るので、第二の粘着剤層22の半導体チップCPが貼着されている領域にはエネルギー線Eが到達しない。このため、第二の粘着剤層22の未貼着領域221がエネルギー線Eの照射によって選択的に硬化され、硬化領域222が形成される。
エネルギー線Eとしては、電子線または紫外線などが挙げられる。エネルギー線Eの種類は、第二の粘着剤層22に含まれるエネルギー線硬化型粘着剤の種類に応じて適宜決定される。
紫外線の照射は、高圧水銀ランプ、フュージョンHランプ、キセノンランプ等によって行うことができ、紫外線の照射量は、照度50mW/cm〜1000mW/cm、光量50mJ/cm〜1000mJ/cm程度が好ましい。一方、電子線の照射は、電子線加速器等によって行うことができ、電子線の照射量は、10krad〜1000krad程度が好ましい。
[エキスパンド工程]
図3(B)には、複数の半導体チップCPを保持する第二の粘着シート20を引き延ばす工程(エキスパンド工程と称する場合がある。)を説明する図が示されている。
エキスパンド工程では、第二の粘着シート20を引き延ばして、第二の粘着剤層22の硬化領域222を破断させる。さらに、引き延ばして、複数の半導体チップCP間の間隔を拡げる。硬化領域222を破断させた後は、破断により分離した破断領域223,223間の間隔224が拡がる。エキスパンド工程において第二の粘着シート20を引き延ばす方法は、特に限定されない。第二の粘着シート20を引き延ばす方法としては、例えば、環状または円状のエキスパンダを押し当てて第二の粘着シート20を引き延ばす方法や、把持部材などを用いて第二の粘着シート20の外周部を掴んで引き延ばす方法などが挙げられる。
本実施形態では、図3(B)に示されているように、エキスパンド工程後の半導体チップCP間の距離をD1とする。距離D1としては、例えば、200μm以上5000μm以下とすることが好ましい。
[封止工程]
図4には、封止部材30を用いて複数の半導体チップCPを封止する工程(封止工程と称する場合がある。)を説明する図が示されている。
封止工程は、エキスパンド工程の後に実施される。回路面W1を残して複数の半導体チップCPを封止部材30によって覆うことにより封止体3が形成される。複数の半導体チップCPの間にも封止部材30が充填されている。本実施形態では、第二の粘着シート20により回路面W1および回路W2が覆われているので、封止部材30で回路面W1が覆われることを防止できる。
封止工程により、所定距離ずつ離間した複数の半導体チップCPが封止部材に埋め込まれた封止体3が得られる。封止工程においては、複数の半導体チップCPは、距離D1が維持された状態で、封止部材30により覆われることが好ましい。
封止部材30で複数の半導体チップCPを覆う方法は、特に限定されない。例えば、金型内に、第二の粘着シート20で回路面W1を覆ったまま複数の半導体チップCPを収容し、金型内に流動性の樹脂材料を注入し、樹脂材料を硬化させる方法を採用してもよい。
また、シート状の封止樹脂を複数の半導体チップCPの裏面W3を覆うように載置し、封止樹脂を加熱することで、複数の半導体チップCPを封止樹脂に埋め込ませる方法を採用してもよい。封止部材30の材質としては、例えば、エポキシ樹脂などが挙げられる。封止部材30として用いられるエポキシ樹脂には、例えば、フェノール樹脂、エラストマー、無機充填材、および硬化促進剤などが含まれていてもよい。
封止工程で封止樹脂を埋め込んだ後は、第二の粘着剤層22に第二の基材フィルム21側からエネルギー線を照射し、複数の半導体チップCPが貼着されている領域における第二の粘着剤層22のエネルギー線硬化型粘着剤を硬化させることが好ましい。エネルギー線硬化型粘着剤を硬化させると、第二の粘着剤層22の凝集力が高まり、第二の粘着剤層22と複数の半導体チップCPとの間の粘着力を低下または消失させることができるため、第二の粘着シート20を剥離し易くなる。
封止工程の後、第二の粘着シート20が剥離されると、半導体チップCPの回路面W1および封止体3の第二の粘着シート20と接触していた面3Aが露出する。
なお、破断領域223,223間の間隔224にも、封止部材30が充填されるが、間隔224に充填された封止部材は、第二の粘着シート20の剥離時には除去できない。間隔224に充填された封止部材は、例えば、次工程の半導体パッケージの製造工程において、封止体3を半導体チップCP単位で個片化する際のダイシングソーなどの切断手段を用いたダイシングによって除去される。
また、エキスパンド工程で第二の粘着シート20を引き延ばすと、破断した部位が最も拡張されやすいので、破断領域223,223も拡張されて薄くなる場合がある。この場合、間隔224における第二の基材フィルム21と破断領域223,223とによる段差もほぼ無くなると考えられる。そのため、封止工程で間隔224に充填された封止部材の厚さも薄くなる。間隔224に充填された封止部材の厚さが薄ければ、間隔224に充填された封止部材を除去する必要がない場合もある。
[半導体パッケージの製造工程]
図5および図6には、複数の半導体チップCPを用いて半導体パッケージを製造する工程を説明する図が示されている。本実施形態は、このような半導体パッケージの製造工程を含んでいることが好ましい。
[再配線層形成工程]
図5(A)には、第二の粘着シート20を剥離した後の封止体3の断面図が示されている。本実施形態では、第二の粘着シート20が剥離された後の封止体3に再配線層を形成する再配線層形成工程をさらに含むことが好ましい。再配線層形成工程においては、露出した複数の半導体チップCPの回路W2と接続する再配線を、回路面W1の上および封止体3の面3Aの上に形成する。再配線の形成に当たっては、まず、絶縁層を封止体3に形成する。
図5(B)には、半導体チップCPの回路面W1および封止体3の面3Aに第一の絶縁層41を形成する工程を説明する断面図が示されている。絶縁性樹脂を含む第一の絶縁層41を、回路面W1および面3Aの上に、回路W2または回路W2の内部端子電極W4を露出させるように形成する。絶縁性樹脂としては、例えば、ポリイミド樹脂、ポリベンゾオキサゾール樹脂、およびシリコーン樹脂などが挙げられる。内部端子電極W4の材質は、導電性材料であれば限定されず、例えば、金、銀、銅やアルミニウムなどの金属、並びに合金などが挙げられる。
図5(C)には、封止体3に封止された半導体チップCPと電気的に接続する再配線5を形成する工程を説明する断面図が示されている。本実施形態では、第一の絶縁層41の形成に続いて再配線5を形成する。再配線5の材質は、導電性材料であれば限定されず、例えば、金、銀、銅やアルミニウムなどの金属、並びに合金などが挙げられる。再配線5は、公知の方法により形成できる。
図6(A)には、再配線5を覆う第二の絶縁層42を形成する工程を説明する断面図が示されている。再配線5は、外部端子電極用の外部電極パッド5Aを有する。第二の絶縁層42には開口などを設けて、外部端子電極用の外部電極パッド5Aを露出させる。本実施形態では、外部電極パッド5Aは、封止体3の半導体チップCPの領域(回路面W1に対応する領域)内および領域外(封止部材30上の面3Aに対応する領域)に露出させている。また、再配線5は、外部電極パッド5Aがアレイ状に配置されるように、封止体3の面3Aに形成されている。本実施形態では、封止体3の半導体チップCPの領域外に外部電極パッド5Aを露出させる構造を有するので、ファンアウト型のWLPを得ることができる。
[外部端子電極との接続工程]
図6(B)には、封止体3の外部電極パッド5Aに外部端子電極6を接続させる工程を説明する断面図が示されている。第二の絶縁層42から露出する外部電極パッド5Aに、はんだボール等の外部端子電極6を載置し、はんだ接合などにより、外部端子電極6と外部電極パッド5Aとを電気的に接続させる。はんだボールの材質は、特に限定されず、例えば、含鉛はんだや無鉛はんだ等が挙げられる。
[第二のダイシング工程]
図6(C)には、外部端子電極6が接続された封止体3を個片化させる工程(第二のダイシング工程と称する場合がある。)を説明する断面図が示されている。この第二のダイシング工程では、封止体3を半導体チップCP単位で個片化する。封止体3を個片化させる方法は、特に限定されない。例えば、前述の半導体ウエハWをダイシングした方法と同様の方法を採用して、封止体3を個片化することができる。封止体3を個片化させる工程は、封止体3をダイシングシート等の粘着シートに貼着させて実施してもよい。
封止体3を個片化することで、半導体チップCP単位の半導体パッケージ1が製造される。上述のように半導体チップCPの領域外にファンアウトさせた外部電極パッド5Aに外部端子電極6を接続させた半導体パッケージ1は、ファンアウト型のウエハレベルパッケージ(FO−WLP)として製造される。
[実装工程]
本実施形態では、個片化された半導体パッケージ1を、プリント配線基板等に実装する工程を含むことも好ましい。
本実施形態によれば、第二の粘着シート20を引き延ばすエキスパンド工程を実施する前に、複数の半導体チップCPが貼着されていない領域221の粘着剤層を硬化させる。エキスパンド工程で第二の粘着シート20を引き延ばして、粘着剤層の硬化領域222を破断させる。硬化領域222を破断させた後は、破断により分離した破断領域223,223間の間隔224が拡がるため、半導体チップCPが貼着されている領域においては、引き延ばされて半導体チップCPと粘着剤層との接触面積が狭くなる不具合を防止できる。このため、エキスパンド工程を実施しても、複数の半導体チップCPを安定して第二の粘着剤層22に保持できる。したがって、半導体チップCPの取り扱い性を低下させることなく、複数の半導体チップCP同士の間隔を大きく拡げることができる。
本実施形態に係る方法は、FO−WLPタイプの半導体パッケージ1を製造するプロセスへの適合性に優れる。具体的には、本実施形態によれば、FO−WLPタイプの半導体パッケージ1におけるチップ間隔の均等性および正確性を向上させることができる。
〔第二実施形態〕
第二実施形態は、第一実施形態におけるダイシング工程を実施後、転写工程を実施するまでの間にさらに別の工程を備える点で、第一実施形態と相違する。第二実施形態は、その他の点において第一実施形態と同様であるため、説明を省略または簡略化する。
本実施形態では、ダイシング工程を実施した後、第一の粘着シート10を引き延ばして、複数の半導体チップCP同士の間隔を拡げる工程を含む。
図7には、複数の半導体チップCPを保持する第一の粘着シート10を引き延ばす工程を説明する図が示されている。
ダイシングにより複数の半導体チップCPに個片化した後、第一の粘着シート10を引き延ばして、複数の半導体チップCP間の間隔を拡げる。この工程において第一の粘着シート10を引き延ばす方法は、特に限定されない。第一の粘着シート10を引き延ばす方法としては、例えば、環状または円状のエキスパンダを押し当てて第一の粘着シート10を引き延ばす方法や、把持部材などを用いて第一の粘着シート10の外周部を掴んで引き延ばす方法などが挙げられる。
本実施形態では、図7に示されているように、半導体チップCP間の距離をD2とする。距離D2は、距離D1よりも小さい。距離D2としては、例えば、15μm以上110μm以下とすることが好ましい。
本実施形態によれば、第一の粘着シート10を引き延ばして、複数の半導体チップCP間の間隔を拡げる。ダイシングにより生じた複数の半導体チップCP間の間隔に比べて、複数の半導体チップCP間の間隔が拡がるので、複数の半導体チップCPを第二の粘着シート20へ転写した後に、未貼着領域221にエネルギー線Eが確実に照射される。このため、エネルギー線Eの照射によって、硬化領域222を形成しやすくなる。
〔第三実施形態〕
第三実施形態は、第一実施形態におけるダイシング工程を実施後、封止工程を実施するまでの間にさらに別の工程を備える点で、第一実施形態と相違する。第三実施形態は、その他の点において第一実施形態と同様であるため、説明を省略または簡略化する。
図8(A)には、本実施形態のダイシング工程の実施後、第二の粘着シート20に転写された複数の半導体チップCPの整列状態を示す平面図が示されている。なお、本明細書において、説明の便宜上、複数の半導体チップCPの間隔を広く表す場合がある。例えば、図8(A)から以後説明する図10(B)までは、第三実施形態の内容をより理解し易くするために複数の半導体チップCPの間隔を広く表している。
本実施形態のダイシング工程は、第1の方向M1に沿って前記ウエハを切断して第1のストリートS1を形成する工程と、前記第1の方向M1と直交する第2の方向M2に沿って前記ウエハを切断して第2のストリートS2を形成する工程と、を含む。
第1のストリートS1および第2のストリートS2は、ダイシングソーなどの切断手段の厚みに応じた幅に形成される。
本実施形態のダイシング工程の後、前述と同様に転写工程を実施して、複数の半導体チップCPを、第二の粘着シート20に転写する。
図8(B)には、第1のストリートS1にエネルギー線Eを照射する工程を説明する平面図が示されている。
この工程では、第1のストリートS1にて露出する第二の粘着シート20の第二の粘着剤層22をエネルギー線Eの照射により硬化させる。
この工程では、第1のストリートS1にエネルギー線Eを選択的に照射し、第1のストリートS1にて露出する第二の粘着シート20の第二の粘着剤層22を硬化させる。本実施形態では、第1のストリートS1に対応する部位に開口部51Aと、それ以外の部位にエネルギー線Eを遮断する遮断部51Bとを有する第一のマスク51を用いることが好ましい。
図9(A)には、第1のストリートS1にエネルギー線Eを照射する工程を説明する断面図が示されている。
第一のマスク51を複数の半導体チップCPの上に設置して第1のストリートS1へエネルギー線Eを照射することが好ましい。エネルギー線Eは、第一のマスク51の開口部51Aを通過して、第1のストリートS1にて露出する第二の粘着シート20の第二の粘着剤層22に照射される。エネルギー線Eの照射方法等は、特に限定されず、上記第一実施形態のエネルギー線照射工程で説明した方法と同様に実施される。
ここで、第二の粘着シート20は、前記第二の粘着剤層22が積層される第二の基材フィルム21を有し、第1の方向M1が第二の粘着シート20の第二の基材フィルム21のMD方向であり、第2の方向M2が第二の粘着シート20の第二の基材フィルム21のCD方向であることが好ましい。
図9(B)には、複数の半導体チップCPを保持する第二の粘着シート20を第2の方向M2に沿って引き延ばす工程を説明する平面図が示されている。
この工程では、第二の粘着シート20を第2の方向M2に沿って引き延ばして、第1のストリートS1に沿って硬化させた第二の粘着剤層22を破断させる。さらに、引き延ばして、複数の半導体チップCP間の間隔を第2の方向M2に拡げる。第2の方向M2に沿って第二の粘着シート20を引き延ばす方法は、特に限定されない。第二の粘着シート20を引き延ばす方法としては、例えば、把持部材などを用いて第二の粘着シート20の外周部を掴んで第2の方向M2に沿って引き延ばす方法などが挙げられる。
図10(A)には、第2のストリートS2にエネルギー線Eを照射する工程を説明する平面図が示されている。
この工程では、第2のストリートS2にて露出する第二の粘着シートの粘着剤層をエネルギー線Eの照射により硬化させる。
この工程では、第2のストリートS2にエネルギー線Eを選択的に照射し、第2のストリートS2にて露出する第二の粘着シートの粘着剤層を硬化させる。本実施形態では、第2のストリートS2に対応する部位に開口部と、それ以外の部位にエネルギー線Eを遮断する遮断部とを有する第二のマスク(図示略)を用いることが好ましい。
第二のマスク(図示略)を複数の半導体チップCPの上に設置して第2のストリートS2へエネルギー線Eを照射することが好ましい。エネルギー線Eの照射方法等は、特に限定されず、上記第一実施形態のエネルギー線照射工程で説明した方法と同様に実施される。
図10(B)には、複数の半導体チップCPを保持する第二の粘着シート20を第1の方向M1に沿って引き延ばす工程を説明する平面図が示されている。
この工程では、第二の粘着シート20を第1の方向M1に沿って引き延ばして、第2のストリートS2に沿って硬化させた第二の粘着剤層22を破断させる。さらに、引き延ばして、複数の半導体チップCP間の間隔を第1の方向M1に拡げる。第1の方向M1に沿って第二の粘着シート20を引き延ばす方法は、特に限定されない。第二の粘着シート20を引き延ばす方法としては、例えば、把持部材などを用いて第二の粘着シート20の外周部を掴んで第1の方向M1に沿って引き延ばす方法などが挙げられる。
本実施形態によれば、第1のストリートS1にエネルギー線Eを照射した後、第2の方向M2に沿って引き延ばし、続いて、第2のストリートS2にエネルギー線Eを照射した後、第1の方向M1に沿って引き延ばす。このように、第1の方向M1のエキスパンドと、第2の方向M2のエキスパンドとで、それぞれエキスパンド工程を分離して実施する。粘着シートの第1の方向および第2の方向の延び特性に応じて、それぞれの方向における引張り力を調整しながらエキスパンド工程を実施できるため、複数の半導体チップCP同士の間隔がより均一に拡張される。
また、本実施形態によれば、第二の粘着シート20を構成する第二の基材フィルム21のMD方向に沿って形成された第1のストリートS1にエネルギー線Eを照射した後、基材フィルムのCD方向に沿って引き延ばし、続いて、基材フィルムのCD方向に沿って形成された第2のストリートS2にエネルギー線Eを照射した後、基材フィルムのMD方向に沿って引き延ばす。このように、エキスパンド工程を第二の基材フィルム21のMD方向の延び特性、およびCD方向の延び特性に応じてそれぞれの方向における引張り力を調整しながらエキスパンド工程を実施できるため、複数の半導体チップ同士の間隔がより一層均一に拡張される。
〔実施形態の変形〕
本発明は、上述の実施形態に何ら限定されない。本発明は、本発明の目的を達成できる範囲で、上述の実施形態を変形した態様などを含む。
例えば、半導体ウエハWや半導体チップCPにおける回路等は、図示した配列や形状等に限定されない。半導体パッケージ1における外部端子電極6との接続構造等も、前述の実施形態で説明した態様に限定されない。
前記実施形態において、エネルギー線の照射は、第二の粘着シート20に貼着されている複数の半導体チップCPの上から照射することを説明したが、本発明は、このような態様に限定されない。
例えば、未貼着領域に対応する部位にエネルギー線を透過させる透過部と、半導体チップが貼着されている部位へのエネルギー線の照射を遮断させる遮断部とを有するマスクを、第二の粘着シート20の複数の半導体チップCPが貼着されている面とは反対側の面に沿って配置し、エネルギー線Eを、このマスクの上から照射してもよい。
具体的には、図11(A)に示すように、第三のマスク52を、第二の粘着シート20の半導体チップCPが貼着されている面とは反対の面側に配置する。すなわち、図11(A)では、第二の基材フィルム21に対向させて配置する。第三のマスク52としては、例えば、図11(B)に示すような、エネルギー線Eを透過させる平板などの基材52Aの上に、複数の半導体チップCPが貼着されている領域に対応する部位に、エネルギー線Eを遮蔽する遮蔽層52Bを形成したものが挙げられる。第三のマスク52では、遮蔽層52Bが形成されていない領域が透過部52Cとなる。そして、エネルギー線Eを第三のマスク52の上から照射することで、透過部52Cを通過したエネルギー線Eが、第二の粘着剤層22の未貼着領域221に到達し、未貼着領域221が選択的に硬化される。
また、第三のマスク52に代えて、第一の方向のみに開口を有する第四のマスクと、第一の方向と直交する第二の方向のみに開口を有する第五のマスクを使用して、エネルギー線を照射してもよい。第四のマスクおよび第五のマスクを用いる場合には、まず、第一の方向に開口が配置されるように第四のマスクを設置し、第四のマスクの上からエネルギー線Eを照射する。その後、第四のマスクを取り外し、引き続いて、第二の方向に開口が配置されるように第五のマスクを設置し、第五のマスクの上からエネルギー線Eを照射する。このように、第二の粘着剤層22の未貼着領域221を第一の方向と第二の方向とに分けて、2段階で硬化させてもよい。
また、エネルギー線をスポット照射可能なエネルギー線照射装置を用いてもよい。例えば、プローブの先端からエネルギー線を照射可能な装置を用いる場合、当該プローブを硬化させたい領域に沿って走査させながらエネルギー線を照射させることができる。この場合、第1のストリートおよび第2のストリートに対して選択的にエネルギー線を照射させることができるので、マスクを設置する必要がない。
これらの態様では、複数の半導体チップCPにエネルギー線Eが照射されないため、エネルギー線Eの照射によって半導体チップCPが受ける影響を抑えることができる。
また、第一の粘着シート10の第一の粘着剤層12にも、エネルギー線硬化型粘着剤が配合されていてもよい。第一の粘着シート10の剥離工程において、第一の粘着剤層12に第一の基材フィルム11側からエネルギー線を照射し、第一の粘着剤層12のエネルギー線硬化型粘着剤を硬化させてから第一の粘着シート10を剥離することが好ましい。この態様では、エネルギー線硬化型粘着剤を硬化させると、第一の粘着剤層12の凝集力が高まり、第一の粘着剤層12と複数の半導体チップCPとの間の粘着力を低下または消失させることができるため、第一の粘着シート10を剥離し易くなる。
また、上記第二実施形態において、複数の半導体チップCP間の間隔を拡げた後、マスクを使用して未貼着領域221を硬化させてもよい。ダイシングにより生じた複数の半導体チップCP間の間隔に比べて、複数の半導体チップCPの間隔が広いため、マスクの位置合わせがし易く、より高い精度で硬化領域222を形成できる。
本発明は、半導体装置の製造方法として利用できる。
10…第一の粘着シート、11…第一の基材フィルム、12…第一の粘着剤層、20…第二の粘着シート、21…第二の基材フィルム、22…第二の粘着剤層、30…封止部材、52…第三のマスク、E…エネルギー線、CP…半導体チップ、W…半導体ウエハ。

Claims (7)

  1. 第一の粘着シートにウエハを貼着させる工程と、
    前記第一の粘着シートに貼着された前記ウエハをダイシングにより個片化し、複数の半導体チップを形成する工程と、
    前記複数の半導体チップを、エネルギー線硬化型粘着剤が含まれる粘着剤層を備えた第二の粘着シートに転写する工程と、
    前記第一の粘着シートを剥離する工程と、
    前記第二の粘着シートにエネルギー線を照射し、前記粘着剤層の前記複数の半導体チップが貼着されていない領域を硬化させる工程と、
    前記第二の粘着シートを引き延ばして、前記粘着剤層の前記硬化させた領域を破断させるとともに、前記複数の半導体チップ同士の間隔を拡げる工程と、を備える、
    半導体装置の製造方法。
  2. 前記ウエハをダイシングにより個片化し、前記複数の半導体チップを形成した後に、前記第一の粘着シートを引き延ばして、前記複数の半導体チップ同士の間隔を拡げる工程をさらに備える、
    請求項1に記載の半導体装置の製造方法。
  3. 前記粘着剤層の前記複数の半導体チップが貼着されていない領域を硬化させる工程において、前記エネルギー線を、前記第二の粘着シートに貼着されている前記複数の半導体チップの上から照射する、
    請求項1または請求項2に記載の半導体装置の製造方法。
  4. 前記粘着剤層の前記複数の半導体チップが貼着されていない領域を硬化させる工程において、前記複数の半導体チップが貼着されていない領域に対応する部位にエネルギー線を透過させる透過部と、半導体チップが貼着されている部位へのエネルギー線の照射を遮断させる遮断部とを有するマスクを、前記第二の粘着シートの前記複数の半導体チップが貼着されている面とは反対側の面に沿って配置し、前記エネルギー線を、前記マスクの上から照射する、
    請求項1または請求項2に記載の半導体装置の製造方法。
  5. 前記ウエハのダイシングは、
    第1の方向に沿って前記ウエハを切断して第1のストリートを形成する工程と、
    前記第1の方向と直交する第2の方向に沿って前記ウエハを切断して第2のストリートを形成する工程と、を含み、
    前記粘着剤層の前記複数の半導体チップが貼着されていない領域を硬化させる工程は、
    前記第1のストリートに前記エネルギー線を照射する工程と、
    前記第2のストリートに前記エネルギー線を照射する工程と、を含み、
    前記第二の粘着シートを引き延ばして前記複数の半導体チップ同士の間隔を拡げる工程は、
    前記第二の粘着シートを前記第2の方向に沿って引き延ばす工程と、
    前記第二の粘着シートを前記第1の方向に沿って引き延ばす工程と、を含み、
    前記第1のストリートに前記エネルギー線を照射した後、前記第二の粘着シートを前記第2の方向に沿って引き延ばし、続いて、前記第2のストリートに前記エネルギー線を照射した後、前記第二の粘着シートを前記第1の方向に沿って引き延ばす、
    請求項1から請求項4のいずれか一項に記載の半導体装置の製造方法。
  6. 第二の粘着シートは、前記粘着剤層が積層される基材フィルムを有し、
    前記第1の方向が前記第二の粘着シートの基材フィルムのMD方向であり、
    前記第2の方向が前記第二の粘着シートの基材フィルムのCD方向である、
    請求項5に記載の半導体装置の製造方法。
  7. 前記第二の粘着シートを引き延ばして、前記複数の半導体チップ同士の間隔を拡げた後、前記複数の半導体チップの回路面を残して封止部材で覆う工程をさらに備える、
    請求項1から請求項6のいずれか一項に記載の半導体装置の製造方法。
JP2015022702A 2015-02-06 2015-02-06 半導体装置の製造方法 Active JP6438791B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015022702A JP6438791B2 (ja) 2015-02-06 2015-02-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015022702A JP6438791B2 (ja) 2015-02-06 2015-02-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016146413A true JP2016146413A (ja) 2016-08-12
JP6438791B2 JP6438791B2 (ja) 2018-12-19

Family

ID=56686512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015022702A Active JP6438791B2 (ja) 2015-02-06 2015-02-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6438791B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020077700A (ja) * 2018-11-06 2020-05-21 株式会社ディスコ ウェーハの加工方法
WO2021029132A1 (ja) * 2019-08-14 2021-02-18 株式会社ジャパンディスプレイ 素子移載装置、素子移載方法
CN112992720A (zh) * 2020-07-22 2021-06-18 重庆康佳光电技术研究院有限公司 微发光二极管芯片巨量转移方法及系统
CN117976636A (zh) * 2024-03-29 2024-05-03 芯联越州集成电路制造(绍兴)有限公司 键合结构、晶圆的键合方法及晶圆堆叠结构
DE102022131934A1 (de) 2022-12-02 2024-06-13 Infineon Technologies Ag Verkapseln von beabstandeten Chips durch lokal härtbares Material

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167697A (ja) * 1997-08-19 1999-03-09 Nec Corp 半導体ウェハのダイシング方法
JP2004022656A (ja) * 2002-06-13 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006245103A (ja) * 2005-03-01 2006-09-14 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2008235650A (ja) * 2007-03-22 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
JP2010068009A (ja) * 2002-03-12 2010-03-25 Hamamatsu Photonics Kk 半導体チップの製造方法
WO2010058646A1 (ja) * 2008-11-21 2010-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよびその製造方法
JP2011216671A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 半導体ウエハの加工用テープ、その製造方法および半導体ウエハの加工方法
JP2012164739A (ja) * 2011-02-04 2012-08-30 Toshiba Corp 半導体装置の製造方法
JP2013004813A (ja) * 2011-06-17 2013-01-07 Hitachi Chem Co Ltd 半導体用積層シート、接着剤層付き半導体チップの製造方法及び半導体装置の製造方法
JP2013258221A (ja) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 紫外線照射方法および紫外線照射装置
WO2014002535A1 (ja) * 2012-06-29 2014-01-03 シャープ株式会社 半導体装置の製造方法
US20140051232A1 (en) * 2012-08-20 2014-02-20 William F. Burghout Semiconductor die singulation method
JP2014143297A (ja) * 2013-01-24 2014-08-07 Disco Abrasive Syst Ltd 拡張装置および拡張方法
WO2015002064A1 (ja) * 2013-07-01 2015-01-08 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167697A (ja) * 1997-08-19 1999-03-09 Nec Corp 半導体ウェハのダイシング方法
JP2010068009A (ja) * 2002-03-12 2010-03-25 Hamamatsu Photonics Kk 半導体チップの製造方法
JP2004022656A (ja) * 2002-06-13 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006245103A (ja) * 2005-03-01 2006-09-14 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2008235650A (ja) * 2007-03-22 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
WO2010058646A1 (ja) * 2008-11-21 2010-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよびその製造方法
JP2011216671A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 半導体ウエハの加工用テープ、その製造方法および半導体ウエハの加工方法
JP2012164739A (ja) * 2011-02-04 2012-08-30 Toshiba Corp 半導体装置の製造方法
JP2013004813A (ja) * 2011-06-17 2013-01-07 Hitachi Chem Co Ltd 半導体用積層シート、接着剤層付き半導体チップの製造方法及び半導体装置の製造方法
JP2013258221A (ja) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 紫外線照射方法および紫外線照射装置
WO2014002535A1 (ja) * 2012-06-29 2014-01-03 シャープ株式会社 半導体装置の製造方法
US20140051232A1 (en) * 2012-08-20 2014-02-20 William F. Burghout Semiconductor die singulation method
JP2014143297A (ja) * 2013-01-24 2014-08-07 Disco Abrasive Syst Ltd 拡張装置および拡張方法
WO2015002064A1 (ja) * 2013-07-01 2015-01-08 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020077700A (ja) * 2018-11-06 2020-05-21 株式会社ディスコ ウェーハの加工方法
JP7199786B2 (ja) 2018-11-06 2023-01-06 株式会社ディスコ ウェーハの加工方法
WO2021029132A1 (ja) * 2019-08-14 2021-02-18 株式会社ジャパンディスプレイ 素子移載装置、素子移載方法
CN112992720A (zh) * 2020-07-22 2021-06-18 重庆康佳光电技术研究院有限公司 微发光二极管芯片巨量转移方法及系统
CN112992720B (zh) * 2020-07-22 2022-04-29 重庆康佳光电技术研究院有限公司 微发光二极管芯片巨量转移方法及系统
DE102022131934A1 (de) 2022-12-02 2024-06-13 Infineon Technologies Ag Verkapseln von beabstandeten Chips durch lokal härtbares Material
CN117976636A (zh) * 2024-03-29 2024-05-03 芯联越州集成电路制造(绍兴)有限公司 键合结构、晶圆的键合方法及晶圆堆叠结构

Also Published As

Publication number Publication date
JP6438791B2 (ja) 2018-12-19

Similar Documents

Publication Publication Date Title
JP6669674B2 (ja) 粘着シートおよび半導体装置の製造方法
JP6657515B2 (ja) ウェーハを処理する方法および該方法で使用するための保護シート
JP6438791B2 (ja) 半導体装置の製造方法
KR102105114B1 (ko) 웨이퍼를 처리하는 방법
KR101484809B1 (ko) 플립칩형 반도체 이면용 필름 및 그의 용도
KR101920083B1 (ko) 반도체 장치용 접착 필름, 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름
KR102482627B1 (ko) 웨이퍼를 처리하는 방법
JP6580447B2 (ja) 粘着シート及び半導体装置の製造方法
JP6482865B2 (ja) 半導体装置の製造方法
JP6482866B2 (ja) 半導体装置の製造方法
JP2009027054A (ja) 半導体装置の製造方法
KR20150132004A (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
JP7317187B2 (ja) 半導体装置の製造方法
JP2005260204A (ja) 半導体装置の製造方法
CN115176333A (zh) 保护膜形成用片、带保护膜的芯片的制造方法及层叠物
KR20090061996A (ko) 칩 뒷면 보호 필름, 그 제조 방법 및 이를 이용한 반도체패키지의 제조 방법
TWI744253B (zh) 半導體裝置的製造方法
TWI688631B (zh) 黏著片及半導體裝置的製造方法
JP2023005208A (ja) 保護膜付きチップの製造方法
CN117561588A (zh) 带保护膜的芯片的制造方法
JP2020088288A (ja) 樹脂構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181119

R150 Certificate of patent or registration of utility model

Ref document number: 6438791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250