KR20150132004A - 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법 - Google Patents

다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20150132004A
KR20150132004A KR1020150067411A KR20150067411A KR20150132004A KR 20150132004 A KR20150132004 A KR 20150132004A KR 1020150067411 A KR1020150067411 A KR 1020150067411A KR 20150067411 A KR20150067411 A KR 20150067411A KR 20150132004 A KR20150132004 A KR 20150132004A
Authority
KR
South Korea
Prior art keywords
semiconductor
sensitive adhesive
pressure
backing film
dicing tape
Prior art date
Application number
KR1020150067411A
Other languages
English (en)
Inventor
나오히데 다카모토
히로유키 하나조노
아키히로 후쿠이
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20150132004A publication Critical patent/KR20150132004A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81911—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

[과제] 가열에 의한 다이싱 테이프와 플립칩형 반도체 이면용 필름 사이의 박리력의 상승을 억제하는 것이 가능한 다이싱 테이프 일체형 반도체 이면용 필름을 제공하는 것.
[해결수단] 기재, 및 기재 상에 형성된 점착제층을 갖는 다이싱 테이프와, 다이싱 테이프의 점착제층 상에 형성된 플립칩형 반도체 이면용 필름을 갖고, 점착제층의 표면 자유 에너지를 γ1로 하고, 플립칩형 반도체 이면용 필름의 표면 자유 에너지를 γ2로 했을 때, 표면 자유 에너지 γ2와 표면 자유 에너지 γ1의 차(γ2-γ1)가 10mJ/m2 이상인 다이싱 테이프 일체형 반도체 이면용 필름.

Description

다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법{DICING TAPE-INTEGRATED FILM FOR SEMICONDUCTOR BACK SURFACE, AND PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE}
본 발명은 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법에 관한 것이다.
최근에, 반도체 장치 및 그의 패키지의 박형화, 소형화가 한층 더 요구되고 있다. 그 때문에, 반도체 장치 및 그의 패키지로서, 반도체 칩 등의 반도체 소자가 기판 상에 플립칩 접속된 플립칩형의 반도체 장치가 널리 이용되고 있다. 당해 플립칩 접속은 반도체 칩의 회로면이 기판의 전극 형성면과 대향하는 형태로 고정되는 것이다. 이와 같은 반도체 장치 등에서는, 반도체 칩의 이면을 플립칩형 반도체 이면용 필름에 의해 보호하여, 반도체 칩의 손상 등을 방지하고 있는 경우가 있다.
종래, 이와 같은 플립칩형 반도체 이면용 필름을 다이싱 테이프 상에 접합하여 일체형으로 한 다이싱 테이프 일체형 반도체 이면용 필름이 존재한다(예컨대, 특허문헌 1 참조).
일본 특허 제5456440호 공보
그러나, 다이싱 테이프 일체형 반도체 이면용 필름에 있어서는, 플립칩형 반도체 이면용 필름에 웨이퍼를 접합할 때의 가열 등에 의해, 다이싱 테이프와 플립칩형 반도체 이면용 필름 사이의 박리력이 상승하여, 픽업을 할 수 없게 된다고 하는 문제가 있다.
본원 발명자들은, 상기 문제점을 해결하기 위해, 다이싱 테이프 일체형 반도체 이면용 필름에 대하여 검토했다. 그 결과, 하기의 구성을 채용하는 것에 의해, 가열에 의한 다이싱 테이프와 플립칩형 반도체 이면용 필름 사이의 박리력의 상승을 억제할 수 있는 것을 발견하여, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 따른 다이싱 테이프 일체형 반도체 이면용 필름은,
기재, 및 상기 기재 상에 형성된 점착제층을 갖는 다이싱 테이프와,
상기 다이싱 테이프의 상기 점착제층 상에 형성된 플립칩형 반도체 이면용 필름을 갖고,
상기 점착제층과 상기 플립칩형 반도체 이면용 필름을 계면에서 박리한 후, 상기 점착제층 상에서, 물 및 아이오도메테인의 접촉각을 접촉각계를 이용해서 측정하고, 측정된 접촉각으로부터 기하 평균법에 의해 산출되는 표면 자유 에너지를 γ1로 하고, 상기 플립칩형 반도체 이면용 필름 상에서, 물 및 아이오도메테인의 접촉각을 접촉각계를 이용해서 측정하고, 측정된 접촉각으로부터 기하 평균법에 의해 산출되는 표면 자유 에너지를 γ2로 했을 때, 상기 표면 자유 에너지 γ2와 상기 표면 자유 에너지 γ1의 차(γ2-γ1)가 10mJ/m2 이상인 것을 특징으로 한다.
일반적으로, 필름 표면의 표면 자유 에너지는, 구성 재료로서 극성이 높은 성분이 포함될수록 낮아지고, 극성이 낮은 성분이 포함될수록 커진다.
상기 구성에 의하면, 상기 차(γ2-γ1)가 10mJ/m2 이상이다. 따라서, 상기 플립칩형 반도체 이면용 필름을 구성하는 재료와, 상기 점착제층을 구성하는 재료는, 극성에 차가 있는 것이 사용되고 있다. 그 때문에, 한쪽 층의 구성 재료가 다른 쪽 층으로 이행하기 어렵게 되어 있다. 따라서, 가열되었다고 해도, 다이싱 테이프와 플립칩형 반도체 이면용 필름 사이의 박리력의 상승을 억제할 수 있다.
상기 구성에 있어서, 상기 표면 자유 에너지 γ1이 15mJ/m2 이하인 것이 바람직하다. 상기 표면 자유 에너지 γ1이 15mJ/m2 이하이면, 상기 차(γ2-γ1)를 보다 크게 할 수 있다.
상기 구성에 있어서, 상기 점착제층은, 실리콘계 점착제를 함유하는 실리콘 점착제층을, 상기 플립칩형 반도체 이면용 필름과의 계면에 갖는 것이 바람직하다. 상기 점착제층이, 실리콘계 점착제를 함유하는 실리콘 점착제층을, 상기 플립칩형 반도체 이면용 필름과의 계면에 가지면, 상기 차(γ2-γ1)를 크게 하기 쉽다.
상기 구성에 있어서, 상기 점착제층은, 실리콘계 점착제를 함유하는 실리콘 점착제층의 단층으로 이루어지는 층인 것이 바람직하다. 상기 점착제층이, 실리콘계 점착제를 함유하는 실리콘 점착제층의 단층으로 이루어지는 층이면, 상기 차(γ2-γ1)를 크게 하기 쉽다.
또한, 본 발명에 따른 반도체 장치의 제조 방법은, 상기에 기재된 다이싱 테이프 일체형 반도체 이면용 필름을 이용한 반도체 장치의 제조 방법으로서,
상기 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 플립칩형 반도체 이면용 필름 상에 반도체 웨이퍼를 부착하는 공정 A와,
상기 공정 A의 후에, 다이싱 테이프측으로부터 상기 플립칩형 반도체 이면용 필름에 레이저 마킹을 행하는 공정 B와,
상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정 C와,
상기 반도체 소자를 상기 플립칩형 반도체 이면용 필름과 함께, 상기 점착제층으로부터 박리하는 공정 D와,
상기 반도체 소자를 피착체 상에 플립칩 접속하는 공정 E를 구비하는 것을 특징으로 한다.
상기 구성에 의하면, 상기 플립칩형 반도체 이면용 필름을 사용하고 있기 때문에, 예컨대 공정 A 등에서, 다이싱 테이프 일체형 반도체 이면용 필름이 가열되었다고 해도, 다이싱 테이프와 플립칩형 반도체 이면용 필름 사이의 박리력의 상승이 억제되어 있다. 따라서, 공정 D에 있어서의 박리 불량이 억제된다. 그 결과, 제조되는 플립칩형 반도체 장치의 수율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시형태에 따른 다이싱 테이프 일체형 반도체 이면용 필름의 일례를 나타내는 단면 모식도이다.
도 2의 (a)∼(e)는 본 발명의 일 실시형태에 따른 다이싱 테이프 일체형 반도체 이면용 필름을 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
(다이싱 테이프 일체형 반도체 이면용 필름)
본 발명의 일 실시형태에 따른 다이싱 테이프 일체형 반도체 이면용 필름에 대하여, 도면을 참조하면서, 이하에 설명한다. 도 1은 본 발명의 일 실시형태에 따른 다이싱 테이프 일체형 반도체 이면용 필름의 일례를 나타내는 단면 모식도이다. 도 1에서 나타내는 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 기재(21) 상에 점착제층(22)이 설치된 다이싱 테이프(2)와, 플립칩형 반도체 이면용 필름(40)(이하, 「반도체 이면용 필름(40)」이라고도 한다)을 구비하는 구성이다. 또한, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름은, 도 1에서 나타내는 바와 같이, 다이싱 테이프(2)의 점착제층(22) 상에 있어서, 반도체 웨이퍼의 부착 부분에 대응하는 부분(23)에만 플립칩형 반도체 이면용 필름(40)이 형성된 구성이어도 되지만, 점착제층의 전체면에 반도체 이면용 필름이 형성된 구성이어도 되고, 또한 반도체 웨이퍼의 부착 부분에 대응하는 부분보다 크고 또한 점착제층의 전체면보다도 작은 부분에 반도체 이면용 필름이 형성된 구성이어도 된다. 한편, 반도체 이면용 필름의 표면(웨이퍼의 이면에 부착되는 측의 표면)은, 웨이퍼 이면에 부착되기까지의 동안에, 세퍼레이터 등에 의해 보호되어 있어도 된다.
점착제층(22)과 반도체 이면용 필름(40)을 계면에서 박리한 후에 측정되는 점착제층(22)의 표면 자유 에너지 γ1과 반도체 이면용 필름(40)의 표면 자유 에너지 γ2의 차(γ2-γ1)는 10mJ/m2 이상이며, 15mJ/m2 이상인 것이 바람직하고, 20mJ/m2 이상인 것이 보다 바람직하다.
일반적으로, 필름 표면의 표면 자유 에너지는, 구성 재료로서 극성이 높은 성분이 포함될수록 커지고, 극성이 낮은 성분이 포함될수록 작아진다.
상기 차(γ2-γ1)가 10mJ/m2 이상이기 때문에, 반도체 이면용 필름(40)을 구성하는 재료와, 점착제층(22)을 구성하는 재료는, 극성에 차가 있는 것이 사용되고 있다. 그 때문에, 한쪽 층의 구성 재료가 다른 쪽 층으로 이행하기 어렵게 되어 있다. 따라서, 가열되었다고 해도, 다이싱 테이프(2)(점착제층(22))와 반도체 이면용 필름(40) 사이의 박리력의 상승을 억제할 수 있다.
상기 차(γ2-γ1)는, 점착제층(22)을 구성하는 재료나, 반도체 이면용 필름(40)을 구성하는 재료를 적절히 선택하는 것에 의해 컨트롤할 수 있다.
한편, 상기 표면 자유 에너지는, 제조된 상태에 있어서의 다이싱 테이프 일체형 반도체 이면용 필름(1)의 상태에서의 각 표면 자유 에너지를 말한다. 예컨대, 점착제층(22)이 방사선 경화형 점착제(또는 에너지선 경화형 점착제)를 함유하고 있는 경우, 방사선 조사 전(또는 에너지선 조사 전)의 표면 자유 에너지를 말한다. 또한, 반도체 이면용 필름(40)의 표면 자유 에너지 γ2는, 열경화 전의 표면 자유 에너지를 말한다.
상기 표면 자유 에너지 γ1은, γ2>γ1의 관계를 만족하는 한에서, 15mJ/m2 이하인 것이 바람직하고, 15∼5mJ/m2의 범위 내인 것이 보다 바람직하고, 13∼7mJ/m2의 범위 내인 것이 더 바람직하다. 상기 표면 자유 에너지 γ1이 13mJ/m2 이하이면, 상기 차(γ2-γ1)를 보다 크게 할 수 있다.
또한, 상기 표면 자유 에너지 γ2는, γ2>γ1의 관계를 만족하는 한에서, 30mJ/m2 이상인 것이 바람직하고, 50∼30mJ/m2의 범위 내인 것이 보다 바람직하고, 40∼32mJ/m2의 범위 내인 것이 더 바람직하다. 상기 표면 자유 에너지 γ2가 32mJ/m2 이상이면, 상기 차(γ2-γ1)를 보다 크게 할 수 있다.
다이싱 테이프 일체형 반도체 이면용 필름(1)에 있어서, 130℃에서 1시간 가열 후의, 측정 온도 23℃, 인장 속도 300mm/분, T형 박리 시험의 조건 하에 있어서의, 점착제층(22)으로부터 반도체 이면용 필름(40)을 박리할 때의 박리력은, 0.02N/20mm 이상 0.4N/20mm 이하인 것이 바람직하고, 0.03N/20mm 이상 0.3N/20mm 이하인 것이 보다 바람직하고, 0.04N/20mm 이상 0.2N/20mm 이하인 것이 더 바람직하다. 상기 박리력이 0.04N/20mm 이상이면, 다이싱 시에 칩 날림이 생길 가능성이 있다. 또한, 상기 박리력이 0.2N/20mm 이하이면, 픽업 시에 적합하게 박리시킬 수 있다.
(플립칩형 반도체 이면용 필름)
플립칩형 반도체 이면용 필름(40)(반도체 이면용 필름(40))은, 열경화성 수지와 열가소성 수지를 포함해서 형성되어 있는 것이 바람직하다.
상기 열가소성 수지로서는, 예컨대 천연 고무, 뷰틸 고무, 아이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 바이닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스터 공중합체, 폴리뷰타다이엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아마이드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌 테레프탈레이트)나 PBT(폴리뷰틸렌 테레프탈레이트) 등의 포화 폴리에스터 수지, 폴리아마이드이미드 수지, 또는 불소 수지 등을 들 수 있다. 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높아, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것은 아니며, 탄소수 30 이하(바람직하게는 탄소수 4∼18, 더 바람직하게는 탄소수 6∼10, 특히 바람직하게는 탄소수 8 또는 9)의 직쇄 또는 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스터의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 즉, 본 발명에서는, 아크릴 수지란, 메타크릴 수지도 포함하는 광의의 의미이다. 상기 알킬기로서는, 예컨대 메틸기, 에틸기, 프로필기, 아이소프로필기, n-뷰틸기, t-뷰틸기, 아이소뷰틸기, 펜틸기, 아이소펜틸기, 헥실기, 헵틸기, 2-에틸헥실기, 옥틸기, 아이소옥틸기, 노닐기, 아이소노닐기, 데실기, 아이소데실기, 운데실기, 도데실기(라우릴기), 트라이데실기, 테트라데실기, 스테아릴기, 옥타데실기 등을 들 수 있다.
또한, 상기 아크릴 수지를 형성하기 위한 다른 모노머(알킬기의 탄소수가 30 이하인 아크릴산 또는 메타크릴산의 알킬 에스터 이외의 모노머)로서는, 특별히 한정되는 것은 아니며, 예컨대 아크릴산, 메타크릴산, 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 퓨마르산 또는 크로톤산 등과 같은 카복실기 함유 모노머, 무수 말레산 또는 무수 이타콘산 등과 같은 산 무수물 모노머, (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산 4-하이드록시뷰틸, (메트)아크릴산 6-하이드록시헥실, (메트)아크릴산 8-하이드록시옥틸, (메트)아크릴산 10-하이드록시데실, (메트)아크릴산 12-하이드록시라우릴 또는 (4-하이드록시메틸사이클로헥실)-메틸 아크릴레이트 등과 같은 하이드록실기 함유 모노머, 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아마이드-2-메틸프로페인설폰산, (메트)아크릴아마이드프로페인설폰산, 설포프로필 (메트)아크릴레이트 또는 (메트)아크릴로일옥시나프탈렌설폰산 등과 같은 설폰산기 함유 모노머, 2-하이드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 모노머, 아크릴로나이트릴, 아크릴로일모폴린 등을 들 수 있다. 한편, (메트)아크릴산이란 아크릴산 및/또는 메타크릴산을 말하고, 본 발명의 (메트)는 모두 마찬가지의 의미이다.
그 중에서도, 반도체 이면용 필름(40)의 내열성을 높이는 관점에서, 아크릴로나이트릴, 아크릴로일모폴린 등을, 모노머 성분으로서 포함하는 재료로부터 형성한 아크릴 수지가 바람직하다.
상기 열경화성 수지로서는, 에폭시 수지, 페놀 수지 외에, 아미노 수지, 불포화 폴리에스터 수지, 폴리우레탄 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지는, 단독으로 또는 2종 이상 병용하여 이용할 수 있다. 열경화성 수지로서는, 특히, 반도체 소자를 부식시키는 이온성 불순물 등 함유가 적은 에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적합하게 이용할 수 있다.
에폭시 수지로서는, 특별히 한정은 없고, 예컨대 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수첨 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 바이페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 오쏘크레졸노볼락형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐올에테인형 에폭시 수지 등의 2작용 에폭시 수지나 다작용 에폭시 수지, 또는 하이단토인형 에폭시 수지, 트리스글리시딜아이소사이아누레이트형 에폭시 수지 또는 글리시딜아민형 에폭시 수지 등의 에폭시 수지를 이용할 수 있다.
에폭시 수지로서는, 상기 예시 중 노볼락형 에폭시 수지, 바이페닐형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐올에테인형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예컨대 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-뷰틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스타이렌 등의 폴리옥시스타이렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
에폭시 수지와 페놀 수지의 배합 비율은, 예컨대 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 하이드록실기가 0.5당량∼2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8당량∼1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않아, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
본 발명에서는, 에폭시 수지와 페놀 수지의 열경화 촉진 촉매가 이용되고 있어도 된다. 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지된 열경화 촉진 촉매 중에서 적절히 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 열경화 촉진 촉매로서는, 예컨대 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 이용할 수 있다.
반도체 이면용 필름(40)으로서는, 에폭시 수지 및 페놀 수지를 포함하는 수지 조성물이나, 에폭시 수지, 페놀 수지 및 아크릴 수지를 포함하는 수지 조성물에 의해 형성되어 있는 것이 적합하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다.
반도체 이면용 필름(40)은, 반도체 웨이퍼의 이면(회로 비형성면)에 대하여 접착성(밀착성)을 갖고 있는 것이 중요하다. 반도체 이면용 필름(40)은, 예컨대 열경화성 수지로서의 에폭시 수지를 포함하는 수지 조성물에 의해 형성할 수 있다. 반도체 이면용 필름(40)을 미리 어느 정도 가교시켜 놓기 위해서, 제작에 임하여, 중합체의 분자쇄 말단의 작용기 등과 반응하는 다작용성 화합물을 가교제로서 첨가시켜 놓아도 된다. 이것에 의해, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 특별히 제한되지 않고, 공지된 가교제를 이용할 수 있다. 구체적으로는, 예컨대 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있다. 가교제로서는, 아이소사이아네이트계 가교제나 에폭시계 가교제가 적합하다. 또한, 상기 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 아이소사이아네이트계 가교제로서는, 예컨대 1,2-에틸렌 다이아이소사이아네이트, 1,4-뷰틸렌 다이아이소사이아네이트, 1,6-헥사메틸렌 다이아이소사이아네이트 등의 저급 지방족 폴리아이소사이아네이트류; 사이클로펜틸렌 다이아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소 첨가 톨릴렌 다이아이소사이아네이트, 수소 첨가 자일렌 다이아이소사이아네이트 등의 지환족 폴리아이소사이아네이트류; 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트, 자일릴렌 다이아이소사이아네이트 등의 방향족 폴리아이소사이아네이트류 등을 들 수 있고, 기타, 트라이메틸올프로페인/톨릴렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄고교(주)제, 상품명 「콜로네이트 L」], 트라이메틸올프로페인/헥사메틸렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄고교(주)제, 상품명 「콜로네이트 HL」] 등도 이용된다. 또한, 상기 에폭시계 가교제로서는, 예컨대 N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥세인, 1,6-헥세인다이올 다이글리시딜에터, 네오펜틸글리콜 다이글리시딜에터, 에틸렌글리콜 다이글리시딜에터, 프로필렌글리콜 다이글리시딜에터, 폴리에틸렌글리콜 다이글리시딜에터, 폴리프로필렌글리콜 다이글리시딜에터, 솔비톨 폴리글리시딜에터, 글리세롤 폴리글리시딜에터, 펜타에리트리톨 폴리글리시딜에터, 폴리글리세롤 폴리글리시딜에터, 솔비탄 폴리글리시딜에터, 트라이메틸올프로페인 폴리글리시딜에터, 아디프산 다이글리시딜에스터, o-프탈산 다이글리시딜에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레졸신 다이글리시딜에터, 비스페놀-S-다이글리시딜에터 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
한편, 가교제의 사용량은, 특별히 제한되지 않고, 가교시키는 정도에 따라 적절히 선택할 수 있다. 구체적으로는, 가교제의 사용량으로서는, 예컨대 폴리머 성분(특히, 분자쇄 말단의 작용기를 갖는 중합체) 100중량부에 대하여 통상 7중량부 이하(예컨대, 0.05중량부∼7중량부)로 하는 것이 바람직하다. 가교제의 사용량이 폴리머 성분 100중량부에 대하여 7중량부보다 많으면, 접착력이 저하되기 때문에 바람직하지 않다. 한편, 응집력 향상의 관점에서는, 가교제의 사용량은 폴리머 성분 100중량부에 대하여 0.05중량부 이상인 것이 바람직하다.
한편, 본 발명에서는, 가교제를 이용하는 대신에, 또는 가교제를 이용함과 더불어, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
반도체 이면용 필름(40)은 착색제를 함유하고 있다. 이것에 의해, 반도체 이면용 필름(40)은 착색되어, 우수한 마킹성 및 외관성을 발휘시킬 수 있고, 부가 가치가 있는 외관의 반도체 장치로 하는 것이 가능해진다. 이와 같이, 착색된 반도체 이면용 필름은, 우수한 마킹성을 갖고 있기 때문에, 반도체 소자 또는 해당 반도체 소자가 이용된 반도체 장치의 비회로면측의 면에, 반도체 이면용 필름을 개재시켜, 인쇄 방법이나 레이저 마킹 방법 등의 각종 마킹 방법을 이용하는 것에 의해 마킹을 실시하여, 문자 정보나 도형 정보 등의 각종 정보를 부여시킬 수 있다. 특히, 착색된 색을 컨트롤하는 것에 의해, 마킹에 의해 부여된 정보(문자 정보, 도형 정보 등)를, 우수한 시인성으로 시인하는 것이 가능해진다. 또한, 반도체 이면용 필름은 착색되어 있기 때문에, 다이싱 테이프와 반도체 이면용 필름을 용이하게 구별할 수 있어, 작업성 등을 향상시킬 수 있다. 또, 예컨대 반도체 장치로서, 제품별로 색별하는 것도 가능하다. 반도체 이면용 필름을 유색으로 하는 경우(무색·투명하지 않은 경우), 착색에 의해 나타내고 있는 색으로서는 특별히 제한되지 않지만, 예컨대 흑색, 청색, 적색 등의 농색인 것이 바람직하고, 특히 흑색인 것이 적합하다.
본 실시형태에 있어서, 농색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L*가 60 이하(0∼60)[바람직하게는 50 이하(0∼50), 더 바람직하게는 40 이하(0∼40)]가 되는 짙은 색인 것을 의미하고 있다.
또한, 흑색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L*가 35 이하(0∼35)[바람직하게는 30 이하(0∼30), 더 바람직하게는 25 이하(0∼25)]가 되는 흑색계 색인 것을 의미하고 있다. 한편, 흑색에 있어서, L*a*b* 표색계에서 규정되는 a*나 b*는, 각각 L*의 값에 따라 적절히 선택할 수 있다. a*나 b*로서는, 예컨대 양쪽 모두 -10∼10인 것이 바람직하고, 보다 바람직하게는 -5∼5이며, 특히 -3∼3의 범위(그 중에서도 0 또는 거의 0)인 것이 적합하다.
한편, 본 실시형태에 있어서, L*a*b* 표색계에서 규정되는 L*, a*, b*는, 색채 색차계(상품명 「CR-200」 미놀타사제; 색채 색차계)를 이용해서 측정하는 것에 의해 구해진다. 한편, L*a*b* 표색계는, 국제조명위원회(CIE)가 1976년에 추장한 색 공간이며, CIE 1976(L*a*b*) 표색계로 칭해지는 색 공간인 것을 의미하고 있다. 또한, L*a*b* 표색계는, 일본공업규격에서는, JIS Z 8729에 규정되어 있다.
반도체 이면용 필름(40)에는, 목적으로 하는 색에 따른 착색제를 이용할 수 있다. 이와 같은 착색제로서는, 흑계 색재, 청계 색재, 적계 색재 등의 각종 농색계 색재를 적합하게 이용할 수 있고, 특히 흑계 색재가 적합하다. 상기 착색제로서는, 안료, 염료 등 어느 것이어도 된다. 상기 착색제는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 한편, 염료로서는, 산성 염료, 반응 염료, 직접 염료, 분산 염료, 양이온 염료 등의 어느 형태의 염료이어도 이용하는 것이 가능하다. 또한, 안료도, 그 형태는 특별히 제한되지 않고, 공지된 안료로부터 적절히 선택하여 이용할 수 있다.
특히, 상기 착색제로서 염료를 이용하면, 반도체 이면용 필름(40) 중에는, 염료가 용해에 의해 균일 또는 거의 균일하게 분산된 상태가 되기 때문에, 착색 농도가 균일 또는 거의 균일한 반도체 이면용 필름(40)(나아가서는 다이싱 테이프 일체형 반도체 이면용 필름(1))을 용이하게 제조할 수 있다. 그 때문에, 상기 착색제로서 염료를 이용하면, 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 반도체 이면용 필름은, 착색 농도를 균일 또는 거의 균일로 할 수 있어, 마킹성이나 외관성을 향상시킬 수 있다.
흑계 색재로서는, 특별히 제한되지 않지만, 예컨대 무기의 흑계 안료, 흑계 염료로부터 적절히 선택할 수 있다. 또한, 흑계 색재로서는, 사이안계 색재(청록계 색재), 마젠타계 색재(적자계 색재) 및 옐로계 색재(황계 색재)가 혼합된 색재 혼합물이어도 된다. 흑계 색재는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 물론, 흑계 색재는, 흑색 이외의 색의 색재와 병용할 수도 있다.
구체적으로는, 흑계 색재로서는, 예컨대 카본 블랙(퍼니스 블랙, 채널 블랙, 아세틸렌 블랙, 써멀 블랙, 램프 블랙 등), 그래파이트(흑연), 산화구리, 이산화망간, 아조계 안료(아조메타인 아조 블랙 등), 아닐린 블랙, 페릴렌 블랙, 타이타늄 블랙, 사이아닌 블랙, 활성탄, 페라이트(비(非)자성 페라이트, 자성 페라이트 등), 마그네타이트, 산화크로뮴, 산화철, 이황화몰리브덴, 크로뮴 착체, 복합 산화물계 흑색 색소, 안트라퀴논계 유기 흑색 색소 등을 들 수 있다.
본 발명에서는, 흑계 색재로서는, C. I. 솔벤트 블랙 3, 동 7, 동 22, 동 27, 동 29, 동 34, 동 43, 동 70, C. I. 다이렉트 블랙 17, 동 19, 동 22, 동 32, 동 38, 동 51, 동 71, C. I. 애시드 블랙 1, 동 2, 동 24, 동 26, 동 31, 동 48, 동 52, 동 107, 동 109, 동 110, 동 119, 동 154, C. I. 디스퍼스 블랙 1, 동 3, 동 10, 동 24 등의 블랙계 염료; C. I. 피그먼트 블랙 1, 동 7 등의 블랙계 안료 등도 이용할 수 있다.
이와 같은 흑계 색재로서는, 예컨대 상품명 「Oil Black BY」, 상품명 「Oil Black BS」, 상품명 「Oil Black HBB」, 상품명 「Oil Black 803」, 상품명 「Oil Black 860」, 상품명 「Oil Black 5970」, 상품명 「Oil Black 5906」, 상품명 「Oil Black 5905」(오리엔트화학공업주식회사제) 등이 시판되고 있다.
흑계 색재 이외의 색재로서는, 예컨대 사이안계 색재, 마젠타계 색재, 옐로계 색재 등을 들 수 있다. 사이안계 색재로서는, 예컨대 C. I. 솔벤트 블루 25, 동 36, 동 60, 동 70, 동 93, 동 95; C. I. 애시드 블루 6, 동 45 등의 사이안계 염료; C. I. 피그먼트 블루 1, 동 2, 동 3, 동 15, 동 15:1, 동 15:2, 동 15:3, 동 15:4, 동 15:5, 동 15:6, 동 16, 동 17, 동 17:1, 동 18, 동 22, 동 25, 동 56, 동 60, 동 63, 동 65, 동 66; C. I. 배트 블루 4; 동 60, C. I. 피그먼트 그린 7 등의 사이안계 안료 등을 들 수 있다.
또한, 마젠타계 색재에 있어서, 마젠타계 염료로서는, 예컨대 C. I. 솔벤트 레드 1, 동 3, 동 8, 동 23, 동 24, 동 25, 동 27, 동 30, 동 49, 동 52, 동 58, 동 63, 동 81, 동 82, 동 83, 동 84, 동 100, 동 109, 동 111, 동 121, 동 122; C. I. 디스퍼스 레드 9; C. I. 솔벤트 바이올렛 8, 동 13, 동 14, 동 21, 동 27; C. I. 디스퍼스 바이올렛 1; C. I. 베이직 레드 1, 동 2, 동 9, 동 12, 동 13, 동 14, 동 15, 동 17, 동 18, 동 22, 동 23, 동 24, 동 27, 동 29, 동 32, 동 34, 동 35, 동 36, 동 37, 동 38, 동 39, 동 40; C. I. 베이직 바이올렛 1, 동 3, 동 7, 동 10, 동 14, 동 15, 동 21, 동 25, 동 26, 동 27, 동 28 등을 들 수 있다.
마젠타계 색재에 있어서, 마젠타계 안료로서는, 예컨대 C. I. 피그먼트 레드 1, 동 2, 동 3, 동 4, 동 5, 동 6, 동 7, 동 8, 동 9, 동 10, 동 11, 동 12, 동 13, 동 14, 동 15, 동 16, 동 17, 동 18, 동 19, 동 21, 동 22, 동 23, 동 30, 동 31, 동 32, 동 37, 동 38, 동 39, 동 40, 동 41, 동 42, 동 48:1, 동 48:2, 동 48:3, 동 48:4, 동 49, 동 49:1, 동 50, 동 51, 동 52, 동 52:2, 동 53:1, 동 54, 동 55, 동 56, 동 57:1, 동 58, 동 60, 동 60:1, 동 63, 동 63:1, 동 63:2, 동 64, 동 641, 동 67, 동 68, 동 81, 동 83, 동 87, 동 88, 동 89, 동 90, 동 92, 동 101, 동 104, 동 105, 동 106, 동 108, 동 112, 동 114, 동 122, 동 123, 동 139, 동 144, 동 146, 동 147, 동 149, 동 150, 동 151, 동 163, 동 166, 동 168, 동 170, 동 171, 동 172, 동 175, 동 176, 동 177, 동 178, 동 179, 동 184, 동 185, 동 187, 동 190, 동 193, 동 202, 동 206, 동 207, 동 209, 동 219, 동 222, 동 224, 동 238, 동 245; C. I. 피그먼트 바이올렛 3, 동 9, 동 19, 동 23, 동 31, 동 32, 동 33, 동 36, 동 38, 동 43, 동 50; C. I. 배트 레드 1, 동 2, 동 10, 동 13, 동 15, 동 23, 동 29, 동 35 등을 들 수 있다.
또한, 옐로계 색재로서는, 예컨대 C. I. 솔벤트 옐로 19, 동 44, 동 77, 동 79, 동 81, 동 82, 동 93, 동 98, 동 103, 동 104, 동 112, 동 162 등의 옐로계 염료; C. I. 피그먼트 오렌지 31, 동 43; C. I. 피그먼트 옐로 1, 동 2, 동 3, 동 4, 동 5, 동 6, 동 7, 동 10, 동 11, 동 12, 동 13, 동 14, 동 15, 동 16, 동 17, 동 23, 동 24, 동 34, 동 35, 동 37, 동 42, 동 53, 동 55, 동 65, 동 73, 동 74, 동 75, 동 81, 동 83, 동 93, 동 94, 동 95, 동 97, 동 98, 동 100, 동 101, 동 104, 동 108, 동 109, 동 110, 동 113, 동 114, 동 116, 동 117, 동 120, 동 128, 동 129, 동 133, 동 138, 동 139, 동 147, 동 150, 동 151, 동 153, 동 154, 동 155, 동 156, 동 167, 동 172, 동 173, 동 180, 동 185, 동 195; C. I. 배트 옐로 1, 동 3, 동 20 등의 옐로계 안료 등을 들 수 있다.
사이안계 색재, 마젠타계 색재, 옐로계 색재 등의 각종 색재는, 각각 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 한편, 사이안계 색재, 마젠타계 색재, 옐로계 색재 등의 각종 색재를 2종 이상 이용하는 경우, 이들 색재의 혼합 비율(또는 배합 비율)로서는, 특별히 제한되지 않고, 각 색재의 종류나 목적으로 하는 색 등에 따라 적절히 선택할 수 있다.
상기 착색제 중에서도, 톨루엔에 대한 23℃에서의 용해도가 2g/100ml 이하인 것이 바람직하다. 상기 용해도는, 1g/100ml 이하가 바람직하고, 0.5g/100ml 이하가 보다 바람직하다. 톨루엔에 대한 23℃에서의 용해도가 2g/100ml 이하라는 극성이 비교적 높은 착색제를, 극성이 높은 반도체 이면용 필름(40)에 함유시키면, 반도체 이면용 필름(40) 내에 착색제를 머물게 하여, 점착제층(22)으로 이행하는 것을 억제할 수 있다.
톨루엔에 대한 23℃에서의 용해도가 2g/100ml 이하인 이와 같은 착색재로서는, 예컨대 상품명 「SOM-L-0543」(오리엔트화학공업주식회사제), 상품명 「ORIPACS B-1」(오리엔트화학공업주식회사제), 상품명 「SDO-7」(아리모토화학공업주식회사제) 등이 시판되고 있다.
상기 착색제 중에서도, 안트라퀴논 골격을 갖는 것이 바람직하다. 일반적으로, 벤젠환을 복수 갖는 분자는, 분자끼리의 겹쳐짐에 의해 용매에 대한 용해성은 낮아진다. 안트라퀴논 골격은, 벤젠환 2개에 사이클로헥세인이 끼워진 구조이기 때문에, 프탈로사이아닌 등의 안료에 비교하면, 적절히 분자 사이에 용매가 들어간다. 그 결과, 용제에 대한 용해성은 유지할 수 있다. 한편, 톨루엔에 대한 용해도가 낮기 때문에, 점착제층으로 이행하는 것은 억제할 수 있다. 즉, 안트라퀴논 골격을 갖는 착색제는, 용제에 대한 용해성과, 점착제층으로의 이행의 억제의 밸런스가 우수하다.
반도체 이면용 필름(40)에는, 필요에 따라 다른 첨가제를 적절히 배합할 수 있다. 다른 첨가제로서는, 예컨대 충전제(필러), 난연제, 실레인 커플링제, 이온 트랩제 외에, 증량제, 노화 방지제, 산화 방지제, 계면 활성제 등을 들 수 있다.
상기 충전제로서는, 무기 충전제, 유기 충전제의 어느 것이어도 되지만, 무기 충전제가 적합하다. 무기 충전제 등의 충전제의 배합에 의해, 반도체 이면용 필름(40)의 부여나 열전도성의 향상, 탄성률의 조절 등을 도모할 수 있다. 한편, 반도체 이면용 필름(40)으로서는 도전성이어도, 비도전성이어도 된다. 상기 무기 충전제로서는, 예컨대 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크로뮴, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 기타 카본 등으로 이루어지는 여러 가지의 무기 분말 등을 들 수 있다. 충전제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 충전제로서는, 그 중에서도, 실리카, 특히 용융 실리카가 적합하다. 한편, 무기 충전제의 평균 입경은 0.1㎛∼80㎛의 범위 내인 것이 바람직하다. 무기 충전제의 평균 입경은, 예컨대 레이저 회절형 입도 분포 측정 장치에 의해서 측정할 수 있다.
상기 충전제(특히 무기 충전제)의 배합량은, 유기 수지 성분 100중량부에 대하여 80중량부 이하(0중량부∼80중량부)인 것이 바람직하고, 특히 0중량부∼70중량부인 것이 적합하다.
또한, 상기 난연제로서는, 예컨대 삼산화안티몬, 오산화안티몬, 브롬화에폭시 수지 등을 들 수 있다. 난연제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 실레인 커플링제로서는, 예컨대 β-(3,4-에폭시사이클로헥실)에틸트라이메톡시실레인, γ-글리시독시프로필트라이메톡시실레인, γ-글리시독시프로필메틸다이에톡시실레인 등을 들 수 있다. 실레인 커플링제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 이온 트랩제로서는, 예컨대 하이드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이온 트랩제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
반도체 이면용 필름(40)은, 예컨대 에폭시 수지 등의 열경화성 수지와, 필요에 따라 아크릴 수지 등의 열가소성 수지와, 필요에 따라 용매나 그 밖의 첨가제 등을 혼합해서 수지 조성물을 조제하여, 필름 형상의 층으로 형성하는 관용의 방법을 이용하여 형성할 수 있다.
한편, 반도체 이면용 필름(40)이, 에폭시 수지 등의 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 반도체 이면용 필름(40)은, 반도체 웨이퍼에 적용하기 전의 단계에서는, 열경화성 수지가 미경화 또는 부분 경화의 상태이다. 이 경우, 반도체 웨이퍼에 적용 후에(구체적으로는, 통상, 플립칩 본딩 공정에서 봉지재를 큐어(cure)할 때에), 반도체 이면용 필름(40) 중의 열경화성 수지를 완전히 또는 거의 완전히 경화시킨다.
이와 같이, 반도체 이면용 필름(40)은, 열경화성 수지를 포함하고 있어도, 해당 열경화성 수지는 미경화 또는 부분 경화의 상태이기 때문에, 반도체 이면용 필름(40)의 겔 분율로서는, 특별히 제한되지 않지만, 예컨대 50중량% 이하(0중량%∼50중량%)의 범위로부터 적절히 선택할 수 있고, 바람직하게는 30중량% 이하(0중량%∼30중량%)이며, 특히 10중량% 이하(0중량%∼10중량%)인 것이 적합하다. 반도체 이면용 필름의 겔 분율의 측정 방법은, 이하의 측정 방법에 의해 측정할 수 있다.
<겔 분율의 측정 방법>
반도체 이면용 필름으로부터 약 0.1g을 샘플링하여 정밀 칭량하고(시료의 중량), 해당 샘플을 메쉬 형상 시트로 싼 후, 약 50ml의 톨루엔 중에 실온에서 1주일 침지시킨다. 그 후, 용제 불용분(메쉬 형상 시트의 내용물)을 톨루엔으로부터 취출하고, 130℃에서 약 2시간 건조시키고, 건조 후의 용제 불용분을 칭량하여(침지·건조 후의 중량), 하기 식(a)로부터 겔 분율(중량%)을 산출한다.
겔 분율(중량%) = [(침지·건조 후의 중량)/(시료의 중량)]×100 (a)
한편, 반도체 이면용 필름의 겔 분율은, 수지 성분의 종류나 그 함유량, 가교제의 종류나 그 함유량 외에, 가열 온도나 가열 시간 등에 의해 컨트롤할 수 있다.
본 발명에 있어서, 반도체 이면용 필름은, 에폭시 수지 등의 열경화성 수지를 포함하는 수지 조성물에 의해 형성된 필름 형상물인 경우, 반도체 웨이퍼에 대한 밀착성을 유효하게 발휘할 수 있다.
반도체 이면용 필름(40)의 미경화 상태에 있어서의 23℃에서의 인장 저장 탄성률은 1GPa 이상(예컨대, 1GPa∼50GPa)인 것이 바람직하고, 보다 바람직하게는 2GPa 이상이며, 특히 3GPa 이상인 것이 적합하다. 상기 인장 저장 탄성률이 1GPa 이상이면, 반도체 칩을 반도체 이면용 필름(40)과 함께, 다이싱 테이프의 점착제층(22)으로부터 박리시킨 후, 반도체 이면용 필름(40)을 지지체 상에 재치(載置)하여, 수송 등을 행했을 때에, 반도체 이면용 필름이 지지체에 부착되는 것을 유효하게 억제 또는 방지할 수 있다. 한편, 상기 지지체는, 예컨대 캐리어 테이프에 있어서의 탑 테이프나 바텀 테이프 등을 말한다.
반도체 이면용 필름의 미경화 상태에 있어서의 상기 인장 저장 탄성률(23℃)은, 수지 성분(열가소성 수지, 열경화성 수지)의 종류나 그 함유량, 실리카 필러 등의 충전재의 종류나 그 함유량 등에 의해 컨트롤할 수 있다.
한편, 반도체 이면용 필름(40)은, 복수의 층이 적층된 적층 필름인 경우(반도체 이면용 필름이 적층의 형태를 갖고 있는 경우), 그 적층 형태로서는, 예컨대 웨이퍼 접착층(착색제를 포함하지 않는 층)과 레이저 마크층(착색제를 포함하지 않는 층)으로 이루어지는 적층 형태 등을 예시할 수 있다. 또한, 이와 같은 웨이퍼 접착층과 레이저 마크층 사이에는, 다른 층(중간층, 광선 차단층, 보강층, 착색층, 기재층, 전자파 차단층, 열전도층, 점착층 등)이 설치되어 있어도 된다. 한편, 웨이퍼 접착층은 웨이퍼에 대하여 우수한 밀착성(접착성)을 발휘하는 층이며, 웨이퍼의 이면과 접촉하는 층이다. 한편, 레이저 마크층은 우수한 레이저 마킹성을 발휘하는 층이며, 반도체 칩의 이면에 레이저 마킹을 행할 때에 이용되는 층이다.
한편, 상기 인장 저장 탄성률은, 다이싱 테이프(2)에 적층시키지 않고서, 미경화 상태의 반도체 이면용 필름(40)을 제작하고, 레오메트릭사제의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여, 인장 모드로, 샘플 폭: 10mm, 샘플 길이: 22.5mm, 샘플 두께: 0.2mm에서, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기 하, 소정의 온도(23℃)에서 측정하여, 얻어진 인장 저장 탄성률의 값을 말한다.
반도체 이면용 필름(40)은, 세퍼레이터(박리 라이너)에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는, 실용에 제공되기까지 반도체 이면용 필름을 보호하는 보호재로서의 기능을 갖고 있다. 세퍼레이터는, 반도체 이면용 필름 상에 반도체 웨이퍼를 부착할 때에 벗겨진다. 세퍼레이터로서는, 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬 아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름(폴리에틸렌 테레프탈레이트 등)이나 종이 등도 사용 가능하다. 한편, 세퍼레이터는 종래 공지된 방법에 의해 형성할 수 있다. 또한, 세퍼레이터의 두께 등도 특별히 제한되지 않는다.
또한, 반도체 이면용 필름(40)에 있어서의 가시광(파장: 400nm∼800nm)의 광선 투과율(가시광 투과율)은, 특별히 제한되지 않지만, 예컨대 20% 이하(0%∼20%)의 범위인 것이 바람직하고, 보다 바람직하게는 10% 이하(0%∼10%), 특히 바람직하게는 5% 이하(0%∼5%)이다. 반도체 이면용 필름(40)은, 가시광 투과율이 20%보다 크면, 광선 통과에 의해, 반도체 소자에 악영향을 미칠 우려가 있다. 또한, 상기 가시광 투과율(%)은, 반도체 이면용 필름(40)의 수지 성분의 종류나 그 함유량, 착색제(안료나 염료 등)의 종류나 그 함유량, 무기 충전재의 함유량 등에 의해 컨트롤할 수 있다.
반도체 이면용 필름의 가시광 투과율(%)은, 다음과 같이 하여 측정할 수 있다. 즉, 두께(평균 두께) 20㎛의 반도체 이면용 필름 단체를 제작한다. 다음으로, 반도체 이면용 필름에 대하여, 파장: 400nm∼800nm의 가시광선[장치: 시마즈제작소제의 가시광 발생 장치(상품명 「ABSORPTION SPECTRO PHOTOMETER」)]를 소정의 강도로 조사하여, 투과한 가시광선의 강도를 측정한다. 또, 가시광선이 반도체 이면용 필름을 투과하기 전후의 강도 변화로부터 가시광 투과율의 값을 구할 수 있다. 한편, 20㎛의 두께가 아닌 반도체 이면용 필름의 가시광 투과율(%; 파장: 400nm∼800nm)의 값에 의해, 두께: 20㎛의 반도체 이면용 필름의 가시광 투과율(%; 파장: 400nm∼800nm)을 도출하는 것도 가능하다. 또한, 본 발명에서는, 두께 20㎛의 반도체 이면용 필름의 경우에 있어서의 가시광 투과율(%)을 구하고 있지만, 본 발명에 따른 반도체 이면용 필름은 두께 20㎛인 것으로 한정되는 취지는 아니다.
또한, 반도체 이면용 필름(40)으로서는, 그 흡습률이 낮은 편이 바람직하다. 구체적으로는, 상기 흡습률은 1중량% 이하가 바람직하고, 보다 바람직하게는 0.8중량% 이하이다. 상기 흡습률을 1중량% 이하로 하는 것에 의해, 레이저 마킹성을 향상시킬 수 있다. 또한, 예컨대 리플로우 공정에 있어서, 반도체 이면용 필름(40)과 반도체 소자 사이에서 보이드의 발생 등을 억제 또는 방지할 수도 있다. 한편, 상기 흡습률은, 반도체 이면용 필름(40)을, 온도 85℃, 상대 습도 85%RH의 분위기 하에서 168시간 방치하기 전후의 중량 변화에 의해 산출한 값이다. 반도체 이면용 필름(40)이 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 상기 흡습률은, 열경화 후의 반도체 이면용 필름에 대하여, 온도 85℃, 상대 습도 85%RH의 분위기 하에서 168시간 방치했을 때의 값을 의미한다. 또한, 상기 흡습률은, 예컨대 무기 필러의 첨가량을 변화시키는 것에 의해 조정할 수 있다.
또한, 반도체 이면용 필름(40)으로서는, 휘발분의 비율이 적은 편이 바람직하다. 구체적으로는, 가열 처리 후의 반도체 이면용 필름(40)의 중량 감소율(중량 감소량의 비율)이 1중량% 이하가 바람직하고, 0.8중량% 이하가 보다 바람직하다. 가열 처리의 조건은, 예컨대 가열 온도 250℃, 가열 시간 1시간이다. 상기 중량 감소율을 1중량% 이하로 하는 것에 의해, 레이저 마킹성을 향상시킬 수 있다. 또한, 예컨대 리플로우 공정에 있어서, 플립칩형의 반도체 장치에 크랙이 발생하는 것을 억제 또는 방지할 수 있다. 상기 중량 감소율은, 예컨대 무연(無鉛) 납땜 리플로우 시의 크랙 발생을 감소시킬 수 있는 무기물을 첨가하는 것에 의해 조정할 수 있다. 한편, 반도체 이면용 필름(40)이 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 상기 중량 감소율은, 열경화 후의 반도체 이면용 필름에 대하여, 가열 온도 250℃, 가열 시간 1시간의 조건 하에서 가열했을 때의 값을 의미한다.
반도체 이면용 필름(40)의 두께는, 특별히 한정되지 않지만, 예컨대 2㎛∼200㎛ 정도의 범위로부터 적절히 선택할 수 있다. 또, 상기 두께는 4㎛∼160㎛ 정도가 바람직하고, 6㎛∼100㎛ 정도가 보다 바람직하고, 10㎛∼80㎛ 정도가 특히 바람직하다.
(다이싱 테이프)
다이싱 테이프(2)는, 기재(21) 상에 점착제층(22)이 형성되어 구성되어 있다. 이와 같이, 다이싱 테이프(2)는, 기재(21)와 점착제층(22)이 적층된 구성을 갖고 있으면 된다. 기재는 점착제층 등의 지지 모체로서 이용할 수 있다. 기재(21)는 방사선 투과성을 갖고 있는 것이 바람직하다. 기재(21)로서는, 예컨대 종이 등의 종이계 기재; 천, 부직포, 펠트, 네트 등의 섬유계 기재; 금속 박, 금속 판 등의 금속계 기재; 플라스틱의 필름이나 시트 등의 플라스틱계 기재; 고무 시트 등의 고무계 기재; 발포 시트 등의 발포체나, 이들의 적층체[특히, 플라스틱계 기재와 다른 기재의 적층체나, 플라스틱 필름(또는 시트)끼리의 적층체 등] 등의 적절한 박엽체(薄葉體)를 이용할 수 있다. 본 발명에서는, 기재로서는, 플라스틱의 필름이나 시트 등의 플라스틱계 기재를 적합하게 이용할 수 있다. 이와 같은 플라스틱재에 있어서의 소재로서는, 예컨대 폴리에틸렌(PE), 폴리프로필렌(PP), 에틸렌-프로필렌 공중합체 등의 올레핀계 수지; 에틸렌-아세트산 바이닐 공중합체(EVA), 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스터 (랜덤, 교대) 공중합체 등의 에틸렌을 모노머 성분으로 하는 공중합체; 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리뷰틸렌 테레프탈레이트(PBT) 등의 폴리에스터; 아크릴계 수지; 폴리염화바이닐(PVC); 폴리우레탄; 폴리카보네이트; 폴리페닐렌 설파이드(PPS); 폴리아마이드(나일론), 전(全)방향족 폴리아마이드(아라미드) 등의 아마이드계 수지; 폴리에터에터케톤(PEEK); 폴리이미드; 폴리에터이미드; 폴리염화바이닐리덴; ABS(아크릴로나이트릴-뷰타다이엔-스타이렌 공중합체); 셀룰로스계 수지; 실리콘 수지; 불소 수지 등을 들 수 있다.
또한 기재(21)의 재료로서는, 상기 수지의 가교체 등의 폴리머를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 이용해도 되고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 이용해도 된다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 기재(21)를 열수축시키는 것에 의해 점착제층(22)과 반도체 이면용 필름(40)의 접착 면적을 저하시켜, 반도체 칩의 회수의 용이화를 도모할 수 있다.
기재(21)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해서, 관용의 표면 처리, 예컨대 크로뮴산 처리, 오존 노출, 화염 노출, 고압 전격(電擊) 노출, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(下塗劑)(예컨대, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
기재(21)는, 동종 또는 이종의 것을 적절히 선택하여 사용할 수 있고, 필요에 따라 수종을 블렌딩한 것을 이용할 수 있다. 또한, 기재(21)에는, 대전 방지능을 부여하기 위해서, 상기 기재(21) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30∼500Å 정도인 도전성 물질의 증착층을 설치할 수 있다. 기재(21)는 단층 또는 2종 이상의 복층이어도 된다.
기재(21)의 두께(적층체의 경우는 총 두께)는, 특별히 제한되지 않고 강도나 유연성, 사용 목적 등에 따라 적절히 선택할 수 있고, 예컨대 일반적으로는 1000㎛ 이하(예컨대, 1㎛∼1000㎛), 바람직하게는 10㎛∼500㎛, 더 바람직하게는 20㎛∼300㎛, 특히 30㎛∼200㎛ 정도이지만, 이들에 한정되지 않는다.
한편, 기재(21)에는, 본 발명의 효과 등을 손상시키지 않는 범위에서, 각종 첨가제(착색제, 충전제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 난연제 등)가 포함되어 있어도 된다.
점착제층(22)은 점착제에 의해 형성되어 있으며, 점착성을 갖고 있다. 이와 같은 점착제로서는, 특별히 제한되지 않고, 공지된 점착제 중에서 적절히 선택할 수 있다. 구체적으로는, 점착제로서는, 예컨대 아크릴계 점착제, 고무계 점착제, 바이닐 알킬 에터계 점착제, 실리콘계 점착제, 폴리에스터계 점착제, 폴리아마이드계 점착제, 우레탄계 점착제, 불소계 점착제, 스타이렌-다이엔 블록 공중합체계 점착제, 이들 점착제에 융점이 약 200℃ 이하인 열용융성 수지를 배합한 크리프 특성 개량형 점착제 등의 공지된 점착제(예컨대, 일본 특허공개 소56-61468호 공보, 일본 특허공개 소61-174857호 공보, 일본 특허공개 소63-17981호 공보, 일본 특허공개 소56-13040호 공보 등 참조) 중에서, 상기 특성을 갖는 점착제를 적절히 선택하여 이용할 수 있다. 또한, 점착제로서는, 방사선 경화형 점착제(또는 에너지선 경화형 점착제)나, 열팽창성 점착제를 이용할 수도 있다. 점착제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
단, 점착제층(22)을 복층으로 하는 경우, 적어도, 실리콘계 점착제를 함유하는 실리콘 점착제층을 반도체 이면용 필름(44)과의 계면에 갖는 것이 바람직하다. 이와 같은 구성으로 하는 것에 의해, 상기 표면 자유 에너지의 차(γ2-γ1)를 크게 하기 쉽다. 한편, 반도체 이면용 필름(44)과의 계면이 되지는 않는 다른 층은, 실리콘계 점착제 이외의 점착제를 사용해도 된다.
또한, 점착제층(22)을 단층으로 하는 경우, 실리콘계 점착제를 함유하는 실리콘 점착제층으로 이루어지는 층으로 하는 것이 바람직하다. 이와 같은 구성으로 하는 것에 의해, 상기 표면 자유 에너지의 차(γ2-γ1)를 크게 하기 쉽다.
상기 아크릴계 점착제로서는, (메트)아크릴산 알킬 에스터의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 중합체(단독중합체 또는 공중합체)를 베이스 폴리머로 하는 아크릴계 점착제를 들 수 있다.
상기 아크릴계 점착제에 있어서의 (메트)아크릴산 알킬 에스터로서는, 예컨대 (메트)아크릴산 메틸, (메트)아크릴산 에틸, (메트)아크릴산 프로필, (메트)아크릴산 아이소프로필, (메트)아크릴산 뷰틸, (메트)아크릴산 아이소뷰틸, (메트)아크릴산 s-뷰틸, (메트)아크릴산 t-뷰틸, (메트)아크릴산 펜틸, (메트)아크릴산 헥실, (메트)아크릴산 헵틸, (메트)아크릴산 옥틸, (메트)아크릴산 2-에틸헥실, (메트)아크릴산 아이소옥틸, (메트)아크릴산 노닐, (메트)아크릴산 아이소노닐, (메트)아크릴산 데실, (메트)아크릴산 아이소데실, (메트)아크릴산 운데실, (메트)아크릴산 도데실, (메트)아크릴산 트라이데실, (메트)아크릴산 테트라데실, (메트)아크릴산 펜타데실, (메트)아크릴산 헥사데실, (메트)아크릴산 헵타데실, (메트)아크릴산 옥타데실, (메트)아크릴산 노나데실, (메트)아크릴산 에이코실 등의 (메트)아크릴산 알킬 에스터 등을 들 수 있다. (메트)아크릴산 알킬 에스터로서는, 알킬기의 탄소수가 4∼18의 (메트)아크릴산 알킬 에스터가 적합하다. 한편, (메트)아크릴산 알킬 에스터의 알킬기는, 직쇄상 또는 분기쇄상의 어느 것이어도 된다.
한편, 상기 아크릴계 중합체는, 응집력, 내열성, 가교성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메트)아크릴산 알킬 에스터와 공중합 가능한 다른 단량체 성분(공중합성 단량체 성분)에 대응하는 단위를 포함하고 있어도 된다. 이와 같은 공중합성 단량체 성분으로서는, 예컨대 (메트)아크릴산(아크릴산, 메타크릴산), 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카복실기 함유 모노머; 무수 말레산, 무수 이타콘산 등의 산 무수물기 함유 모노머; (메트)아크릴산 하이드록시에틸, (메트)아크릴산 하이드록시프로필, (메트)아크릴산 하이드록시뷰틸, (메트)아크릴산 하이드록시헥실, (메트)아크릴산 하이드록시옥틸, (메트)아크릴산 하이드록시데실, (메트)아크릴산 하이드록시라우릴, (4-하이드록시메틸사이클로헥실)메틸메타크릴레이트 등의 하이드록실기 함유 모노머; 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아마이드-2-메틸프로페인설폰산, (메트)아크릴아마이드프로페인설폰산, 설포프로필 (메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌설폰산 등의 설폰산기 함유 모노머; 2-하이드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머; (메트)아크릴아마이드, N,N-다이메틸 (메트)아크릴아마이드, N-뷰틸 (메트)아크릴아마이드, N-메틸올 (메트)아크릴아마이드, N-메틸올프로페인 (메트)아크릴아마이드 등의 (N-치환)아마이드계 모노머; (메트)아크릴산 아미노에틸, (메트)아크릴산 N,N-다이메틸아미노에틸, (메트)아크릴산 t-뷰틸아미노에틸 등의 (메트)아크릴산 아미노알킬계 모노머; (메트)아크릴산 메톡시에틸, (메트)아크릴산 에톡시에틸 등의 (메트)아크릴산 알콕시알킬계 모노머; 아크릴로나이트릴, 메타크릴로나이트릴 등의 사이아노아크릴레이트 모노머; (메트)아크릴산 글리시딜 등의 에폭시기 함유 아크릴계 모노머; 스타이렌, α-메틸스타이렌 등의 스타이렌계 모노머; 아세트산 바이닐, 프로피온산 바이닐 등의 바이닐 에스터계 모노머; 아이소프렌, 뷰타다이엔, 아이소뷰틸렌 등의 올레핀계 모노머; 바이닐 에터 등의 바이닐 에터계 모노머; N-바이닐 피롤리돈, 메틸바이닐 피롤리돈, 바이닐 피리딘, 바이닐 피페리돈, 바이닐 피리미딘, 바이닐 피페라진, 바이닐 피라진, 바이닐 피롤, 바이닐 이미다졸, 바이닐 옥사졸, 바이닐 모폴린, N-바이닐 카복실산 아마이드류, N-바이닐 카프로락탐 등의 질소 함유 모노머; N-사이클로헥실 말레이미드, N-아이소프로필 말레이미드, N-라우릴 말레이미드, N-페닐 말레이미드 등의 말레이미드계 모노머; N-메틸 이타콘이미드, N-에틸 이타콘이미드, N-뷰틸 이타콘이미드, N-옥틸 이타콘이미드, N-2-에틸헥실 이타콘이미드, N-사이클로헥실 이타콘이미드, N-라우릴 이타콘이미드 등의 이타콘이미드계 모노머; N-(메트)아크릴로일옥시메틸렌 석신이미드, N-(메트)아크릴로일-6-옥시헥사메틸렌 석신이미드, N-(메트)아크릴로일-8-옥시옥타메틸렌 석신이미드 등의 석신이미드계 모노머; (메트)아크릴산 폴리에틸렌글리콜, (메트)아크릴산 폴리프로필렌글리콜, (메트)아크릴산 메톡시에틸렌글리콜, (메트)아크릴산 메톡시 폴리프로필렌글리콜 등의 글리콜계 아크릴에스터 모노머; (메트)아크릴산 테트라하이드로퍼퓨릴, 불소 (메트)아크릴레이트, 실리콘 (메트)아크릴레이트 등의 헤테로환, 할로젠 원자, 규소 원자 등을 갖는 아크릴산 에스터계 모노머; 헥세인다이올 다이(메트)아크릴레이트, (폴리)에틸렌글리콜 다이(메트)아크릴레이트, (폴리)프로필렌글리콜 다이(메트)아크릴레이트, 네오펜틸글리콜 다이(메트)아크릴레이트, 펜타에리트리톨 다이(메트)아크릴레이트, 트라이메틸올프로페인 트라이(메트)아크릴레이트, 펜타에리트리톨 트라이(메트)아크릴레이트, 다이펜타에리트리톨 헥사(메트)아크릴레이트, 에폭시 아크릴레이트, 폴리에스터 아크릴레이트, 우레탄 아크릴레이트, 다이바이닐 벤젠, 뷰틸 다이(메트)아크릴레이트, 헥실 다이(메트)아크릴레이트 등의 다작용 모노머 등을 들 수 있다. 이들 공중합성 단량체 성분은 1종 또는 2종 이상 사용할 수 있다.
점착제로서 방사선 경화형 점착제(또는 에너지선 경화형 점착제)를 이용하는 경우, 방사선 경화형 점착제(조성물)로서는, 예컨대 라디칼 반응성 탄소-탄소 이중 결합을 폴리머 측쇄 또는 주쇄 중에 또는 주쇄 말단에 갖는 폴리머를 베이스 폴리머로서 이용한 내재형의 방사선 경화형 점착제나, 점착제 중에 자외선 경화성의 모노머 성분이나 올리고머 성분이 배합된 방사선 경화형 점착제 등을 들 수 있다. 또한, 점착제로서 열팽창성 점착제를 이용하는 경우, 열팽창성 점착제로서는, 예컨대 점착제와 발포제(특히 열팽창성 미소구)를 포함하는 열팽창성 점착제 등을 들 수 있다.
본 발명에서는, 점착제층(22)에는, 본 발명의 효과를 손상시키지 않는 범위에서, 각종 첨가제(예컨대, 점착 부여 수지, 착색제, 증점제, 증량제, 충전제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 가교제 등)가 포함되어 있어도 된다.
상기 가교제로서는, 특별히 제한되지 않고, 공지된 가교제를 이용할 수 있다. 구체적으로는, 가교제로서는, 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있고, 아이소사이아네이트계 가교제나 에폭시계 가교제가 적합하다. 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다. 한편, 가교제의 사용량은, 특별히 제한되지 않는다.
상기 아이소사이아네이트계 가교제로서는, 예컨대 1,2-에틸렌 다이아이소사이아네이트, 1,4-뷰틸렌 다이아이소사이아네이트, 1,6-헥사메틸렌 다이아이소사이아네이트 등의 저급 지방족 폴리아이소사이아네이트류; 사이클로펜틸렌 다이아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소 첨가 톨릴렌 다이아이소사이아네이트, 수소 첨가 자일렌 다이아이소사이아네이트 등의 지환족 폴리아이소사이아네이트류; 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트, 자일릴렌 다이아이소사이아네이트 등의 방향족 폴리아이소사이아네이트류 등을 들 수 있고, 기타, 트라이메틸올프로페인/톨릴렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄고교(주)제, 상품명 「콜로네이트 L」], 트라이메틸올프로페인/헥사메틸렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄고교(주)제, 상품명 「콜로네이트 HL」] 등도 이용된다. 또한, 상기 에폭시계 가교제로서는, 예컨대 N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥세인, 1,6-헥세인다이올 다이글리시딜에터, 네오펜틸글리콜 다이글리시딜에터, 에틸렌글리콜 다이글리시딜에터, 프로필렌글리콜 다이글리시딜에터, 폴리에틸렌글리콜 다이글리시딜에터, 폴리프로필렌글리콜 다이글리시딜에터, 솔비톨 폴리글리시딜에터, 글리세롤 폴리글리시딜에터, 펜타에리트리톨 폴리글리시딜에터, 폴리글리세롤 폴리글리시딜에터, 솔비탄 폴리글리시딜에터, 트라이메틸올프로페인 폴리글리시딜에터, 아디프산 다이글리시딜에스터, o-프탈산 다이글리시딜에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레졸신 다이글리시딜에터, 비스페놀-S-다이글리시딜에터 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
한편, 본 발명에서는, 가교제를 이용하는 대신에, 또는 가교제를 이용함과 더불어, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
점착제층(22)은, 예컨대 점착제(감압 접착제)와, 필요에 따라 용매나 그 밖의 첨가제 등을 혼합하여, 시트 형상의 층으로 형성하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예컨대 점착제 및 필요에 따라 용매나 그 밖의 첨가제를 포함하는 혼합물을 기재(21) 상에 도포하는 방법, 적당한 세퍼레이터(박리지 등) 상에 상기 혼합물을 도포하여 점착제층(22)을 형성하고, 이것을 기재(21) 상에 전사(이착(移着))하는 방법 등에 의해, 점착제층(22)을 형성할 수 있다.
점착제층(22)의 두께는 특별히 제한되지 않고, 예컨대 5㎛∼300㎛(바람직하게는 5㎛∼200㎛, 더 바람직하게는 5㎛∼100㎛, 특히 바람직하게는 7㎛∼50㎛) 정도이다. 점착제층(22)의 두께가 상기 범위 내이면, 적절한 점착력을 발휘할 수 있다.
한편, 본 발명에서는, 다이싱 테이프 일체형 반도체 이면용 필름(1)에는, 대전 방지능을 가지게 할 수 있다. 이것에 의해, 그의 접착 시 및 박리 시 등에 있어서의 정전기의 발생이나 그것에 의한 반도체 웨이퍼 등의 대전으로 회로가 파괴되는 것 등을 방지할 수 있다. 대전 방지능의 부여는, 기재(21), 점착제층(22) 내지 플립칩형 반도체 이면용 필름(40)에 대전 방지제나 도전성 물질을 첨가하는 방법, 기재(21)로의 전하 이동 착체나 금속 막 등으로 이루어지는 도전층을 부설하는 방법 등, 적절한 방식으로 행할 수 있다. 이들 방식으로서는, 반도체 웨이퍼를 변질시킬 우려가 있는 불순물 이온이 발생하기 어려운 방식이 바람직하다. 도전성의 부여, 열전도성의 향상 등을 목적으로 하여 배합되는 도전성 물질(도전 필러)로서는, 은, 알루미늄, 금, 구리, 니켈, 도전성 합금 등의 구 형상, 바늘 형상, 플레이크 형상의 금속 분말, 알루미나 등의 금속 산화물, 비정질 카본 블랙, 그래파이트 등을 들 수 있다. 단, 상기 플립칩형 반도체 이면용 필름(40)은, 비도전성인 것이, 전기적으로 누출되지 않도록 할 수 있다는 점에서 바람직하다.
또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 롤 형상으로 권취된 형태로 형성되어 있어도 되고, 시트(필름)가 적층된 형태로 형성되어 있어도 된다. 예컨대, 롤 형상으로 권취된 형태를 갖고 있는 경우, 플립칩형 반도체 이면용 필름과 다이싱 테이프의 적층체를, 필요에 따라 세퍼레이터에 의해 보호한 상태로 롤 형상으로 권취하여, 롤 형상으로 권취된 상태 또는 형태의 다이싱 테이프 일체형 반도체 이면용 필름으로서 제작할 수 있다. 한편, 롤 형상으로 권취된 상태 또는 형태의 다이싱 테이프 일체형 반도체 이면용 필름(1)으로서는, 기재(21)와, 기재(21)의 한쪽 면에 형성된 점착제층(22)과, 점착제층(22) 상에 형성된 반도체 이면용 필름(40)과, 기재(21)의 다른 쪽 면에 형성된 박리 처리층(배면 처리층)으로 구성되어 있어도 된다.
한편, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 두께(반도체 이면용 필름의 두께와, 기재(21) 및 점착제층(22)으로 이루어지는 다이싱 테이프의 두께의 총 두께)로서는, 예컨대 7㎛∼11300㎛의 범위로부터 선택할 수 있고, 바람직하게는 17㎛∼1600㎛(더 바람직하게는 28㎛∼1200㎛)이다.
한편, 다이싱 테이프 일체형 반도체 이면용 필름에 있어서, 플립칩형 반도체 이면용 필름의 두께와, 다이싱 테이프의 점착제층의 두께의 비나, 플립칩형 반도체 이면용 필름의 두께와, 다이싱 테이프의 두께(기재 및 점착제층의 총 두께)의 비를 컨트롤하는 것에 의해, 다이싱 공정 시의 다이싱성, 픽업 공정 시의 픽업성 등을 향상시킬 수 있고, 다이싱 테이프 일체형 반도체 이면용 필름을 반도체 웨이퍼의 다이싱 공정∼반도체 칩의 플립칩 본딩 공정에 걸쳐서 유효하게 이용할 수 있다.
(다이싱 테이프 일체형 반도체 이면용 필름의 제조 방법)
본 실시형태에 따른 다이싱 테이프 일체형 반도체 이면용 필름의 제조 방법에 대하여, 도 1에 나타내는 다이싱 테이프 일체형 반도체 이면용 필름(1)을 예로 해서 설명한다. 우선, 기재(21)는, 종래 공지된 제막 방법에 의해 제막할 수 있다. 당해 제막 방법으로서는, 예컨대 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T 다이 압출법, 공압출법, 드라이 라미네이트법 등이 예시될 수 있다.
다음으로, 기재(21) 상에 점착제 조성물을 도포하고, 건조시켜(필요에 따라 가열 가교시켜) 점착제층(22)을 형성한다. 도포 방식으로서는, 롤 도공, 스크린 도공, 그라비어 도공 등을 들 수 있다. 한편, 점착제층 조성물을 직접 기재(21)에 도포하여, 기재(21) 상에 점착제층(22)을 형성해도 되고, 또한 점착제 조성물을 표면에 박리 처리를 행한 박리지 등에 도포하여 점착제층(22)을 형성시킨 후, 해당 점착제층(22)을 기재(21)에 전사시켜도 된다. 이것에 의해, 기재(21) 상에 점착제층(22)을 형성시킨 다이싱 테이프(2)가 제작된다.
한편, 반도체 이면용 필름(40)을 형성하기 위한 형성 재료를 박리지 상에 건조 후의 두께가 소정 두께가 되도록 도포하고, 소정 조건 하에서 추가로 건조하여(열경화가 필요한 경우 등에서는, 필요에 따라 가열 처리를 실시해서 건조하여), 도포층을 형성한다. 이 도포층을 점착제층(22) 상에 전사하는 것에 의해, 반도체 이면용 필름(40)을 점착제층(22) 상에 형성한다. 한편, 점착제층(22) 상에, 반도체 이면용 필름(40)을 형성하기 위한 형성 재료를 직접 도포한 후, 소정 조건 하에서 건조하는(열경화가 필요한 경우 등에서는, 필요에 따라 가열 처리를 실시해서 건조하는) 것에 의해서도, 반도체 이면용 필름(40)을 점착제층(22) 상에 형성할 수 있다. 이상에 의해, 본 발명에 따른 다이싱 테이프 일체형 반도체 이면용 필름(1)을 얻을 수 있다. 한편, 반도체 이면용 필름(40)을 형성할 때에 열경화를 행하는 경우, 부분 경화의 상태가 될 정도로 열경화를 행하는 것이 중요하지만, 바람직하게는 열경화를 행하지 않는다.
다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립칩 본딩 공정을 구비하는 반도체 장치의 제조 시에 적합하게 이용할 수 있다. 즉, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립칩 실장된 반도체 장치를 제조할 때에 이용되어, 반도체 칩의 이면에, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(40)이 부착되어 있는 상태 또는 형태로, 플립칩 실장된 반도체 장치가 제조된다. 따라서, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립칩 실장된 반도체 장치(반도체 칩이 기판 등의 피착체에, 플립칩 본딩 방식으로 고정된 상태 또는 형태의 반도체 장치)에 대하여 이용할 수 있다.
(반도체 웨이퍼)
반도체 웨이퍼로서는, 공지 내지 관용의 반도체 웨이퍼이면 특별히 제한되지 않고, 각종 소재의 반도체 웨이퍼로부터 적절히 선택하여 이용할 수 있다. 본 발명에서는, 반도체 웨이퍼로서는, 실리콘 웨이퍼를 적합하게 이용할 수 있다.
(반도체 장치의 제조 방법)
본 실시형태에 따른 반도체 장치의 제조 방법에 대하여, 도 2를 참조하면서 이하에 설명한다. 도 2는 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)을 이용한 경우의 반도체 장치의 제조 방법을 나타내는 단면 모식도이다.
본 실시형태에 따른 반도체 장치의 제조 방법은,
다이싱 테이프 일체형 반도체 이면용 필름(1)에 있어서의 반도체 이면용 필름(40) 상에 반도체 웨이퍼를 부착하는 공정 A와,
상기 공정 A의 후에, 다이싱 테이프(2)측으로부터 반도체 이면용 필름(40)에 레이저 마킹을 행하는 공정 B와,
상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정 C와,
상기 반도체 소자를 반도체 이면용 필름(40)과 함께, 점착제층(22)으로부터 박리하는 공정 D와,
상기 반도체 소자를 피착체 상에 플립칩 접속하는 공정 E를 적어도 구비한다.
[마운트 공정]
우선, 도 2(a)에서 나타내는 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(40) 상에 임의로 설치된 세퍼레이터를 적절히 박리하여, 당해 반도체 이면용 필름(40) 상에 반도체 웨이퍼(4)를 부착해서, 이것을 접착 유지시켜 고정한다(공정 A). 이때 반도체 이면용 필름(40)은 미경화 상태(반경화 상태를 포함한다)에 있다. 또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 반도체 웨이퍼(4)의 이면에 부착된다. 반도체 웨이퍼(4)의 이면이란, 회로면과는 반대측의 면(비회로면, 비전극 형성면 등으로도 칭한다)을 의미한다. 부착 방법은 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은, 통상, 압착 롤 등의 압압(押壓) 수단에 의해 압압하면서 행해진다.
다음으로, 반도체 이면용 필름(40)의 반도체 웨이퍼(4)로의 고정을 강고하게 하기 위해서, 필요에 따라, 베이킹(가열)을 행한다. 이 베이킹은, 예컨대 80∼150℃, 0.1∼24시간의 조건에서 행한다.
[레이저 마킹 공정]
다음으로, 도 2(b)에서 나타내는 바와 같이, 다이싱 테이프(2)측으로부터 레이저 마킹용의 레이저(36)를 이용하여, 반도체 이면용 필름(40)에 레이저 마킹을 행한다(공정 B). 레이저 마킹의 조건으로서는, 특별히 한정되지 않지만, 반도체 이면용 필름(40)에, 레이저[파장: 532nm]를 강도: 0.3W∼2.0W의 조건에서 조사하는 것이 바람직하다. 또한, 이때의 가공 깊이(심도)가 2㎛ 이상이 되도록 조사하는 것이 바람직하다. 상기 가공 깊이의 상한은 특별히 제한되지 않지만, 예컨대 2㎛∼25㎛의 범위로부터 선택할 수 있고, 바람직하게는 3㎛ 이상(3㎛∼20㎛)이며, 보다 바람직하게는 5㎛ 이상(5㎛∼15㎛)이다. 레이저 마킹의 조건을 상기 수치 범위 내로 하는 것에 의해, 우수한 레이저 마킹성이 발휘된다.
한편, 톨루엔에 대한 23℃에서의 용해도가 2g/100ml 이하라는 극성이 비교적 높은 착색제를, 극성이 높은 반도체 이면용 필름(40)에 함유시킨 경우, 예컨대 상기 베이킹 공정 등의 가열에 의해서 상기 착색제가 점착제층(22)으로 이행하는 것이 억제된다. 그 결과, 다이싱 테이프(2)측으로부터 레이저 조사해도, 다이싱 테이프(2)로 이행한 착색제에 의해 레이저가 차단되어, 반도체 이면용 필름(40)에 레이저가 미치지 않아, 적합하게 레이저 마킹할 수 없다고 하는 문제는 생기기 어렵게 되어 있다.
한편, 반도체 이면용 필름(40)의 레이저 가공성은, 구성 수지 성분의 종류나 그 함유량, 착색제의 종류나 그 함유량, 가교제의 종류나 그 함유량, 충전재의 종류나 그 함유량 등에 의해 컨트롤할 수 있다.
[다이싱 공정]
다음으로, 도 2(c)에서 나타내는 바와 같이, 반도체 웨이퍼(4)의 다이싱을 행한다. 이것에 의해, 반도체 웨이퍼(4)를 소정의 사이즈로 절단해서 개편화(소편화)하여, 반도체 칩(5)을 제조한다(공정 C). 다이싱은, 예컨대 반도체 웨이퍼(4)의 회로면측으로부터 통상적 방법에 따라서 행해진다. 또한, 본 공정에서는, 예컨대 다이싱 테이프 일체형 반도체 이면용 필름(1)까지 절결을 행하는 풀컷이라 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지된 것을 이용할 수 있다. 또한, 반도체 웨이퍼(4)는, 반도체 이면용 필름을 갖는 다이싱 테이프 일체형 반도체 이면용 필름(1)에 의해 우수한 밀착성으로 접착 고정되어 있기 때문에, 칩 파편이나 칩 날림을 억제할 수 있음과 더불어, 반도체 웨이퍼(4)의 파손도 억제할 수 있다.
한편, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 익스팬드를 행하는 경우, 해당 익스팬드는 종래 공지된 익스팬드 장치를 이용하여 행할 수 있다. 익스팬드 장치는, 다이싱 링을 통해서 다이싱 테이프 일체형 반도체 이면용 필름(1)을 아래쪽으로 밀어 내리는 것이 가능한 도넛 형상의 외부 링과, 외부 링보다도 직경이 작고 다이싱 테이프 일체형 반도체 이면용 필름을 지지하는 내부 링을 갖고 있다. 이 익스팬드 공정에 의해, 후술하는 픽업 공정에 있어서, 이웃하는 반도체 칩끼리가 접촉하여 파손되는 것을 방지할 수 있다.
[픽업 공정]
다이싱 테이프 일체형 반도체 이면용 필름(1)에 접착 고정된 반도체 칩(5)을 회수하기 위해서, 도 2(d)에서 나타내는 바와 같이, 반도체 칩(5)의 픽업을 행하여, 반도체 칩(5)을 반도체 이면용 필름(40)과 함께 다이싱 테이프(2)로부터 박리시킨다(공정 D). 픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지된 여러 가지의 방법을 채용할 수 있다. 예컨대, 개개의 반도체 칩(5)을 다이싱 테이프 일체형 반도체 이면용 필름(1)의 기재(21)측으로부터 니들에 의해서 밀어 올리고, 밀어 올려진 반도체 칩(5)을 픽업 장치에 의해서 픽업하는 방법 등을 들 수 있다.
본 실시형태에서는, 상기 표면 자유 에너지 γ1과 상기 표면 자유 에너지 γ2의 차(γ2-γ1)가 10mJ/m2 이상이기 때문에, 예컨대 공정 A 등에서, 다이싱 테이프 일체형 반도체 이면용 필름이 가열되었다고 해도, 다이싱 테이프와 플립칩형 반도체 이면용 필름 사이의 박리력의 상승이 억제되어 있다. 따라서, 공정 D에 있어서의 박리 불량이 억제된다.
한편, 점착제층(22)을 구성하는 점착제로서 방사선 경화형 점착제(또는 에너지선 경화형 점착제)를 이용하는 경우, 자외선을 조사하고 나서 픽업을 행하는 것이 바람직하다. 이것에 의해 용이하게 픽업을 행하는 것이 가능해진다. 특히, 상기 레이저 마킹 공정에 있어서는, 반도체 이면용 필름(40)과 점착제층(22)의 계면에 기포가 발생하는 경우가 있다. 그 때문에, 점착제층(22)을 구성하는 점착제로서 방사선 경화형 점착제(또는 에너지선 경화형 점착제)를 이용하여, 레이저 마킹 공정의 단계에서는 점착제층(22)과 반도체 이면용 필름(40)을 강고하게 첩부하여, 기포의 발생을 억제해 두고, 픽업 시에는, 방사선(또는 에너지선)을 조사해서, 점착력을 저하시켜, 용이하게 픽업을 행할 수 있도록 하는 것이 바람직하다. 한편, 픽업된 반도체 칩(5)은, 그 이면이 반도체 이면용 필름(40)에 의해 보호되어 있다.
[플립칩 접속 공정]
픽업한 반도체 칩(5)은, 도 2(e)에서 나타내는 바와 같이, 기판 등의 피착체에, 플립칩 본딩 방식(플립칩 실장 방식)에 의해 고정시킨다(공정 E). 구체적으로는, 반도체 칩(5)을, 반도체 칩(5)의 회로면(표면, 회로 패턴 형성면, 전극 형성면 등으로도 칭해진다)이 피착체(6)와 대향하는 형태로, 피착체(6)에 통상적 방법에 따라서 고정시킨다. 예컨대, 반도체 칩(5)의 회로면측에 형성되어 있는 범프(51)를, 피착체(6)의 접속 패드에 피착된 접합용의 도전재(땜납 등)(61)에 접촉시켜 압압하면서 도전재를 용융시키는 것에 의해, 반도체 칩(5)과 피착체(6)의 전기적 도통을 확보하여, 반도체 칩(5)을 피착체(6)에 고정시킬 수 있다(플립칩 본딩 공정). 이때, 반도체 칩(5)과 피착체(6) 사이에는 공극이 형성되어 있고, 그 공극간 거리는, 일반적으로 30㎛∼300㎛ 정도이다. 한편, 반도체 칩(5)을 피착체(6) 상에 플립칩 본딩(플립칩 접속)한 후에는, 반도체 칩(5)과 피착체(6)의 대향면이나 간극을 세정하여, 해당 간극에 봉지재(봉지 수지 등)를 충전시켜 봉지하는 것이 중요하다.
피착체(6)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판을 이용할 수 있다. 이와 같은 기판의 재질로서는, 특별히 한정되는 것은 아니지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예컨대 에폭시 기판, 비스말레이미드트라이아진 기판, 폴리이미드 기판 등을 들 수 있다.
플립칩 본딩 공정에 있어서, 범프나 도전재의 재질로서는, 특별히 한정되지 않고, 예컨대 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
한편, 플립칩 본딩 공정에서는, 도전재를 용융시켜, 반도체 칩(5)의 회로면측의 범프와, 피착체(6)의 표면의 도전재를 접속시키고 있지만, 이 도전재의 용융 시의 온도로서는, 통상, 260℃ 정도(예컨대, 250℃∼300℃)가 되고 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름은, 반도체 이면용 필름을 에폭시 수지 등에 의해 형성하는 것에 의해, 이 플립칩 본딩 공정에 있어서의 고온에도 견딜 수 있는 내열성을 갖는 것으로 할 수 있다.
본 공정에서는, 반도체 칩(5)과 피착체(6)의 대향면(전극 형성면)이나 간극의 세정을 행하는 것이 바람직하다. 당해 세정에 이용되는 세정액으로서는, 특별히 제한되지 않고, 예컨대 유기계의 세정액이나, 수계의 세정액을 들 수 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 반도체 이면용 필름은, 세정액에 대한 내용제성을 갖고 있고, 이들 세정액에 대하여 실질적으로 용해성을 갖고 있지 않다. 그 때문에, 전술한 바와 같이, 세정액으로서는, 각종 세정액을 이용할 수 있어, 특별한 세정액을 필요로 하지 않고, 종래의 방법에 의해 세정시킬 수 있다.
다음으로, 플립칩 본딩된 반도체 칩(5)과 피착체(6) 사이의 간극을 봉지하기 위한 봉지 공정을 행한다. 봉지 공정은, 봉지 수지를 이용하여 행해진다. 이때의 봉지 조건으로서는 특별히 한정되지 않지만, 통상, 175℃에서 60초간∼90초간의 가열을 행하는 것에 의해, 봉지 수지의 열경화(리플로우)가 행해지는데, 본 발명은 이것에 한정되지 않고, 예컨대 165℃∼185℃에서 수분간 큐어할 수 있다. 당해 공정에 있어서의 열처리에 있어서는, 봉지 수지뿐만 아니라 반도체 이면용 필름(40)의 반도체 이면용 필름(40)의 열경화도 동시에 행해도 된다. 이 경우, 반도체 이면용 필름(40)을 열경화시키기 위한 공정을 새롭게 추가할 필요가 없다. 단, 본 발명에 있어서는 이 예에 한정되지 않고, 봉지 수지의 열경화보다도 전에, 별도, 반도체 이면용 필름(40)을 열경화시키는 공정을 행해도 된다.
상기 봉지 수지로서는, 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않고, 공지된 봉지 수지 등의 봉지재로부터 적절히 선택하여 이용할 수 있지만, 탄성을 갖는 절연 수지가 보다 바람직하다. 봉지 수지로서는, 예컨대 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는, 상기에 예시된 에폭시 수지 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 봉지 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나, 열가소성 수지 등이 포함되어 있어도 된다. 한편, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있고, 이와 같은 페놀 수지로서는, 상기에 예시된 페놀 수지 등을 들 수 있다.
또한, 전술한 실시형태에서는, 반도체 칩(5)과 피착체(6) 사이의 공극을, 액상의 봉지재(봉지 수지 등)를 충전시켜 봉지하는 경우에 대하여 설명했지만 본 발명은 이 예에 한정되지 않고, 시트 형상 수지 조성물을 이용해도 된다. 시트 형상 수지 조성물을 이용하여 반도체 칩과 피착체 사이의 공극을 봉지하는 방법에 대해서는, 예컨대 일본 특허공개 2001-332520호 공보 등, 종래 공지된 방법을 채용할 수 있다. 따라서, 여기에서의 상세한 설명은 생략한다.
전술한 실시형태에서는, 다이싱 후에, 반도체 이면용 필름(40)을 열경화시키는 경우에 대하여 설명했다. 그러나, 본 발명은, 이 예에 한정되지 않고, 다이싱 공정보다도 전에, 반도체 이면용 필름(40)을 열경화시켜도 된다. 이 경우, 당해 열경화시키는 공정에 있어서의 열에 의해, 다이싱 테이프 일체형 반도체 이면용 필름이 가열되었다고 해도, 다이싱 테이프와 플립칩형 반도체 이면용 필름 사이의 박리력의 상승이 억제되어 있다. 따라서, 픽업 공정에 있어서의 박리 불량이 억제된다.
한편, 상기 봉지 공정의 후, 필요에 따라, 열처리(리플로우 공정)를 행해도 된다. 이 열처리 조건으로서는 특별히 한정되지 않지만, 반도체기술협회(JEDEC)에 의한 규격에 준하여 행할 수 있다. 예컨대, 온도(상한)가 210∼270℃의 범위에서, 그 시간이 5∼50초로 행할 수 있다. 당해 공정에 의해, 반도체 패키지를 기판(마더 보드 등)에 실장할 수 있다.
본 발명의 다이싱 테이프 일체형 반도체 이면용 필름을 이용하여 제조된 반도체 장치는, 플립칩 실장 방식으로 실장된 반도체 장치이므로, 다이 본딩 실장 방식으로 실장된 반도체 장치보다도, 박형화, 소형화된 형상이 되고 있다. 이 때문에, 각종의 전자 기기·전자 부품 또는 그들의 재료·부재로서 적합하게 이용할 수 있다. 구체적으로는, 본 발명의 플립칩 실장된 반도체 장치가 이용되는 전자 기기로서는, 이른바 「휴대 전화」나 「PHS」, 소형 컴퓨터(예컨대, 이른바 「PDA」(휴대 정보 단말), 이른바 「노트북 컴퓨터」, 이른바 「넷북(상표)」, 이른바 「웨어러블 컴퓨터」 등), 「휴대 전화」 및 컴퓨터가 일체화된 소형 전자 기기, 이른바 「디지털 카메라(상표)」, 이른바 「디지털 비디오 카메라」, 소형 텔레비전, 소형 게임 기기, 소형 디지털 오디오 플레이어, 이른바 「전자 수첩」, 이른바 「전자 사전」, 이른바 「전자 서적」용 전자 기기 단말, 소형 디지털 타입의 시계 등의 모바일형의 전자 기기(휴대 운반 가능한 전자 기기) 등을 들 수 있지만, 물론, 모바일형 이외(설치형 등)의 전자 기기(예컨대, 이른바 「데스크탑 컴퓨터」, 박형 텔레비전, 녹화·재생용 전자 기기(하드 디스크 레코더, DVD 플레이어 등), 프로젝터, 마이크로머신 등) 등이어도 된다. 또한, 전자 부품, 또는 전자 기기·전자 부품의 재료·부재로서는, 예컨대 이른바 「CPU」의 부재, 각종 기억 장치(이른바 「메모리」, 하드 디스크 등)의 부재 등을 들 수 있다.
실시예
이하에, 이 발명의 적합한 실시예를 예시적으로 상세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 이 발명의 요지를 그들만으로 한정하는 취지인 것은 아니다. 한편, 이하에 있어서, 부라는 것은 중량부를 의미한다.
(실시예 1)
<반도체 이면용 필름의 제작>
에틸 아크릴레이트를 주모노머로 하는 아크릴산 에스터계 폴리머(네가미공업(주)제, 파라크론 W-197CM) 100부에 대하여, 에폭시 수지(JER(주)제, 에피코트 1004) 113부, 페놀 수지(메이와화성(주)제, MEH-7851H) 121부, 구 형상 실리카(아드마텍스(주)제, SO-25R) 246부, 염료(OIL BLACK SOM-L-0543, 오리엔트화학공업제) 5부를 메틸 에틸 케톤에 용해시켜 농도 23.6중량%가 되도록 조정했다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리된, 두께가 50㎛인 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께 20㎛의 반도체 이면용 필름 A를 제작했다.
한편, 「OIL BLACK SOM-L-0543」은 안트라퀴논 골격을 갖는 염료이다.
<다이싱 테이프>
실시예 1에 따른 다이싱 테이프 A로서, 닛토덴코(주)사제, TRM-6250L을 준비했다. TRM-6250L은, 폴리이미드의 기재와, 단층의 실리콘계 점착제층이 적층된 구성이다. 한편, TRM-6250L은, 예컨대 리드 프레임을 수지 봉지할 때에, 수지 누출을 방지하기 위해서 리드 프레임의 이면에 마스킹용으로 첩부하기 위한 것이며, 제품으로서, 다이싱 용도의 테이프는 아니다.
<다이싱 테이프 일체형 반도체 이면용 필름>
반도체 이면용 필름 A를, 다이싱 테이프 A의 점착제층 상에, 핸드 롤러를 이용하여 접합하여, 실시예 1에 따른 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다.
(실시예 2)
다이싱 테이프로서, 닛토덴코(주)사제, TRM-3650S를 이용한 것 이외에는, 실시예 1과 마찬가지로 하여, 실시예 2에 따른 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다. TRM-3650S는, 폴리이미드의 기재와, 단층의 실리콘계 점착제층이 적층된 구성이다. 한편, TRM-3650S는, 예컨대 리드 프레임을 수지 봉지할 때에, 수지 누출을 방지하기 위해서 리드 프레임의 이면에 마스킹용으로 첩부하기 위한 것이며, 제품으로서, 다이싱 용도의 테이프는 아니다.
(비교예 1)
다이싱 테이프로서, 닛토덴코(주)사제, DU-300을 이용한 것 이외에는, 실시예 1과 마찬가지로 하여, 비교예 1에 따른 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다. DU-300은, 폴리올레핀의 기재와, 자외선 경화형의 아크릴계 점착제층이 적층된 구성이다.
(비교예 2)
다이싱 테이프로서, 닛토덴코(주)사제, BT-3100P를 이용한 것 이외에는, 실시예 1과 마찬가지로 하여, 비교예 2에 따른 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다. BT-3100P는, 폴리올레핀의 기재와, 아크릴계 점착제층(자외선 경화형이 아닌 아크릴계 점착제층)이 적층된 구성이다.
(표면 자유 에너지의 측정)
제작한 다이싱 테이프 일체형 반도체 이면용 필름의 점착제층과 반도체 이면용 필름을 계면에서 박리했다. 그 후, 점착제층의 표면 자유 에너지 γ1과 반도체 이면용 필름의 표면 자유 에너지 γ2를 산출했다. 즉, 물 및 아이오도메테인의 접촉각을 접촉각계를 이용해서 측정하여, 그들의 접촉각으로부터 기하 평균법에 의해, 표면 자유 에너지값을 산출했다. 결과를 표 1에 나타낸다. 또한, 차(γ2-γ1)도 아울러 표 1에 나타낸다.
(130℃에서 1시간 가열 후의 점착제층으로부터 반도체 이면용 필름을 박리할 때의 박리력의 측정)
제작한 다이싱 테이프 일체형 반도체 이면용 필름을, 130℃에서 1시간 가열했다. 그 후, 인장 시험기((주)시마즈제작소제, 상품명 「AGS-J」)를 이용하여, 측정 온도 23℃, 인장 속도 300mm/분, T형 박리 시험의 조건 하에서, 점착제층 반도체 이면용 필름을 박리하여, 그때의 박리력을 측정했다. 박리력이 0.2N/mm 이하인 경우를 ○, 0.2N/mm보다 큰 경우를 ×로서 평가했다. 결과를 표 1에 나타낸다.
Figure pat00001
(결과)
표면 자유 에너지의 차(γ2-γ1)가 10mJ/m2 이상인 실시예에서는, 130℃에서 1시간 가열 후에도 양호한 박리성을 갖고 있었다. 한편, 표면 자유 에너지의 차(γ2-γ1)가 10mJ/m2보다도 작은 비교예에서는, 130℃에서 1시간 가열 후의 박리력은, 실시예보다도 높은 값을 나타냈다. 한편, 비교예 1은, 가열에 의해 자외선 경화형의 아크릴계 점착제층이 열화되어, 박리력이 증대된 것으로 생각된다.
1: 다이싱 테이프 일체형 반도체 이면용 필름
2: 다이싱 테이프
21: 기재
22: 점착제층
23: 반도체 웨이퍼의 부착 부분에 대응하는 부분
40: 반도체 이면용 필름(플립칩형 반도체 이면용 필름)
4: 반도체 웨이퍼
5: 반도체 칩
51: 반도체 칩(5)의 회로면측에 형성되어 있는 범프
6: 피착체
61: 피착체(6)의 접속 패드에 피착된 접합용의 도전재

Claims (5)

  1. 기재, 및 상기 기재 상에 형성된 점착제층을 갖는 다이싱 테이프와,
    상기 다이싱 테이프의 상기 점착제층 상에 형성된 플립칩형 반도체 이면용 필름을 갖고,
    상기 점착제층과 상기 플립칩형 반도체 이면용 필름을 계면에서 박리한 후, 상기 점착제층 상에서, 물 및 아이오도메테인의 접촉각을 접촉각계를 이용해서 측정하고, 측정된 접촉각으로부터 기하 평균법에 의해 산출되는 표면 자유 에너지를 γ1로 하고, 상기 플립칩형 반도체 이면용 필름 상에서, 물 및 아이오도메테인의 접촉각을 접촉각계를 이용해서 측정하고, 측정된 접촉각으로부터 기하 평균법에 의해 산출되는 표면 자유 에너지를 γ2로 했을 때, 상기 표면 자유 에너지 γ2와 상기 표면 자유 에너지 γ1의 차(γ2-γ1)가 10mJ/m2 이상인 것을 특징으로 하는 다이싱 테이프 일체형 반도체 이면용 필름.
  2. 제 1 항에 있어서,
    상기 표면 자유 에너지 γ1이 15mJ/m2 이하인 것을 특징으로 하는 다이싱 테이프 일체형 반도체 이면용 필름.
  3. 제 1 항에 있어서,
    상기 점착제층은, 실리콘계 점착제를 함유하는 실리콘 점착제층을, 상기 플립칩형 반도체 이면용 필름과의 계면에 갖는 것을 특징으로 하는 다이싱 테이프 일체형 반도체 이면용 필름.
  4. 제 1 항에 있어서,
    상기 점착제층은, 실리콘계 점착제를 함유하는 실리콘 점착제층의 단층으로 이루어지는 층인 것을 특징으로 하는 다이싱 테이프 일체형 반도체 이면용 필름.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 다이싱 테이프 일체형 반도체 이면용 필름을 이용한 반도체 장치의 제조 방법으로서,
    상기 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 플립칩형 반도체 이면용 필름 상에 반도체 웨이퍼를 부착하는 공정 A와,
    상기 공정 A의 후에, 다이싱 테이프측으로부터 상기 플립칩형 반도체 이면용 필름에 레이저 마킹을 행하는 공정 B와,
    상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정 C와,
    상기 반도체 소자를 상기 플립칩형 반도체 이면용 필름과 함께, 상기 점착제층으로부터 박리하는 공정 D와,
    상기 반도체 소자를 피착체 상에 플립칩 접속하는 공정 E를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020150067411A 2014-05-16 2015-05-14 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법 KR20150132004A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014102040A JP6272729B2 (ja) 2014-05-16 2014-05-16 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
JPJP-P-2014-102040 2014-05-16

Publications (1)

Publication Number Publication Date
KR20150132004A true KR20150132004A (ko) 2015-11-25

Family

ID=54568227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150067411A KR20150132004A (ko) 2014-05-16 2015-05-14 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US10141217B2 (ko)
JP (1) JP6272729B2 (ko)
KR (1) KR20150132004A (ko)
CN (1) CN105086865A (ko)
TW (1) TW201602301A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190118566A (ko) * 2017-02-28 2019-10-18 린텍 가부시키가이샤 점착 시트
KR20190136590A (ko) * 2018-05-31 2019-12-10 한국전력공사 열전소재의 다이싱 방법 및 장치
KR20210053872A (ko) * 2018-09-12 2021-05-12 린텍 가부시키가이샤 워크 가공용 시트 및 가공된 워크의 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI651387B (zh) * 2013-09-30 2019-02-21 漢高智慧財產控股公司 用於大型晶粒半導體封裝之導電黏晶薄膜及供其製備之組合物
JP6304606B2 (ja) * 2014-11-12 2018-04-04 エルジー・ケム・リミテッド 粘着フィルム
KR102544368B1 (ko) * 2015-11-04 2023-06-15 린텍 가부시키가이샤 보호막 형성용 시트
JP6989380B2 (ja) * 2016-01-06 2022-01-05 日東電工株式会社 剥離ライナー付きグラファイト粘着テープ
JP6310492B2 (ja) * 2016-03-31 2018-04-11 古河電気工業株式会社 電子デバイスパッケージ用テープ
JP6579996B2 (ja) * 2016-05-10 2019-09-25 日東電工株式会社 シート、テープおよび半導体装置の製造方法
JP2018019022A (ja) * 2016-07-29 2018-02-01 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
JP7019333B2 (ja) * 2017-04-17 2022-02-15 日東電工株式会社 ダイシングダイボンドフィルム
JP7031141B2 (ja) * 2017-06-01 2022-03-08 昭和電工マテリアルズ株式会社 半導体加工用テープ
JP7280661B2 (ja) * 2017-12-28 2023-05-24 日東電工株式会社 ダイシングダイボンドフィルム
CN113261084A (zh) * 2018-12-28 2021-08-13 昭和电工材料株式会社 半导体装置的制造方法、膜状黏合剂及切割晶粒接合一体型膜
CN112289700A (zh) * 2020-12-08 2021-01-29 西安奕斯伟硅片技术有限公司 一种硅片检测方法
CN112987643B (zh) * 2021-05-13 2021-08-10 中科长光精拓智能装备(苏州)有限公司 一种智能调节伺服电机速度的方法及系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3937299B2 (ja) * 2001-11-28 2007-06-27 日立化成工業株式会社 支持体つき接着剤及びそれを用いた回路接続構造体
KR100593814B1 (ko) * 2005-12-06 2006-06-28 에이스 인더스트리 주식회사 반도체 다이본딩용 점착테이프
KR100839780B1 (ko) * 2006-01-18 2008-06-19 주식회사 엘지화학 유연성 기판 반송용 점착제
JP5456440B2 (ja) 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5174092B2 (ja) * 2009-08-31 2013-04-03 日東電工株式会社 ダイシングシート付き接着フィルム及びその製造方法
JP2012033637A (ja) * 2010-07-29 2012-02-16 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP5865044B2 (ja) * 2011-12-07 2016-02-17 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
JP5978246B2 (ja) * 2014-05-13 2016-08-24 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190118566A (ko) * 2017-02-28 2019-10-18 린텍 가부시키가이샤 점착 시트
KR20190136590A (ko) * 2018-05-31 2019-12-10 한국전력공사 열전소재의 다이싱 방법 및 장치
KR20210053872A (ko) * 2018-09-12 2021-05-12 린텍 가부시키가이샤 워크 가공용 시트 및 가공된 워크의 제조방법

Also Published As

Publication number Publication date
US20150364357A1 (en) 2015-12-17
CN105086865A (zh) 2015-11-25
US10141217B2 (en) 2018-11-27
JP2015220305A (ja) 2015-12-07
TW201602301A (zh) 2016-01-16
JP6272729B2 (ja) 2018-01-31

Similar Documents

Publication Publication Date Title
KR101581643B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름을 이용하는 반도체 장치의 제조 방법
US9679797B2 (en) Dicing-tape integrated film for backside of semiconductor and method of manufacturing semiconductor device
KR20150132004A (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
KR101516028B1 (ko) 플립 칩형 반도체 이면용 필름
KR101920083B1 (ko) 반도체 장치용 접착 필름, 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름
KR101647260B1 (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
KR101823676B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101596199B1 (ko) 반도체 장치 제조용 필름, 반도체 장치 제조용 필름의 제조 방법, 및 반도체 장치의 제조 방법
US9768050B2 (en) Film for semiconductor back surface and its use
TWI446431B (zh) 覆晶型半導體背面用膜及半導體背面用切晶帶一體膜
US9324616B2 (en) Method of manufacturing flip-chip type semiconductor device
US20140162434A1 (en) Dicing tape integrated adhesive sheet, method of manufacturing semiconductor device using dicing tape integrated adhesive sheet, and semiconductor device
KR20120032402A (ko) 플립칩형 반도체 이면용 필름 및 그의 용도
KR20140012207A (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
KR101539471B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
US20160322251A1 (en) Film for semiconductor device, method for manufacturing semiconductor device, and semiconductor device
KR20120011780A (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
KR20150097446A (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
KR101518095B1 (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
JP2014123743A (ja) ダイシングテープ一体型半導体裏面用フィルム
KR20160129757A (ko) 일체형 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법
KR20160129758A (ko) 반도체 소자의 이면을 보호하기 위한 이면 보호 필름, 일체형 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법