CN113261084A - 半导体装置的制造方法、膜状黏合剂及切割晶粒接合一体型膜 - Google Patents

半导体装置的制造方法、膜状黏合剂及切割晶粒接合一体型膜 Download PDF

Info

Publication number
CN113261084A
CN113261084A CN201880100505.1A CN201880100505A CN113261084A CN 113261084 A CN113261084 A CN 113261084A CN 201880100505 A CN201880100505 A CN 201880100505A CN 113261084 A CN113261084 A CN 113261084A
Authority
CN
China
Prior art keywords
film
adhesive
semiconductor element
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880100505.1A
Other languages
English (en)
Inventor
矢羽田达也
桥本慎太郎
中村祐树
舛野大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN113261084A publication Critical patent/CN113261084A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

本发明所涉及的半导体装置的制造方法包括：准备膜状黏合剂的工序，所述膜状黏合剂用于黏合半导体元件和安装该半导体元件的部件；及在上述部件的表面上层叠膜状黏合剂及半导体元件的状态下，对上述部件的表面压接半导体元件的工序，膜状黏合剂的表面自由能的值E1(mJ/m2)与上述部件的表面自由能的值E2(mJ/m2)之差的绝对值在6.0～10.0的范围内。

Description

半导体装置的制造方法、膜状黏合剂及切割晶粒接合一体 型膜
技术领域
本发明涉及一种半导体装置的制造方法、膜状黏合剂及切割晶粒接合(dicing/die-bonding)一体型膜。
背景技术
以往，在半导体装置的制造工艺中，在半导体元件与支承部件的接合中主要使用了银糊剂。但是，随着近年来半导体元件的小型化及集成化，由于银糊剂的溢出或半导体元件的倾斜，趋于在导线接合中容易发生不良情况。当代替银糊剂而使用了黏合剂组合物时，存在难以使黏合剂层的厚度充分均匀或在黏合剂层中产生孔隙(空隙)等课题。
近年来，在半导体元件与支承部件的接合中逐渐使用膜状的黏合材料。例如，专利文献1公开一种切割晶粒接合兼用片，其由基材、导线埋入层及绝缘层形成。通过在贴合该片的绝缘层和晶圆的状态下实施切割，半导体晶圆及导线埋入层被单片化。通过经由导线埋入层将半导体元件热压接于支承部件，半导体元件与支承部件被接合。
作为半导体装置的形态，半导体元件层叠为多级的结构的堆叠MCP(Multi ChipPackage：多芯片封装)已经普及。作为堆叠MCP的例子，可以举出导线埋入式半导体封装及芯片埋入式半导体封装(参考专利文献2)。导线埋入式半导体封装的制造中所使用的黏合膜被称为FOW(Film Over Wire：线包裹膜)。作为芯片埋入式半导体封装的制造中所使用的黏合膜，被称为FOD(Film Over Die：芯片包裹膜)。要求这些黏合膜对导线或半导体元件具有优异的埋入性。
以往技术文献
专利文献
专利文献1：日本特开2007-53240号公报
专利文献2：日本特开2014-175459号公报
发明内容
发明要解决的技术课题
随着半导体元件(芯片)的小尺寸化进展，在半导体封装的制造过程的压接工序中，每单位面积的按压力趋于变得过大。由此，有可能发生构成黏合膜的黏合剂组合物从半导体元件溢出的现象(以下，称为“渗出”。)或者黏合膜被过度压扁而导致电故障。尤其，若为了提高芯片埋入式半导体封装的制造中所使用的黏合膜(FOD)的埋入性而改变FOD组成来提高压接工序中的流动性，则渗出变明显。例如，有时溢出的黏合剂组合物上升至半导体元件的上表面，这有可能成为电故障或导线接合不良的原因。
本发明提供一种能够充分抑制压接工序中的渗出的半导体装置的制造方法。并且，本发明提供一种能够适用于该制造方法的膜状黏合剂及切割晶粒接合一体型膜。
用于解决技术课题的手段
本发明所涉及的半导体装置的制造方法包括：准备膜状黏合剂的工序，上述膜状黏合剂用于黏合半导体元件和安装该半导体元件的部件；及在于上述部件的表面上层叠膜状黏合剂及半导体元件的状态下，对上述部件的表面压接半导体元件的工序，膜状黏合剂的表面自由能的值E1(mJ/m2)与部件的表面自由能的值E2(mJ/m2)之差的绝对值在6.0～10.0的范围内。
根据上述制造方法，通过E1与E2之差的绝对值为6.0以上，在压接工序中，能够抑制膜状黏合剂对上述部件过度湿润和扩展，由此能够充分抑制渗出。另一方面，通过E1与E2之差的绝对值为10.0以下，即使上述部件具有应埋入的芯片和/或导线，也能够实现优异的埋入性。
通过本发明的方法，可以制造芯片埋入式半导体封装，也可以制造导线埋入式半导体封装。当制造芯片埋入式半导体封装时，作为上述部件，准备具备基板和安装于基板的表面上的芯片的结构体，并对基板的表面压接半导体元件，以使芯片埋入膜状黏合剂中即可。当制造导线埋入式半导体封装时，作为上述部件，准备具备基板和安装于基板的表面上的导线的结构体，并对基板的表面压接半导体元件，以使导线埋入膜状黏合剂中即可。
在本发明的制造方法中，可以使用切割晶粒接合一体型膜，该切割晶粒接合一体型膜板包括膜状黏合剂、压敏胶黏剂层及基材膜，且它们以该顺序层叠。即，本发明的制造方法可以包括：准备切割晶粒接合一体型膜的工序；贴合切割晶粒接合一体型膜的膜状黏合剂和晶圆的工序；将贴合于膜状黏合剂的状态的晶圆单片化为多个半导体元件的工序；从压敏胶黏剂层拾取层叠体的工序，该层叠体包括通过将膜状黏合剂单片化而形成的黏合剂片和半导体元件；对上述部件压接层叠体的工序；及通过加热处理使黏合剂片固化的工序。
本发明所涉及的膜状黏合剂由热固性树脂组合物组成，表面自由能的值E1为38～41mJ/m2。通过E1在该范围内，容易使E1与E2之差的绝对值在6.0～10.0的范围内。另外，上述部件的表面自由能的值E2例如为46～48mJ/m2。
为了准备具有上述范围的表面自由能的值E1的膜状黏合剂，例如在与构成膜状黏合剂的热固性树脂组合物的组成有关的以下的多个事项中，采用一个或多个事项即可。
·将在25℃下为液态的环氧树脂的含有率(热固性树脂组合物中所含的环氧树脂的总质量基准)设为5～10质量％。
·热固性树脂组合物含有具有脂环式结构的环氧树脂、固化剂(例如，酚醛树脂)及弹性体(例如，丙烯酸树脂)。
·将具有脂环式结构的环氧树脂的含有率(热固性树脂组合物中所含的环氧树脂的总质量基准)设为5～30质量％。
·热固性树脂组合物含有无机填料。
·热固性树脂组合物含有固化促进剂。
上述膜状黏合剂可以与基材膜一同构成黏合膜。即，本发明的另一侧面提供一种黏合膜，其具备膜状黏合剂和设置于该膜状黏合剂的一个表面上的基材膜。上述膜状黏合剂可以与压敏胶黏剂层及基材膜一同构成切割晶粒接合一体型膜。即，本发明的另一侧面提供一种切割晶粒接合一体型膜，其具备膜状黏合剂、压敏胶黏剂层及基材膜，且它们以该顺序层叠。该切割晶粒接合一体型膜还可以具备以覆盖膜状黏合剂的方式设置的保护膜。
发明效果
根据本发明，提供一种能够充分抑制压接工序中的渗出的半导体装置的制造方法。并且，根据本发明，提供一种能够适用于该制造方法的膜状黏合剂及切割晶粒接合一体型膜。
附图说明
图1是示意性地表示半导体封装的一例的剖视图。
图2是示意性地表示由黏合剂片和第2半导体元件形成的层叠体的一例的剖视图。
图3是示意性地表示制造图1所示的半导体封装的过程的剖视图。
图4是示意性地表示制造图1所示的半导体封装的过程的剖视图。
图5是示意性地表示制造图1所示的半导体封装的过程的剖视图。
图6是示意性地表示制造图1所示的半导体封装的过程的剖视图。
图7(a)～图7(e)是示意性地表示制造由黏合剂片和第2半导体元件形成的层叠体的过程的剖视图。
具体实施方式
以下，参考附图对本发明的实施方式进行详细说明。在以下的说明中，对相同或相当部分标注相同符号，并省略重复说明。并且，除非另有特别指定，否则上下左右等位置关系基于附图所示的位置关系。另外，附图的尺寸比率并不限于图示的比率。另外，本说明书中的“(甲基)丙烯酰基”的记载表示“丙烯酰基”及与其对应的“甲基丙烯酰基”。
＜半导体封装＞
图1是示意性地表示本实施方式所涉及的芯片埋入式半导体封装的剖视图。该图所示的半导体封装100(半导体装置)具备基板10、安装于基板10的表面上的第1半导体元件Wa(芯片)、密封第1半导体元件Wa的第1密封层20、配置于第1半导体元件Wa的上方的第2半导体元件Wb及密封第2半导体元件Wb的第2密封层40。
基板10在表面具有电路图案10a、10b。从抑制半导体封装100的翘曲的观点考虑，基板10的厚度例如为90～180μm，也可以为90～140μm。另外，基板10可以为有机基板，也可以为引线框等金属基板。
在本实施方式中，第1半导体元件Wa为用于驱动半导体封装100的控制器芯片。第1半导体元件Wa经由黏合剂15黏合于电路图案10a上，并且经由第1导线11连接于电路图案10b。俯视下的第1半导体元件Wa的形状例如为矩形(正方形或长方形)。第1半导体元件Wa的一边的长度例如为6mm以下，也可以为2～5mm或1～4mm。第1半导体元件Wa的厚度例如为10～150μm，也可以为20～100μm。
第2半导体元件Wb具有比第1半导体元件Wa大的面积。第2半导体元件Wb以第1半导体元件Wa整体和电路图案10b的一部分被覆盖的方式经由第1密封层20搭载于基板10上。俯视下的第2半导体元件Wb的形状例如为矩形(正方形或长方形)。第2半导体元件Wb的一边的长度例如为20mm以下，也可以为4～20mm或4～12mm。第2半导体元件Wb的厚度例如为10～170μm，也可以为20～120μm。第2半导体元件Wb经由第2导线12连接于电路图案10b，并且被第2密封层40密封。
第1密封层20由黏合剂片20P(参考图2)的固化物形成。另外，如图2所示，黏合剂片20P和第2半导体元件Wb基本上为相同的尺寸。图2所示的层叠体30由黏合剂片20P和第2半导体元件Wb组成，也被称为带有黏合剂的半导体元件。如后所述，层叠体30经过切割工序及拾取工序来制作(参考图7)。
＜半导体封装的制造方法＞
对半导体封装100的制造方法进行说明。首先，如图3所示，制作具备基板10和安装于该基板上的第1半导体元件Wa的结构体50。即，在基板10的表面上经由黏合剂15配置第1半导体元件Wa。然后，将第1半导体元件Wa和电路图案10b用第1导线11电连接。
接着，如图4所示，对基板10压接另外准备的层叠体30的黏合剂片20P。由此，将第1半导体元件Wa及第1导线11埋入黏合剂片20P中。在压接工序中，从抑制渗出且实现优异的埋入性的观点考虑，黏合剂片20P的表面自由能的值E1(mJ/m2)与基板10的表面自由能的值E2(mJ/m2)之差的绝对值在6.0～10.0的范围内。通过E1与E2之差的绝对值为6.0以上，在压接工序中，能够抑制黏合剂片20P对基板10过度湿润和扩展，由此能够充分抑制渗出。另一方面，通过E1与E2之差的绝对值为10.0以下，能够实现优异的埋入性。E1与E2之差的绝对值的下限值可以为6.6，也可以为7.0或7.6。E1与E2之差的绝对值的上限值可以为9.6，也可以为9.0或8.6。另外，只要E1与E2之差的绝对值在上述范围内即可，可以E1大于E2，也可以E2大于E1。
黏合剂片20P的表面自由能的值E1例如为37～41mJ/m2，也可以为38～40mJ/m2。通过E1在该范围内，容易使E1与E2之差的绝对值在6.0～10.0的范围内。
基板10的表面自由能的值E2例如为30～50mJ/m2，也可以为32～49mJ/m2或34～48mJ/m2。通过E2在该范围内，容易使E1与E2之差的绝对值在6.0～10.0的范围内。E2的值能够通过对基板10的表面且与黏合剂片20P接触的区域及其附近根据需要实施改性处理来调整。更具体而言，能够通过实施等离子体处理或者使用赋予极性的阻焊剂来调整E2的值。
黏合剂片20P的厚度根据第1半导体元件Wa的厚度等适当设定即可，例如为20～200μm即可，也可以为30～200μm或40～150μm。通过将黏合剂片20P的厚度设在上述范围内，能够充分确保第1半导体元件Wa与第2半导体元件Wb之间的间隔(图5中的距离G)。距离G例如优选为50μm以上，也可以为50～75μm或50～80μm。
黏合剂片20P对基板10的压接例如优选在80～180℃、0.01～0.50MPa的条件下实施0.5～3.0秒钟。接着，通过加热使黏合剂片20P固化。该固化处理例如优选在60～175℃、0.01～1.0MPa的条件下实施5分钟以上。由此，第1半导体元件Wa被黏合剂片20P的固化物(第1密封层20)密封(参考图6)。从减少孔隙的观点考虑，黏合剂片20P的固化处理可以在加压气氛下实施。将第2半导体元件Wb和电路图案10b用第2导线12电连接之后，利用第2密封层40密封第2半导体元件Wb，由此完成半导体封装100(参考图1)。
＜带有黏合剂的半导体元件的制作方法＞
参考图7(a)～图7(e)对图2所示的层叠体30(带有黏合剂的半导体元件)的制作方法的一例进行说明。首先，将切割晶粒接合一体型膜8(以下，根据情况称为“膜8”。)配置于特定的装置(未图示)。膜8依次具备基材膜1、压敏胶黏剂层2及黏合剂层20A(膜状黏合剂)。基材膜1例如为聚对苯二甲酸乙二醇酯膜(PET膜)。半导体晶圆W例如为厚度10～100μm的薄型半导体晶圆。半导体晶圆W可以为单晶硅，也可以为多晶硅、各种陶瓷、砷化镓等化合物半导体。另外，膜8还可以具备以覆盖黏合剂层20A的方式设置的保护膜(未图示)。
如图7(a)及图7(b)所示，将膜8以黏合剂层20A接触的方式贴附于半导体晶圆W的一个面。该工序在优选50～120℃、更优选60～100℃的温度条件下实施。若温度为50℃以上，则能够获得半导体晶圆W与黏合剂层20A的良好的密合性，若为120℃以下，则在该工序中可抑制黏合剂层20A过度流动。
如图7(c)所示，切割半导体晶圆W、压敏胶黏剂层2及黏合剂层20A。由此，半导体晶圆W被单片化而成为半导体元件Wb。黏合剂层20A也被单片化而成为黏合剂片20P。作为切割方法，可以举出使用旋转刀片或激光的方法。另外，可以在半导体晶圆W的切割之前，通过磨削半导体晶圆W而进行薄膜化。
接着，当压敏胶黏剂层2例如为UV固化型时，如图7(d)所示，通过对压敏胶黏剂层2照射紫外线而使压敏胶黏剂层2固化，从而使压敏胶黏剂层2与黏合剂片20P之间的胶黏力降低。在照射紫外线之后，如图7(e)所示，通过在常温或冷却条件下扩张基材膜1而使半导体元件Wa彼此分离，同时通过用顶针42顶出而使层叠体30的黏合剂片20P从压敏胶黏剂层2剥离，并且用抽吸夹头44抽吸拾取层叠体30。如图4所示，如此获得的层叠体30供于制造半导体封装100。
＜切割晶粒接合一体型膜及其制造方法＞
对图7(a)所示的切割晶粒接合一体型膜8及其制造方法进行说明。如上所述，膜8依次具备基材膜1(例如PET膜)、压敏胶黏剂层2及黏合剂层20A(黏合膜)。膜8的制造方法包括：将含有环氧树脂等的热固性树脂组合物的清漆涂布于膜(未图示)上的工序；通过将所涂布的清漆在50～150℃下加热干燥而形成黏合剂层20A的工序；及贴合黏合剂层20A和压敏胶黏剂层2的工序。
黏合剂层20A例如经过将含有环氧树脂、固化剂及弹性体的清漆涂布于膜上的工序和使形成于膜上的涂膜干燥的工序来形成。清漆根据需要还可以含有无机填料及固化促进剂等。清漆能够通过在溶剂中混合或混炼环氧树脂等材料来制备。能够使用通常的搅拌机、研磨机(raikai mixer)、三辊、球磨机等分散机，将它们适当组合来进行混合或混炼。另外，关于清漆的详细内容，将在后面进行叙述。
作为涂布清漆的膜，并没有特别限制，例如可以举出聚酯膜、聚丙烯膜(OPP膜等)、聚对苯二甲酸乙二醇酯膜、聚酰亚胺膜、聚醚酰亚胺膜、聚醚萘二甲酸酯(polyethernaphthalate)膜、甲基戊烯膜。
作为将清漆涂布于膜的方法，能够使用公知的方法，例如可以举出刮刀涂布法、辊涂法、喷涂法、凹版涂布法、棒涂法、帘式涂布法。加热干燥的条件只要是能够使所使用的溶剂充分挥发的条件即可，例如能够在50～150℃下加热1～30分钟来进行。加热干燥也可以在50～150℃的范围内的温度下阶段性地升温来进行。通过加热干燥使清漆中所含的溶剂挥发，由此能够获得膜与黏合剂层20A的层叠膜。
通过贴合如上述那样获得的层叠膜和切割膜(基材膜1与压敏胶黏剂层2的层叠体)，能够获得膜8。作为基材膜1，例如可以举出聚四氟乙烯膜、聚对苯二甲酸乙二醇酯膜、聚乙烯膜、聚丙烯膜、聚甲基戊烯膜、聚酰亚胺膜等塑料膜。并且，基材膜1根据需要可以进行底漆涂布、UV处理、电晕放电处理、研磨处理、蚀刻处理等表面处理。压敏胶黏剂层2可以为UV固化型，也可以为压敏型。作为构成压敏胶黏剂层2的压敏胶黏剂，使用以往用于切割膜的压敏胶黏剂即可。从经济性及膜的处理性的观点考虑，压敏胶黏剂层2的厚度例如为60～200μm，也可以为70～170μm。
＜黏合剂层形成用清漆＞
对用于形成黏合剂层20A的清漆进行详细说明。另外，黏合剂片20P是将黏合剂层20A单片化而成的，两者由相同的热固性树脂组合物形成。黏合剂层20A及黏合剂片20P经过了用于使溶剂挥发的加热处理，因此处于半固化(B阶)的状态，通过其后的固化处理而成为完全固化物(C阶)状态。
如上所述，黏合剂层形成用清漆含有环氧树脂、固化剂及弹性体，根据需要还含有无机填料及固化促进剂等。用于制备清漆的溶剂只要能够使上述各成分均匀地溶解、混炼或分散，则没有限制，例如能够使用丙酮、甲基乙基酮、甲基异丁基酮、环己酮等酮系溶剂、二甲基甲酰胺、二甲基乙酰胺、N甲基吡咯烷酮、甲苯、二甲苯。在干燥速度快、价格低的观点上，优选使用甲基乙基酮或环己酮。
(环氧树脂)
作为环氧树脂，其结构没有特别限制，但从相容性的观点考虑，优选具有脂环式结构的环氧树脂。从将黏合剂层20A的表面自由能的值E1设在38～41mJ/m2的范围内的观点考虑，具有脂环式结构的环氧树脂的含有率以黏合剂层20A中所含的环氧树脂的总质量基准计，例如为5～40质量％，也可以为6～35质量％或7～34质量％。从相同的观点考虑，在25℃下为液态的环氧树脂的含有率以黏合剂层20A中所含的环氧树脂的总质量基准计，例如为5～30质量％，也可以为7～25质量％或8～23质量％。
作为环氧树脂的市售品，例如可以举出二环戊二烯型环氧树脂HP-7200L(DICCorporation制造)、HP-7200(DIC Corporation制造)、XD-1000(Nippon Kayaku Co.,Ltd.制造)、CELLOXIDE 2021P(Daicel Corporation制造)、CELLOXIDE 20281(DaicelCorporation制造)、Syna-Epoxy28(SYANASIA公司制造)、双A型环氧树脂YD-128(Mitsubishi Chemical Corporation制造)、双F型环氧树脂EXA-830-CRP(DICCorporation制造)。这些可以单独使用一种，也可以并用两种以上。
也可以将芳香族环氧树脂用作热固性树脂。作为芳香族环氧树脂，例如可以举出双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂、双酚A酚醛清漆型环氧树脂、双酚F酚醛清漆型环氧树脂、芪型环氧树脂、含有三嗪骨架的环氧树脂、含有芴骨架的环氧树脂、三酚甲烷型环氧树脂、联苯型环氧树脂、亚二甲苯基型环氧树脂、联苯基芳烷基型环氧树脂、萘型环氧树脂、多官能酚类及蒽等多环芳香族类的二缩水甘油醚化合物。这些可以单独使用一种，也可以并用两种以上。
(固化剂)
作为固化剂，例如可以举出酚醛树脂、酯化合物、芳香族胺、脂肪族胺及酸酐。在这些之中，从反应性及经时稳定性的观点考虑，优选酚醛树脂，没有特别限制。
作为酚醛树脂的市售品，例如可以举出DIC Corporation制造的PHENOLITE KA及TD系列、Mitsui Chemicals,Inc.制造的MILEX XLC-系列和XL系列(例如，MILEX XLC-LL)、AIR WATER INC.制造的HE系列(例如，HE100C-30)、Meiwa Plastic Industries,Ltd.制造的MEHC-7800系列(例如，MEHC-7800-4S)。这些可以单独使用一种，也可以并用两种以上。从耐热性的观点考虑，优选在85℃、85％RH的恒温恒湿槽中投入48小时后的吸水率为2质量％以下、用热重分析仪(TGA)测定出的350℃下的加热质量减少率(升温速度：5℃/分钟、气氛：氮)小于5质量％的酚醛树脂。
从固化性的观点考虑，环氧树脂和酚醛树脂的配合量分别是环氧当量与羟基当量的当量比优选为0.30/0.70～0.70/0.30，更优选为0.35/0.65～0.65/0.35，进一步优选为0.40/0.60～0.60/0.40，尤其优选为0.45/0.55～0.55/0.45。通过配合比在上述范围内，容易以足够高的水平实现固化性及流动性双方。
(弹性体)
作为弹性体，例如可以举出丙烯酸树脂、聚酯树脂、聚酰胺树脂、聚酰亚胺树脂、硅酮树脂、聚丁二烯、丙烯腈、环氧改性聚丁二烯、马来酸酐改性聚丁二烯、苯酚改性聚丁二烯及羧基改性丙烯腈。
从在溶剂中的溶解性及流动性的观点考虑，作为弹性体，优选丙烯酸系树脂，进而，更优选使丙烯酸缩水甘油酯或甲基丙烯酸缩水甘油酯等具有环氧基或缩水甘油基作为交联性官能团的官能性单体聚合而获得的含有环氧基的(甲基)丙烯酸共聚物等丙烯酸系树脂。在丙烯酸系树脂之中，优选含有环氧基的(甲基)丙烯酸酯共聚物及含有环氧基的丙烯酸酯橡胶(acrylic rubber)，更优选含有环氧基的丙烯酸酯橡胶。含有环氧基的丙烯酸酯橡胶是以丙烯酸酯为主要成分，主要包含丙烯酸丁酯与丙烯腈等的共聚物、丙烯酸乙酯与丙烯腈等的共聚物等的、具有环氧基的橡胶。另外，丙烯酸系树脂不仅可以具有环氧基，还可以具有醇性或酚性羟基、羧基等交联性官能团。
作为丙烯酸树脂的市售品，可以举出Nagase Chemtex Corporation制造的SG-70L、SG-708-6、WS-023EK30、SG-280EK23、SG-P3溶剂变更品(商品名，丙烯酸酯橡胶，重均分子量：80万，Tg：12℃，溶剂为环己酮)等。
丙烯酸树脂的玻璃化转变温度(Tg)优选为-50～50℃，更优选为-30～30℃。丙烯酸树脂的重均分子量(Mw)优选为10万～300万，更优选为50万～200万。通过将Mw在该范围内的丙烯酸树脂配合于热固性树脂组合物中，容易将热固性树脂组合物形成为膜状，且容易适当地控制膜状时的强度、挠性、粘性。除此以外，回流性及埋入性双方趋于提高。在此，Mw是指利用凝胶渗透色谱法(GPC)测定并使用基于标准聚苯乙烯的校准曲线换算的值。另外，通过使用分子量分布窄的丙烯酸树脂，趋于能够形成埋入性优异且高弹性的黏合剂层。
黏合剂层20A中所含的丙烯酸树脂的量相对于环氧树脂及环氧树脂固化剂的合计100质量份，优选为20～200质量份，更优选为30～100质量份。若在该范围内，则能够使成型时的流动性的控制、高温下的处理性及埋入性更进一步变得良好。
(无机填料)
作为无机填料，例如可以举出氢氧化铝、氢氧化镁、碳酸钙、碳酸镁、硅酸钙、硅酸镁、氧化钙、氧化镁、氧化铝、氮化铝、硼酸铝晶须、氮化硼及结晶性二氧化硅、非晶性二氧化硅。这些可以单独使用一种，也可以并用两种以上。从提高黏合剂层20A的导热性的观点考虑，作为无机填料，优选含有氧化铝、氮化铝、氮化硼、结晶性二氧化硅或非晶性二氧化硅。从调整黏合剂层20A的熔融粘度及对黏合剂组合物赋予触变性的观点考虑，优选使用氢氧化铝、氢氧化镁、碳酸钙、碳酸镁、硅酸钙、硅酸镁、氧化钙、氧化镁、氧化铝、结晶性二氧化硅或非晶性二氧化硅。
从提高黏合性的观点考虑，无机填料的平均粒径优选为0.005μm～0.5μm，更优选为0.05～0.3μm。从与溶剂及树脂成分的相容性以及黏合强度的观点考虑，无机填料的表面优选进行化学修饰。适合作为对表面进行化学修饰的材料，可以举出硅烷偶联剂。作为硅烷偶联剂的官能团的种类，例如可以举出乙烯基、丙烯酰基、环氧基、巯基、氨基、二氨基、烷氧基、乙氧基。
从控制黏合剂层20A的流动性及断裂性以及固化后的拉伸弹性模量及黏合力的观点考虑，相对于黏合剂层20A的树脂成分100质量份，无机填料的含量优选为10～90质量份，更优选为10～50质量份。通过无机填料的含量为10质量份以上，黏合剂层20A的切割性容易提高，固化后容易充分发挥黏合力。另一方面，通过无机填料的含量为90质量份以下，容易充分确保黏合剂层20A的流动性，能够抑制固化后弹性模量变得过高。
(固化促进剂)
作为固化促进剂，例如可以举出咪唑类及其衍生物、有机磷系化合物、仲胺类、叔胺类及季铵盐。从适度的反应性的观点考虑，优选咪唑系化合物。作为咪唑类，可以举出2-甲基咪唑、1-苄基-2-甲基咪唑、1-氰基乙基-2-苯基咪唑、1-氰基乙基-2-甲基咪唑等。这些可以单独使用一种，也可以并用两种以上。
黏合剂层20A中的固化促进剂的含量相对于环氧树脂及环氧树脂固化剂的合计100质量份，优选为0.04～3质量份，更优选为0.04～0.2质量份。若固化促进剂的添加量在该范围内，能够兼顾固化性和可靠性。
以上，对本发明的实施方式进行了详细说明，但本发明并不限定于上述实施方式。例如，在上述实施方式中，例示出了芯片埋入式半导体封装，但本发明也可以适用于导线埋入式半导体封装及其他半导体装置的制造。
实施例
以下，通过实施例对本发明进行进一步详细的说明，但这些实施例并不限制本发明。
(实施例1～7及比较例1～2)
以表1～3所示的配合比例(质量份)混合以下的材料而制备出清漆。使用环己酮作为溶剂，清漆的固体成分比例设为40质量％。用100目的过滤器过滤清漆，并且进行了真空脱泡。作为涂布清漆的膜，准备了实施了脱模处理的聚对苯二甲酸乙二醇酯(PET)膜(厚度38μm)。将真空脱泡后的清漆涂布于PET膜的实施了脱模处理的面上。将所涂布的清漆以如下两个阶段进行了加热干燥：在90℃下加热干燥5分钟；接着，在140℃下加热干燥5分钟。这样，作为实施例及比较例所涉及的黏合膜，分别制作出具备PET膜和形成于其表面上的B阶状态(半固化状态)的膜状黏合剂(厚度110μm)的层叠膜。
[材料]
＜环氧树脂＞
·(A1)…XD-1000：(商品名，Nippon Kayaku Co.,Ltd.制造，环戊二烯型环氧树脂，脂环式结构，在25℃下为固体)
·(A2)…CELLOXIDE 2021P：(商品名，Daicel Corporation制造，脂环式结构，在25℃下为固体)
·(A3)…HP-7200L：(商品名，DIC Corporation制造，环戊二烯型环氧树脂，脂环式结构，在25℃下为固体)
·(A4)…EHPE3150(商品名，Daicel Corporation制造，脂环式结构，在25℃下为固体)
·(A5)…VG3101L(商品名，Printec Corporation制造，多官能环氧树脂，在25℃下为固体)
·(A6)…YDCN-700-10：(商品名，NIPPON STEEL&SUMIKIN CHEMICAL CO.,LTD.制造，甲酚酚醛清漆型环氧树脂，在25℃下为固体)
·(A7)…EXA-830CRP：(商品名，DIC Corporation制造，液态双酚F型环氧树脂，在25℃为液态)
＜固化剂＞
·(B1)…XLC-LL：(商品名，Mitsui Chemicals,Inc.制造，苯基芳烷基型酚醛树脂)
·(B2)…LF-4871：(商品名，DIC Corporation制造，BPA酚醛清漆型酚醛树脂)
·(B3)…HE-100C-30：(商品名，AIR WATER INC.制造，苯基芳烷基型酚醛树脂)
＜弹性体＞
·(C1)…SG-P3溶剂变更品(商品名，Nagase Chemtex Corporation制造，丙烯酸酯橡胶，重均分子量：80万，Tg：12℃，溶剂为环己酮)
·(C2)…SG-70L：(商品名，Nagase Chemtex Corporation制造，丙烯酸酯橡胶，重均分子量90万，酸值5mgKOH/g，Tg：-13℃)
＜无机填料＞
·SC2050-HLG：(商品名，Admatechs Company Limited制造，二氧化硅填料分散液，平均粒径0.50μm)
＜固化促进剂＞
·Curesol 2PZ-CN：(商品名，SHIKOKU CHEMICALS CORPORATION制造，1-氰基乙基-2-苯基咪唑)
[膜状黏合剂的评价]
对实施例及比较例所涉及的膜状黏合剂进行了表面自由能及渗出的评价。
＜表面自由能的测定＞
使用接触角计(Kyowa Interface Science Co.,Ltd.制造：商品名DM-701)测定了实施例及比较例所涉及的膜状黏合剂的表面自由能。使用水、二碘甲烷及α-溴萘作为溶剂，测定了各溶剂与膜状黏合剂的接触角。将液滴量设为0.5μL，通过θ/2法求出了接触角。使用所获得的接触角的值，利用表面自由能分析软件FAMAS(商品名，Kyowa Interface ScienceCo.,Ltd.制造)计算出表面自由能。根据Kitazaki-Hata公式计算出表面自由能。并且，以下的渗出评价中所使用的基材的表面自由能也以相同的方式进行了测定。将结果示于表1～3。
＜渗出评价＞
首先，作为在渗出评价中使用的结构体，以如下方式准备了具备基板和安装于其表面的芯片的结构体。即，将膜状黏合剂HR9004-10(商品名，Hitachi Chemical Co.,Ltd.制造，厚度10μm)在70℃下贴附于半导体晶圆(直径：8英寸，厚度：50μm)。将半导体晶圆及膜状黏合剂切割为2.1×4.8mm见方，由此获得了带有黏合剂的芯片。将该带有黏合剂的芯片在120℃、0.20MPa、2秒钟的条件下压接于评价用基板。另外，作为评价用基板，使用了在表面涂布有阻焊剂AUS308(商品名，TAIYO NIPPON SANSO CORPORATION制造)的基板(总厚：260μm)。
另一方面，将实施例及比较例所涉及的膜状黏合剂(厚度110μm)在70℃下分别贴附于半导体晶圆(直径：8英寸，厚度100μm)。将半导体晶圆及膜状黏合剂切割为6×12.7mm见方，由此获得了带有黏合剂片的半导体元件。
将带有黏合剂片的半导体元件压接于上述结构体中的安装有芯片的位置。将压接条件设为120℃、0.20MPa、1.5秒钟。另外，进行了定位以使芯片埋入膜状黏合剂的中央位置。用显微镜观察如此制作出的评价用试样，测定了从半导体元件的端部溢出的树脂组合物的最大距离(渗出量)。将结果示于表1～3。
[表1]
Figure BDA0003132747860000151
[表2]
Figure BDA0003132747860000152
[表3]
Figure BDA0003132747860000161
产业上的可利用性
根据本发明，提供一种能够充分抑制压接工序中的渗出的半导体装置的制造方法。并且，根据本发明，提供一种能够适用于该制造方法的膜状黏合剂及切割晶粒接合一体型膜。
符号说明
1-基材膜，2-压敏胶黏剂层，8-切割晶粒接合一体型膜，10-基板，20-第1密封层(黏合剂片的固化物)，20A-黏合剂层(膜状黏合剂)，20P-黏合剂片，30-层叠体，50-结构体，100-半导体封装(半导体装置)，W-晶圆，Wa-第1半导体元件(芯片)，Wb-第2半导体元件。

Claims (15)

1.一种半导体装置的制造方法，其包括：
准备膜状黏合剂的工序，所述膜状黏合剂用于黏合半导体元件和安装所述半导体元件的部件；及
在所述部件的表面上层叠所述膜状黏合剂及所述半导体元件的状态下，对所述表面压接所述半导体元件的工序，
所述膜状黏合剂的表面自由能的值E1(mJ/m2)与所述部件的表面自由能的值E2(mJ/m2)之差的绝对值在6.0～10.0的范围内。
2.根据权利要求1所述的制造方法，其中，
所述半导体装置为芯片埋入式半导体封装，
所述部件为具备基板和安装于所述基板的表面上的芯片的结构体，
对所述基板的表面压接所述半导体元件，以使所述芯片埋入所述膜状黏合剂中。
3.根据权利要求1所述的制造方法，其中，
所述半导体装置为导线埋入式半导体封装，
所述部件为具备基板和设置于所述基板的表面上的导线的结构体，
对所述基板的表面压接所述半导体元件，以使所述导线埋入所述膜状黏合剂中。
4.根据权利要求1至3中任一项所述的制造方法，其包括：
准备切割晶粒接合一体型膜的工序，所述切割晶粒接合一体型膜包括所述膜状黏合剂、压敏胶黏剂层及基材膜，且它们以该顺序层叠；
贴合所述切割晶粒接合一体型膜的所述膜状黏合剂和晶圆的工序；
将贴合于所述膜状黏合剂的状态的所述晶圆单片化为多个半导体元件的工序；
从所述压敏胶黏剂层拾取层叠体的工序，所述层叠体包括通过将所述膜状黏合剂单片化而形成的黏合剂片和所述半导体元件；
对所述部件压接所述层叠体的工序；及
通过加热处理使所述黏合剂片固化的工序。
5.一种膜状黏合剂，其由热固性树脂组合物形成，其中，
表面自由能的值E1为38～41mJ/m2。
6.根据权利要求5所述的膜状黏合剂，其中，
在25℃下为液态的环氧树脂的含有率以所述热固性树脂组合物中所含的环氧树脂的总质量基准计为5～40质量％。
7.根据权利要求5或6所述的膜状黏合剂，其中，
所述热固性树脂组合物含有具有脂环式结构的环氧树脂、固化剂及弹性体。
8.根据权利要求7所述的膜状黏合剂，其中，
具有脂环式结构的环氧树脂的含有率以所述热固性树脂组合物中所含的环氧树脂的总质量基准计为5～30质量％。
9.根据权利要求7或8所述的膜状黏合剂，其中，
所述固化剂为酚醛树脂。
10.根据权利要求7至9中任一项所述的膜状黏合剂，其中，
所述弹性体为丙烯酸树脂。
11.根据权利要求5至10中任一项所述的膜状黏合剂，其中，
所述热固性树脂组合物含有无机填料。
12.根据权利要求5至11中任一项所述的膜状黏合剂，其中，
所述热固性树脂组合物含有固化促进剂。
13.一种黏合膜，其具备：
权利要求5至12中任一项所述的膜状黏合剂；及
设置于所述膜状黏合剂的一个表面上的基材膜。
14.一种切割晶粒接合一体型膜，其具备权利要求5至12中任一项所述的膜状黏合剂、压敏胶黏剂层及基材膜，且它们以该顺序层叠。
15.根据权利要求14所述的切割晶粒接合一体型膜，其还具备以覆盖所述膜状黏合剂的方式设置的保护膜。
CN201880100505.1A 2018-12-28 2018-12-28 半导体装置的制造方法、膜状黏合剂及切割晶粒接合一体型膜 Pending CN113261084A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/048588 WO2020136903A1 (ja) 2018-12-28 2018-12-28 半導体装置の製造方法、フィルム状接着剤及びダイシング・ダイボンディング一体型フィルム

Publications (1)

Publication Number Publication Date
CN113261084A true CN113261084A (zh) 2021-08-13

Family

ID=71126283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880100505.1A Pending CN113261084A (zh) 2018-12-28 2018-12-28 半导体装置的制造方法、膜状黏合剂及切割晶粒接合一体型膜

Country Status (6)

Country Link
JP (1) JP7176575B2 (zh)
KR (1) KR20210107709A (zh)
CN (1) CN113261084A (zh)
SG (1) SG11202106942RA (zh)
TW (1) TWI827779B (zh)
WO (1) WO2020136903A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4668001B2 (ja) 2005-08-18 2011-04-13 リンテック株式会社 ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法
JP5602669B2 (ja) * 2010-03-31 2014-10-08 リンテック株式会社 半導体用接着剤組成物、半導体用接着シートおよび半導体装置の製造方法
JP6135202B2 (ja) * 2013-03-08 2017-05-31 日立化成株式会社 半導体装置及び半導体装置の製造方法
JP6272729B2 (ja) * 2014-05-16 2018-01-31 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
JP6265954B2 (ja) * 2015-09-16 2018-01-24 古河電気工業株式会社 半導体裏面用フィルム
JP6774301B2 (ja) * 2015-11-04 2020-10-21 リンテック株式会社 熱硬化性樹脂フィルム及び第１保護膜形成用シート
CN110383438B (zh) * 2017-02-28 2022-11-08 琳得科株式会社 粘合片

Also Published As

Publication number Publication date
JP7176575B2 (ja) 2022-11-22
JPWO2020136903A1 (ja) 2021-11-25
SG11202106942RA (en) 2021-07-29
WO2020136903A1 (ja) 2020-07-02
KR20210107709A (ko) 2021-09-01
TW202032674A (zh) 2020-09-01
TWI827779B (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
KR102067945B1 (ko) 접착시트 및 반도체 장치의 제조 방법
TW202414550A (zh) 半導體裝置的製造方法、接著層及切晶黏晶一體型膜
CN113348221B (zh) 胶黏剂组合物、膜状胶黏剂、胶黏剂片及半导体装置的制造方法
JP7472954B2 (ja) 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
JP2024091963A (ja) 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
WO2019151260A1 (ja) 半導体装置の製造方法及び接着フィルム
JP2011174010A (ja) 粘接着剤組成物、回路部材接続用粘接着剤シート及び半導体装置の製造方法
JP7136200B2 (ja) 半導体装置、並びに、その製造に使用する熱硬化性樹脂組成物及びダイシングダイボンディング一体型テープ
JP7322897B2 (ja) 接着フィルム、ダイシング・ダイボンディング一体型フィルム及び半導体パッケージの製造方法
TWI827779B (zh) 切晶-黏晶一體型膜及半導體裝置的製造方法
WO2020195981A1 (ja) 半導体装置の製造方法、ダイボンディングフィルム、及びダイシング・ダイボンディング一体型接着シート
JP7255146B2 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
WO2020129996A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
WO2020065783A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
WO2023152837A1 (ja) フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
WO2023048188A1 (ja) フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
WO2023157846A1 (ja) フィルム状接着剤及びその製造方法、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
WO2023182226A1 (ja) 半導体用接着フィルム、ダイシング・ダイボンディング一体型フィルム、及び半導体装置の製造方法
WO2022186285A1 (ja) フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
WO2023181397A1 (ja) 半導体用接着フィルム、ダイシングダイボンディングフィルム、及び、半導体装置を製造する方法
TW202237786A (zh) 接著劑組成物、膜狀接著劑、切割晶粒接合一體型膜、以及半導體裝置及其製造方法
CN113574663A (zh) 具有支石墓结构的半导体装置及其制造方法
CN116670240A (zh) 膜状黏合剂、黏合片以及半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Lishennoco Co.,Ltd.

Address before: Tokyo

Applicant before: Showa electrical materials Co.,Ltd.