JP2000299428A - 基板上に取り付けるためのチップの精密位置合せ方法 - Google Patents

基板上に取り付けるためのチップの精密位置合せ方法

Info

Publication number
JP2000299428A
JP2000299428A JP2000075124A JP2000075124A JP2000299428A JP 2000299428 A JP2000299428 A JP 2000299428A JP 2000075124 A JP2000075124 A JP 2000075124A JP 2000075124 A JP2000075124 A JP 2000075124A JP 2000299428 A JP2000299428 A JP 2000299428A
Authority
JP
Japan
Prior art keywords
chip
guide
substrate
layer
alignment guide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000075124A
Other languages
English (en)
Other versions
JP3283029B2 (ja
Inventor
H Bernhard Pogge
エイチ・バーンハード・ポーグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2000299428A publication Critical patent/JP2000299428A/ja
Application granted granted Critical
Publication of JP3283029B2 publication Critical patent/JP3283029B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 アブレーション放射に透過性のガイド基板を
使用する、キャリア基板に取り付けられたチップを有す
るモジュールを製造する方法を提供すること。 【解決手段】 ガイド基板３５の表面上に除去可能な層
３７を設ける。除去可能な層上に第１位置合せガイド３
６を形成し、チップ３０の表側表面上に第２位置合せガ
イド２１を形成する。第２位置合せガイドを第１位置合
せガイドに接触させることによって、チップをガイド基
板に位置合せする。次いでチップ３０をガイド基板３５
に取り付ける。キャリア基板５２をチップの裏側表面に
取り付ける。次いで、ガイド基板を透過する放射（一般
的にレーザ放射）を使用して、除去可能な層３７とガイ
ド基板３５との間の界面を融除し、それによってガイド
基板３５を切り離す。次いで、チップの表側表面上に、
金属相互接続を備える薄膜を設けることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路デバイス
の製造に関する。さらに詳しくは、本発明は、基板上に
取り付けられた複数のチップを有するデバイスの製造に
おける精密位置合せ方法に関する。そのようなデバイス
には、通常理解されているマルチチップ・モジュール
（ＭＣＭ）だけでなく、異なる大きさ、構造、および機
能を持つチップ（「マクロ・チップ」と呼ばれることも
ある）の組合せを有するシステムも含まれる。
【０００２】
【従来の技術】関連出願 本願は、１９９８年１０月２日出願の米国出願第０９／
１６５２８０号に関連する。この関連出願は、本願と同
じ譲受人に譲渡されている。この関連出願の開示を、参
照によって本明細書に組み込む。
【０００３】集積回路デバイスの製造において、より高
いシステムの機能および性能を実現するためには、単一
基板上でのシステム・レベルの集積化が望ましい。マル
チチップ・モジュール（ＭＣＭ）を用いると、独自の機
能を持ちかつ異なる加工技術から作られた複数の集積回
路を集積してシステムにすることが可能になる。ＭＣＭ
では、１群の高機能デバイスが基板上で相互接続され
る。基板は、チップのための相互接続配線を設けるため
に多層構造を持つことができる。例えば、インターナシ
ョナル・ビジネス・マシーンズ・コーポレイションに譲
渡された米国特許第４４８９３６４号は、Ｃ４（Contro
lled collapse chip connection）など、ソルダ・ボー
ルによってチップのアレイを支持するためのセラミック
・チップ・キャリアを開示している。そのようなＭＣＭ
は、その多層セラミック構造のためにコストが高くなる
傾向があり、かつチップの合計面積よりかなり大きい面
積を必要とする。
【０００４】デバイスの製造における別の傾向は、単一
チップ上に幾つかの異なる機能を含める（システム・オ
ン・チップ、system on a chip）ことであり、それには
一般的に、チップの大きさを増すと共に製造工程をより
複雑にすることが必要となる。これらの要素はどちら
も、製造歩留まりを低下させる傾向がある。許容できる
歩留まりを維持する１つの方法は、特定の機能を持つよ
り小さいチップ（「マクロ・チップ」）を製造し、次い
でこれらのチップを単一シリコン基板上に集積するもの
である。このシステム・オン・チップ法の利点を維持す
るには、シリコン基板上にこれらのマクロ・チップを非
常に近接して、精密に位置合せをし、かつ工程全体に追
加される複雑さを最小に抑えながら取り付ける必要があ
る。
【０００５】最近、シリコン・ガイド・ウェハを使用し
て、シリコン基板またはキャリア・ウェハ上にチップの
高密度アレイを形成するための製造方法が提案された。
この方法は、米国出願第０９／１６５２８０号に詳しく
記載されており、その開示を参照によって本発明書に組
み込む。簡単に言うと、この方法は、図１に示すよう
に、チップ４、５をガイド・ウェハ１に接着することを
含む。チップは、ガイド・ウェハ１に形成されたメサ２
と一致する、チップ（のアクティブ領域２０１間のカー
フ領域）にエッチングされた凹み６を使用して、ガイド
・ウェハに位置合せする。次いでチップの裏側表面３
１、３２を、レベル３３（図２参照）に平面化し、永久
基板３４に取り付ける。ガイド・ウェハを除去し、その
後、チップの露出した空洞を充填する（図３参照）。
【０００６】チップをガイド・ウェハに接着し除去する
のは、製造上の問題があった。特に、チップは（１１
１）結晶性メサおよび凹みを使用してガイド・ウェハに
対合され、結晶方位との適切なフォトパターン位置合せ
が必要であった。さらに、この対合は酸化物間結合（フ
ァンデルワース力に依存する敏感な表面活性化プロセ
ス）を利用するものであった。したがって、この結合は
表面の清浄度に非常に敏感であった。その上、この方法
は、凹みを形成するためにカーフ領域を使用する必要が
あり、それによってチップのサイズが増大した。また、
ガイド・ウェハを除去する従前の方法は、ウェハの物理
的研削、研磨、または湿式エッチングを必要とした。
【０００７】
【発明が解決しようとする課題】以前に開示された方法
に伴うこれらの問題に鑑み、チップの高密度アレイを高
い製造歩留まりでキャリア基板に接着することができる
製造方法が依然として求められている。
【０００８】本発明は、キャリア基板上に取り付けられ
たチップを有する集積回路デバイスを製造する方法であ
って、アブレーション放射に透過性のガイド基板を使用
する方法を提供することによって、上述の必要に対処す
る。
【０００９】
【課題を解決するための手段】本発明の一態様では、ガ
イド基板の表面上に除去可能な層を設ける。この除去可
能な層の上に第１位置合せガイドを形成し、チップの表
側表面上に第２位置合せガイドを形成する。第２位置合
せガイドを第１位置合せガイドに接触させることによっ
て、チップをガイド基板に位置合せする。次いで、チッ
プをガイド基板に取り付ける。チップの裏側表面上にキ
ャリア基板を取り付ける。次に、除去可能な層とガイド
基板との間の界面を、ガイド基板を透過する放射（一般
的にレーザ放射）を用いて融除し、それによってガイド
基板を切り離す。次に、チップの表側表面上に、薄膜と
金属配線を設けることができる。
【００１０】本発明の別の態様によれば、キャリア基板
上に取り付けられた複数のチップを有する集積回路デバ
イスを製造する方法を記載する。アブレーション放射に
透過性を有するガイド基板の表面に少なくとも１つの配
線層を設ける。各々のチップを位置合せするための第１
位置合せガイドを配線層上に形成し、各々のチップの表
面上に第２位置合せガイドを形成する。各々のチップに
ついて第２位置合せガイドを第１位置合せガイドに接触
させることによってチップをガイド基板に位置合せし、
チップをガイド基板に取り付ける。次いで、キャリア基
板をチップに取り付ける。アブレーション放射でガイド
基板を透過して、ガイド基板と配線層との間の界面を除
去し、それによって配線層をガイド基板から切り離す。
【００１１】第１および第２位置合せガイドは、ポリイ
ミド層をパターン化することによって有利に形成するこ
とができる。チップは、共晶合金化工程を用いることに
よって、キャリア基板に取り付けることができる。
【００１２】したがって、相互接続されたチップの高密
度アレイをキャリア基板上に形成し、それによってシス
テム・オン・チップの機能上の利点を得ることができ
る。チップを位置合せするために使用するガイド基板
は、研削またはエッチングするのではなく、単にキャリ
ア基板に接着した後でチップから切り離すだけである。
【００１３】
【発明の実施の形態】本発明の第１実施形態に従ってチ
ップを位置合せして取り付けるための方法を、図４ない
し図１０に概略的に示す。
【００１４】表側表面２０ａおよび裏側表面２０ｂを持
つ半導体デバイス・ウェハ２０は、表側表面２０ａに近
接して形成されたアクティブ領域をその中に有する。ウ
ェハ加工が完了した後、ウェハを個々のチップにダイス
する前に、ウェハの表側表面２０ａ上にポリイミド層を
付着し、硬化させる。硬化した厚さ４〜５μｍのポリイ
ミド層は、反応性イオン・エッチング（ＲＩＥ）を使用
してパターン化して、図４に示すように、ポリイミド構
造２１のアレイを形成する。これらのポリイミド構造は
実質的に垂直の縁を有する。さらに、現在利用可能なリ
ソグラフィ技術を用いると、それらは約０．５μｍ以下
の精度でウェハに位置合せされる。ポリイミド構造は、
以下で詳述するように、チップの位置合せガイドとして
機能する。
【００１５】ポリイミドの代わりに、他の材料（例えば
ポリシリコン）を使用することもできる。実質的に垂直
な縁を持つ耐久構造のアレイがデバイス・ウェハ上に形
成されるように、材料は、標準のリソグラフィおよびエ
ッチング技術で、容易にパターン化することが好まし
い。
【００１６】集積システムは、異なる機能を持ち、かつ
異なるデバイス・ウェハを起源とするマクロチップから
作成することができる。したがって、隣接するチップ
は、図５に示すように、異なる厚さを持つことがある。
次いで、各チップ３０を、ガラス（またはレーザ・アブ
レーション光に透過性を示すその他の材料）の基板３５
に位置合せする。ガラス基板３５は、その上面に付着さ
れたポリイミドの層３７を有する。次いで、層３７をパ
ターン化して、実質的に垂直の縁を有する位置合せ構造
３６を形成する。代替方法として、位置合せガイド２１
の場合と同様に、構造３６は、耐久性があり容易にパタ
ーン化されるどんな材料からでも作ることができる。別
の代替的方法では、ガラス基板３５の上面を第１層のポ
リイミドまたはテフロン（登録商標）で被覆し、次いで
第２層のポリイミドで被覆することができ、第２層をパ
ターン化して構造３６を形成する。構造３６間の領域３
７ａはエッチングによって除去することもできる。この
場合、ガラス基板３５の表面には構造３６だけが残る。
【００１７】位置合せ構造３６をガラス基板３５上に形
成した後、各チップのポリイミド位置合せガイド２１を
対応するポリイミド位置合せ構造３６に突き合わせるこ
とによって、各チップ３０を正確に位置合せする。この
時、チップが正しい位置に固定されるように、チップ３
０上のポリイミド位置合せガイド２１を、位置合せ構造
３６の垂直表面または層３７の水平表面に接着すること
が望ましい。これは、エポキシを使用して位置合せガイ
ド２１を層３７に接着することによって、実行すること
ができる。代替方法として、これらを相互に接触させる
前に、これらの表面がわずかに「粘着性」になるよう
に、ポリイミド構造２１、３６の表面を処理する（例え
ば、硬化後に弱い溶剤（weak solvent）を塗布すること
によって）かまたは再活性化させることができる。
【００１８】ガイド基板は、それがチップを収容するだ
けの充分に大きい平坦な表面（層３７によって被覆され
る）を有するならば、特定の寸法を持つ必要がないこと
に留意されたい。さらに、チップアレイの周期性が、位
置合せ構造３６のパターンによって支配される点にも注
目すべきである。
【００１９】（集積システム・オン・チップ構造が達成
されるように）チップの高密度アレイを形成するには、
隣接チップ間の間隙４１が均等かつできるだけ狭くなる
ように、アレイ構造３６をパターン化することが望まし
い（図６参照）。最小間隙幅（したがってチップ密度）
は、間隙充填技術によって決まる。米国ニューヨーク州
Honeoye FallsのOhmCraft（商標）社によって製造され
たMicroPen（商標）を使ってポリイミドを分配（dispen
se）することにより、６０μｍもの狭い間隙をポリイミ
ドで充填することができる。
【００２０】図６は、ポリイミドなどの適切な材料で部
分的に充填されたチップ間の間隙４１を示す。チップの
厚さは後の加工ステップで削られるので、間隙４１はそ
れらの最終的に均等な厚さに合致する高さまで充填すれ
ばよい。次いで、好ましくはチップの裏側表面３０ｂの
研削および化学機械研磨（ＣＭＰ）によって、チップを
薄くし、平面化する。
【００２１】次いで、シリコン・キャリア基板５２を、
図７に示すように、チップの平面化された裏側表面３０
ｐに接着する。上述の通り、この接着は、酸化物間結合
を使用して、またはポリイミドを用いて行うことができ
る。しかし、平面化されたチップおよびキャリア基板５
２のメタライズされた表面間に合金を形成する、金属合
金化工程を使用することが好ましい。この工程を実行す
るには、キャリア基板の表面への接着を確実にするため
に、キャリア基板５２に最初に接着層５３を被覆する。
例えば、この層はＴｉ／ＴｉＮの組合せまたはＴｉＷと
することができる。チップの裏側表面３０ｐに、同様の
層５４を付着する。次に２つのメタライズ層を、その間
に合金化層５５を配置して、相互に対向して配置する。
合金化層５５は、前に加工された材料と整合するよう
に、４００℃未満で共晶合金化できる金属（例えばＳ
ｎ）または金属の組合せ（例えばＡｕ−Ｓｎ）であるこ
とが好ましい。２つのメタライズ層の間に、わずかに押
しつぶし可能なＳｎ金属箔を使用すると、合金化の前に
良好な機械的接触が確保される。代替方法として、適切
な共晶性を持つ追加層を各接着層５３、５４上に付着
し、次に２つのメタライズ表面を直接接触させることも
できる。熱処理（４００℃未満）を加えると、層５５と
層５３、５４の各々との間に合金が形成される。
【００２２】基板５２は、チップ３０を収容するのに好
都合な任意の大きさおよび形状とすることができる点に
留意されたい。具体的には、チップが概して長方形であ
る場合、基板もまた長方形にすることができる（例え
ば、３００ｍｍのＳｉウェハをトリミングして１辺が２
１０ｍｍの方形基板を形成する）。
【００２３】図７に示す構造に、次にレーザ・アブレー
ション工程を施す。ガラス基板３５の底面３５ｂに入射
したレーザ放射が、ガラスを通過して、ガラスと層３７
との間の界面を融除する。その結果、層３７およびポリ
イミド位置合せガイド２１、３６からガラス基板が分離
される（図８参照）。最後に、ＣＭＰなどの工程を使用
して、図８に示す構造を平面化して、層３７、ポリイミ
ド位置合せガイド、および余分の間隙充填材料を除去す
る。その結果得られるアレイを図９に示す。次に、標準
ハード・マスクを利用して、チップに金属配線を設け
る。図１０は、キャリア基板５２に接着されたチップ３
０が、薄膜７２内の金属線７３によって相互接続された
構造を示す。薄膜およびメタライズ加工の詳細は、当業
者には熟知されている。
【００２４】チップの相互接続は、キャリア・ウェハを
チップに取り付けた後ではなく、取り付ける前に行うこ
とができる。本発明の第２実施形態では、金属線８３を
有する１つまたは複数の薄膜８２を、ガラス基板８５上
に付着する。薄膜の上にポリイミド層を付着し、次いで
パターン化して位置合せガイド８６を形成する。第１実
施形態の場合と同様に、加工されたデバイス・ウェハは
その上に付着されたポリイミド層を有し、次いで、各チ
ップ３０が実質的に垂直の縁を有する位置合せガイド８
１を有するように、ポリイミド層をパターン化する。こ
の実施形態では、所望のチップ間相互接続を形成するた
めに、薄膜に対するチップの電気的接続が容易になるよ
うに、位置合せガイド８１自体に金属線８４を形成する
こともできる。上述の通り、各チップの位置合せガイド
８１を薄膜構造上の対応する位置合せガイド８６に突き
合わせることによって、各チップ３０を薄膜に位置合せ
する。第１実施形態の場合と同様に、エポキシまたはポ
リイミド／ポリイミド接着を使用することによって、チ
ップを薄膜または位置合せガイドに接着することができ
る。その結果得られるアレイを図１１に示す。次いで、
チップ間の間隙９１をポリイミドなどの適切な材料で充
填する（図１２参照）。
【００２５】次いで、チップの裏側表面１０１が平坦に
なるように、（好ましくは研削またはＣＭＰによって）
チップを薄くし平面化する（図１３参照）。次に、図１
４に示すように、この表面にシリコン・キャリア基板１
１２を接着する。第１実施形態の場合と同様に、金属合
金化工程を使用して、キャリア基板をチップに接着する
ことが好ましい。したがって、合金化層１５５を間に配
置して、基板１１２および裏側表面１０１にそれぞれ接
着層１５３および１５４を付着する。
【００２６】図１４に示す構造に、次いでレーザ・アブ
レーション工程を施す。ガラス基板８５の底面８５ｂに
入射したレーザ放射はガラスを通過し、薄膜８２とガラ
ス基板８５との間の界面を融除し、それによってガラス
基板は構造の他の部分から切り離される。その結果得ら
れる、チップ、薄膜、金属配線、およびキャリア基板を
含む構造を図１５に示す。この第２実施形態では、位置
合せ構造８１、８６が完成したモジュールに残ってお
り、その中を貫いて電気的接続が形成されていることに
留意されたい。第１実施例で必要とされる、これ以上の
チップ間接続加工は必要でない。
【００２７】本発明により、汚染に対する感受性が以前
に開示されたものよりずっと低い方法で、チップをガイ
ド基板に位置合せし、かつ接着することが可能になる。
さらに、ガラス基板およびレーザ・アブレーション技術
を使用することによって、ガイド基板の物理的劣化が回
避される。
【００２８】ここに記載した方法を使用することによっ
て、単一の大面積複数機能システム・オン・チップの加
工につきものの歩留まりの損失を回避しながら、高密度
アレイのマクロ・チップから大規模集積システムを形成
できることが理解されるであろう。
【００２９】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３０】（１）キャリア基板上に取り付けられた集
積回路デバイスを製造する方法であって、除去可能な層
を表面に有し、アブレーション放射に透過性を有するガ
イド基板を提供するステップと、前記除去可能な層上に
第１位置合せガイドを形成するステップと、チップの表
側表面上に第２位置合せガイドを形成するステップと、
前記第２位置合せガイドを前記第１位置合せガイドに接
触させることによって、チップをガイド基板に位置合せ
するステップと、チップを前記ガイド基板に取り付ける
ステップと、前記キャリア基板をチップに取り付けるス
テップと、ガイド基板を透過するアブレーション放射を
使用して、前記除去可能な層と前記ガイド基板との間の
界面を融除し、それによって前記ガイド基板を切り離す
ステップとを含む方法。 （２）前記アブレーション放射がレーザ放射を含む、上
記（１）に記載の方法。 （３）前記除去可能な層が前記ガイド基板と接触する第
１層と前記第１層上の第２層とを含み、前記第１位置合
せガイドが前記第２層上に形成される、上記（１）に記
載の方法。 （４）前記第１位置合せガイドおよび前記第２位置合せ
ガイドがポリイミド層のパターン化によって形成され
る、上記（１）に記載の方法。 （５）前記位置合せステップの前に、前記第１位置合せ
ガイドの表面部分および前記第２位置合せガイドの表面
部分を再活性化するステップをさらに含む、上記 （４）に記載の方法。 （６）前記キャリア基板をチップに取り付ける前記ステ
ップが、前記キャリア基板上に第１金属層を付着するス
テップと、チップ上に第２金属層を付着するステップ
と、前記第１金属層と接触し、かつ前記第２金属層に接
触した第３金属層を提供するステップと、前記第１金属
層と前記第３金属層との間、および前記第２金属層と前
記第３金属層との間に合金を形成し、それによって前記
キャリア基板をチップに接着するステップとをさらに含
む、上記（１）に記載の方法。 （７）合金を形成する前記ステップが共晶合金化工程を
含む、上記（６）に記載の方法。 （８）前記キャリア基板を取り付ける前記ステップの前
に、チップの裏側表面を平面化する前記ステップをさら
に含み、前記キャリア基板がチップの前記表面に取り付
けられる、上記（１）に記載の方法。 （９）前記平面化ステップが化学機械研磨を用いて実行
される、上記（８）に記載の方法。 （１０）前記除去可能な層と前記ガイド基板との間の界
面を融除する前記ステップの後で、前記第１位置合せガ
イドおよび前記第２位置合せガイドをデバイスから除去
するステップをさらに含む、上記（１）に記載の方法。 （１１）前記除去ステップが化学機械研磨を用いて実行
される、上記（１０）に記載の方法。 （１２）前記デバイスが複数のチップを含み、前記除去
ステップの後でチップ上に薄膜を設けるステップをさら
に含み、前記薄膜がチップを相互接続するための導体を
その中に含み、前記薄膜がハード・マスクを使用してパ
ターン化される、上記（７）に記載の方法。 （１３）キャリア基板上に取り付けられた複数のチップ
を持つ集積回路デバイスを製造する方法において、表面
上に少なくとも１つの配線層を有し、アブレーション放
射に透過性を有するガイド基板を提供するステップと、
各々のチップを位置合せするための第１位置合せガイド
を前記配線層上に形成するステップと、各々のチップの
表面上に第２位置合せガイドを形成するステップと、前
記第２位置合せガイドを各々のチップの前記第１位置合
せガイドに接触させることによって、チップを前記ガイ
ド基板に位置合せするステップと、チップを前記ガイド
基板に取り付けるステップと、前記キャリア基板をチッ
プに取り付けるステップと、ガイド基板にアブレーショ
ン放射を透過させて、前記ガイド基板と前記配線層との
間の界面を融除し、それによって前記ガイド基板から前
記配線層を切り離すステップとを含む方法。 （１４）前記アブレーション放射がレーザ放射を含む、
上記（１３）に記載の方法。 （１５）前記第１位置合せガイドおよび前記第２位置合
せガイドがポリイミド層のパターン化によって形成され
る、上記（１３）に記載の方法。 （１６）前記位置合せステップの前に、前記第１位置合
せガイドの表面部分および前記第２位置合せガイドの表
面部分を再活性化するステップをさらに含む、上記（１
５）に記載の方法。 （１７）前記キャリア基板をチップに取り付ける前記ス
テップが、前記キャリア基板上に第１金属層を付着する
ステップと、チップ上に第２金属層を付着するステップ
と、前記第１金属層と接触し、かつ前記第２金属層に接
触した第３金属層を提供するステップと、前記第１金属
層と前記第３金属層との間、および前記第２金属層と前
記第３金属層との間に合金を形成し、それによって前記
キャリア基板をチップに接着するステップとをさらに含
む、上記（１３）に記載の方法。 （１８）合金を形成する前記ステップが共晶合金化工程
を含む、上記（１７）に記載の方法。 （１９）チップと配線層との間に電気接点を形成するた
めに、各チップ上の前記第２位置合せガイドがその中に
形成された導電部分を有する、上記（１３）に記載の方
法。 （２０）前記キャリア基板を取り付ける前記ステップの
前に、チップの裏側表面を平面化する前記ステップをさ
らに含み、前記キャリア基板がチップの前記表面に取り
付けられる、上記（１３）に記載の方法。 （２１）前記平面化ステップが化学機械研磨を用いて実
行される、上記（２０）に記載の方法。
【図面の簡単な説明】
【図１】ガイド・ウェハ中に形成されたメサにチップを
対合させる、従前の開示による製造方法の１ステップを
示す図である。
【図２】ガイド・ウェハ中に形成されたメサにチップを
対合させる、従前の開示による製造方法の１ステップを
示す図である。
【図３】ガイド・ウェハ中に形成されたメサにチップを
対合させる、従前の開示による製造方法の１ステップを
示す図である。
【図４】本発明の第１実施形態に係る製造方法の１ステ
ップを示す図である。
【図５】本発明の第１実施形態に係る製造方法の１ステ
ップを示す図である。
【図６】本発明の第１実施形態に係る製造方法の１ステ
ップを示す図である。
【図７】本発明の第１実施形態に係る製造方法の１ステ
ップを示す図である。
【図８】本発明の第１実施形態に係る製造方法の１ステ
ップを示す図である。
【図９】本発明の第１実施形態に係る製造方法の１ステ
ップを示す図である。
【図１０】本発明の第１実施形態に係る製造方法の１ス
テップを示す図である。
【図１１】本発明の第２実施形態に係る製造方法の１ス
テップを示す図である。
【図１２】本発明の第２実施形態に係る製造方法の１ス
テップを示す図である。
【図１３】本発明の第２実施形態に係る製造方法の１ス
テップを示す図である。
【図１４】本発明の第２実施形態に係る製造方法の１ス
テップを示す図である。
【図１５】本発明の第２実施形態に係る製造方法の１ス
テップを示す図である。
【符号の説明】
１ ガイド・ウェハ ２ メサ ４ チップ ５ チップ ６ 凹み ２０ 半導体デバイス・ウェハ ２０ａ 半導体デバイス・ウェハの表側表面 ２０ｂ 半導体デバイス・ウェハの裏側表面 ２１ ポリイミド構造、位置合せガイド ３０ チップ ３０ｂ チップの裏側表面 ３０ｐ 裏側表面 ３１ チップの裏側表面 ３２ チップの裏側表面 ３３ レベル ３４ 永久基板 ３５ ガラス基板 ３５ｂ 底面 ３６ 位置合せ構造 ３７ ポリイミド層 ３７ａ 領域 ４１ 間隙 ５２ キャリア基板 ５３ 接着層 ５４ 接着層 ５５ 合金化層 ７２ 薄膜 ７３ 金属線 ８１ 位置合せ構造 ８２ 薄膜 ８３ 金属線 ８４ 金属線 ８５ ガラス基板 ８５ｂ 底面 ８６ 位置合せ構造 ９１ 間隙 １０１ 裏側表面 １１２ キャリア基板 １５３ 接着層 １５４ 接着層 １５５ 合金化層 ２０１ カーフ領域

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】キャリア基板上に取り付けられた集積回路
    デバイスを製造する方法であって、 除去可能な層を表面に有し、アブレーション放射に透過
    性を有するガイド基板を提供するステップと、 前記除去可能な層上に第１位置合せガイドを形成するス
    テップと、 チップの表側表面上に第２位置合せガイドを形成するス
    テップと、 前記第２位置合せガイドを前記第１位置合せガイドに接
    触させることによって、チップをガイド基板に位置合せ
    するステップと、 チップを前記ガイド基板に取り付けるステップと、 前記キャリア基板をチップに取り付けるステップと、 ガイド基板を透過するアブレーション放射を使用して、
    前記除去可能な層と前記ガイド基板との間の界面を融除
    し、それによって前記ガイド基板を切り離すステップと
    を含む方法。
  2. 【請求項２】前記アブレーション放射がレーザ放射を含
    む、請求項１に記載の方法。
  3. 【請求項３】前記除去可能な層が前記ガイド基板と接触
    する第１層と前記第１層上の第２層とを含み、前記第１
    位置合せガイドが前記第２層上に形成される、請求項１
    に記載の方法。
  4. 【請求項４】前記第１位置合せガイドおよび前記第２位
    置合せガイドがポリイミド層のパターン化によって形成
    される、請求項１に記載の方法。
  5. 【請求項５】前記位置合せステップの前に、前記第１位
    置合せガイドの表面部分および前記第２位置合せガイド
    の表面部分を再活性化するステップをさらに含む、請求
    項４に記載の方法。
  6. 【請求項６】前記キャリア基板をチップに取り付ける前
    記ステップが、 前記キャリア基板上に第１金属層を付着するステップ
    と、 チップ上に第２金属層を付着するステップと、 前記第１金属層と接触し、かつ前記第２金属層に接触し
    た第３金属層を提供するステップと、 前記第１金属層と前記第３金属層との間、および前記第
    ２金属層と前記第３金属層との間に合金を形成し、それ
    によって前記キャリア基板をチップに接着するステップ
    とをさらに含む、請求項１に記載の方法。
  7. 【請求項７】合金を形成する前記ステップが共晶合金化
    工程を含む、請求項６に記載の方法。
  8. 【請求項８】前記キャリア基板を取り付ける前記ステッ
    プの前に、チップの裏側表面を平面化する前記ステップ
    をさらに含み、前記キャリア基板がチップの前記表面に
    取り付けられる、請求項１に記載の方法。
  9. 【請求項９】前記平面化ステップが化学機械研磨を用い
    て実行される、請求項８に記載の方法。
  10. 【請求項１０】前記除去可能な層と前記ガイド基板との
    間の界面を融除する前記ステップの後で、前記第１位置
    合せガイドおよび前記第２位置合せガイドをデバイスか
    ら除去するステップをさらに含む、請求項１に記載の方
    法。
  11. 【請求項１１】前記除去ステップが化学機械研磨を用い
    て実行される、請求項１０に記載の方法。
  12. 【請求項１２】前記デバイスが複数のチップを含み、前
    記除去ステップの後でチップ上に薄膜を設けるステップ
    をさらに含み、前記薄膜がチップを相互接続するための
    導体をその中に含み、前記薄膜がハード・マスクを使用
    してパターン化される、請求項７に記載の方法。
  13. 【請求項１３】キャリア基板上に取り付けられた複数の
    チップを持つ集積回路デバイスを製造する方法におい
    て、 表面上に少なくとも１つの配線層を有し、アブレーショ
    ン放射に透過性を有するガイド基板を提供するステップ
    と、 各々のチップを位置合せするための第１位置合せガイド
    を前記配線層上に形成するステップと、 各々のチップの表面上に第２位置合せガイドを形成する
    ステップと、 前記第２位置合せガイドを各々のチップの前記第１位置
    合せガイドに接触させることによって、チップを前記ガ
    イド基板に位置合せするステップと、 チップを前記ガイド基板に取り付けるステップと、 前記キャリア基板をチップに取り付けるステップと、 ガイド基板にアブレーション放射を透過させて、前記ガ
    イド基板と前記配線層との間の界面を融除し、それによ
    って前記ガイド基板から前記配線層を切り離すステップ
    とを含む方法。
  14. 【請求項１４】前記アブレーション放射がレーザ放射を
    含む、請求項１３に記載の方法。
  15. 【請求項１５】前記第１位置合せガイドおよび前記第２
    位置合せガイドがポリイミド層のパターン化によって形
    成される、請求項１３に記載の方法。
  16. 【請求項１６】前記位置合せステップの前に、前記第１
    位置合せガイドの表面部分および前記第２位置合せガイ
    ドの表面部分を再活性化するステップをさらに含む、請
    求項１５に記載の方法。
  17. 【請求項１７】前記キャリア基板をチップに取り付ける
    前記ステップが、 前記キャリア基板上に第１金属層を付着するステップ
    と、 チップ上に第２金属層を付着するステップと、 前記第１金属層と接触し、かつ前記第２金属層に接触し
    た第３金属層を提供するステップと、 前記第１金属層と前記第３金属層との間、および前記第
    ２金属層と前記第３金属層との間に合金を形成し、それ
    によって前記キャリア基板をチップに接着するステップ
    とをさらに含む、請求項１３に記載の方法。
  18. 【請求項１８】合金を形成する前記ステップが共晶合金
    化工程を含む、請求項１７に記載の方法。
  19. 【請求項１９】チップと配線層との間に電気接点を形成
    するために、各チップ上の前記第２位置合せガイドがそ
    の中に形成された導電部分を有する、請求項１３に記載
    の方法。
  20. 【請求項２０】前記キャリア基板を取り付ける前記ステ
    ップの前に、チップの裏側表面を平面化する前記ステッ
    プをさらに含み、前記キャリア基板がチップの前記表面
    に取り付けられる、請求項１３に記載の方法。
  21. 【請求項２１】前記平面化ステップが化学機械研磨を用
    いて実行される、請求項２０に記載の方法。
JP2000075124A 1999-03-26 2000-03-17 基板上に取り付けるためのチップの精密位置合せ方法 Expired - Fee Related JP3283029B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/280798 1999-03-26
US09/280,798 US6110806A (en) 1999-03-26 1999-03-26 Process for precision alignment of chips for mounting on a substrate

Publications (2)

Publication Number Publication Date
JP2000299428A true JP2000299428A (ja) 2000-10-24
JP3283029B2 JP3283029B2 (ja) 2002-05-20

Family

ID=23074703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000075124A Expired - Fee Related JP3283029B2 (ja) 1999-03-26 2000-03-17 基板上に取り付けるためのチップの精密位置合せ方法

Country Status (4)

Country Link
US (1) US6110806A (ja)
JP (1) JP3283029B2 (ja)
KR (1) KR100363375B1 (ja)
TW (1) TW447025B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919226B2 (en) 2001-11-22 2005-07-19 Sony Corporation Method for producing a multi-chip circuit module including a multi-layered wiring section utilizing a via-on-via structure

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010034838A1 (en) * 2000-01-14 2001-10-25 Motoshi Ito Control program, device including the control program, method for creating the control program, and method for operating the control program
EP1990831A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP4239352B2 (ja) * 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
US6287891B1 (en) * 2000-04-05 2001-09-11 Hrl Laboratories, Llc Method for transferring semiconductor device layers to different substrates
KR100797422B1 (ko) * 2000-09-25 2008-01-23 이비덴 가부시키가이샤 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
US6444560B1 (en) 2000-09-26 2002-09-03 International Business Machines Corporation Process for making fine pitch connections between devices and structure made by the process
JP3502036B2 (ja) * 2000-11-08 2004-03-02 シャープ株式会社 半導体素子の製造方法および半導体素子
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
US6803324B2 (en) * 2001-01-31 2004-10-12 Sony Corporation Semiconductor device and its manufacturing method
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TWI309074B (en) * 2002-02-07 2009-04-21 Advanced Epitaxy Technology Method of forming semiconductor device
FR2838866B1 (fr) * 2002-04-23 2005-06-24 St Microelectronics Sa Procede de fabrication de composants electroniques et produit electronique incorporant un composant ainsi obtenu
FR2843485A1 (fr) * 2002-08-06 2004-02-13 Thales Sa Procede de fabrication d'un module de circuits integres et module correspondant
JP2005011871A (ja) * 2003-06-17 2005-01-13 Murata Mfg Co Ltd 積層型電子部品
FR2857157B1 (fr) * 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
US6864165B1 (en) 2003-09-15 2005-03-08 International Business Machines Corporation Method of fabricating integrated electronic chip with an interconnect device
US7410813B1 (en) * 2004-09-23 2008-08-12 National Semiconductor Corporation Method of parallel lapping a semiconductor die
US7005319B1 (en) 2004-11-19 2006-02-28 International Business Machines Corporation Global planarization of wafer scale package with precision die thickness control
US7049695B1 (en) * 2005-01-14 2006-05-23 International Business Machines Corporation Method and device for heat dissipation in semiconductor modules
US7545042B2 (en) * 2005-12-22 2009-06-09 Princo Corp. Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
US7468886B2 (en) * 2007-03-05 2008-12-23 International Business Machines Corporation Method and structure to improve thermal dissipation from semiconductor devices
WO2008137511A1 (en) 2007-05-04 2008-11-13 Crossfire Technologies, Inc. Accessing or interconnecting integrated circuits
WO2009011563A1 (en) * 2007-07-13 2009-01-22 Telefonaktiebolaget Lm Ericsson (Publ) Method of routing a call made to a fixed telephone number of a uma-subscriber in a telecommunication network
CN102870175B (zh) 2010-02-19 2014-06-04 王明亮 硅基功率电感
US9620455B2 (en) * 2010-06-24 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming anisotropic conductive film between semiconductor die and build-up interconnect structure
CA2719927C (en) 2010-11-05 2014-04-29 Ibm Canada Limited - Ibm Canada Limitee Laser ashing of polyimide for semiconductor manufacturing
US8685761B2 (en) * 2012-02-02 2014-04-01 Harris Corporation Method for making a redistributed electronic device using a transferrable redistribution layer
US8933551B2 (en) 2013-03-08 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3D-packages and methods for forming the same
US10381330B2 (en) 2017-03-28 2019-08-13 Silicon Storage Technology, Inc. Sacrificial alignment ring and self-soldering vias for wafer bonding

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670770A (en) * 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US4884122A (en) * 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4949148A (en) * 1989-01-11 1990-08-14 Bartelink Dirk J Self-aligning integrated circuit assembly
US5019535A (en) * 1989-03-28 1991-05-28 General Electric Company Die attachment method using nonconductive adhesive for use in high density interconnected assemblies
US5173759A (en) * 1990-02-06 1992-12-22 Kyocera Corporation Array of light emitting devices or photo detectors with marker regions
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5373627A (en) * 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
US5567653A (en) * 1994-09-14 1996-10-22 International Business Machines Corporation Process for aligning etch masks on an integrated circuit surface using electromagnetic energy
DE19739684B4 (de) * 1997-09-10 2006-04-13 Robert Bosch Gmbh Verfahren zur Herstellung von Chipstapeln
US6025638A (en) * 1998-06-01 2000-02-15 International Business Machines Corporation Structure for precision multichip assembly

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919226B2 (en) 2001-11-22 2005-07-19 Sony Corporation Method for producing a multi-chip circuit module including a multi-layered wiring section utilizing a via-on-via structure
US7193311B2 (en) 2001-11-22 2007-03-20 Sony Corporation Multi-chip circuit module and method for producing the same
KR100909155B1 (ko) * 2001-11-22 2009-07-23 소니 가부시끼 가이샤 멀티칩 회로 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
US6110806A (en) 2000-08-29
KR20000076837A (ko) 2000-12-26
TW447025B (en) 2001-07-21
JP3283029B2 (ja) 2002-05-20
KR100363375B1 (ko) 2002-11-30

Similar Documents

Publication Publication Date Title
JP3283029B2 (ja) 基板上に取り付けるためのチップの精密位置合せ方法
US11393783B2 (en) Dummy structure of stacked and bonded semiconductor device
KR100527232B1 (ko) 반도체 구조물의 제조 방법
KR102296825B1 (ko) 센서 패키지 및 방법
US6737297B2 (en) Process for making fine pitch connections between devices and structure made by the process
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
KR101721746B1 (ko) 반도체 장치 및 그 제조 방법
US8383460B1 (en) Method for fabricating through substrate vias in semiconductor substrate
US8922026B2 (en) Chip package and fabrication method thereof
EP2647046B1 (en) Stacked microelectronic assembly having interposer connecting active chips
US7723213B2 (en) Manufacturing method of semiconductor chips and semiconductor device having the semiconductor chips
US20130137259A1 (en) Process for Making Contact with and Housing Integrated Circuits
KR20070113991A (ko) 기판 처리 방법 및 반도체 장치를 제조하는 방법
WO2005119776A1 (ja) 三次元積層構造を持つ半導体装置及びその製造方法
JP2003501804A (ja) 背面接触により電気コンポーネントを垂直に集積する方法
KR20010060183A (ko) Ｉｃ 디바이스 패키지 제조 방법
KR20090029660A (ko) 반도체 장치의 제조 방법
JP6440291B2 (ja) 半導体装置及びその製造方法
US20230352357A1 (en) Sensor packages
WO2020094096A1 (zh) 超薄来料封装方法
KR20090131258A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN114724967A (zh) 一种具有tsv的异构芯片封装结构的封装方法
TWI588946B (zh) 背對背堆疊積體電路總成及製造方法
EP1041620A2 (en) Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device
US20230369370A1 (en) Package structure and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110301

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120301

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130301

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140301

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

LAPS Cancellation because of no payment of annual fees