TWI582866B - 半導體封裝件之製法及其所用之支撐件 - Google Patents

半導體封裝件之製法及其所用之支撐件 Download PDF

Info

Publication number
TWI582866B
TWI582866B TW103112457A TW103112457A TWI582866B TW I582866 B TWI582866 B TW I582866B TW 103112457 A TW103112457 A TW 103112457A TW 103112457 A TW103112457 A TW 103112457A TW I582866 B TWI582866 B TW I582866B
Authority
TW
Taiwan
Prior art keywords
semiconductor package
insulating layer
support plate
fabricating
filler
Prior art date
Application number
TW103112457A
Other languages
English (en)
Other versions
TW201539592A (zh
Inventor
陳彥亨
林畯棠
紀傑元
詹慕萱
劉亦瑋
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW103112457A priority Critical patent/TWI582866B/zh
Priority to CN201410150412.3A priority patent/CN104979260B/zh
Publication of TW201539592A publication Critical patent/TW201539592A/zh
Application granted granted Critical
Publication of TWI582866B publication Critical patent/TWI582866B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

半導體封裝件之製法及其所用之支撐件
本發明係有關一種半導體封裝件之製法，尤指一種能提升製程可靠度之半導體封裝件之製法及其所用之支撐件。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微型化(miniaturization)的封裝需求，係發展出扇出(fan out)型封裝的技術。
如第1A至1E圖，係為習知扇出型半導體封裝件之製法之剖面示意圖。
如第1A圖所示，提供一承載件10，且該承載件10上具有黏著層101。接著，置放複數半導體元件12於該黏著層101上，該些半導體元件12具有相對之主動面12a與非主動面12b，各該主動面12a上均具有複數電極墊120，且各該主動面12a黏著於該黏著層101上。
由於受限於機台設計，故無法將該些半導體元件12佈設於該承載件10之邊緣10a(即該承載件10之周圍區 域上沒有該半導體元件12)，因而使最外側之該半導體元件12與該承載件10之邊緣10a之間產生高低差h。再者，於各該半導體元件12之間亦會產生高度差d。
如第1B圖所示，形成一絕緣層13於該黏著層101上，以包覆該半導體元件12，且因該高低差d,h之緣故，該絕緣層13產生複數凹陷處130,130’。
如第1C圖所示，壓合一壓合件11於該絕緣層13上，使該絕緣層13往外流(即向該承載件10之邊緣10a流動)，以壓密該絕緣層13。
如第1D圖所示，熱固該絕緣層13後，再移除該承載件10及黏著層101，以外露該半導體元件12之主動面12a。
如第1E圖所示，進行線路重佈層(Redistribution layer,RDL)製程，係形成一線路重佈結構14於該絕緣層13與該半導體元件12之主動面12a上，令該線路重佈結構14電性連接該半導體元件12之電極墊120。
接著，形成一絕緣保護層15於該線路重佈結構14上，且該絕緣保護層15外露該線路重佈結構14之部分表面，以供結合如銲錫凸塊之導電元件16。之後，移除該壓合件11，再進行切單製程。
惟，習知半導體封裝件之製法中，於進行壓合製程時，會因該高低差h之緣故，而造成總厚度變化(Total Thickness Variation,TTV)之增加，故於後續移除該承載件10後而進行RDL製程時，於熱固該絕緣層13後，該壓合件11與該承載件10之間的縫隙t(即該凹陷處130)會增 大，而造成該壓合件11脫落(Peeling)，且製程用之溶劑容易沿該縫隙t進入該絕緣層13之表面並殘留於該縫隙t中，亦會造成該壓合件11脫落(Peeling)，如第1D圖所示，致使製程良率不佳。
再者，因各該半導體元件12之間的高度差d，故於壓合製程後，該絕緣層13之表面會產生格子狀，即凹痕(dent)現象(即該凹陷處130’)，致使該壓合件11與該絕緣層13之間會產生氣泡(void)現象，造成後續進行RDL製程時，該壓合件11脫落。
因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種半導體封裝件之製法，係包括：提供一封裝體，係具有絕緣層及嵌埋於該絕緣層中之至少一半導體元件，該半導體元件具有相對之主動面與非主動面，且該絕緣層係具有相對之第一表面與第二表面，該第一表面與該主動面同側，而該絕緣層之第二表面形成有至少一凹陷處；形成填補材於該凹陷處中；以及形成線路重佈結構於該半導體元件與該絕緣層上。
前述之製法中，該封裝體係設於一承載件上，且該半導體元件之主動面與該絕緣層之第一表面結合於該承載件上，以於形成該填補材之後，移除該承載件。
前述之製法中，該凹陷處係位於該絕緣層之第二表面 之邊緣；或者，該凹陷處係位於至少二該半導體元件之間。
前述之製法中，該填補材係為塊狀或膠狀。
前述之製法中，形成該填補材之製程，係包括：提供一具有該填補材之支撐板；以及結合該支撐板於該絕緣層之第二表面上，使該填補材位於該凹陷處中。例如，該填補材與該支撐板係一體成形；或者，該填補材係為置放於該支撐板上之構件。又，該填補材係藉由結合層固定於該凹陷處中。
前述之製法中，該線路重佈結構設於該半導體元件之主動面與該絕緣層之第一表面上。
前述之製法中，復包括形成絕緣保護層於該線路重佈結構上，且該絕緣保護層具有複數外露該線路重佈結構之開孔。
前述之製法中，復包括於形成線路重佈結構後，進行切單製程。例如，於切單製程時，一併移除該絕緣層具有該凹陷處之部分；或者，該切單製程係以對應該凹陷處之位置作為切割路徑。
另外，本發明復提供一種支撐件，係包括：支撐板；以及填補材，係設於該支撐板上。
前述之支撐件中，該填補材與該支撐板係一體成形；或者，該填補材係為置放於該支撐板上之構件。
前述之支撐件中，該填補材係位於該支撐板之邊緣；或者，該填補材係位於該支撐板中間處。
前述之支撐件中，該填補材係為塊狀或膠狀。
前述之支撐件中，復包括結合層，係設於該支撐板與該填補材上。
由上可知，本發明之半導體封裝件之製法，係藉由該填補材填入該凹陷處，以填補該絕緣層之第二表面之凹陷處。因此，於進行壓合製程時，總厚度變化不會增加，且能避免發生氣泡現象，故於後續進行RDL製程時，能避免發生脫層現象，且製程用之溶劑不會進入該絕緣層之任何表面，亦能避免發生脫層現象，因而能有效提升製程良率。
10,20‧‧‧承載件
10a,29c‧‧‧邊緣
101,201‧‧‧黏著層
11‧‧‧壓合件
12,22‧‧‧半導體元件
12a,22a‧‧‧主動面
12b,22b‧‧‧非主動面
120,220‧‧‧電極墊
13,23‧‧‧絕緣層
130,130’,230,230’‧‧‧凹陷處
14,24‧‧‧線路重佈結構
15,25‧‧‧絕緣保護層
16,26‧‧‧導電元件
2‧‧‧半導體封裝件
2a‧‧‧封裝體
200‧‧‧載板
21‧‧‧支撐板
210,210’,310,310’,310”‧‧‧填補材
211‧‧‧結合層
23a‧‧‧第一表面
23b‧‧‧第二表面
240‧‧‧介電層
241‧‧‧線路層
3,3’,3”‧‧‧支撐件
h,d‧‧‧高低差
L‧‧‧水平假想線
S,S’‧‧‧切割路徑
t‧‧‧縫隙
第1A至1E圖係為習知半導體封裝件之製法的剖視示意圖；第2A至2F圖係為本發明之半導體封裝件之製法的剖視示意圖；其中，第2F’圖係為第2F圖之另一方法；以及第3A、3A’、3A”、3B及3C圖係為本發明之支撐件的不同實施例之剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功 效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2F圖係為本發明之半導體封裝件2之製法的剖面示意圖。
如第2A圖所示，提供一承載件20，且設置複數半導體元件22於該承載件20上。
於本實施例中，該承載件20之尺寸可依需求選擇晶圓型基板(Wafer form substrate)或一般面板型基板(Panel form substrate)，且該承載件20可包括一材質為玻璃、金屬、陶瓷或半導體晶圓之載板200，而該載板200上依序形成有一離型層(圖略)與一黏著層201。
再者，每一該半導體元件22具有相對之主動面22a與非主動面22b，該主動面22a上具有複數電極墊220，且該主動面22a係接至該承載件20之黏著層201上。
如第2B圖所示，形成一絕緣層23於該承載件20之黏著層201與半導體元件22上，以形成封裝體2a，且該半導體元件22嵌埋於該絕緣層23中。
於本實施例中，該絕緣層23係具有相對之第一表面23a與第二表面23b，該絕緣層23之第二表面23b形成有複數凹陷處230,230’。
再者，該絕緣層23係為壓合製程用之薄膜，但於其它實施例中，該絕緣層23亦可例如模壓製程用之封裝膠體或印刷製程用之膠材等，故該絕緣層23之材質或形成方式並無特別限制。
又，該半導體元件22之主動面22a與該絕緣層23之第一表面23a係共平面，使該第一表面23a與該主動面22a同側。
另外，部分該凹陷處230係位於該絕緣層23之第二表面23b之邊緣，部分該凹陷處230’係位於至少二該半導體元件22之間。
如第2C圖所示，提供一具有複數填補材210之支撐板21，且結合該支撐板21於該絕緣層23之第二表面23b上，使該填補材210位於該凹陷處230,230’中。
於本實施例中，該支撐板21之尺寸可依需求選擇晶圓型基板或一般面板型基板，如該支撐板21係為玻璃板、金屬板、陶瓷版或半導體晶圓，且較佳地，該支撐板21與該載板200之材質相同。
再者，該填補材210與該支撐板21一體成形，例如該填補材210係為該支撐板21之凸部，其製程為蝕刻該支撐板21，以形成該凸部，如第3A圖所示之平直台狀填補材310、如第3A’圖所示之錐形台狀填補材310’、如第3A”圖所示之坡形台狀填補材310”。或者，於其它實施例中，如第3B圖所示，該填補材210’亦可為額外貼置於該支撐板21上之構件。
又，一併參考第3C圖，較佳地，該支撐板21係藉由一如膠材之結合層211結合至該絕緣層23之第二表面23b上，使該填補材210能藉由該結合層211固定於該凹陷處230中。
另外，該填補材210係為硬質塊狀(如金屬材)或膠材凝固狀，但並無特別限制。
如第2D圖所示，熱固該絕緣層後，移除該承載件20，以露出該半導體元件22之主動面22a與該絕緣層23之第一表面23a。
如第2E圖所示，進行RDL製程，係形成一線路重佈結構24於該半導體元件22之主動面22a與該絕緣層23之第一表面23a上，且該線路重佈結構24電性連接該些電極墊220。
於本實施例中，該RDL製程具體地係形成一介電層240於該半導體元件22之主動面22a及該絕緣層23上，再形成線路層241於該介電層240上，以電性連接該些電極墊220，藉以形成具單一線路層241之線路重佈結構24。
接著，形成一絕緣保護層25於該介電層240與線路層241上，且該絕緣保護層25具有複數外露該線路層241之開孔，以於該開孔處形成如銲錫凸塊之導電元件26。
又，該介電層240之材質係例如為聚亞醯胺(Polyimide,PI)、苯並環丁烯(Benezocy-clobutene,BCB)或聚對二唑苯(Polybenzoxazole,PBO)。
另外，於其它實施例中，該線路重佈結構亦可為多層 線路之結構，其包含複數介電層240及形成於該介電層240上之線路層241。
如第2F圖所示，移除該支撐板21及其填補材210與結合層211，再進行切單製程，係沿切割路徑S進行切割，以製作複數個半導體封裝件2。較佳地，於切單製程時，一併移除該絕緣層23之凹陷處230,230’。
於另一實施例中，如第2F’圖所示，該切單製程亦可以對應該凹陷處230,230’之位置作為切割路徑S’。
因此，該線路層241不會形成於該切割路徑S,S’所對應之介電層240上。
於本發明之製法中，藉由該填補材210之設計，以於進行壓合製程時，能填滿該凹陷處230，以整平該絕緣層23之第二表面23b(如第2C圖所示之水平假想線L)，補償該半導體元件22與該承載件20之間的高低差，使該絕緣層23之第二表面23b與支撐板21之間沒有空氣縫隙。
因此，於進行壓合製程時，總厚度變化(Total Thickness Variation,TTV)不會增加，且該支撐板21與該承載件20之間沒有空氣縫隙，如第2C圖所示，故於後續移除該承載件20而進行RDL製程時，能避免該支撐板21脫落(Peeling)，如第2D至2E圖所示，且製程用之溶劑不會進入該絕緣層23之任何表面，亦能避免該支撐板21脫落，因而能有效提升製程良率。
再者，於壓合製程後，該絕緣層23之第二表面23b係藉由該填補材210而呈平整狀，使該支撐板21與該絕緣 層23之間不會產生氣泡(void)現象，故於後續進行RDL製程時，該支撐板21不會脫落。
又，該支撐板21可重複使用，故不會浪費製作成本。
本發明復提供一種支撐件3,3’,3”，如第3A、3A’、3A”、3B及3C圖所示，係包括：一支撐板21、以及設於該支撐板21上之填補材310,310’,310”,210’,210。
所述之填補材310,310’,310”,210’,210係為塊狀或膠狀。
於一實施例中，所述之填補材310,310’,310”,210與該支撐板21係一體成形。
於一實施例中，所述之填補材210’係為置放於該支撐板21上之構件。
於一實施例中，所述之填補材310,310’,310”,210’,210係位於該支撐板21之邊緣29c及/或位於該支撐板21中間處。
於一實施例中，所述之支撐件3”復包括結合層211，係設於該支撐板21與該填補材210上。
綜上所述，本發明之半導體封裝件之製法及其所用之支撐件，主要利用該填補材整平該絕緣層之第二表面，以避免發生脫層之問題。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範 圍所列。
2a‧‧‧封裝體
20‧‧‧承載件
200‧‧‧載板
201‧‧‧黏著層
21‧‧‧支撐板
210‧‧‧填補材
211‧‧‧結合層
22‧‧‧半導體元件
23‧‧‧絕緣層
23a‧‧‧第一表面
23b‧‧‧第二表面
230,230’‧‧‧凹陷處
L‧‧‧水平假想線

Claims (23)

  1. 一種半導體封裝件之製法，係包括：提供一封裝體，係具有絕緣層及嵌埋於該絕緣層中之至少一半導體元件，該半導體元件具有相對之主動面與非主動面，且該絕緣層係具有相對之第一表面與第二表面，該第一表面與該主動面同側，而該絕緣層之第二表面形成有至少一凹陷處，且至少一該凹陷處僅露出該絕緣層之內部材料；形成填補材於該凹陷處中；以及形成線路重佈結構於該半導體元件與該絕緣層上。
  2. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該封裝體係設於一承載件上，且該半導體元件之主動面與該絕緣層之第一表面結合於該承載件上，以於形成該填補材之後，移除該承載件。
  3. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該凹陷處係位於該絕緣層之第二表面之邊緣。
  4. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該凹陷處係位於至少二該半導體元件之間。
  5. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該填補材係為塊狀。
  6. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該填補材係為膠狀。
  7. 如申請專利範圍第1項所述之半導體封裝件之製法， 其中，形成該填補材之製程，係包括：提供一具有該填補材之支撐板；以及結合該支撐板於該絕緣層之第二表面上，使該填補材位於該凹陷處中。
  8. 如申請專利範圍第7項所述之半導體封裝件之製法，其中，該填補材與該支撐板係一體成形。
  9. 如申請專利範圍第7項所述之半導體封裝件之製法，其中，該填補材係為置放於該支撐板上之構件。
  10. 如申請專利範圍第7項所述之半導體封裝件之製法，其中，該填補材係藉由結合層固定於該凹陷處中。
  11. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該線路重佈結構設於該半導體元件之主動面與該絕緣層之第一表面上。
  12. 如申請專利範圍第1項所述之半導體封裝件之製法，復包括形成絕緣保護層於該線路重佈結構上，且該絕緣保護層具有複數外露該線路重佈結構之開孔。
  13. 如申請專利範圍第1項所述之半導體封裝件之製法，復包括於形成該線路重佈結構後，進行切單製程。
  14. 如申請專利範圍第13項所述之半導體封裝件之製法，復包括於切單製程時，一併移除該絕緣層具有該凹陷處之部分。
  15. 如申請專利範圍第13項所述之半導體封裝件之製法，其中，該切單製程係以對應該凹陷處之位置作為切割路徑。
  16. 一種支撐件，係包括：支撐板；以及填補材，係設於該支撐板上。
  17. 如申請專利範圍第16項所述之支撐件，其中，該填補材與該支撐板係一體成形。
  18. 如申請專利範圍第16項所述之支撐件，其中，該填補材係為置放於該支撐板上之構件。
  19. 如申請專利範圍第16項所述之支撐件，其中，該填補材係位於該支撐板之邊緣。
  20. 如申請專利範圍第16項所述之支撐件，其中，該填補材係位於該支撐板中間處。
  21. 如申請專利範圍第16項所述之支撐件，其中，該填補材係為塊狀。
  22. 如申請專利範圍第16項所述之支撐件，其中，該填補材係為膠狀。
  23. 如申請專利範圍第16項所述之支撐件，復包括結合層，係設於該支撐板與該填補材上。
TW103112457A 2014-04-03 2014-04-03 半導體封裝件之製法及其所用之支撐件 TWI582866B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103112457A TWI582866B (zh) 2014-04-03 2014-04-03 半導體封裝件之製法及其所用之支撐件
CN201410150412.3A CN104979260B (zh) 2014-04-03 2014-04-15 半导体封装件的制法及其所用的支撑件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103112457A TWI582866B (zh) 2014-04-03 2014-04-03 半導體封裝件之製法及其所用之支撐件

Publications (2)

Publication Number Publication Date
TW201539592A TW201539592A (zh) 2015-10-16
TWI582866B true TWI582866B (zh) 2017-05-11

Family

ID=54275648

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103112457A TWI582866B (zh) 2014-04-03 2014-04-03 半導體封裝件之製法及其所用之支撐件

Country Status (2)

Country Link
CN (1) CN104979260B (zh)
TW (1) TWI582866B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201338059A (zh) * 2012-03-03 2013-09-16 矽品精密工業股份有限公司 半導體封裝件及其製法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100576532C (zh) * 2007-08-02 2009-12-30 全懋精密科技股份有限公司 半导体元件埋入承载板的结构及其制法
TW200919595A (en) * 2007-10-31 2009-05-01 United Test Ct Inc Method of manufacturing semiconductor device
KR101872556B1 (ko) * 2011-03-10 2018-06-28 스미또모 베이크라이트 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
US20130037929A1 (en) * 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
US9064883B2 (en) * 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201338059A (zh) * 2012-03-03 2013-09-16 矽品精密工業股份有限公司 半導體封裝件及其製法

Also Published As

Publication number Publication date
CN104979260A (zh) 2015-10-14
TW201539592A (zh) 2015-10-16
CN104979260B (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
TWI476841B (zh) 半導體封裝件及其製法
TWI446501B (zh) 承載板、半導體封裝件及其製法
TWI541954B (zh) 半導體封裝件及其製法
TWI582913B (zh) 半導體封裝件及其製法
TWI614848B (zh) 電子封裝結構及其製法
TWI543320B (zh) 半導體封裝件及其製法
TW201603215A (zh) 封裝結構及其製法
TWI545702B (zh) 半導體封裝件及其製法
TWI497616B (zh) 半導體封裝件之製法
TW201611216A (zh) 半導體封裝件及其承載結構暨製法
TWI471952B (zh) 晶片尺寸封裝件之製法
TWI469294B (zh) 半導體封裝件及其製法
TWI566348B (zh) 封裝結構及其製法
TWI610404B (zh) 半導體封裝件之製法
TWI556383B (zh) 封裝結構及其製法
TWI497664B (zh) 半導體封裝件之製法
TWI549201B (zh) 封裝結構及其製法
TWI582866B (zh) 半導體封裝件之製法及其所用之支撐件
TWI556381B (zh) 半導體封裝件及其製法
TWI541946B (zh) 半導體封裝件及其製法
TWI491014B (zh) 半導體堆疊單元與半導體封裝件之製法
TWI545714B (zh) 電子封裝件及其製法
TWI488275B (zh) 半導體封裝件之製法
TWI533420B (zh) 半導體封裝件及其製法
TWI509749B (zh) 半導體封裝件之製法