TWM514111U - 具有靜電放電防護之積體電路 - Google Patents

Description

具有靜電放電防護之積體電路

本創作係關於一種積體電路，尤指一種具有靜電放電防護之積體電路。

在科技日新月異的現代，電子產品已成為人們日常生活中不可或缺的一部分，而積體電路(integrated circuit,IC)的快速演進及普遍使用，更是電子產品能夠迅速發展的重要推手之一。

然而，積體電路一旦受到靜電放電(ElectroStatic Discharge,ESD)影響時，常會出現一些不穩定的現象，輕則如功能突然失常，重則如積體電路內的內部電路因不堪承受靜電的電壓或電流而損壞。一般習知作法係於積體電路外圍設置有暫態電壓抑制器(Transient Voltage Suppressor,TVS)以防止靜電放電的破壞，但因該暫態電壓抑制器係設置於該積體電路之外，會增加整體電路之設計與製程成本，且因為額外設置之暫態電壓抑制器而使得整體電路佈局上受到限制。

故有必要提出一種具有靜電放電防護之積體電路，用以解決習知技術的缺失。

本創作之一目的在於提供一種具有靜電放電防護能力之積體電路。

為達上述目的及其他目的，本創作提出一種具有靜電放電防護之積體電路，係包括一殼體、至少一電路接腳、一內部電路及至少一靜電放電防護單元。其中該內部電路係設置於該殼體內，該內部電路係具有一功能連接點、一電源連接點及一接地連接點中之至少一者，且該等功能連接點、電源連接點及接地連接點係分別與對應之電路接腳相連接；及該靜電放電防護單元係設置於該殼體內，該靜電放電防護單元係具有至少一第一耦接端及至少一第二耦接端；其中，當該第一耦接端係與該功能連接點相連接時，該第二耦接端係與未連接該第一耦接端之功能連接點或與該接地連接點相連接；其中，當該第一耦接端係與該電源連接點相連接時，該第二耦接端係與該接地連接點相連接。

於本創作之一實施例中，該靜電放電防護單元係鄰設於該內部電路。

於本創作之一實施例中，該靜電放電防護單元係鄰設於該電路接腳。

於本創作之一實施例中，該功能連接點係用以傳輸資料訊號、電壓源訊號、輸出訊號或指令訊號中之一者。

於本創作之一實施例中，該靜電放電防護單元係設置於該電路接腳上。

於本創作之一實施例中，該靜電放電防護單元包括一本體，且該第一耦接端及該第二耦接端係設置於該本體之同一側面。

於本創作之一實施例中，該靜電放電防護單元包括一本體，且該第一耦接端及該第二耦接端係分別設置於該本體之不相鄰的二側面。

藉此，本創作具有靜電放電防護之積體電路，係透過將靜電放電防護單元設置於複數連接點之間，並封裝於單一積體電路中，使得該積體電路即具有靜電放電防護能力，而不須再額外設置暫態電壓抑制器，進而達到降低整體電路之設計及製程成本，更能使整體電路佈局更具彈性。

1,1’,1”‧‧‧積體電路

10‧‧‧殼體

20‧‧‧電路接腳

30,30’,30”‧‧‧內部電路

32‧‧‧功能連接點

34‧‧‧電源連接點

36‧‧‧接地連接點

40,40’,40”‧‧‧靜電放電防護單元

42‧‧‧本體

441‧‧‧第一耦接端

442‧‧‧第二耦接端

〔圖1〕係為本創作具有靜電放電防護之積體電路1之一實施例的示意圖。

〔圖2〕係為本創作靜電放電防護單元40之一實施例的示意圖。

〔圖3〕係為本創作靜電放電防護單元40’之一實施例的示意圖。

〔圖4〕係為本創作靜電放電防護單元40”之一實施例的示意圖。

〔圖5a~圖5h〕係為本創作靜電放電防護單元40之多種實施例的電路圖。

〔圖6〕係為本創作具有靜電放電防護之積體電路1’之一實施例的示意圖。

〔圖7〕係為本創作具有靜電放電防護之積體電路1”之一實施例的示意圖。

為充分瞭解本創作之目的、特徵及功效，茲藉由下述具體之實施例，並配合所附之圖式，對本創作做一詳細說明，說明如後：請參閱圖1及圖2，係為本創作一實施例之具有靜電放電防護之積體電路1與靜電放電防護單元40的示意圖。該積體電路1係包括一殼體10、至少一電路接腳20、一內部電路30及至少一靜電放電防護單元40。

該殼體10係用於將該電路接腳20之部份、該內部電路30及該靜電放電防護單元40封裝於其中，以形成該積體電路1。該電路接腳20係可用於使該積體電路1與一外部電路(圖未示)進行訊號傳遞，該電路接腳20亦可用於接地、 接收輸入電壓等。該內部電路30可為單一的功能性電路，亦可為多個功能性電路的總成，該內部電路30係具有一功能連接點32、一電源連接點34及一接地連接點36中之至少一者，並分別與其所對應之電路接腳20相連接，其中，該功能連接點32係可用以傳輸資料訊號、電壓源訊號、輸出訊號或指令訊號中之一者。於本實施例中係以二個功能連接點32、一個電源連接點34及一個接地連接點36為例，並以二個靜電放電防護單元40為例，該等靜電放電防護單元40中之一者係設置於該電源連接點34及該接地連接點36之間，而該等靜電放電防護單元40中之另一者係設置於二個功能連接點32之間，該等靜電放電防護單元40皆是用於防止靜電放電對該內部電路30可能造成的任何破壞。

值得注意的是，於本實施例中，並非該內部電路30中所有的連接點皆必須有與相對應之靜電放電防護單元40相連接，亦即，該靜電放電防護單元40之數量及設置位置可依設計需求而為單數個或是複數個，也就是說，每一個連接點皆可選擇性地與該靜電放電防護單元40相連接或不連接。一般而言，該靜電放電防護單元40係設置在二個不同之功能連接點32之間、該電源連接點34及該接地連接點36之間、與該功能連接點32及該接地連接點36之間。再者，該靜電放電防護單元40可依據電路佈線所需而鄰設於該內部電路30之處或是鄰設於該電路接腳20之處。

該靜電放電防護單元40係包括一本體42、一第一耦接端441及一第二耦接端442，該第一耦接端441與該第二耦接端442係可依上述方式分別與該功能連接點32、該電源連接點34及該接地連接點36中之一者相連接。於本實施例中，該第一耦接端441及該第二耦接端442係設置於該本體42之同一側面。

請參閱圖3，係為本創作另一實施例之靜電放電防護單元40’的示意圖。該靜電放電防護單元40’相較於該靜電放電防護單元40之差異在於，該靜電放電防護單元40’之第一耦接端441及第二耦接端442係分別設置於該本體42之不相鄰的二側面，亦即本創作之靜電放電防護單元可依設計需求調整各該耦接端的相對位置，讓整體電路之配置更有彈性。

請參閱圖4，係為本創作另一實施例之靜電放電防護單元40”的示意圖。該靜電放電防護單元40”相較於上述之靜電放電防護單元的差異在於，該靜電放電防護單元40”亦可具有二個第一耦接端441及二個第二耦接端442，亦即本創作之靜電放電防護單元可依設計需求調整該第一耦接端及該第二耦接端的數量，以配合整體電路之設計配置。進一步的，該靜電放電防護單元亦可具有複數個第一耦接端與單一個第二耦接端，亦即，該靜電放電防護單元可透過複數個第一耦接端共用單一個第二耦接端，來達到靜電放電防護之功效。

請參閱圖5a~圖5h，係為本創作靜電放電防護單元40之多種實施例的電路圖。該靜電放電防護單元40可用該等圖式中所列舉之不同電路配置方式來達到靜電放電防護之功效，且配合各種電路配置方式，該靜電放電防護單元之第一耦接端及第二耦接端分別的數量也可對應調整。值得注意的是，該等圖式中所使用之二極體的種類、數量及配置方式並不限於此。

請參閱圖6，係為本創作另一實施例之具有靜電放電防護之積體電路1’的示意圖。相較於該積體電路1，該積體電路1’之內部電路30’中具有三個功能連接點32及一個接地連接點36，每一個功能連接點32皆有與該靜電放電防護單元相連接，其中有二個功能連接點32係連接至同一個靜電放電防護單元40”上。由於該靜電放電防護單元40”係包括了二組的第一耦接端441及第二耦接端 442，因此該靜電放電防護單元40”能夠同時提供給二個功能連接點32連接，並使該等功能連接點32皆具有靜電放電防護能力。再者，於本實施例中，該靜電放電防護單元40”之二個第二耦接端442皆是與該接地連接點36相連接，因此該等第二耦接端442可整合為單一個耦接端，以縮小該靜電放電防護單元40”之體積。此外，本創作所屬技術領域中具有通常知識者可以瞭解的是，該靜電放電防護單元所具有的第一耦接端及第二耦接端之數量，係可依設計需求而有所調整。

請參閱圖7，係為本創作又一實施例之具有靜電放電防護之積體電路1”的示意圖。相較於上述實施例，於該積體電路1”之內部電路30”中具有一個功能連接點32及一個接地連接點36，且該靜電放電防護單元40’之第一耦接端441係與該功能連接點32，而該靜電放電防護單元40’之第二耦接端442(圖未示)則連接設置在一個電路接腳20上，並透過該電路接腳20來連接至該接地連接點36，亦即使該靜電放電防護單元40’連接於該功能連接點32及該接地連接點36之間，使其具有靜電放電防護之功效，並讓整體電路佈局更具彈性。

藉此，本創作具有靜電放電防護之積體電路，係透過將靜電放電防護單元設置於複數連接點之間，並封裝於單一積體電路中，使得該積體電路即具有靜電放電防護能力，進而達到降低整體電路之設計及製程成本，更能使整體電路佈局更具彈性；再者，本創作之靜電放電防護單元具有多種變化態樣，更能夠讓積體電路之設計上更具彈性。

本創作在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本創作，而不應解讀為限制本創作之範圍。應注意 的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本創作之範疇內。因此，本創作之保護範圍當以申請專利範圍所界定者為準。

1‧‧‧積體電路

10‧‧‧殼體

20‧‧‧電路接腳

30‧‧‧內部電路

32‧‧‧功能連接點

34‧‧‧電源連接點

36‧‧‧接地連接點

40‧‧‧靜電放電防護單元

441‧‧‧第一耦接端

442‧‧‧第二耦接端

Claims (7)

1. 一種具有靜電放電防護之積體電路，係包括：一殼體；至少一電路接腳，係連接於該殼體；一內部電路，係設置於該殼體內，該內部電路係具有一功能連接點、一電源連接點及一接地連接點中之至少一者，且該等功能連接點、電源連接點及接地連接點係分別與對應之電路接腳相連接；及至少一靜電放電防護單元，係設置於該殼體內，該靜電放電防護單元係具有至少一第一耦接端及至少一第二耦接端；其中，當該第一耦接端係與該功能連接點相連接時，該第二耦接端係與未連接該第一耦接端之功能連接點或與該接地連接點相連接；其中，當該第一耦接端係與該電源連接點相連接時，該第二耦接端係與該接地連接點相連接。
2. 如請求項1所述之積體電路，其中該靜電放電防護單元係鄰設於該內部電路。
3. 如請求項1所述之積體電路，其中該靜電放電防護單元係鄰設於該電路接腳。
4. 如請求項1所述之積體電路，其中該功能連接點係用以傳輸資料訊號、電壓源訊號、輸出訊號或指令訊號中之一者。
5. 如請求項1所述之積體電路，其中該靜電放電防護單元係設置於該電路接腳上。
6. 如請求項1至5中任一項所述之積體電路，其中該靜電放電防護單元包括一本體，且該第一耦接端及該第二耦接端係設置於該本體之同一側面。
7. 如請求項1至5中任一項所述之積體電路，其中該靜電放電防護單元包括一本體，且該第一耦接端及該第二耦接端係分別設置於該本體之不相鄰的二側面。