CN204946892U - 具有静电放电防护的集成电路 - Google Patents

Abstract

本实用新型公开了一种具有静电放电防护的集成电路。该集成电路：包括壳体、电路接脚、内部电路及静电放电防护单元。内部电路具有功能连接点、电源连接点及接地连接点中的至少一个；静电放电防护单元包含第一耦接端及第二耦接端，第一耦接端与功能连接点或电源连接点相连接，而第二耦接端与未连接该第一耦接端的功能连接点或与接地连接点相连接。借此，通过将静电放电防护单元设置在多个连接点之间，并封装在单一集成电路中，使得集成电路具有静电放电防护能力，进而达到降低整体电路的设计及制造成本，还能使整体电路布局更具弹性。

Description

具有静电放电防护的集成电路

技术领域

本实用新型关于一种集成电路，尤指一种具有静电放电防护的集成电路。

背景技术

在科技日新月异的现代，电子产品已成为人们日常生活中不可或缺的一部分，而集成电路(integratedcircuit,IC)的快速演进及普遍使用，更是电子产品能够迅速发展的重要推手之一。

然而，集成电路一旦受到静电放电(ElectroStaticDischarge,ESD)影响时，常会出现一些不稳定的现象，轻则如功能突然失常，重则如集成电路内的内部电路因不堪承受静电的电压或电流而损坏。一般现有作法在集成电路外围设置有瞬时电压抑制器(TransientVoltageSuppressor,TVS)以防止静电放电的破坏，但因该瞬时电压抑制器设置在该集成电路之外，会增加整体电路的设计与制造成本，且因为额外设置的瞬时电压抑制器而使得整体电路布局上受到限制。

故有必要提出一种具有静电放电防护的集成电路，用以解决现有技术的缺陷。

实用新型内容

本实用新型的目的在于提供一种具有静电放电防护能力的集成电路。

为达上述目的及其他目的，本实用新型提出一种具有静电放电防护的集成电路，包括壳体、至少一电路接脚、内部电路及至少一静电放电防护单元。其中该内部电路设置在该壳体内，该内部电路具有功能连接点、电源连接点及接地连接点中的至少一个，且这些功能连接点、电源连接点及接地连接点分别与对应的电路接脚相连接；及该静电放电防护单元设置在该壳体内，该静电放电防护单元具有至少一第一耦接端及至少一第二耦接端；其中，当该第一耦接端与该功能连接点相连接时，该第二耦接端与未连接该第一耦接端的功能连接点或与该接地连接点相连接；其中，当该第一耦接端与该电源连接点相连接时，该第二耦接端与该接地连接点相连接。

在本实用新型的一实施例中，该静电放电防护单元邻设于该内部电路。

在本实用新型的一实施例中，该静电放电防护单元邻设于该电路接脚。

在本实用新型的一实施例中，该功能连接点用以传输数据信号、电压源信号、输出信号或指令信号中的一个。

在本实用新型的一实施例中，该静电放电防护单元设置在该电路接脚上。

在本实用新型的一实施例中，该静电放电防护单元包括一本体，且该第一耦接端及该第二耦接端设置在该本体的同一侧面。

在本实用新型的一实施例中，该静电放电防护单元包括一本体，且该第一耦接端及该第二耦接端分别设置在该本体的不相邻的两侧面。

借此，本实用新型具有静电放电防护的集成电路，通过将静电放电防护单元设置在多个连接点之间，并封装在单一集成电路中，使得该集成电路具有静电放电防护能力，而不须再额外设置瞬时电压抑制器，进而达到降低整体电路的设计及制造成本，还能使整体电路布局更具弹性。

附图说明

图1为本实用新型具有静电放电防护的集成电路1的一实施例的示意图。

图2为本实用新型静电放电防护单元40的一实施例的示意图。

图3为本实用新型静电放电防护单元40’的一实施例的示意图。

图4为本实用新型静电放电防护单元40”的一实施例的示意图。

图5a～图5h为本实用新型静电放电防护单元40的多种实施例的电路图。

图6为本实用新型具有静电放电防护的集成电路1’的一实施例的示意图。

图7为本实用新型具有静电放电防护的集成电路1”的一实施例的示意图。

主要部件附图标记：

1、1’、1”集成电路

10壳体

20电路接脚

30、30’、30”内部电路

32功能连接点

34电源连接点

36接地连接点

40、40’、40”静电放电防护单元

42本体

441第一耦接端

442第二耦接端

具体实施方式

为充分了解本实用新型的目的、特征及技术效果，兹借由下述具体的实施例，并结合附图，对本实用新型做详细说明，说明如下：

请参阅图1及图2，为本实用新型一实施例的具有静电放电防护的集成电路1与静电放电防护单元40的示意图。该集成电路1包括壳体10、至少一电路接脚20、内部电路30及至少一静电放电防护单元40。

该壳体10用于将该电路接脚20的部分、该内部电路30及该静电放电防护单元40封装于其中，以形成该集成电路1。该电路接脚20可用于使该集成电路1与一外部电路(图未示)进行信号传递，该电路接脚20亦可用于接地、接收输入电压等。该内部电路30可为单一的功能性电路，亦可为多个功能性电路的总成，该内部电路30具有功能连接点32、电源连接点34及接地连接点36中的至少一个，并分别与其所对应的电路接脚20相连接，其中，该功能连接点32可用以传输数据信号、电压源信号、输出信号或指令信号中的一个。在本实施例中以两个功能连接点32、一个电源连接点34及一个接地连接点36为例，并以两个静电放电防护单元40为例，这些静电放电防护单元40中的一个设置在该电源连接点34及该接地连接点36之间，而这些静电放电防护单元40中的另一个设置于两个功能连接点32之间，这些静电放电防护单元40皆是用于防止静电放电对该内部电路30可能造成的任何破坏。

值得注意的是，在本实施例中，并非该内部电路30中所有的连接点皆必须有与相对应的静电放电防护单元40相连接，亦即，该静电放电防护单元40的数量及设置位置可依设计需求而为单数个或是多个，也就是说，每一个连接点皆可选择性地与该静电放电防护单元40相连接或不连接。一般而言，该静电放电防护单元40设置在两个不同的功能连接点32之间、该电源连接点34及该接地连接点36之间、与该功能连接点32及该接地连接点36之间。再者，该静电放电防护单元40可依据电路布线所需而邻设于该内部电路30之处或是邻设于该电路接脚20之处。

该静电放电防护单元40包括本体42、第一耦接端441及第二耦接端442，该第一耦接端441与该第二耦接端442可依上述方式分别与该功能连接点32、该电源连接点34及该接地连接点36中的一个相连接。在本实施例中，该第一耦接端441及该第二耦接端442设置在该本体42的同一侧面。

请参阅图3，为本实用新型另一实施例的静电放电防护单元40’的示意图。该静电放电防护单元40’相较于该静电放电防护单元40的差异在于，该静电放电防护单元40’的第一耦接端441及第二耦接端442分别设置在该本体42的不相邻的两侧面，亦即本实用新型的静电放电防护单元可依设计需求调整各该耦接端的相对位置，让整体电路的配置更有弹性。

请参阅图4，为本实用新型另一实施例的静电放电防护单元40”的示意图。该静电放电防护单元40”相较于上述的静电放电防护单元的差异在于，该静电放电防护单元40”亦可具有两个第一耦接端441及二个第二耦接端442，亦即本实用新型的静电放电防护单元可依设计需求调整该第一耦接端及该第二耦接端的数量，以配合整体电路之设计配置。进一步的，该静电放电防护单元亦可具有多个第一耦接端与单一个第二耦接端，亦即，该静电放电防护单元可通过多个第一耦接端共享单一个第二耦接端，来达到静电放电防护的技术效果。

请参阅图5a～图5h，为本实用新型静电放电防护单元40、40’、40”的多种实施例的电路图。该静电放电防护单元40、40’、40”可用这些附图中所列举的不同电路配置方式来达到静电放电防护的技术效果，且配合各种电路配置方式，该静电放电防护单元的第一耦接端及第二耦接端分别的数量也可对应调整。值得注意的是，这些附图中所使用的二极管的种类、数量及配置方式并不限于此。

请参阅图6，为本实用新型另一实施例的具有静电放电防护的集成电路1’的示意图。相较于该集成电路1，该集成电路1’的内部电路30’中具有三个功能连接点32及一个接地连接点36，每一个功能连接点32皆有与该静电放电防护单元相连接，其中有两个功能连接点32连接至同一个静电放电防护单元40”上。由于该静电放电防护单元40”包括了两组的第一耦接端441及第二耦接端442，因此该静电放电防护单元40”能够同时提供给二个功能连接点32连接，并使这些功能连接点32皆具有静电放电防护能力。再者，在本实施例中，该静电放电防护单元40”之两个第二耦接端442皆是与该接地连接点36相连接，因此这些第二耦接端442可整合为单一个耦接端，以缩小该静电放电防护单元40”的体积。此外，本实用新型所属技术领域的技术人员可以了解的是，该静电放电防护单元所具有的第一耦接端及第二耦接端的数量，可依设计需求而有所调整。

请参阅图7，为本实用新型又一实施例的具有静电放电防护的集成电路1”的示意图。相较于上述实施例，在该集成电路1”的内部电路30”中具有一个功能连接点32及一个接地连接点36，且该静电放电防护单元40’的第一耦接端441与该功能连接点32，而该静电放电防护单元40’的第二耦接端442(图未示)则连接设置在一个电路接脚20上，并通过该电路接脚20来连接至该接地连接点36，亦即使该静电放电防护单元40’连接在该功能连接点32及该接地连接点36之间，使其具有静电放电防护的技术效果，并让整体电路布局更具弹性。

借此，本实用新型具有静电放电防护的集成电路，通过将静电放电防护单元设置在多个连接点之间，并封装于单一集成电路中，使得该集成电路具有静电放电防护能力，进而达到降低整体电路的设计及制造成本，还能使整体电路布局更具弹性；再者，本实用新型的静电放电防护单元具有多种变化态样，还能够让集成电路的设计上更具弹性。

本实用新型在上文中已以较佳实施例揭露，然而本领域技术人员应理解的是，该实施例仅用于描绘本实用新型，而不应解读为限制本实用新型的范围。应注意的是，凡是与该实施例等效的变化与置换，均应视为涵盖于本实用新型的范畴内。因此，本实用新型的保护范围当以权利要求书限定的内容为准。

Claims (7)

1.一种具有静电放电防护集成电路，其特征在于，包括：

壳体；

至少一电路接脚，连接于该壳体；

内部电路，设置在该壳体内，该内部电路具有功能连接点、电源连接点及接地连接点中的至少一个，且这些功能连接点、电源连接点及接地连接点分别与对应的电路接脚相连接；及

至少一静电放电防护单元，设置在该壳体内，该静电放电防护单元具有至少一第一耦接端及至少一第二耦接端；

其中，当该第一耦接端与该功能连接点相连接时，该第二耦接端与未连接该第一耦接端的功能连接点或与该接地连接点相连接；

其中，当该第一耦接端与该电源连接点相连接时，该第二耦接端与该接地连接点相连接。

2.如权利要求1所述的集成电路，其特征在于，该静电放电防护单元邻设于该内部电路。

3.如权利要求1所述的集成电路，其特征在于，该静电放电防护单元邻设于该电路接脚。

4.如权利要求1所述的集成电路，其特征在于，该功能连接点用以传输数据信号、电压源信号、输出信号或指令信号中的一个。

5.如权利要求1所述的集成电路，其特征在于，该静电放电防护单元设置在该电路接脚上。

6.如权利要求1-5任一项所述的集成电路，其特征在于，该静电放电防护单元包括一本体，且该第一耦接端及该第二耦接端设置在该本体的同一侧面。

7.如权利要求1-5任一项所述的集成电路，其特征在于，该静电放电防护单元包括一本体，且该第一耦接端及该第二耦接端分别设置在该本体的不相邻的两侧面。