CN104238796A - 触控集成电路装置 - Google Patents
触控集成电路装置 Download PDFInfo
- Publication number
- CN104238796A CN104238796A CN201310269117.5A CN201310269117A CN104238796A CN 104238796 A CN104238796 A CN 104238796A CN 201310269117 A CN201310269117 A CN 201310269117A CN 104238796 A CN104238796 A CN 104238796A
- Authority
- CN
- China
- Prior art keywords
- touch
- joint sheet
- integrated circuit
- pad
- control integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 239000000126 substance Substances 0.000 claims description 28
- 239000010410 layer Substances 0.000 description 41
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 208000032364 Undersensing Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Position Input By Displaying (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
一种触控集成电路装置，用于连接触控感测基板，其中，触控感测基板具有多个第一接垫与多个第二接垫，触控集成电路装置包括：多个第一端子垫与多个第二端子垫。第一端子垫用于分别电连接第一接垫，第一端子垫的数量与第一接垫的数量相同，而第一端子垫的数量为偶数，其中，每两个第一端子垫形成一个第一端子对，而同一个第一端子对中的所述两个第一端子垫彼此电性导通；第二端子垫用于分别电连接第二接垫，第二端子垫的数量与所述第二接垫的数量相同。
Description
技术领域
本发明涉及一种集成电路装置，且特别涉及一种触控集成电路装置。
背景技术
现今许多具有触控屏幕（touch screen）的电子产品，例如平板电脑（tablet）、智能手机（smart phone）与笔记本电脑，已采用触控感测基板来作为输入装置（input device）。触控感测基板一般具有多条感测走线、多条驱动走线以及感测阵列，而感测阵列具有多个感测电极。感测走线与驱动走线分别连接感测阵列中在第一方向与第二方向上的感测电极，其中第一方向与第二方向垂直。
目前有些电子产品需要较大尺寸的触控感测基板。然而，触控感测基板的尺寸越大，需要越长的感测走线及驱动走线，造成信号传输的阻抗过高而影响准确性。对此，目前有些触控感测基板的布线（layout）会设计成第一方向上的感测电极的两端通过感测走线而连接两个接垫，第二方向上的感测电极的两端通过驱动走线而连接其他两个接垫。
用以电连接触控感测基板的软性印刷电路板（FPC）会在其内部设计短路线路，使第一方向上的感测电极的两端彼此电连接，第二方向上的感测电极的两端彼此电连接。然而，上述短路线路会占据软性印刷电路板较多面积，迫使增加软性印刷电路板的尺寸，进而提高成本。
发明内容
本发明提供一种触控集成电路装置，其应用于触控感测基板，并用以改善上述短路线路占据软性印刷电路板较多面积的问题。
本发明的其中一个实施例提出一种触控集成电路装置，其用于电连接触控感测基板（touch sensor substrate）。触控感测基板具有多个第一接垫与多个第二接垫，而触控集成电路装置包括裸晶。此裸晶包括裸晶本体、多个第一信号垫以及多个第二信号垫。裸晶本体具有一平面。这些第一信号垫与这些第二信号垫裸露于平面。这些第二信号垫与这些第一信号垫相互电性绝缘，而这些第一信号垫形成多个第一端子组。这些第一信号垫的数量为这些第一端子组的数量的两倍，其中，各个第一端子组具有两个第一信号垫，而同一个第一端子组中的两个第一信号垫彼此电性导通。这些第一信号垫个别电连接这些第一接垫，而这些第二信号垫个别电连接这些第二接垫。
本发明另一实施例提出一种触控集成电路装置，其包括裸晶以及载板。裸晶具有多个第一信号垫与多个第二信号垫。载板包括基板、多个第一上接合垫、多个第二上接合垫、多个第一下接合垫以及多个第二下接合垫。基板具有第一结合面以及相对第一结合面的第二结合面，而裸晶装设于第一结合面上。这些第一上接合垫与第二上接合垫均裸露于第一结合面。这些第一上接合垫分别连接这些第一信号垫，而这些第二上接合垫分别连接这些第二信号垫。这些第一上接合垫与这些第二上接合垫相互电性绝缘。这些第一下接合垫与这些第二下接合垫均裸露于第二结合面。这些第一下接合垫分别电连接这些第一上接合垫，而这些第二下接合垫分别电连接这些第二上接合垫。这些第一下接合垫的数量为这些第一上接合垫的数量的两倍，而各个第一上接合垫与每两个第一下接合垫电性导通。
本发明另一实施例提出一种触控集成电路装置，其用于连接上述触控感测基板。触控集成电路装置包括多个第一端子垫与多个第二端子垫，其中，第一端子垫与第二端子垫均为信号垫。这些第一端子垫用于分别电连接这些第一接垫。这些第一端子垫的数量与这些第一接垫的数量相同，而这些第一端子垫的数量为偶数，其中，每两个第一端子垫形成一个第一端子对，而同一个第一端子对中的两个第一端子垫彼此电性导通。这些第二端子垫用于分别电连接这些第二接垫，且这些第二端子垫的数量与这些第二接垫的数量相同。
基于上述，利用每两个彼此电性导通的信号垫（例如第一端子垫、第一信号垫或第一下接合垫），本发明能在裸晶或载板内设计短路线路，以减轻触控感测基板的电阻对触控电路运行的影响，同时改善上述软性印刷电路板之短路线路所造成的问题。相较于已知技术，本发明有助于缩小这类具有触控屏幕的电子产品的体积，并能降低成本。
为了能更进一步了解本发明的技术、方法及效果，请参阅以下有关本发明的详细说明与图式。相信以下内容应可让本领域的通常知识者了解本发明的特征与技术手段。然而，必须说明的是，以下内容以及所附图式仅提供参考以及举例说明，并非用来限制本发明的权利范围。
附图说明
图1A是本发明另一实施例的触控集成电路装置的俯视示意图。
图1B是图1A中沿线I-I剖面所绘制的剖面示意图。
图1C是图1A中沿线II-II剖面所绘制的剖面示意图。
图2A是本发明另一实施例的触控集成电路装置的俯视示意图。
图2B是图2A中沿线III-III剖面所绘制的剖面示意图。
图3是本发明另一实施例的触控集成电路装置的底视示意图。
图4是本发明另一实施例的触控集成电路装置的底视示意图。
【符号说明】
10：触控感测基板
20：异方向性导电膜
21：导电粒子
40：电路板
41、51、52：接垫
50：软式电路基板
200、300、400a、400b：触控集成电路装置
213a、442：平面
225a、225b、431、432：连线
210、310：裸晶
211、311、410：第一信号垫
212、312、420：第二信号垫
213、440：裸晶本体
220、320：载板
221、B21：第一下接合垫
222、B22：第二下接合垫
223、B11：第一上接合垫
224、B12：第二上接合垫
226、322：基板
226a：第一结合面
226b：第二结合面
324：内连线结构
330：模封块
B1：导电凸块
I1、I2：内层电路层
P1、P2、P3：导电柱
P11：第一接垫
S1：焊料块
具体实施方式
图1A是本发明一实施例的触控集成电路装置的俯视示意图。请参阅图1A，触控集成电路装置200可以应用于触控输入装置（touch inputdevice），其例如是触控屏幕或触摸板（touchpad）。上述触摸板为不透光的触控输入装置，其可以作为笔记本电脑的输入装置。另外，触控集成电路装置200也可以应用于图形输入板（graphics tablet）。
触控集成电路装置200连接触控感测基板10，以使电信号能在触控集成电路装置200与触控感测基板10之间传输。此外，触控感测基板10可为电容式触控感测基板（capacitive touch sensor substrate）或电阻式触控感测基板（resistive touch sensor substrate）。
图1B是图1A中沿线I-I剖面所绘制的剖面示意图。请参阅图1A与图1B，触控感测基板10具有多个第一接垫P11与多个第二接垫（未绘示），其中，第一接垫P11与第二接垫二者的结构相同。此外，触控感测基板10还具有多条感测走线、多条驱动走线以及感测阵列（感测走线、驱动走线及感测阵列均未绘示）。第一接垫P11经由感测走线与感测阵列相连接，而第二接垫经由驱动走线与感测阵列相连接。其中，本实施例的感测阵列中在第一方向上的感测电极用以接收感测信号，且第一方向上的感测电极的两端分别连接两个第一接垫P11。在第二方向上的感测电极用以输出驱动信号，且第二方向上的感测电极的两端分别连接两个第二接垫。
触控集成电路装置200包括裸晶210与载板220，其中，裸晶210装设在载板220上，并电连接载板220。这里及后续内容所说的裸晶均是指经过切割（dicing），但还没有封装（packaged）的晶圆（wafer）。载板220为单层电路板（single layer circuit board），并且为软膜基板（film）。所以，载板220具有可挠曲性。此外，裸晶210可利用晶粒软模封装（Chip OnFilm，COF）的方法装设在载板220上。
载板220包括多个第一下接合垫221、多个第二下接合垫222、多个第一上接合垫223以及多个第二上接合垫224，其中，第一下接合垫221与第二下接合垫222两者的结构相同，而第一上接合垫223与第二上接合垫224两者的结构相同。这些第一下接合垫221分别电连接这些第一上接合垫223，而这些第二下接合垫222分别电连接这些第二上接合垫224。
在本实施例中，第二下接合垫222的数量与第二上接合垫224的数量相等，而第一下接合垫221的数量为第一上接合垫223的数量的两倍，所以第一下接合垫221的数量为偶数。各个第一上接合垫223与每两个第一下接合垫221电性导通，且第一上接合垫223可以与第二上接合垫224相互电性绝缘。此外，这些第一上接合垫223可以彼此电性绝缘，而这些第二上接合垫224可以彼此电性绝缘。
载板220还包括多条连线225a以及多条连线225b。各条连线225a连接每一个第一上接合垫223与每两个第一下接合垫221，而利用连线225a能使载板220内形成短路线路，两个第一下接合垫221电连接一个第一上接合垫223。各条连线225b连接每一个第二上接合垫224与每一个第二下接合垫222，以使这些第二下接合垫222分别电连接这些第二上接合垫224。此外，连线225a与连线225b两者的线宽介于0.01毫米至0.1毫米之间。
由于载板220为单层电路板，所以载板220只具有一层电路层，而连线225a、连线225b、第一下接合垫221、第二下接合垫222、第一上接合垫223以及第二上接合垫224为上述电路层的其中一部分。
载板220能连接触控感测基板10。具体而言，载板220还包括基板226，而连线225a与连线225b均位于基板226内，其中，构成基板226的材料可为具有可挠性的高分子材料，例如聚酰亚胺（Polymide，PI），且基板226可由两层高分子材料层堆叠而形成。
基板226具有第一结合面226a与相对第一结合面226a的第二结合面226b，其中，这些第一下接合垫221均裸露于第二结合面226b，如图1B所示。由于第一下接合垫221与第二下接合垫222两者的结构相同，因此第二下接合垫222的剖面结构如同图1B所示的第一下接合垫221，即，第二下接合垫222也均裸露于第二结合面226b。
第一下接合垫221为用于电连接第一接垫P11的第一端子垫，而第二下接合垫222为用于电连接第二接垫的第二端子垫，其中，每两个第一端子垫（第一下接合垫221）形成一个第一端子对，而同一个第一端子对中的两个第一端子垫彼此电性导通。此外，第一下接合垫221与第二下接合垫222彼此电性绝缘。
第一下接合垫221与第一接垫P11之间，以及第二下接合垫222与第二接垫之间的电连接方式有多种。例如，第一下接合垫221与第二下接合垫可利用焊料块来分别电连接第一接垫P11与第二接垫。在本实施例中，这些第一下接合垫221与第二下接合垫222也可采用异方向性导电膜（ACF）20来分别电连接第一接垫P11与第二接垫。利用异方向性导电膜20所含有的多个导电粒子21，使第一下接合垫221得以与第一接垫P11电性导通，第二下接合垫222得以与第二接垫电性导通。
图1C是图1A中沿线II-II剖面所绘制的剖面示意图。请参阅图1A与图1C，裸晶210包括多个第一信号垫211、多个第二信号垫212以及裸晶本体213。裸晶本体213具有平面213a，本实施例中平面213a为裸晶本体213的底面，而第一信号垫211与第二信号垫212均裸露于平面213a。此外，第二信号垫212与第一信号垫211相互电性绝缘。
这些第一上接合垫223与这些第二上接合垫224均裸露于第一结合面226a，而裸晶210装设于第一结合面226a上。这些第一上接合垫223分别电性导通这些第一信号垫211，而这些第二上接合垫224分别电性导通这些第二信号垫212。
在本实施例中，第一上接合垫223以及第二上接合垫224可以利用多个导电凸块（conductive bump）B1来电连接第一信号垫211与第二信号垫212，如图1C所示，其中导电凸块B1会凸出第一结合面226a，而构成导电凸块B1的材料可以是金、银或铜等具有高导电率的金属材料。
不过，在其他实施例中，第一上接合垫223与第二上接合垫224也可不采用导电凸块B1，而改用焊料块、异方向性导电膜20（请参阅图1B）或金属胶（例如银胶或锡膏）来电连接第一信号垫211与第二信号垫212。
这些第一信号垫211可以是多个信号接收端，而这些第二信号垫212可以是多个信号发射端。因此，裸晶210能从这些第二信号垫212发出驱动信号，而此驱动信号能经由第二上接合垫224、连线225b以及第二下接合垫222输入至触控感测基板10的感测电极。此外，裸晶210能从这些第一信号垫211接收来自触控感测基板10感测电极所输出的感测信号。
在本实施例的触控感测基板10中，上述感测电极条的两端会经由感测走线而电连接两个第一下接合垫221，其中，这两个第一下接合垫221连接同一条连线225a。因此，利用载板220内的这些连线225a，裸晶210能与这些感测走线并联，以降低触控集成电路装置200与感测走线之间的电阻。
须说明的是，在本实施例中，第一信号垫211为信号接收端，而第二信号垫212为信号发射端。然而，在其他实施例中，第一信号垫211可以是信号发射端，而第二信号垫212可以是信号接收端。在第一信号垫211为信号发射端，而第二信号垫212为信号接收端的情况中，两个第一信号垫211经由一条连线225a而电连接同一条驱动电极条。因此，利用连线225a，裸晶210可以从两个第一信号垫211发出相同的驱动信号至其中一条驱动电极条的两端，以增加驱动信号的功率，减少驱动信号失真的程度。
基于上述，连线225a能在载板220内形成短路线路，且连线225a与连线225b两者的线宽介于0.01毫米至0.1毫米之间。这样的线宽小于已知软性印刷电路板的走线宽度，因而利于缩小载板220的尺寸。相较于已知软性印刷电路板，载板220具有较小的尺寸以及较低的成本。如此，触控集成电路装置200不仅能减轻触控感测基板10的电阻对触控电路运行的影响，同时还有助于缩小电子产品的体积以及降低成本。
图2A是本发明另一实施例的触控集成电路装置的俯视示意图，而图2B是图2A中沿线III-III剖面所绘制的剖面示意图。请参阅图2A与图2B，触控集成电路装置300包括裸晶310与载板320，而裸晶310装设在载板320上，并电连接载板320。裸晶310包括多个第一信号垫311与多个第二信号垫312，而第一信号垫311可与第二信号垫312相互电性绝缘。
载板320包括多个第一下接合垫B21、多个第二下接合垫B22、多个第一上接合垫B11以及多个第二上接合垫B12，其中，第一下接合垫B21与第一上接合垫B11电性导通，而第二下接合垫B22与第二上接合垫B12电性导通。此外，第一上接合垫B11可与第二上接合垫B12相互电性绝缘，而第一下接合垫B21可与第二下接合垫B22相互电性绝缘。
在裸晶310装设在载板320上之后，第一信号垫311会电连接第一上接合垫B11，而第二信号垫312会电连接第二上接合垫B12，其中，第一信号垫311与第二信号垫312可利用焊料块S1或异方向性导电膜20（如图1B所示）等方式来电连接第一上接合垫B11与第二上接合垫B12。
载板320可以装设在电路板40上，其中，第一下接合垫B21与第二下接合垫B22可以利用焊料块S1或异方向性导电膜20等方式来电连接电路板40的接垫41。另外，触控集成电路装置300可以包括模封块（moldingcompound）330，而模封块330包覆并密封裸晶310。此外，裸晶310、模封块330及载板320可以形成一块封装晶片（packaged chip）。
电路板40可为硬式电路基板，并电连接一片软式电路基板50，其中，电路板40与软式电路基板50可以整合成一块软硬电路板（flexible rigidcircuit board）。软式电路基板50具有多个接垫51与52。接垫51为用于电连接第一接垫P11的第一端子垫，而接垫52为用于电连接第二接垫的第二端子垫，其中，接垫51与52二者数量均为偶数。每两个第一端子垫（接垫51）形成一个第一端子对，而同一个第一端子对中的两个第一端子垫彼此电性导通。每两个第二端子垫（接垫52）形成一个第二端子对，而同一个第二端子对中的两个第二端子垫彼此电性导通。接垫51与接垫52可分别利用焊料块S1、异方向性导电膜20或金属胶来电连接触控感测基板10的第一接垫P11（请参考图1B）与第二接垫。此外，接垫51与接垫52彼此电性绝缘。
本实施例的触控集成电路装置300与前述实施例的触控集成电路装置200相似。例如，第一信号垫311的电性功能与第一信号垫211的电性功能相同，而第二信号垫312的电性功能与第二信号垫212的电性功能相同。因此，触控集成电路装置200与300两者均具备且已说明过的相同特征以下不再重复赘述，而以下将针对两者的主要差异进行说明。
触控集成电路装置200与300两者的主要差异在于：载板320为多层电路板（multilayer circuit board），且为硬式电路基板（rigid circuitsubstrate）。裸晶310可利用覆晶（flip chip，如图2B所示）或打线（wirebonding）的方法装设在载板320上。具体而言，载板320还包括基板322与内连线结构324，其中，基板322例如是由多层绝缘层堆叠所形成（未标示），而此绝缘层的主要材料例如是环氧树脂（epoxy）。内连线结构324位于基板322内，并连接第一上接合垫B11、第二上接合垫B12、第一下接合垫B21与第二下接合垫B22，以使第一上接合垫B11电连接第一下接合垫B21，第二上接合垫B12电连接第二下接合垫B22。
在本实施例中，载板320为具有四层电路层的电路板。详细而言，内连线结构324包括两层内层电路层I1与I2以及多个导电柱P1、P2与P3，其中这些内层电路层I1与I2连接这些导电柱P1、P2与P3。这些导电柱P1分别连接这些第一上接合垫B11与这些第二上接合垫B12，而这些导电柱P3分别连接这些第一下接合垫B21与这些第二下接合垫B22。导电柱P2连接在内层电路层I1与I2之间，其中，内层电路层I1位在这些导电柱P1与这些导电柱P2之间，而内层电路层I2位在这些导电柱P2与这些导电柱P3之间。
内层电路层I1连接这些导电柱P2，并使每两根导电柱P2能彼此电性导通，而这两根彼此电性导通的导电柱P2会分别通过内层电路层I2与导电柱P3而电连接两个第一下接合垫B21或两个第二下接合垫B22。如此，利用导电柱P1、P2及P3与内层电路层I1及I2，每两个第一下接合垫B21能彼此电性导通，或者每两个第二下接合垫B22能彼此电性导通。
内层电路层I1连接导电柱P1，而各根导电柱P2经由内层电路层I2而电连接各根导电柱P3。由于导电柱P2连接在内层电路层I1与I2之间，因此利用导电柱P2、内层电路层I1、I2以及导电柱P3能使载板320内形成短路线路，使每一个第一上接合垫B11电连接每两个第一下接合垫B21，而每一个第二上接合垫B12电连接每两个第二下接合垫B22。
承上述，在第一信号垫311电连接第一上接合垫B11之后，每一个第一信号垫311会与两个第一下接合垫B21电性导通。在第二信号垫312电连接第二上接合垫B12之后，每一个第二信号垫312会与两个第二下接合垫B22电性导通。当裸晶310从第一信号垫311与第二信号垫312发出及接收触控信号时，利用内连线结构324，可以降低触控集成电路装置300与触控感测基板10的感测走线之间的电阻，而且也能增加驱动信号的功率，以减少驱动信号及感测信号两者失真的程度。
此外，载板320利用内连线结构324能使其尺寸缩小。相较于已知软性印刷电路板，载板320可具有较小的尺寸以及较低的成本。如此，触控集成电路装置300不仅能减轻触控感测基板10的电阻对触控电路运行的影响，同时还有助于缩小电子产品的体积以及降低成本。
须说明的是，在本实施例中，内连线结构324能让每两个第一下接合垫B21彼此电性导通，以及让每两个第二下接合垫B22彼此电性导通。然而，在其他实施例中，内连线结构324可以让这些第一上接合垫B11彼此电性绝缘，或是让这些第二上接合垫B12彼此电性绝缘。此外，内连线结构324可让第一上接合垫B11与第一下接合垫B21一对一地电连接，第二上接合垫B12与第二下接合垫B22一对二地电连接；或是让第二上接合垫B12与第二下接合垫B22一对一地电连接，第一上接合垫B11与第一下接合垫B21一对二地电连接。
在本实施例中，载板320为具有四层电路层的电路板，而导电柱P1、P2以及P3均形成在导电盲孔（conductive via）内。然而，在其他实施例中，载板320可以是单层电路板、双面电路板（double-sided circuit board）或具有三层或四层以上电路层的电路板，而内连线结构324可以还包括至少一根形成在导电通孔（conductive through hole）内的导电柱。或者，导电柱P2可以是形成在埋孔（buried hole）内。
图3是本发明另一实施例的触控集成电路装置的底视示意图。请参阅图3，触控集成电路装置400a包括裸晶，并能电连接以上实施例中的触控感测基板10（请参考图1A与图1B）。裸晶包括多个第一信号垫410、多个第二信号垫420以及裸晶本体440。第一信号垫410与第二信号垫420二者的电性功能分别相同于图3D中第一信号垫211与第二信号垫212二者的电性功能，即，第一信号垫410与第二信号垫420能发出驱动及接收触控信号。
裸晶本体440具有平面442，本实施例中平面442为裸晶本体440的底面，而这些第一信号垫410与这些第二信号垫420均裸露于平面442。上述裸晶可装设在载板（未绘示）上，而此载板能连接触控感测基板10，其中，载板可为软膜基板或硬式电路基板。硬式电路板可以与软式电路基板整合成一块软硬电路板，而此软式电路基板可以利用焊料块、金属胶或异方向性导电膜来电连接触控感测基板10。此外，触控集成电路装置400a的裸晶也可以不利用任何载板，直接装设在触控感测基板10上。
触控集成电路装置400a电连接触控感测基板10，其中，第一信号垫410与第二信号垫420两者能利用上述载板来电连接第一接垫P11与第二接垫。或者，第一信号垫410与第二信号垫420两者也可以利用焊料块或金属胶而电连接第一接垫P11与第二接垫（请参考图1B）。
另外，第一信号垫410与第二信号垫420相互电性绝缘，而每两个第一信号垫410彼此电性导通，其中，这两个彼此电性导通的第一信号垫410形成一个第一端子组，因此这些第一信号垫410的数量为这些第一端子组的数量的两倍。具体而言，裸晶还包括多条连线431，而这些连线431可以配置于平面442上，其中，连线431可以是平面442上的走线。
承上述，各条连线431连接两个第一信号垫410，以使这两个第一信号垫410彼此电连接，从而形成一个第一端子组。所以，在本实施例中，第一端子组不仅具有两个第一信号垫410，而且还具有一条连线431，以至于连线431的数量等于第一端子组的数量。此外，在本实施例中，各个第一端子组中的两个第一信号垫410与其他第一端子组中的第一信号垫410相互电性绝缘。
与图1A中的触控集成电路装置200的功效相同，当第一信号垫410为信号接收垫时，触控感测基板10的第一方向感测电极的两端可分别电连接同一第一端子组的两个第一信号垫410。如此，触控集成电路装置400a线路之间的电阻能降低，进而帮助减少感测信号失真的程度。
此外，当第一信号垫410为信号发射垫时，触控感测基板10的其中一条驱动电极条的两端可以分别经由两条驱动走线而电连接同一第一端子组的两个第一信号垫410，以使触控集成电路装置400a可以经由两个第一信号垫410发出相同的驱动信号至上述驱动电极条的两端。如此，可以增加驱动信号的功率，从而减少驱动信号失真的程度。
须说明的是，在本实施例中，连线431为平面442上的走线，但是在其他实施例中，连线431可以不是走线，例如这些连线431可以是重新分布层（RDL），或是裸晶里面的内部电路。因此，以上所述的连线431并不限定只能是走线。
图4是本发明另一实施例的触控集成电路装置的底视示意图。请参阅图4，本实施例的触控集成电路装置400b与前述实施例的触控集成电路装置400a相似。例如，触控集成电路装置400b包括裸晶，而此裸晶也包括多个第一信号垫410、多个第二信号垫420、连线431以及裸晶本体440，且裸晶可装设在载板（例如软膜基板或硬式电路基板）上。因此，以下内容将着重在叙述触控集成电路装置400a与400b之间的差异。至于触控集成电路装置400a与400b两者均具备且已说明过的相同特征，则不再重复赘述。
有别于前述实施例的触控集成电路装置400a，在本实施例中，不仅每两个第一信号垫410彼此电性导通，而且每两个第二信号垫420彼此电性导通，其中，这两个彼此电性导通的第二信号垫420形成一个第二端子组，因此这些第二信号垫420的数量为这些第二端子组的数量的两倍。详细而言，本实施例的裸晶还包括多条连线432，而连线432可为配置于平面442上的走线、重新分布层或裸晶里面的内部电路。
承上述，各条连线432连接两个第二信号垫420，以使这两个第二信号垫420彼此电连接，从而形成一个第二端子组。所以，在本实施例中，第二端子组不仅具有两个第二信号垫420，而且还具有一条连线432。此外，在本实施例中各个第二端子组中的两个第二信号垫420与其他第二端子组中的第二信号垫420相互电性绝缘。
由此可知，在触控集成电路装置400b中，由于每两个第一信号垫410彼此电性导通，每两个第二信号垫420彼此电性导通，因此触控集成电路装置400b能与触控感测基板10的感测走线并联，并能发出相同的驱动信号至其中一条驱动电极条的两端。如此，不仅可降低感测信号的损耗，且还能增加驱动信号的功率，以帮助减少感测信号与驱动信号两者失真的程度。此外，连线431与432能在裸晶内形成短路线路，因此相较于已知软性印刷电路板，触控集成电路装置400a与400b还能有效地缩小电子产品的体积以及降低成本。
综上所述，本发明利用每两个彼此电性导通的信号垫（例如第一信号垫或第一下接合垫）能在裸晶或载板内设计短路线路，以减轻触控感测基板的电阻对触控电路运行的影响，同时还能具有缩小体积的效果，有利于帮助具触控屏幕的电子产品的体积缩小，并且还能有效地降低成本。
Claims (25)
1.一种触控集成电路装置，其特征在于，所述触控集成电路装置用于电连接一触控感测基板，所述触控感测基板具有多个第一接垫与多个第二接垫，而所述触控集成电路装置包括：
一裸晶，所述裸晶包括：
一裸晶本体，所述裸晶本体具有一平面；
多个第一信号垫，所述第一信号垫裸露于所述平面；以及
多个第二信号垫，所述第二信号垫裸露于所述平面，并与所述第一信号垫相互电性绝缘，所述第一信号垫形成多个第一端子组，而所述第一信号垫的数量为所述第一端子组的数量的两倍，其中，每个所述第一端子组具有两个第一信号垫，而同一个第一端子组中的所述两个第一信号垫彼此电性导通，所述第一信号垫分别电连接所述第一接垫，而所述第二信号垫分别电连接所述第二接垫。
2.根据权利要求1所述的触控集成电路装置，其特征在于，每个所述第一端子组中的所述两个第一信号垫与其他所述第一信号垫相互电性绝缘。
3.根据权利要求1所述的触控集成电路装置，其特征在于，所述裸晶还包括：
多条连线，每条所述连线与同一个第一端子组中的所述两个第一信号垫相连接，所述连线配置于所述平面上。
4.根据权利要求1所述的触控集成电路装置，其特征在于，所述第二信号垫形成多个第二端子组，而所述第二信号垫的数量为所述第二端子组的数量的两倍，其中，每个所述第二端子组具有两个第二信号垫，而同一个第二端子组中的所述两个第二信号垫彼此电性导通。
5.根据权利要求4所述的触控集成电路装置，其特征在于，每个所述第二端子组中的所述两个第二信号垫与其他所述第二信号垫相互电性绝缘。
6.根据权利要求4所述的触控集成电路装置，其特征在于，所述裸晶还包括：
多条连线，每条所述连线与同一个第二端子组中的所述两个第二信号垫相连接，所述连线配置于所述平面上。
7.根据权利要求1所述的触控集成电路装置，其特征在于，所述第一信号垫为多个信号接收端，而所述第二信号垫为多个信号发射端。
8.根据权利要求1所述的触控集成电路装置，其特征在于，所述第一信号垫为多个信号发射端，而所述第二信号垫为多个信号接收端。
9.根据权利要求1所述的触控集成电路装置，其特征在于，所述触控集成电路装置还包括一载板，所述裸晶装设在所述载板上。
10.根据权利要求9所述的触控集成电路装置，其特征在于，所述载板为软膜基板或硬式电路基板。
11.一种触控集成电路装置，其特征在于，所述触控集成电路装置包括：
一裸晶，所述裸晶具有多个第一信号垫与多个第二信号垫；
一载板，所述载板包括：
一基板，所述基板具有一第一结合面以及一与所述第一结合面相对的第二结合面，而所述裸晶装设于所述第一结合面上；
多个第一上接合垫，所述第一上接合垫裸露于所述第一结合面，并分别连接所述第一信号垫；
多个第二上接合垫，所述第二上接合垫裸露于所述第一结合面，并分别连接所述第二信号垫，其中，所述第一上接合垫与所述第二上接合垫相互电性绝缘；
多个第一下接合垫，所述第一下接合垫裸露于所述第二结合面，并且分别电连接所述第一上接合垫，其中，所述第一下接合垫的数量为所述第一上接合垫的数量的两倍，而每个所述第一上接合垫与每两个第一下接合垫电性导通；以及
多个第二下接合垫，所述第二下接合垫裸露于所述第二结合面，并且分别电连接所述第二上接合垫。
12.根据权利要求11所述的触控集成电路装置，其特征在于，所述载板为多层电路板，并且所述载板还包括一位于所述基板内的内连线结构，所述内连线结构连接所述第一上接合垫、所述第二上接合垫、所述第一下接合垫与所述第二下接合垫，并使所述第一上接合垫电连接所述第一下接合垫，以及使所述第二上接合垫电连接所述第二下接合垫。
13.根据权利要求12所述的触控集成电路装置，其特征在于，所述内连线结构包括多层内层电路层与多个导电柱，所述导电柱分别连接所述第一上接合垫、所述第二上接合垫、所述第一下接合垫与所述第二下接合垫，而所述内层电路层连接所述导电柱，并使所述第一上接合垫电连接所述第一下接合垫，以及使所述第二上接合垫电连接所述第二下接合垫。
14.根据权利要求11所述的触控集成电路装置，其特征在于，所述第一上接合垫彼此电性绝缘。
15.根据权利要求11所述的触控集成电路装置，其特征在于，所述载板为软膜基板，并且所述载板还包括多条位于所述基板内的连线，每个所述第一上接合垫经由所述连线与两个第一下接合垫连接。
16.根据权利要求11所述的触控集成电路装置，其特征在于，所述第二上接合垫彼此电性绝缘。
17.根据权利要求11所述的触控集成电路装置，其特征在于，所述第二下接合垫的数量为所述第二上接合垫的数量的两倍，而每个所述第二上接合垫与每两个第二下接合垫电性导通。
18.根据权利要求17所述的触控集成电路装置，其特征在于，所述载板为软膜基板，并且所述载板还包括多条位于所述基板内的连线，每个所述第二上接合垫经由所述连线与两个第二下接合垫连接。
19.根据权利要求11所述的触控集成电路装置，其特征在于，所述第一信号垫为多个信号接收端，而所述第二信号垫为多个信号发射端。
20.根据权利要求11所述的触控集成电路装置，其特征在于，所述第一信号垫为多个信号发射端，而所述第二信号垫为多个信号接收端。
21.一种触控集成电路装置，其特征在于，所述触控集成电路装置用于连接一触控感测基板，其中，所述触控感测基板具有多个第一接垫与多个第二接垫，所述触控集成电路装置包括：
多个第一端子垫，所述第一端子垫用于分别电连接所述第一接垫，所述第一端子垫的数量与所述第一接垫的数量相同，而所述第一端子垫的数量为偶数，其中，每两个第一端子垫形成一个第一端子对，而同一个第一端子对中的所述两个第一端子垫彼此电性导通；以及
多个第二端子垫，所述第二端子垫用于分别电连接所述第二接垫，所述第二端子垫的数量与所述第二接垫的数量相同。
22.根据权利要求21所述的触控集成电路装置，其特征在于，所述第二端子垫的数量为偶数，而每两个第二端子垫形成一个第二端子对，而同一个第二端子对中的所述两个第二端子垫彼此电性导通。
23.根据权利要求21所述的触控集成电路装置，其特征在于，所述第一端子垫与所述第二端子垫相互电性绝缘。
24.根据权利要求21所述的触控集成电路装置，其特征在于，所述第一端子垫为多个信号接收垫，而所述第二端子垫为多个信号发射垫。
25.根据权利要求21所述的触控集成电路装置，其特征在于，所述第一端子垫为多个信号发射垫，而所述第二端子垫为多个信号接收垫。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102120887A TWI494812B (zh) | 2013-06-13 | 2013-06-13 | 觸控積體電路裝置 |
| TW102120887 | 2013-06-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104238796A true CN104238796A (zh) | 2014-12-24 |
| CN104238796B CN104238796B (zh) | 2017-07-11 |
Family
ID=52227022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310269117.5A Expired - Fee Related CN104238796B (zh) | 2013-06-13 | 2013-06-28 | 触控集成电路装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104238796B (zh) |
| TW (1) | TWI494812B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107546208A (zh) * | 2016-06-24 | 2018-01-05 | 三星电子株式会社 | 膜产品及膜封装 |
| CN109976585A (zh) * | 2019-03-28 | 2019-07-05 | 合肥鑫晟光电科技有限公司 | 电路板、触控显示装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11027967B2 (en) | 2018-04-09 | 2021-06-08 | Invensense, Inc. | Deformable membrane and a compensating structure thereof |
| TWI741277B (zh) * | 2018-04-09 | 2021-10-01 | 美商伊凡聖斯股份有限公司 | 環境保護感測裝置 |
| KR102543918B1 (ko) * | 2018-06-08 | 2023-06-15 | 삼성디스플레이 주식회사 | 표시 장치 |
| US11309246B2 (en) | 2020-02-05 | 2022-04-19 | Apple Inc. | High density 3D interconnect configuration |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070240914A1 (en) * | 2006-04-14 | 2007-10-18 | Ritdisplay Corporation | Transparent touch panel |
| CN101131492A (zh) * | 2007-10-10 | 2008-02-27 | 友达光电股份有限公司 | 触控面板及其制作方法 |
| CN101706696A (zh) * | 2009-11-05 | 2010-05-12 | 深超光电（深圳）有限公司 | 触控面板的制作方法以及母板 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7538760B2 (en) * | 2006-03-30 | 2009-05-26 | Apple Inc. | Force imaging input device and system |
| TW201044231A (en) * | 2009-06-05 | 2010-12-16 | Sitronix Technology Corp | Touch panel |
| TWM369502U (en) * | 2009-06-05 | 2009-11-21 | Sitronix Technology Corp | Touch panel apparatus |
| TWI380209B (en) * | 2009-06-18 | 2012-12-21 | Au Optronics Corp | Touch panel |
| TWM381837U (en) * | 2010-01-28 | 2010-06-01 | He Wei Technology Co Ltd | Touch control module |
| TWI427512B (zh) * | 2010-02-10 | 2014-02-21 | Electrostatic protection structure of touch panel module | |
| TWI422907B (zh) * | 2010-06-29 | 2014-01-11 | Unidisplay Inc | 觸控面板 |
| TWI425398B (zh) * | 2010-07-23 | 2014-02-01 | Elan Microelectronics Corp | A transparent touchpad that improves the bonding process |
| TWI602008B (zh) * | 2010-10-28 | 2017-10-11 | 電子墨水股份有限公司 | 具有觸控感測器之光電顯示器 |
-
2013
- 2013-06-13 TW TW102120887A patent/TWI494812B/zh not_active IP Right Cessation
- 2013-06-28 CN CN201310269117.5A patent/CN104238796B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070240914A1 (en) * | 2006-04-14 | 2007-10-18 | Ritdisplay Corporation | Transparent touch panel |
| CN101131492A (zh) * | 2007-10-10 | 2008-02-27 | 友达光电股份有限公司 | 触控面板及其制作方法 |
| CN101706696A (zh) * | 2009-11-05 | 2010-05-12 | 深超光电（深圳）有限公司 | 触控面板的制作方法以及母板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107546208A (zh) * | 2016-06-24 | 2018-01-05 | 三星电子株式会社 | 膜产品及膜封装 |
| CN107546208B (zh) * | 2016-06-24 | 2024-01-30 | 三星电子株式会社 | 膜产品及膜封装 |
| CN109976585A (zh) * | 2019-03-28 | 2019-07-05 | 合肥鑫晟光电科技有限公司 | 电路板、触控显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104238796B (zh) | 2017-07-11 |
| TWI494812B (zh) | 2015-08-01 |
| TW201447664A (zh) | 2014-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104238796A (zh) | 触控集成电路装置 | |
| KR101726262B1 (ko) | 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치 | |
| TW201328224A (zh) | 非接觸的訊號編接 | |
| CN111511100B (zh) | 柔性电路板及制作方法、电子装置模组及电子装置 | |
| CN1648674A (zh) | 集成印刷电路板以及用于高速半导体测试的测试接触器 | |
| US11934606B2 (en) | Flexible circuit board and manufacturing method, display device, circuit board structure and display panel thereof | |
| US11419212B2 (en) | Flexible printed circuit and manufacturing method thereof, electronic device module and electronic device | |
| CN105319787A (zh) | 液晶显示模组 | |
| CN101360394A (zh) | 印刷电路板结构以及电子设备 | |
| CN112684939B (zh) | 用于窄边框电子设备的触控屏和电子设备 | |
| CN108718481B (zh) | 一种引脚结构及显示面板的绑定结构 | |
| CN108668425B (zh) | 信号传输线本体及其制作方法、USB Type C连接器 | |
| CN110120387A (zh) | 半导体封装 | |
| KR100686671B1 (ko) | 도체 임피던스가 조립 중에 선택되는 반도체 패키지 | |
| WO2020156595A9 (zh) | 柔性电路板及制作方法、显示装置、电路板结构及其显示面板 | |
| CN106484165A (zh) | 触控面板及其制造方法 | |
| CN103338582A (zh) | 软性电路板以及使用该软性电路板的电子装置 | |
| CN105430896B (zh) | 柔性电路板及移动终端 | |
| US8692133B2 (en) | Semiconductor package | |
| CN107801291B (zh) | 静电放电保护装置及静电放电的保护方法 | |
| KR102295106B1 (ko) | 인쇄회로기판 | |
| US8077477B2 (en) | Electronic component and circuit board | |
| US20140266491A1 (en) | System And Method For Using A Reference Plane To Control Transmission Line Characteristic Impedance | |
| CN210325757U (zh) | Cof封装结构及显示装置 | |
| TWM551764U (zh) | 雙通道柔性電路橋接線及其連結的雙顯卡系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170711 Termination date: 20180628 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |