CN210325757U - Cof封装结构及显示装置 - Google Patents

Cof封装结构及显示装置 Download PDF

Info

Publication number
CN210325757U
CN210325757U CN201921425423.2U CN201921425423U CN210325757U CN 210325757 U CN210325757 U CN 210325757U CN 201921425423 U CN201921425423 U CN 201921425423U CN 210325757 U CN210325757 U CN 210325757U
Authority
CN
China
Prior art keywords
metal layer
chip
cof
circuit board
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921425423.2U
Other languages
English (en)
Inventor
熊芳芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wannian Lianchuang Display Technology Co Ltd
Original Assignee
Wannian Lianchuang Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wannian Lianchuang Display Technology Co Ltd filed Critical Wannian Lianchuang Display Technology Co Ltd
Priority to CN201921425423.2U priority Critical patent/CN210325757U/zh
Application granted granted Critical
Publication of CN210325757U publication Critical patent/CN210325757U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本实用新型提供了一种COF封装结构及显示装置,COF封装结构包括柔性电路板以及固定在所述柔性电路板上的芯片,所述芯片设有传输端口,所述芯片上设有若干个与传输端口连接、用于传导信号的接合区,若干个所述接合区以阵列的方式分布于所述芯片上,所述接合区的分布阵列的排数为至少三排,所述接合区的分布阵列的列数大于四,每相邻的两列所述接合区的数量不同。此种封装结构对芯片以及接合区的封装精度要求相对较低,显示装置包括显示屏及前文所述的COF封装结构,此种显示装置能够更好的满足现在市场上对全面屏的追求。

Description

COF封装结构及显示装置
技术领域
本实用新型涉及COF技术领域,特别涉及一种COF封装结构及显示装置。
背景技术
COG是chip on glass的缩写,即芯片被直接绑定在玻璃上。这种安装方式可以大大减小LCD模块的体积,且易于大批量生产,适用于消费类电子产品的LCD,COG制程是利用覆晶(Flip Chip)导通方式,将晶片直接对准玻璃基板上的电极,利用各向异性导电膜(Anisotropic Conductive Film,后面简称ACF)材料作为接合的介面材料,使两种结合物体垂直方向的电极导通。当前COG接合制程的生产作业流程,均以自动化作业方式进行。COG接合作业由各向异性导电膜贴附,FPC预绑定和FPC本绑定三个作业组成
因市场对全面屏的极致追求,显示屏边框要求越窄越好,COG方案的IC绑定在LCD面板本体上,IC外形长宽受窄边框要求的限制,IC的安装空间非常受限,相应的,IC上设置的Bonding PAD的分布区间非常受限,排列方式和精度的要求都非常高,此外,运用于显示装置中时,LCD面板本体的宽度也占据了一定的屏幕空间,不能很好的满足现在的市场需求。
实用新型内容
基于此,本实用新型实施例的目的在于提供一种对封装精度的要求相对降低的COF封装结构。
一种COF封装结构,包括柔性电路板以及固定在所述柔性电路板上的芯片,所述芯片设有传输端口,所述芯片上设有若干个与传输端口连接、用于传导信号的接合区,若干个所述接合区以阵列的方式分布于所述芯片上,所述接合区的分布阵列的排数为至少三排,所述接合区的分布阵列的列数大于四,每相邻的两列所述接合区的数量不同。
上述COF封装结构中,相对于COG来说,COF利用COG技术制程的特点,将软膜具有承载芯片及被动组件的能力,并且在可挠折的方面,COF除有助于提升产品功能化、高构装密度化及轻薄短小化外,更可提高产品的附加价值。在COG封装结构中,芯片绑定在LCD面板本体上,分布位置非常受限,因此,传统的封装结构中,芯片上的接合区的排列非常紧密,对精度的要求非常高,而在本实用新型的COF封装结构中,芯片安装在柔性电路板上,具有相对更大的安装空间,相对的,设置于芯片上的接合区具有更大的分布空间,本实用新型中的接合区的分布阵列将接合区的分布排数增加到至少三排,那么,在数量相同的情况下,这种分布方式的接合区的尺寸在宽度上便能有一定的扩展空间,相应的,对接合区的精度要求也有所放松。
进一步的,所述柔性电路板上设有金属层,所述金属层上设有金属块,所述芯片固定于所述金属块上,所述芯片的两端设有塑封体,所述塑封体将所述芯片与所述金属层连接,所述塑封体与金属层连接的末端还设置有固定块,固定块固定在金属层上。
进一步的,与所述芯片对应的,所述金属层分为两节,为第一金属层和第二金属层,分别位于所述塑封体的两侧,所述金属块的数量为两个,分别位于所述芯片的两侧,第一金属层与第二金属层之间设置有间隙,两块所述金属块分别固定于第一金属层以及第二金属层的端部。
进一步的,所述金属块通过热压合与所述柔性电路板上的金属层连接固定。
进一步的,所述塑封体为环氧树脂塑封体。
进一步的,所述金属层为铜金属层,所述铜金属层通过真空溅镀覆盖在所述柔性电路板上。
进一步的,所述接合区的分布阵列的排数为四排,相邻的两排所述接合区之间不含有重合区间。
进一步的,所述接合区的分布阵列中,每一列上的所述接合区的数目为两组。
进一步的,任一所述接合区上都连接有传输端子,所述传输端子避让所述接合区向所述芯片外部延伸形成所述传输端口。
本实用新型还提出一种显示装置,包括显示屏及前文所述的COF封装结构,所述COF封装结构通过所述柔性电路板与所述显示屏连接,所述传输端口与所述显示屏连接并向所述显示屏输送信号。
上述显示装置中,由于COF封装结构与显示屏连接部分的柔性电路板为柔性材质制成,其具有可弯折性,因此,安装后的COF封装结构的主体部分位于显示屏的背面,其中,传输端口可以进行弯折,从而可以使得COF封装结构的主体部分置于显示屏的背面,从而实现显示装置的窄边框效果,能够更好的满足现在市场上对全面屏的追求。
附图说明
图1为本实用新型第一实施例中COF封装结构的平面示意图;
图2为本实用新型第一实施例中COF封装结构的剖面示意图;
图3为本实用新型第二实施例中显示装置的结构示意图。
主要元素符号说明
柔性电路板 1 芯片 2
接合区 3 传输端子 4
金属层 5 塑封体 6
固定块 7 金属块 8
显示屏 9
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂,下面结合附图对本实用新型的具体实施方式做详细的说明。附图中给出了本实用新型的若干实施例。但是,本实用新型可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本实用新型的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
在本实用新型中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1至图2,所示为本实用新型第一实施例提供一种COF封装结构,包括柔性电路板1以及固定在所述柔性电路板1上的芯片2,所述芯片2设有传输端口,所述芯片2上设有若干个接合区3,若干个所述接合区3以一定的分布规律整齐分布于所述芯片2上,所述接合区3的分布阵列的排数为至少三排,所述接合区3的分布阵列的列数大于四,每相邻的两列所述接合区3的数量不同,其中,接合区3与传输端口相连接并用于传输信号。相对于COG来说,COF利用COG技术制程的特点,将软膜具有承载芯片2及被动组件的能力,并且在可挠折的方面,COF除有助于提升产品功能化、及轻薄短小化外,更可提高产品的附加价值。
在COG封装结构中,芯片2绑定在LCD面板本体上,分布位置非常受限,因此,传统的封装结构中,芯片2上的接合区3的排列非常紧密,对精度的要求非常高,而在本实用新型的COF封装结构中,芯片2安装在柔性电路板1上,具有相对更大的安装空间,如图1,可以发现,前文所述的本实用新型中的接合区3的分布阵列使得接合区3的尺寸以及设定位置有一定的调整空间,相应的,对接合区3的精度要求就相对宽松。
具体的,如图2,所述柔性电路板1上设有金属层5,所述金属层5上设有金属块4,所述芯片2固定于所述金属块8上,所述芯片2的两端设有塑封体6,所述塑封体6将所述芯片2与所述金属层5连接,所述塑封体6与金属层连接的末端还设置有固定块7,固定块7固定在金属层5上。通过固定块7,将塑封体6进行固定,而在金属块8与固定块7之间留有一定的间隙,该间隙位置通过塑封体进行填充,有利于将芯片2更好地固定在金属层5上,同时通过固定块8将塑封体6更好地支撑住。
在本实施例中,金属层5的作用是为了让金属块8能够更好地与柔性电路板1连接通讯,因此在本实施例中,设置有两块金属块8,分别固定在芯片2底部的两端,且将金属块8设置成方形柱体结构,将金属块8的长度设置成与芯片的长度一样,这样,方便加大金属块8与芯片2的接触面积,使接触电连接性更好,同时也能更牢固地固定在金属层5上,金属块8的另一面与金属层5固定连接。
由于金属块8的以上结构,本实施例中将与金属块8连接的金属层5分成两节,分别为第一金属层和第二金属层,且中间设置有间隙,将两块金属块8分别设置在两个不同的金属层5上,这样,不至于使两个金属块8导通,还可以节约金属层5的材料。在本实施例中,金属层5为铜金属层,通过真空溅镀的方式覆盖在柔性电路板1上,而金属块8通过热压合方式与金属层连5接固定在一起。
在本实施例中,铜金属层为铜金属材料通过真空溅镀覆盖在柔性电路板1上,且厚度为0.1-50μm。因电镀液为强酸溶液,在电镀增厚的同时亦会对溅镀层进行腐蚀,若无良好控制,往往是将价格昂贵的纳米级溅镀层迅速腐蚀殆尽而无法达到将铜箔电解电镀增厚的目的,溅镀型产品最大的优点为铜箔厚度可依客户需求从0.1-50μm轻易的改变加上尺寸安定性佳,因此可派用大于厚度50μm的超细线路蚀刻,满足超细间隙的应用。
在本实施例中,塑封体6填料的材料为环氧树脂,通过设置塑封体6,更好地固定芯片2,环氧树脂绝缘性能高、结构强度大和密封性能好等许多独特的优点,已在高低压电器、电机和电子元器件的绝缘及封装上得到广泛应用,本实用新型采用环氧树脂作为塑封体6,更好地保护芯片2不受外力损坏,更好地起到防潮、防湿气的作用。
关于若干个接合区3在芯片2上的具体分布方式,从图1中可以看到,所述接合区3的分布阵列的排数为四排,相邻的两排所述接合区之间不含有重合区间。所述接合区3的分布阵列中,每一列上的所述接合区3的数目为两组。此外,任一所述接合区3上都连接有传输端子4,所述传输端子4避让所述接合区3向所述芯片2外部延伸形成所述传输端口。此种分布的接合区3的尺寸有一定的扩展空间,且减小了材料或环境对制程的影响,改善封装精度。
请参阅图3,所示为本实用新型第二实施例提出的一种显示装置,包括显示屏9及前文所述的COF封装结构,所述COF封装结构通过所述柔性电路板1与所述显示屏9连接,所述传输端口与所述显示屏9连接以向所述显示屏9输送信号。
在实际组装过程中,由于COF封装结构与显示屏9连接部分的柔性电路板1为柔性材质制成,其具有可弯折性,因此,安装后的COF封装结构的主体部分位于显示屏9的背面,其中,传输端口可以进行弯折,从而可以使得COF封装结构的主体部分置于显示屏9的背面,从而实现显示装置的窄边框效果,将连接部的材质选为柔性材料也可以避免在弯折过程中发生折断而导致柔性显示面板的电路异常的现象,提升了整个显示装置的稳定性。
上述实施例描述了本实用新型的技术原理,这些描述只是为了解释本实用新型的原理,而不能以任何方式解释为本实用新型保护范围的限制。基于此处的解释,本领域的技术人员不需要付出创造性的劳动即可联想到本实用新型的其他具体实施方式,这些方式都将落入本实用新型的保护范围内。

Claims (10)

1.一种COF封装结构,其特征在于:包括柔性电路板以及固定在所述柔性电路板上的芯片,所述芯片设有传输端口,所述芯片上设有若干个与传输端口连接、用于传导信号的接合区,若干个所述接合区以阵列的方式分布于所述芯片上,所述接合区的分布阵列的排数为至少三排,所述接合区的分布阵列的列数大于四,每相邻的两列所述接合区的数量不同。
2.根据权利要求1所述的COF封装结构,其特征在于:所述柔性电路板上设有金属层,所述金属层上设有金属块,所述芯片固定于所述金属块上,所述芯片的两端设有塑封体,所述塑封体将所述芯片与所述金属层连接,所述塑封体与金属层连接的末端还设置有固定块,所述固定块固定在所述金属层上。
3.根据权利要求2所述的COF封装结构,其特征在于:所述金属层分为两节,为第一金属层和第二金属层,分别位于所述塑封体的两侧,所述金属块的数量为两个,分别位于所述芯片的两侧,所述第一金属层与所述第二金属层之间设置有间隙,两块所述金属块分别固定于所述第一金属层以及所述第二金属层的端部。
4.根据权利要求2所述的COF封装结构,其特征在于:所述金属块通过热压合与所述金属层连接固定。
5.根据权利要求2所述的COF封装结构,其特征在于:所述塑封体为环氧树脂塑封体。
6.根据权利要求2所述的COF封装结构,其特征在于:所述金属层为铜金属层,所述铜金属层通过真空溅镀覆盖在所述柔性电路板上。
7.根据权利要求1所述的COF封装结构,其特征在于:所述接合区的分布阵列的排数为四排,相邻的两排所述接合区之间不含有重合区间。
8.根据权利要求7所述的COF封装结构,其特征在于:所述接合区的分布阵列中,每一列上的所述接合区的数目为两组。
9.根据权利要求8所述的COF封装结构,其特征在于:任一所述接合区上都连接有传输端子,所述传输端子避让所述接合区向所述芯片外部延伸形成所述传输端口。
10.一种显示装置,其特征在于:包括显示屏及权利要求1-9任一项所述的COF封装结构,所述COF封装结构通过所述柔性电路板与所述显示屏连接,所述传输端口与所述显示屏连接并向所述显示屏输送信号。
CN201921425423.2U 2019-08-29 2019-08-29 Cof封装结构及显示装置 Active CN210325757U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921425423.2U CN210325757U (zh) 2019-08-29 2019-08-29 Cof封装结构及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921425423.2U CN210325757U (zh) 2019-08-29 2019-08-29 Cof封装结构及显示装置

Publications (1)

Publication Number Publication Date
CN210325757U true CN210325757U (zh) 2020-04-14

Family

ID=70131736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921425423.2U Active CN210325757U (zh) 2019-08-29 2019-08-29 Cof封装结构及显示装置

Country Status (1)

Country Link
CN (1) CN210325757U (zh)

Similar Documents

Publication Publication Date Title
CN205093042U (zh) 柔性电路基板
US6133978A (en) Tape carrier package and liquid crystal display device
US7109575B2 (en) Low-cost flexible film package module and method of manufacturing the same
US8120164B2 (en) Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof
CN106950763A (zh) 显示模组及终端
CN102686026B (zh) 一种柔性电路板、覆晶薄膜及制作方法
US20230180562A1 (en) Display device
CN102116987A (zh) 电子纸面板及其制造方法、电子纸显示设备
US20100165595A1 (en) Semiconductor package and plasma display device including the same
CN108718481B (zh) 一种引脚结构及显示面板的绑定结构
US20110169791A1 (en) Display device
CN111463228A (zh) 一种显示面板及显示装置
CN104238796A (zh) 触控集成电路装置
CN109637368B (zh) 显示面板及其制备方法、显示装置
CN103037619A (zh) 印刷电路板组件
CN101252105A (zh) 电路板结构、覆晶电路和驱动电路的布线结构
CN210325757U (zh) Cof封装结构及显示装置
CN113871396A (zh) 显示面板、覆晶薄膜、显示设备和制作方法
TW447053B (en) Semiconductor apparatus and its manufacturing method, circuit board and electronic machine
CN105828524A (zh) 显示器、多段电路板及其制造方法
US20220028578A1 (en) Multilayered substrate
CN102097158A (zh) 一种各向异性导电膜结构
CN112669715B (zh) 连接件、显示面板及其制作方法、显示装置
KR100256911B1 (ko) 테이프 캐리어 패키지 및 이 테이프 캐리어 패키지를 포함하는 액정표시장치
CN111354265A (zh) 显示面板和显示面板的制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant