CN110662346A - Pcb板 - Google Patents
Pcb板 Download PDFInfo
- Publication number
- CN110662346A CN110662346A CN201910942507.1A CN201910942507A CN110662346A CN 110662346 A CN110662346 A CN 110662346A CN 201910942507 A CN201910942507 A CN 201910942507A CN 110662346 A CN110662346 A CN 110662346A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- top layer
- area
- gnd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种PCB板,包括顶层、底层以及设置在所述顶层和所述底层的至少两层的中间层,其中,所述中间层包括第二层和第三层,在所述顶层上设置有一对差分线上的串联电容,所述串联电容在所述顶层所在的区域为电容串联分布区域,其中,在所述第二层上与所述电容串联分布区域相对应的位置设置有禁止布线区域,所述禁止布线区域大于所述电容串联分布区域;在所述第三层上与所述禁止布线区域相对应的位置设置有GND属性区域,并且所述GND属性区域为所述顶层的差分线提供参考。利用本发明,能够解决如何抵消阻抗线阻抗的跳变,保证正确传输,提高传输信号的信号质量等问题。
Description
技术领域
本发明涉及电子技术领域,更为具体地,涉及一种可广泛应用于封装零件的具有信号完整性和可靠性的PCB板。
背景技术
现在电子产品向轻薄化发展,更新换代速度也在加块,功能要求越来越丰富,对电子产品的重要的电子部件,电子元器件的支撑体,电子元器件电气连接的载体的PCB的要求也日益严苛,对PCB信号的完整性与产品可靠性要求越来越高。
在图1-1和图1-2所示的实施例中,PCB板为N层,其中各个导电层之间通过绝缘层隔离,S为串接电容边框距周边其他信号的距离,S≥3*W,W为待处理信号线宽,d1为L1层差分线距离参考面的垂直距离。在图1-2所示的实施例中,L1层为零件层,C1、C2为一对差分线上各自的串接电容,差分线线宽为W;L2为GND或者POWER层;L3为信号层;L3因L2的存在布线时可不考虑L1层元件摆放及布线分布而根据布线需要进行layout设计。
在上述实施例中,信号在传输过程中会有衰减,传输距离越长衰减越厉害。一般会给信号一个载波(直流分量),之后再用串电容的方法吧直流分量滤掉,这样来减少信号的衰减,但这样做的同时,在串接电容处会引起传输线阻抗的变化,如何减小串接电容对信号线阻抗的影响,获得更好的信号,保证信号正确的传输是需要特别注意的问题。
因此,如何抵消阻抗线阻抗的跳变,保证正确传输,提高传输信号的信号质量,成为目前亟需解决的问题。
发明内容
鉴于上述问题,本发明的目的是提供一种PCB板,以解决如何抵消阻抗线阻抗的跳变,保证正确传输,提高传输信号的信号质量等问题。
本发明提供的一种PCB板,包括顶层、底层以及设置在所述顶层和所述底层的至少两层的中间层,其中,所述中间层包括第二层和第三层,在所述顶层上设置有一对差分线上的串联电容,所述串联电容在所述顶层所在的区域为电容串联分布区域,其中,
在所述第二层上与所述电容串联分布区域相对应的位置设置有禁止布线区域,所述禁止布线区域大于所述电容串联分布区域;
在所述第三层上与所述禁止布线区域相对应的位置设置有GND属性区域,并且所述GND属性区域为所述顶层的差分线提供参考。
此外,优选的方案是,在所述第三层的GND属性区域的四周设置有安全隔离区域,其中,
所述安全隔离区域相对于所述GND属性区域单边外扩的范围为:0.075~0.3mm。
此外,优选的方案是,所述顶层为零件层,所述第二层为GND或者POWER层,所述第三层为信号层。
此外,优选的方案是,所述禁止布线区域禁止任何信号线分布,其中,
所述禁止布线区域相对于所述电容串联分布区域单边外扩至少0.2mm。
此外,优选的方案是,所述顶层的差分线的宽度为W,其中,
若3*W<0.2mm,则所述第三层的GND属性区域相比较所述顶层的电容串联分布区域单边至少外扩3*W。
此外,优选的方案是,所述顶层的所述差分线的宽度为W,其中,
若3*W≥0.2mm,则所述第三层的GND属性区域至少所述第二层的禁止布线区域相同。
从上面的技术方案可知,本发明提供的PCB板,通过在第二层上设置禁止布线区域和在第三层上设置GND属性区域,并将GND属性区域设为顶层的差分线提供参考的设计方式,改变阻抗线阻抗跳变部分参考地平面或power层,改变其相应的分布电容和分布电感,从而抵消阻抗线阻抗的跳变,提供保证正确传输,提高传输信号的信号质量,提高信号的完整性。
为了实现上述以及相关目的,本发明的一个或多个方面包括后面将详细说明的特征。下面的说明以及附图详细说明了本发明的某些示例性方面。然而,这些方面指示的仅仅是可使用本发明的原理的各种方式中的一些方式。此外,本发明旨在包括所有这些方面以及它们的等同物。
附图说明
通过参考以下结合附图的说明的内容,并且随着对本发明的更全面理解,本发明的其它目的及结果将更加明白及易于理解。在附图中:
图1-1为现有的PCB布局剖面示意图;
图1-2为现有的PCB每层布局及其叠合示意图;
图2-1为根据本发明实施例的PCB布局剖面示意图;
图2-2为根据本发明实施例的PCB每层布局及其叠合示意图。
其中的附图标记包括:1、禁止布线区域,2、GND属性区域,3、安全隔离区域,4、电容串联分布区域。
在所有附图中相同的标号指示相似或相应的特征或功能。
具体实施方式
针对前述提出的如何抵消阻抗线阻抗的跳变,保证正确传输,提高传输信号的信号质量,成为目前亟需解决的问题,本发明提供了一种新的PCB板,从而解决上述问题。
以下将结合附图对本发明的具体实施例进行详细描述。
为了说明本发明提供的PCB板的结构,图2-1和图2-2分别从不同角度对PCB板的结构进行了示例性标示。具体地,图2-1示出了根据本发明实施例的PCB布局剖面结构;图2-2示出了根据本发明实施例的PCB每层布局及其叠合结构。
如图2-1至图2-2共同所示,本发明提供的PC板,为N层,包括顶层L1、底层LN以及设置在顶层L1和底层LN的至少两层的中间层,其中,中间层包括第二层L2和第三层L3,在顶层L1上设置有一对差分线上的串联电容,S为串接电容边框距周边其他信号的距离,串联电容在顶层L1所在的区域为电容串联分布区域4。
其中,在第二层L2上与电容串联分布区域4相对应的位置设置有禁止布线区域1,禁止布线区域1大于电容串联分布区域4;在第三层L3上与禁止布线区域1相对应的位置设置有GND属性区域3,并且GND属性区域3为顶层L1的差分线提供参考。
在图2-1和图2-2所示的实施例中,L1层为零件层,C1、C2为一对差分线上各自的串接电容,差分线线宽为w;L2为GND或者POWER层;L3为信号层,d2为L1层差分线距离参考面的垂直距离。
其中,顶层L1层为零件层,电容串联分布区域4为差分线对串接电容layout封装边缘组成的图形区域,第二层L2中的禁止布线区域1内不允许有任何信号线分布,禁止布线区域1要比顶层L1层图示中电容串联分布区域4单边外扩至少0.2mm。
其中,第三层L3为信号层,其中GND属性区域2内要是完整地GND或者power,为顶层L1层差分线提供参考,其他区域(除了GND属性区域2和安装隔离区域3)区域内因第二层L2的存在布线时可不考虑L1层元件摆放及布线分布,而根据布线需要进行布局设计,其中,在第三层L3的GND属性区域2的四周设置有安全隔离区域3,其中,安全隔离区域3相对于GND属性区域2单边外扩的范围为:0.075~0.3mm。
此外,在本发明的实施例中,顶层L1的差分线的宽度为W,其中,若3*W<0.2mm,则第三层L3的GND属性区域2相比较顶层L1的电容串联分布区域4单边至少外扩3*W;若3*W≥0.2mm,则第三层L3的GND属性区域2至少第二层L2的禁止布线区域1相同。当然空间允许的情况下禁止布线区域1和GND属性区域2越大越好。
在本发明的实施例中,差分线阻抗值由于串接电容的存在,在串接电容处阻抗会变大;因此从信号线产生的分布电容分布电感来抵消这种阻抗变化。本发明所述的PCB板的布局设计如图2-1和图2-2所示,顶层L1层差分线及串接电容下方第二层L2层没有任何属性的信号线或铜箔存在,参考层相当于在第三层L3层的GND/power上,这相当于增加了差分线的分布电容(Xc=1/2πfc=ε0s/4πkd,ε0介电常数,k静电力常量,d差分线与参考层之间的垂直距离),与图1-1和图1-2相比较,本发明中图2-1的实施例中,d由d1变为d2,值增加,导致分布电容变小,由此抵消串接电容引起的阻抗跳变,因此可以保证信号阻抗的连续性,获得更好地信号质量。
通过上述实施方式可以看出,本发明提供的PCB板,通过在第二层上设置禁止布线区域和在第三层上设置GND属性区域,并将GND属性区域设为顶层的差分线提供参考的设计方式,改变阻抗线阻抗跳变部分参考地平面或power层,改变其相应的分布电容和分布电感,从而抵消阻抗线阻抗的跳变,提供保证正确传输,提高传输信号的信号质量,提高信号的完整性。
如上参照附图以示例的方式描述了根据本发明提出的PCB板。但是,本领域技术人员应当理解,对于上述本发明所提出的PCB板,还可以在不脱离本发明内容的基础上做出各种改进。因此,本发明的保护范围应当由所附的权利要求书的内容确定。
Claims (6)
1.一种PCB板,包括顶层、底层以及设置在所述顶层和所述底层的至少两层的中间层,其中,所述中间层包括第二层和第三层,在所述顶层上设置有一对差分线上的串联电容,所述串联电容在所述顶层所在的区域为电容串联分布区域,其特征在于,
在所述第二层上与所述电容串联分布区域相对应的位置设置有禁止布线区域,所述禁止布线区域大于所述电容串联分布区域;
在所述第三层上与所述禁止布线区域相对应的位置设置有GND属性区域,并且所述GND属性区域为所述顶层的差分线提供参考。
2.如权利要求1所述的PCB板,其特征在于,
在所述第三层的GND属性区域的四周设置有安全隔离区域,其中,
所述安全隔离区域相对于所述GND属性区域单边外扩的范围为:0.075~0.3mm。
3.如权利要求1所述的PCB板,其特征在于,
所述顶层为零件层,所述第二层为GND或者POWER层,所述第三层为信号层。
4.如权利要求1所述的PCB板,其特征在于,
所述禁止布线区域禁止任何信号线分布,其中,
所述禁止布线区域相对于所述电容串联分布区域单边外扩至少0.2mm。
5.如权利要求1所述的PCB板,其特征在于,
所述顶层的差分线的宽度为W,其中,
若3*W<0.2mm,则所述第三层的GND属性区域相比较所述顶层的电容串联分布区域单边至少外扩3*W。
6.如权利要求1所述的PCB板,其特征在于,
所述顶层的所述差分线的宽度为W,其中,
若3*W≥0.2mm,则所述第三层的GND属性区域至少所述第二层的禁止布线区域相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910942507.1A CN110662346A (zh) | 2019-09-30 | 2019-09-30 | Pcb板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910942507.1A CN110662346A (zh) | 2019-09-30 | 2019-09-30 | Pcb板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110662346A true CN110662346A (zh) | 2020-01-07 |
Family
ID=69038728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910942507.1A Pending CN110662346A (zh) | 2019-09-30 | 2019-09-30 | Pcb板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110662346A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060018104A1 (en) * | 2004-07-20 | 2006-01-26 | Hitachi Cable, Ltd. | Electronic component mounted structure and optical transceiver using the same |
CN101877935A (zh) * | 2009-04-29 | 2010-11-03 | 鸿富锦精密工业(深圳)有限公司 | 主板布局布线方法及利用该方法布局布线的主板 |
CN105873356A (zh) * | 2016-04-27 | 2016-08-17 | 浪潮电子信息产业股份有限公司 | 一种pcb |
CN106793455A (zh) * | 2016-12-14 | 2017-05-31 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
-
2019
- 2019-09-30 CN CN201910942507.1A patent/CN110662346A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060018104A1 (en) * | 2004-07-20 | 2006-01-26 | Hitachi Cable, Ltd. | Electronic component mounted structure and optical transceiver using the same |
CN101877935A (zh) * | 2009-04-29 | 2010-11-03 | 鸿富锦精密工业(深圳)有限公司 | 主板布局布线方法及利用该方法布局布线的主板 |
CN105873356A (zh) * | 2016-04-27 | 2016-08-17 | 浪潮电子信息产业股份有限公司 | 一种pcb |
CN106793455A (zh) * | 2016-12-14 | 2017-05-31 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
Non-Patent Citations (1)
Title |
---|
武宁等: "高速信号线边缘到参考平面距离边缘的分析", 《通讯世界》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100531511C (zh) | 具有改良差分过孔的印刷电路板 | |
US9519308B2 (en) | Printed circuit board, design method thereof and mainboard of terminal product | |
US9859603B2 (en) | Printed wiring board, electronic device, and wiring connection method | |
CN101742814B (zh) | 一种印刷电路板屏蔽方法及印刷电路板 | |
CN101378618B (zh) | 印刷电路板 | |
CN104584153A (zh) | 平面传送器 | |
US7237587B2 (en) | Multi-layer printed circuit board | |
US9635752B2 (en) | Printed circuit board and electronic device | |
WO2005089204A2 (en) | Maximizing capacitance per unit area while minimizing signal transmission delay in pcb | |
CN110662346A (zh) | Pcb板 | |
JP6187011B2 (ja) | プリント回路基板 | |
CN105450195A (zh) | 共模滤波器 | |
JP5882001B2 (ja) | プリント配線板 | |
CN111385965B (zh) | 印制电路板 | |
JP4471281B2 (ja) | 積層型高周波回路基板 | |
US6429749B1 (en) | Cancellation circuit that suppresses electromagnetic interference in a high speed circuit | |
JP6744037B1 (ja) | プリント基板、プリント基板の製造方法 | |
JPH1168414A (ja) | シールド線付き伝送線路 | |
WO2021193513A1 (ja) | コンデンサ部品及びこれを備える電子回路モジュール | |
US20080068818A1 (en) | Method and apparatus for providing ultra-wide band noise isolation in printed circuit boards | |
US11419206B2 (en) | Circuit board structure for increasing isolation | |
CN220173699U (zh) | 电路模块 | |
JP5234527B2 (ja) | 部品内蔵基板 | |
CN1281104C (zh) | 印刷电路布局方法、印刷电路板、以及电子装置 | |
CN113284880A (zh) | 基板内连线结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20201010 Address after: 261000 north of Yuqing street, east of Dongming Road, high tech Zone, Weicheng District, Weifang City, Shandong Province (Room 502, Geer electronic office building) Applicant after: GoerTek Optical Technology Co.,Ltd. Address before: 261031 Dongfang Road, Weifang high tech Industrial Development Zone, Shandong, China, No. 268 Applicant before: GOERTEK Inc. |
|
TA01 | Transfer of patent application right | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200107 |
|
RJ01 | Rejection of invention patent application after publication |