CN113557604A - 半导体模块和半导体装置 - Google Patents

半导体模块和半导体装置 Download PDF

Info

Publication number
CN113557604A
CN113557604A CN201980093575.3A CN201980093575A CN113557604A CN 113557604 A CN113557604 A CN 113557604A CN 201980093575 A CN201980093575 A CN 201980093575A CN 113557604 A CN113557604 A CN 113557604A
Authority
CN
China
Prior art keywords
connection terminal
main substrate
connection terminals
circuit element
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980093575.3A
Other languages
English (en)
Inventor
成濑峰信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Co Ltd
Aisin Corp
Original Assignee
Aisin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Co Ltd filed Critical Aisin Co Ltd
Publication of CN113557604A publication Critical patent/CN113557604A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

根据半导体模块的连接对象，适当地配置半导体模块的连接端子。具备至少一个半导体元件(2)的半导体模块(1)安装于在第一面(5a)上安装有第一电路元件(7)并在第二面(5b)上安装有第二电路元件(6)的主基板(5)的第一面(5a)。多个连接端子(8)包括经由主基板(5)与第一电路元件(7)连接的多个第一连接端子(81)即第一连接端子组(T1)和经由主基板(5)与第二电路元件(6)连接的多个第二连接端子(82)即第二连接端子组(T2)，第一连接端子组(T1)配置在比第二连接端子组(T2)更靠外周侧。

Description

半导体模块和半导体装置
技术领域
本发明涉及具备至少一个半导体元件的半导体模块以及具备半导体模块的半导体装置。
背景技术
在国际公开第02/103793号中，公开了处理器等的多个芯片(1A、2B、3B)安装于封装基板(1)的一侧的面，构成外部连接端子的焊料凸块(11)配置于另一面的半导体模块(多芯片模块(MCM))(背景技术中括号内的附图标记是参考文献的附图标记)。在此，考虑与连接对象的布线距离等，外部连接端子大多按相同的功能(或关联性密切的功能)集中配置。例如，在该多芯片模块中，与存储器连接的地址引脚(A)和数据引脚(D)分别集中配置于特定的区域(参照国际公开的图3、图40等)。
现有技术文献
专利文献
专利文献1：国际公开第02/103793号
发明内容
发明要解决的问题
该多芯片模块具有以四圈矩形环状配置的外部连接端子，地址引脚(A)和数据引脚(D)跨越最外周侧的第一周至最内周侧的第四周地配置。因此，难以从安装有封装基板(1)的(连接有外部连接端子)基板面(安装面)的全部端子引出布线。即，相同功能的多个外部连接端子内的一部分需要经由通孔并利用与安装面相反的一侧的面或内层的布线层来进行布线。
微处理器等运算处理速度、微处理器与周围装置之间的通信速度近年来愈加高速化，并且与多芯片模块的外部连接端子连接的信号的频率也变高。这种高频信号在通过通孔时容易产生反射，可能会因反射而引起的波形紊乱，从而使传送的可靠性降低。另外，由于通过通孔，也可能使布线变长从而增加信号延迟。
鉴于上述背景，期望根据半导体模块的连接对象，适当地配置半导体模块的连接端子。
用于解决问题的手段
鉴于上述的半导体模块，作为一个实施方式，安装于在第一面上安装有第一电路元件并在所述第一面的相反侧的第二面上安装有第二电路元件的主基板的所述第一面，并具备至少一个半导体元件，其中，包括多个连接端子，多个连接端子在与所述主基板相向的相向面侧以多周的矩形环状地配置并与所述主基板连接，多个所述连接端子包括经由所述主基板与所述第一电路元件连接的多个第一连接端子即第一连接端子组和经由所述主基板与所述第二电路元件连接的多个第二连接端子即第二连接端子组，所述第一连接端子组配置在比所述第二连接端子组更靠外周侧。
另外，鉴于上述的半导体装置，作为一个实施方式，具有主基板、具备至少一个半导体元件并安装于所述主基板的第一面的半导体模块以及安装于所述主基板的多个电路元件，其中，所述电路元件包括安装于所述第一面的第一电路元件和安装于所述第一面的相反侧的第二面的第二电路元件，所述半导体模块包括在与所述主基板相向的相向面侧以多周的矩形环状地配置并与所述主基板连接的多个连接端子，多个所述连接端子包括经由所述主基板与所述第一电路元件连接的多个第一连接端子即第一连接端子组和经由所述主基板与所述第二电路元件连接的多个第二连接端子即第二连接端子组，所述第一连接端子组配置在比所述第二连接端子组更靠外周侧。
根据这些结构，与第二连接端子相比，更容易地在第一面上将第一电路元件和第一连接端子连接。即，由于第一电路元件和半导体模块安装于第一面，从而能够在不经由通孔而迂回至第二面的情况下，在第一面上将第一电路元件和第一连接端子连接。由于第二电路元件安装于安装有半导体模块的第一面的相反侧的第二面，因此，不必在第一面上进行从第二连接端子延伸的布线。第二连接端子无论如何都可以经由通孔与连接端子连接。因此，通过将多个第一连接端子即第一连接端子组配置在比多个第二连接端子即第二连接端子组更靠外侧，能够有效地将电路元件和半导体模块连接。如上所述，根据本结构，能够根据半导体模块的连接对象，适当地配置半导体模块的连接端子。
半导体模块和半导体装置的进一步特征和优点将从参照附图进行的针对实施方式的以下说明中变得明确。
附图说明
图1是半导体装置的示意分解立体图
图2是半导体模块的部件配置图
图3是示出系统LSI的一例的示意性框图
图4是示出半导体模块的端子配置的一例的从V方向观察的透视俯视图
图5是示出半导体模块的端子配置的一例的从V方向观察的放大透视俯视图
图6是示出差动传送原理的说明图
图7是示出被差动传送的一对信号的布线的一例的图
图8是示出被差动传送的一对信号的布线的另一例的图
图9是示出半导体装置的一例的剖视图
图10是示出主基板第一面的焊盘和布线图案的一例的从V方向观察的俯视图
图11是示出主基板第二面的布线图案的一例的从V方向观察的透视图
图12是示出主基板第一面的焊盘和布线图案的另一例的从V方向观察的俯视图
图13是示出主基板第二面的布线图案的另一例的从V方向观察的透视图
具体实施方式
以下，基于附图说明半导体装置的实施方式。该半导体装置例如搭载于车辆，并能够作为控制车载信息设备的电子控制单元(Electronic Control Unit，ECU)使用。当然，半导体装置的用途并不限于此。
如图1的示意分解立体图所示，半导体装置10构成为包括：主基板5；半导体模块1，具有至少一个系统LSI2(半导体元件、处理器)并安装于主基板5的第一面(主基板第一面5a)；以及多个电路元件50，安装于主基板5。在此，电路元件50包括安装于主基板第一面5a的第一电路元件7和安装于主基板第一面5a的相反侧的主基板第二面5b的第二电路元件6。半导体模块1包括系统LSI2、与系统LSI2协作的存储器3、系统LSI2以及安装有存储器3的模块基板4。在本实施方式中，如图2的部件配置图所示，作为系统LSI2的片上系统(System ona Chip，SoC)和作为存储器3的两个同步动态随机存取存储器(Synchronous DynamicRandom Access Memory，SDRAM)安装于模块基板4。SDRAM例如优选为DDR3(Double DataRate 3，第三代双倍数据速率)SDRAM、DDR4(Double Data Rate 4，第四代双倍数据速率)SDRAM等。
在此，作为系统LSI2示出了SoC，但系统LSI2也可以为封装系统(System in aPackage，SiP)。另外，在SoC中还包括半定制LSI的专用集成电路(Application SpecificIntegrated Circuit，ASIC)、通用LSI的专用标准处理器(Application SpecificStandard Processor，ASSP)等。另外，ASIC不限于门阵列、基于单元的IC(标准单元)，也包括现场可编程门阵列(Field Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable Logic Array，PLA)等的可编程逻辑设备(Programmable Logic Device，PLD)。另外，在此，作为存储器3示出了SDRAM，但不妨碍其为闪速存储器(Flash Memory)、静态随机存取存储器(Static RAM，SRAM)等其他结构的存储器。
图3的示意性框图示出了系统LSI2的一例。如图3所示，系统LSI2具有CPU核(CPUCORE)22、GPU(图形处理器)核(GPU CORE)23、音频数字信号处理器(Audio DSP)24、同步动态随机存取存储器接口(SDRAM I/F)21、声音路由单元(Sound Routing Unit，SRU)30、显示器接口(Display I/F)27、视频采集(Video Capture)28、USB(Universal Serial Bus，通用串行总线)主机(USB 3.0HOST)29、图像识别引擎(Image Recognition Engine)25、CAN(Control Area Network，控制区域网络)32、串口硬盘(Serial ATA)31、视频加速器(VideoAccelerator)26等的功能块。
CPU核22为包含作为系统LSI2的核心的中央处理器(Central Processing Unit，CPU)的运算单元。GPU核27为包含作为主要与图像相关的运算处理的核心的图形处理器(Graphic Processing Unit，GPU)的运算单元。存储器接口21是作为在系统LSI2将数据写入作为存储器3的SDRAM、从SDRAM读取数据、刷新SDRAM所存储的数据时的接口的功能部。
音频DSP24是将由各种压缩格式、保存格式构成的音声数据进行解码处理的数字信号处理器(Digital Signal Processor，DSP)。声音路由单元30是用于经由音频编解码器装置(Audio Codec)101等并通过扬声器102实现环绕再现等的音响效果、经由音频编解码器装置101接收输入至麦克风103的音声等音频信息的运算单元。
视频采集28例如为获取由车载摄像头104拍摄的拍摄图像的运算单元。图像识别引擎25为包括用于基于由视频采集28获取的车载摄像头104的拍摄图像进行图像识别的图像信号处理器(Image Signal Processor，ISP)的运算单元。视频加速器26为包括用于将由各种压缩格式、保存格式构成的动画数据进行解码处理的ISP的运算单元。显示器接口27例如为根据车厢内的显示器107的显示方式，输出由视频采集28获取的车载摄像头104的拍摄图像、由视频加速器26解码的图像的运算单元。基于图像识别引擎25的识别结果，也能够在车载摄像头104的拍摄图像上叠加各种信息(文字、符号等)、部分地强调图像。
USB主机29是作为用于连接便携式音频设备、智能手机、数码相机等用户携带的各种USB对应设备109的接口的运算单元。串口ATA31是作为与硬盘驱动器(HDD)105、DVD光盘驱动器(DVD)106的接口的运算单元。CAN32是作为经由车辆内的CAN收发器(CANTransceiver)108的车辆内的通信的接口的运算单元。
上述的CPU核22、GPU核23、DSP、ISP等在进行各自的运算处理时，与存储器3协作。半导体模块1作为具有系统LSI2、与系统LSI协作的存储器3以及安装它们的模块基板4的多芯片模块而构成。如图1所示，系统LSI2、存储器3安装于半导体模块1的模块基板4的一侧的基板面即模块基板第一面4a。另外，如图4、图5、图9所示，与主基板5连接的半球状的多个连接端子8(模块端子)规则地配置于模块基板4的另一侧的基板面即模块基板第二面4b(与主基板5相向的相向面)。后面将详细说明，连接端子8以多周的矩形环状地配置。连接端子8包括传送信号的信号端子和传送电力的电源端子。需要说明的是，“信号端子”包括“输入端子”、“输出端子”以及“双向端子(输入输出端子)”。
另外，系统LSI2构成为如上所述的多个功能块，作为多芯片模块的半导体模块1也同样具有多个功能块。如图3所示，各个功能块与各个特定的电路、装置协作。因此，各个功能块经由连接端子8与特定的电路、装置或装置的接口电路(接收器、驱动器)、连接器连接。图1所示的电路元件50与这些特定的电路、装置、接口电路以及连接器等对应。在图1中，对于作为电路元件50的第一电路元件7和第二电路元件6，示例了集成电路，但当然，电路元件50并不限于单一的集成电路，也可以是由多个电路部件构成的电路。
考虑作为连接对象的电路元件50的位置、与电路元件50的布线距离等，将配置于半导体模块1的连接端子8按照相同功能(关联性密切的功能)集中配置。图4是示出从与主基板5的基板面正交的方向V(参照图1)观察的俯视(从V方向观察)下，半导体模块1的端子配置的一例的透视俯视图。图5是示出半导体模块1的端子配置的一例的从V方向观察的放大透视俯视图。如图4所示，多个连接端子8包括经由主基板5与第一电路元件7连接的多个第一连接端子81即第一连接端子组T1和经由主基板5与第二电路元件6连接的多个第二连接端子82即第二连接端子组T2。如图4所示，在以多周的矩形环状地配置的连接端子8内，第一连接端子组T1比第二连接端子组T2更靠外周侧配置。需要说明的是，第一连接端子组T1中的一部分比第二连接端子组T2的全部更靠外周侧配置即可。例如，如图4所示，也可以是第一连接端子组T1的一部分和第二连接端子组T2的一部分均包含从外周侧起第三周的端子(参照图5，后述的第三环状连接端子8c)的方式。
如图4和图5所示，矩形环状地配置的各个连接端子8大致属于三组。配置在最外侧的三周的连接端子8为外周侧环状连接端子9a。在区分跨越三周配置的外周侧环状连接端子9a的各周的连接端子8的情况下，按照从外周侧朝向内周侧的顺序每周称依次为“第一环状连接端子8a”、“第二环状连接端子8b”、“第三环状连接端子8c”。在此，第一环状连接端子8a为以多周的矩形环状地配置的多个连接端子8内的配置于最外周的“最外周连接端子”。
在外周侧环状连接端子9a的内周侧的两周配置的连接端子8为内周侧环状连接端子9b，外周侧环状连接端子9a与内周侧环状连接端子9b之间具有与连接端子8的一排相对应的间隙。在区分跨越两周配置的内周侧环状连接端子9b的各周的连接端子8的情况下，按照从外周侧朝向内周侧的顺序每周依次称为“第四环状连接端子8d”、“第五环状连接端子8e”。
在内周侧环状连接端子9b的内侧，以对称旋转四次的方式在四处格子状地配置的连接端子8为内周侧格子状连接端子9c，内周侧环状连接端子9b与内周侧格子状连接端子9c之间具有与连接端子8的一排相对应的间隙。需要说明的是，对称旋转四次(四次对称、四相对称、90度对称)是指，以对称点P2为基准每次旋转90度时一致的形状。另外，对称点P2在从V方向观察时相当于半导体模块1(模块基板4)的外形的重心。在区别四处的内周侧格子状连接端子9c的各自的连接端子8的情况下，分别将其称为“第一格子状连接端子91”、“第二格子状连接端子92”、“第三格子状连接端子93”以及“第四格子状连接端子94”。
如上所述，第一连接端子组T1比第二连接端子组T2更靠外周侧配置。在此，包含在第一连接端子组T1中的第一连接端子81是与包含在第二连接端子组T2中的第二连接端子82相比，传递更高频信号的连接端子8。另外，在大多情况下，第一连接端子81是通过一对差动信号传递信息的(通过差动传送来传递信息)信号的连接端子8。
例如，存在能够以400万像素以上的高分辨率输出30帧/秒以上的图像信号的车载摄像头104和视频采集28通过差动信号连接的情形。另外，输出全高清(1920像素×1080像素)以上的高分辨率下的影像信号的显示器接口27和显示器107常常通过由差动信号传递信息的高清多媒体接口(注册商标)(High-Definition Multimedia Interface，HDMI)标准进行连接。另外，USB主机29和各种USB对应设备109也通过差动信号传送信息。用于这些连接的连接端子8为用于传递高频信号的连接端子8，并且为通过一对差动信号传递信号的连接端子8。
另一方面，声音路由单元30与音频编解码器装置101之间的信号的传送速度、CAN32与CAN收发器108之间的信号的传送速度与上述的图像信号、影像信号等相比慢且低频。另外，这些信号在多数情况下通过使用一根信号线的被称为“单端传输”的传送方式传送一条信息，而不是通过一对差动信号传送一条信息。
图6示出了差动传送的原理，图7和图8示出了差动传送的一对信号的布线的一例。如图6所示，在差动传送中，传送信号侧的驱动器DR和接收信号侧的接收器RE通过正信号Sp和负信号Sn这一对差动信号连接。正信号Sp和负信号Sn的逻辑相互反转。接收器RE构成为例如具有差动放大器，从正信号Sp中减去负信号Sn，并输出差动输出Sd。其结果是，差动输出Sd的波高A3(振幅＝A3/2)为正信号Sp的波高A1(振幅＝A1/2)与负信号Sn的波高A2(振幅＝A2/2)之和。即，在以低电压的电源电压传送信号的情况下，也能够确保相对于该电源电压大的波高(振幅)，从而抵抗外来噪声的耐性变高。另外，即使在共相噪声(共模噪声)叠加至正信号Sp和负信号Sn的情况下，也能够通过接收器RE在差动放大期间相减来抵消共相噪声。
另外，通常在使用互补型金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)元件的单端传输的信号传送中，在逻辑状态变化时会流过直通电流，因此频率越高(逻辑的变化越多)消耗电流越大。然而，在差动传送中，在一个逻辑状态下，电流从输出正信号Sp的CMOS元件的上段侧经由终端电阻TM流入至输出负信号Sn的CMOS元件的下段侧，在另一逻辑状态下，电流从输出负信号Sn的CMOS元件的上段侧经由终端电阻TM流入输出正信号Sp的CMOS元件的下段侧。因此，在差动传送中，在如单端传输的信号传送那样逻辑状态变化时，不流过直通电流。因此，即使传送的信号的频率变高，也能抑制消耗电流的增加。
另外，与单端传输的信号相比，在差动传送中，不流过这种直通电流并且如上所述地配置终端电阻TM，在信号的变化点处的振铃、过冲、下冲等的波形干扰得以抑制。而且，由于不流过直通电流(能量相对较小)、波形干扰少(难以产生谐波)等，从而不必要的辐射也得以抑制。
这种差动传送是低功耗且具有高抗噪性的传送方法，适用于频率高且消耗电流变大的高速信号传送。
但是，在差动传送中，由于通过两个信号的差动来传递信息，要求正信号Sp和负信号Sn的信号延迟相等。在高频信号的传送中，在主基板5这样的基板上的传送也需要考虑分布常数电路而不是集中常数电路。因此，在正信号Sp和负信号Sn之间配置终端电阻TM来抑制信号的反射、为了使正信号Sp的延迟和负信号Sn的延迟相等的等延迟化而使传送路径(信号布线)的长度相同。
例如，如图7所示，从驱动器侧第一焊盘Ldrp经由终端电阻TM的第一电阻焊盘Ltm1至接收器侧第一焊盘Lrep的正信号布线Wp和从驱动器侧第二焊盘Ldrn经由终端电阻TM的第二电阻焊盘Ltm2至接收器侧第二焊盘Lren的负信号布线Wn形成为具有几乎相同的形状或具有对称性的布线。
在图7中，驱动器侧第一焊盘Ldrp与接收器侧第一焊盘Lrep之间的距离和驱动器侧第二焊盘Ldrn与接收器侧第二焊盘Lren之间的距离大致相同，但根据电路元件50的配置，它们的距离有时不同。在这种情况下，如图8所示，以使负信号布线Wn迂回而成为与正信号布线Wp相同的布线长度的方式进行调整(等长布线)。
另外，虽然省略了图示，但最好不采用如下布线方式：将正信号布线Wp和负信号布线Wn安装成明显破坏它们之间的对称性的形状(路径)，而不是等长布线那样的微调；以直角以下的角度使布线弯曲；以及经由通孔布线等。尤其是，以直角以下的角度使布线弯曲、经由通孔布线的方式是在这些位置产生信号的反射而使信号波形扰乱的原因。因此，差动传送的信号优选不经由通孔，而是在一个基板面上直线地传送。
已知在进行不适合如上所述的差动传送的信号的布线的情况下，眼图(EyePattern)(Eye Diagram)受到干扰，并观测到通信品质(传送品质)下降。尤其是，在高速信号的传送中，与恒速信号的传送相比，眼图(Eye Diagram)的尺寸(面积)变小。因此，即使产生相同成都的信号延迟，在高速信号的传送中，由于相对于眼图(Eye Diagram)的尺寸(面积)，偏差的比例变大，因此，眼图(眼图)也容易受到干扰。
图9示出了半导体装置10的示意性剖视图。第一环状连接端子8a与第一环状焊盘L8a连接，第二环状连接端子8b与第二环状焊盘L8b连接，第三环状连接端子8c与第三环状焊盘L8c连接，第四环状连接端子8d与第四环状焊盘L8d连接，第五环状连接端子8e与第五环状焊盘L8e连接。
与半导体模块1一起安装于主基板第一面5a的第一电路元件7为通过差动传送在其与半导体模块1之间传送信号的电路元件50。第一电路元件7的第一电路元件端子7T为差动信号的输入端子或输出端子，与第一电路元件焊盘L7连接。安装于主基板第二面5b的第二电路元件6为通过单端传输而不是通过差动传送进行信号传送的电路元件50。第二电路元件6的第二电路元件端子6T为单端传输信号的输入端子或输出端子，与第二电路元件焊盘L6连接。
如图9所示，连接有差动信号的第一电路元件端子7T的第一电路元件焊盘L7在主基板第一面5a上经由第一布线W1与第一环状焊盘L8a连接。另一方面，连接有单端传输信号的第二电路元件端子6T的第二电路元件焊盘L6经由第二布线W2和通孔TH与第四环状焊盘L8d连接。即，第一电路元件端子7T和第一环状连接端子8a在同一基板面(主基板第一面5a)上连接而不是通过通孔TH连接。另一方面，第二电路元件端子6T和第四环状连接端子8d经由通孔TH来通过不同的基板面(主基板第一面5a和主基板第二面5b)进行连接。
半导体模块1的连接端子8配置于与主基板第一面5a相向的相向面即模块基板第二面4b，并且全部的连接端子8与主基板第一面5a连接。因此，为了将第一电路元件7和半导体模块1在同一基板面(这里为主基板第一面5a)上连接，优选待连接的第一连接端子81配置在矩形环状的连接端子8中的更靠外侧。如图4和图5所示，最外周连接端子即第一环状连接端子8a被分配至第一连接端子81。换言之，在多个第一连接端子81即第一连接端子组T1中包含最外周连接端子即第一环状连接端子8a。
由于第二连接端子82是经由通孔TH连接也没有问题的端子，因此，如果将第一环状连接端子8a分配至第二连接端子82，则可能无法将差动信号等频率高的信号分配至对应部分的第一环状连接端子8a。因此，优选为，不将第一环状连接端子8a分配至第二连接端子82。如图4和图5所示，在多个第二连接端子82即第二连接端子组T2中不包含最外周连接端子即第一环状连接端子8a。
以下，示出布线的一例并进行说明。图10和图12是示出形成于主基板第一面5a的连接端子8的焊盘和信号布线W的图案的一例的从V方向观察的俯视图。图11和图13是示出主基板第二面5b的信号布线W的图案的一例的从V方向观察的透视俯视图。为了容易地与主基板第一面5a对比，由虚线示出了形成于主基板第一面5a的连接端子8的焊盘。图10和图11示出了在相邻的连接端子8的焊盘之间能够通过最多两根信号布线的实施方式，图12和图13示出了在相邻的连接端子8的焊盘之间能够通过最多一根信号布线的实施方式。由于连接端子8与形成于主基板第一面5a的焊盘连接，“在主基板第一面5a上能够通过‘相邻的连接端子8的焊盘之间’的信号布线”与“在主基板第一面5a上能够通过‘相邻的连接端子8之间’的信号布线”同义。
如图10所示，在相邻的连接端子8之间能够通过两根信号布线W的情况下，能够仅通过主基板第一面5a从第一环状焊盘L8a、第二环状焊盘L8b以及第三环状焊盘L8c引出能够与第一电路元件7连接的第一布线W1。因此，能够将第一环状连接端子8a、第二环状连接端子8b以及第三环状连接端子8c分配至第一连接端子81。
在没有来自第二环状焊盘L8b和第三环状焊盘L8c的第一布线W1的情况下，第四环状焊盘L8d、第五环状焊盘L8e以及连接至内周侧格子状连接端子9c的格子状焊盘L9c的信号线能够从主基板第一面5a上引出。然而，并非一定要从第四环状焊盘L8d、第五环状焊盘L8e以及格子状焊盘L9c引出第一布线W1。如图11所示，能够从这些焊盘经由通孔TH而在主基板第二面5b上设置第二布线W2。因此，优选为，第四环状连接端子8d、第五环状连接端子8e以及内周侧格子状连接端子9c被分配至第二连接端子82。
如图12所示，在相邻的连接端子8之间能够通过一根信号布线W的情况下，能够仅通过主基板第一面5a从第一环状焊盘L8a、第二环状焊盘L8b引出能够与第一电路元件7连接的第一布线W1。因此，能够将第一环状连接端子8a、第二环状连接端子8b分配至第一连接端子81。另外，由于与参照图10和图11的上述说明相同，从而省略其详细说明，但如图13所示，由于能够经由通孔TH而在主基板第二面5b上设置第二布线W2，优选将第三环状连接端子8c、第四环状连接端子8d、第五环状连接端子8e、内周侧格子状连接端子9c分配至第二连接端子82。
参照图10和图12的上述说明中可以明白，能够分配至第一连接端子81的连接端子8取决于能够通过主基板第一面5a上相邻的连接端子8之间的信号布线的数量。在此，将能够通过主基板第一面5a上相邻的连接端子8之间的信号布线的数量设为n(n为自然数)。优选为，第一连接端子81为在以多周的矩形环状地配置的多个连接端子8内的从最外周起至第(n+1)周配置的连接端子8。
以上，根据所说明的实施方式，安装于主基板第一面5a并具备至少一个半导体元件(系统LSI2)的半导体模块1的连接端子8，能够根据在主基板第一面5a上安装有第一电路元件7且在主基板第二面5b上安装有第二电路元件6的半导体模块1的连接对象适当地配置。
(实施方式的概要)
以下，简单地说明在上述说明的半导体模块(1)和半导体装置(10)的概要。
作为一个实施方式，半导体模块(1)安装于在第一面(5a)上安装有第一电路元件(7)并在所述第一面(5a)的相反侧的第二面(5b)上安装有第二电路元件(6)的主基板(5)的所述第一面(5a)，并具有至少一个半导体元件(2)，其中，半导体模块(1)包括多个连接端子(8)，多个所述连接端子(8)在与所述主基板(5)相向的相向面(4b)侧以多周的矩形环状地配置并与所述主基板(5)连接，多个所述连接端子(8)包括经由所述主基板(5)与所述第一电路元件(7)连接的多个第一连接端子(81)即第一连接端子组(T1)和经由所述主基板(5)与所述第二电路元件(6)连接的多个第二连接端子(82)即第二连接端子组(T2)，所述第一连接端子组(T1)配置在比所述第二连接端子组(T2)更靠外周侧。
另外，作为一个实施方式，半导体装置(10)具有主基板(5)、具备至少一个半导体元件(2)并安装于所述主基板(5)的第一面(5a)的半导体模块(1)、以及安装于所述主基板(5)的多个电路元件(50)，其中，所述电路元件(50)包括安装于所述第一面(5a)的第一电路元件(7)和安装于所述第一面(5a)的相反侧的第二面(5b)的第二电路元件(6)，所述半导体模块(1)包括在与所述主基板(5)相向的相向面(4b)侧以多周的矩形环状地配置并与所述主基板(5)连接的多个连接端子(8)，多个所述连接端子(8)包括经由所述主基板(5)与所述第一电路元件(7)连接的多个第一连接端子(81)即第一连接端子组(T1)和经由所述主基板(5)与所述第二电路元件(6)连接的多个第二连接端子(82)即第二连接端子组(T2)，所述第一连接端子组(T1)配置在比所述第二连接端子组(T2)更靠外周侧。
根据这些结构，与第二连接端子(82)相比，更容易地在第一面(5a)上将第一电路元件(7)和第一连接端子(7)连接。即，由于第一电路元件(7)和半导体模块(1)安装于第一面(5a)，从而能够在不经由通孔(TH)而迂回至第二面(5b)的情况下，在第一面(5a)上将第一电路元件(7)和第一连接端子(7)连接。由于第二电路元件(6)安装于与安装有半导体模块(1)的第一面(5a)相反的一侧的第二面(5b)，因此，不必在第一面(5a)上进行从第二连接端子(82)延伸的布线。第二连接端子(82)无论如何都可以经由通孔(TH)与连接端子(8)连接。因此，通过将多个第一连接端子(81)即第一连接端子组(T1)配置在比多个第二连接端子(82)即第二连接端子组(T2)更靠外侧，能够有效地将电路元件(50)和半导体模块(1)连接。如上所述，根据本结构，根据半导体模块(1)的连接对象，能够适当地配置半导体模块(1)的连接端子。
优选为，将以多周的矩形环状地配置的多个所述连接端子(8)内的配置于最外周的所述连接端子(8)作为最外周连接端子(8a)，在所述第一连接端子组(T1)中包含所述最外周连接端子(8a)，并且在所述第二连接端子组(T2)中不包含所述最外周连接端子(8a)。
如果最外周连接端子(8a)被分配至第一连接端子(81)，则能够容易地在第一面(5a)上将第一电路元件(7)和第一连接端子(7)。由于第二电路元件(6)安装于第二面(5b)，因此，第二连接端子(82)为经由通孔(TH)进行连接的端子。因此，如果最外周连接端子(8a)分配至第二连接端子(82)，则存在不能将对应部分的第一连接端子(81)分配至最外周连接端子(8a)的可能性。因此，优选最外周连接端子(8a)不被分配至第二连接端子(82)。
在此，优选为，所述第一连接端子(81)为传送比所述第二连接端子(82)高的频率的信号的所述连接端子(8)。
与频率低的信号相比，频率高的信号更容易受到布线长度、布线形状的影响，从而导致传送品质的降低的可能性变高。通孔(TH)易于产生信号的反射，另外，由于布线在第一面(5a)和第二面(5b)之间往返，从而存在布线长度变长的倾向。因此，优选相对高频的信号在不经由通孔(TH)的情况下在同一基板面上连接。因此，传送相对高频的信号的连接端子(8)优选为第一连接端子(81)。
另外，优选为，将能够在所述第一面(5a)相邻的所述连接端子(8)之间通过的信号布线(W)的数量设为n(n为自然数)，所述第一连接端子(81)为在以多周的矩形环状地配置的多个所述连接端子(8)内的从最外周起至第(n+1)周配置的所述连接端子(8)。
从与主基板(5)的基板面正交的方向观察，为了从配置于内周侧的连接端子(8)向半导体模块(1)的外部引出第一面(5a)的信号布线(W)，需要在比该内周侧的连接端子(8)更靠外周侧的连接端子(8)之间通过信号布线(W)。信号布线(W)与信号布线(W)之间的距离、信号布线(W)与用于安装连接端子(8)的焊盘之间的距离由信号的电压、主基板(5)的材质等规定。因此，能够通过相邻的连接端子(8)之间的信号布线(W)的数量也由信号的电压、主基板(5)的材质等规定。在能够通过相邻的连接端子(8)之间的信号布线(W)的数量少的情况下，难以从与内周侧连接的连接端子(8)引出信号布线(W)。因此，优选为，第一连接端子(81)根据能够通过相邻的连接端子(8)之间的信号布线(W)的数量而被分配。
附图标记说明：
1：半导体模块
2：系统LSI(半导体元件)
4b：模块基板第二面(与主基板相向的相向面)
5：主基板
5a：主基板第一面(主基板的第一面)
5b：主基板第二面(主基板的第二面)
6：第二电路元件
6T：第二电路元件端子
7：第一电路元件
7T：第一电路元件端子
8：连接端子
8a：第一环状连接端子(最外周端子)
10：半导体装置
21：存储器接口
50：电路元件
81：第一连接端子
82：第二连接端子
91：第一格子状连接端子
92：第二格子状连接端子
93：第三格子状连接端子
94：第四格子状连接端子
T1：第一连接端子组
T2：第二连接端子组
TH：通孔

Claims (8)

1.一种半导体模块，安装于在第一面上安装有第一电路元件并在所述第一面的相反侧的第二面上安装有第二电路元件的主基板的所述第一面，并具备至少一个半导体元件，其中，
所述半导体模块包括：多个连接端子，在与所述主基板相向的相向面侧以多周的矩形环状地配置并与所述主基板连接，
多个所述连接端子包括经由所述主基板与所述第一电路元件连接的多个第一连接端子即第一连接端子组和经由所述主基板与所述第二电路元件连接的多个第二连接端子即第二连接端子组，
所述第一连接端子组配置在比所述第二连接端子组更靠外周侧。
2.如权利要求1所述的半导体模块，其中，
将以多周的矩形环状地配置的多个所述连接端子内的配置于最外周的所述连接端子作为最外周连接端子，在所述第一连接端子组中包含所述最外周连接端子，并且在所述第二连接端子组中不包含所述最外周连接端子。
3.如权利要求1或2所述的半导体模块，其中，
所述第一连接端子为传送比所述第二连接端子高频率的信号的所述连接端子。
4.如权利要求1至3中任一项所述的半导体模块，其中，
将能够通过所述第一面上相邻的所述连接端子之间的信号布线的数量设为n(n为自然数)，所述第一连接端子为在以多周的矩形环状地配置的多个所述连接端子内的从最外周起至第(n+1)周配置的所述连接端子。
5.一种半导体装置，具有主基板、具备至少一个半导体元件并安装于所述主基板的第一面的半导体模块、以及安装于所述主基板的多个电路元件，其中，
所述电路元件包括安装于所述第一面的第一电路元件和安装于所述第一面的相反侧的第二面的第二电路元件，
所述半导体模块包括在与所述主基板相向的相向面侧以多周的矩形环状地配置并与所述主基板连接的多个连接端子，
多个所述连接端子包括经由所述主基板与所述第一电路元件连接的多个第一连接端子即第一连接端子组和经由所述主基板与所述第二电路元件连接的多个第二连接端子即第二连接端子组，
所述第一连接端子组配置在比所述第二连接端子组更靠外周侧。
6.如权利要求5所述的半导体装置，其中，
将以多周的矩形环状地配置的多个所述连接端子内的配置于最外周的所述连接端子作为最外周连接端子，在所述第一连接端子组中包含所述最外周连接端子，并且在所述第二连接端子组中不包含所述最外周连接端子。
7.如权利要求5或6所述的半导体装置，其中，
所述第一连接端子为传送比所述第二连接端子高频率的信号的所述连接端子。
8.如权利要求5至7中任一项所述的半导体装置，其中，
将能够通过在所述第一面相邻的所述连接端子之间的信号布线的数量设为n(n为自然数)，所述第一连接端子为以多周的矩形环状地配置的多个所述连接端子内的从最外周起至第(n+1)周配置的所述连接端子。
CN201980093575.3A 2019-03-05 2019-09-12 半导体模块和半导体装置 Pending CN113557604A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-039470 2019-03-05
JP2019039470A JP7238481B2 (ja) 2019-03-05 2019-03-05 半導体モジュール及び半導体装置
PCT/JP2019/035864 WO2020179110A1 (ja) 2019-03-05 2019-09-12 半導体モジュール及び半導体装置

Publications (1)

Publication Number Publication Date
CN113557604A true CN113557604A (zh) 2021-10-26

Family

ID=72337812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980093575.3A Pending CN113557604A (zh) 2019-03-05 2019-09-12 半导体模块和半导体装置

Country Status (6)

Country Link
US (1) US20220028828A1 (zh)
EP (1) EP3937234A4 (zh)
JP (1) JP7238481B2 (zh)
KR (1) KR20210116533A (zh)
CN (1) CN113557604A (zh)
WO (1) WO2020179110A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3937235A4 (en) * 2019-03-08 2022-04-27 Aisin Corporation SEMICONDUCTOR MODULE AND SEMICONDUCTOR COMPONENT

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3294490B2 (ja) * 1995-11-29 2002-06-24 株式会社日立製作所 Ｂｇａ型半導体装置
WO1999024896A1 (fr) * 1997-11-06 1999-05-20 Hitachi, Ltd. Processeur d'informations
WO2002103793A1 (fr) 2001-06-07 2002-12-27 Renesas Technology Corp. Dispositif a semi-conducteurs et procede de fabrication associe
US7757196B2 (en) * 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
US7979983B2 (en) * 2007-04-04 2011-07-19 Cisco Technology, Inc. Connection an integrated circuit on a surface layer of a printed circuit board
US7797663B2 (en) * 2007-04-04 2010-09-14 Cisco Technology, Inc. Conductive dome probes for measuring system level multi-GHZ signals
JP2010093109A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
JP6115147B2 (ja) * 2013-01-22 2017-04-19 富士通株式会社 配線基板及びその設計方法
JP2015041647A (ja) * 2013-08-20 2015-03-02 船井電機株式会社 半導体パッケージ
CN106716633B (zh) * 2014-09-26 2019-05-10 瑞萨电子株式会社 电子器件及半导体器件
KR101979211B1 (ko) * 2016-10-28 2019-05-16 쿄세라 코포레이션 배선 기판 및 이것을 사용한 전자 장치

Also Published As

Publication number Publication date
WO2020179110A1 (ja) 2020-09-10
KR20210116533A (ko) 2021-09-27
JP2020145259A (ja) 2020-09-10
JP7238481B2 (ja) 2023-03-14
US20220028828A1 (en) 2022-01-27
EP3937234A4 (en) 2022-04-27
EP3937234A1 (en) 2022-01-12

Similar Documents

Publication Publication Date Title
US8143966B2 (en) Coupling cancellation scheme
US8554977B2 (en) Integrated circuits for accessing USB device
US10489879B2 (en) Image processing chip and image processing system
TWI566525B (zh) 混合式共模扼流線圈
WO2018086314A1 (zh) 一种连接器及通信设备
CN113557604A (zh) 半导体模块和半导体装置
JP2018518828A (ja) 集合化された絶縁ワイヤを含むパッケージ・アセンブリ
JP3804665B2 (ja) フレキシブル基板及び電子機器
JP5223635B2 (ja) 半導体装置
CN104102616A (zh) 接地参考单端存储器互连
JP2005086662A (ja) 半導体装置
US10313157B2 (en) Apparatus and method for multiplexing multi-lane multi-mode data transport
US20110298118A1 (en) Semiconductor device
US6765301B2 (en) Integrated circuit bonding device and manufacturing method thereof
US8924803B2 (en) Boundary scan test interface circuit
JPWO2012049821A1 (ja) 近接無線通信を用いた半導体装置
US20220122954A1 (en) Semiconductor device
JP5001973B2 (ja) 差動通信用プリント基板
US11742277B2 (en) Packaged integrated device having memory buffer integrated circuit asymmetrically positioned on substrate
US11119962B2 (en) Apparatus and method for multiplexing data transport by switching different data protocols through a common bond pad
US10412831B2 (en) Circuit board and layout structure
KR100980404B1 (ko) Ｐｃｂ 장치
JP2020141061A (ja) 半導体装置
JP2010010482A (ja) 差動伝送回路
JP2002084048A (ja) プリント配線板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination