JP2002084048A - プリント配線板 - Google Patents

Abstract

(57)【要約】 【課題】 配線間でのクロストークが抑制されるととも
に、構造が簡単化されて層数及び基板面積の低減が可能
となるプリント配線板を提供する。 【解決手段】 第１の半導体装置１１、トライステート
機能付バッファ装置１２ａ（第２の半導体装置１２）、
及び第３の半導体装置１３が、バスなどを構成している
配線によって電気的に接続される回路構成において、バ
ッファ装置１２ａ及び第３の半導体装置１３間の第２の
配線２２が、第１の半導体装置１１及びバッファ装置１
２ａ間の第１の配線２１からみて折り返された配線パタ
ーンとなるように、全体の配線パターンを構成する。こ
れによって、配線間でのクロストークが抑制されるとと
もに、構造が簡単化されて層数及び基板面積の低減が可
能となるプリント配線板が実現される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の半導体装置
がバスなどの配線によって電気的に接続されて構成され
るプリント配線板に関するものである。

【０００２】

【従来の技術】半導体装置を実装したプリント配線板に
おいては、プリント配線板の信号層上に所定の配線パタ
ーンを形成し、それらの配線によってそれぞれの半導体
装置を電気的に接続している。半導体装置を接続してい
るこのようなバスなどの配線は、半導体装置間での信号
の伝送に用いられる。

【０００３】近年、半導体装置を含む回路システムの高
性能化及び高機能化により、配線を伝送される信号の動
作周波数の高速化が進められている。ここで、このよう
に信号が高周波数化されると、伝送される信号に対し
て、配線での反射ノイズや配線間に生じるクロストーク
の影響が増大することとなる。このため、特に動作周波
数が高速化されたシステムにおいて、クロストーク等に
よる信号の劣化に起因するシステムの誤作動や動作効率
の低下が問題となっている。

【０００４】例えば、メモリバスにおいては、６４ビッ
ト幅の配線数に加えて、システムの拡張性のために半導
体メモリを複数個接続する構成が多く用いられる。この
とき、半導体メモリなどの半導体装置を接続するための
配線の配線長が全体として長くなるため、クロストーク
が発生しやすくなり、それによるシステムの誤作動が問
題となる。このような配線間でのクロストークの発生に
対して、従来のプリント配線板では、配線間隔（配線間
の距離）を大きくした配線パターンで、バスなどの配線
を行うことによって、クロストークを抑制する構成など
が用いられている。

【０００５】

【発明が解決しようとする課題】配線間でのクロストー
クを抑制するために必要とされる配線条件は、プリント
配線板に形成される配線パターンの構成に対して、非常
に大きな制約となる。例えば、クロストークを抑制する
ために、上記したように配線パターンの全体または一部
で配線間隔を大きくすると、プリント配線板上で余分な
配線面積が必要となり、全体としての配線効率が低下す
る。このため、配線板全体の層数が増加したり、配線板
の基板面積が大きくなるなどの問題を生じる。

【０００６】これに対して、クロック信号が伝送される
配線に対して、別の配線を平行に設け、その配線にイン
バータで反転させたクロック信号を伝送させて、クロス
トークを抑制する構成（特開平９−２６９８４６号公
報）や、配線の一部を別の基板上に形成することによっ
て、クロストークを抑制するために必要な配線間隔を確
保する構成（特開平５−２４３７０２号公報）などが提
案されている。

【０００７】しかしながら、これらの構成では、いずれ
も余分な配線や追加部品等が必要となるため、プリント
配線板等の構造が複雑化すると同時に、それによる製造
コストの上昇が問題となる。また、層数の増加や基板面
積の増大などの問題についても、これらの構成によって
は解決することができない。

【０００８】本発明は、以上の問題点に鑑みてなされた
ものであり、配線間でのクロストークが抑制されるとと
もに、構造が簡単化されて層数及び基板面積の低減が可
能となるプリント配線板を提供することを目的とする。

【０００９】

【課題を解決するための手段】このような目的を達成す
るために、本発明によるプリント配線板は、（１）第１
の半導体装置と、（２）第１の半導体装置に対して電気
的に接続される第２の半導体装置と、（３）第１の半導
体装置及び第２の半導体装置を電気的に接続するととも
に、信号の伝送に用いられる第１の配線と、（４）第２
の半導体装置に対して電気的に接続される第３の半導体
装置と、（５）第２の半導体装置及び第３の半導体装置
を電気的に接続するとともに、信号の伝送に用いられる
第２の配線と、を備え、（６）第２の配線は、第１の配
線に対して、第２の半導体装置で折り返されるように配
線されていることを特徴とする。

【００１０】上記したプリント配線板においては、第
１、第２、第３の半導体装置の少なくとも３個の半導体
装置が、信号が伝送されるバスなどを構成している配線
によって、順次電気的に接続されている。そして、この
構成において、第２、第３の半導体装置間の第２の配線
が、第１、第２の半導体装置間の第１の配線からみて折
り返された配線パターンとなるように、各配線の配線パ
ターンを構成している。

【００１１】これによって、第１及び第２の配線のそれ
ぞれについて必要な配線間隔を確保するなど、クロスト
ーク抑制の配線条件を満たした上で、配線パターンの構
成の自由度を大きくして、微細配線ルールを活用した様
々な配線パターンを用いることが可能となる。このと
き、全体としての配線効率が向上されるので、プリント
配線板の層数及び基板面積を低減することができる。

【００１２】また、その配線パターンの構成によって
は、第１及び第２の配線について、一方の配線の各配線
間でのクロストークを抑制する機能を他方の配線が有す
るような相互の配線パターンとすることも可能である。
すなわち、例えば、第１の配線が信号の伝送に用いられ
ているときには、第２の配線をクロストーク抑制用の配
線として機能させ、逆に、第２の配線が信号の伝送に用
いられているときには、第１の配線をクロストーク抑制
用の配線として機能させる構成が可能となる。

【００１３】このような構成によれば、クロストークを
抑制するために、余分な配線や追加部品を用いる必要が
なくなるので、プリント配線板の構造が簡単化されて、
製造コストが低減される。以上より、配線間でのクロス
トークが抑制されるとともに、構造が簡単化されて層数
及び基板面積の低減が可能となるプリント配線板が実現
される。

【００１４】ここで、折り返された配線パターンとして
は、例えば、第２の半導体装置の一方の辺側に第１の配
線が接続されているのに対して、同一の辺側に第２の配
線が接続される構成などが可能である。

【００１５】また、より具体的には、第２の配線は、第
１の配線と同一の信号層上に、第１の配線の間に交互か
つ平行に配線されていることが好ましい。

【００１６】このような回路構成では、クロストークを
抑制するために必要とされる配線間隔を第１、第２の配
線のそれぞれで確保しつつ、同一の配線面積を共用する
配線パターンによって各配線が形成される。これによっ
て、微細配線ルールを有効に活用することが可能となる
ので、全体としての配線面積を低減することができる。

【００１７】また、第２の半導体装置は、第１の配線側
を信号入力側、第２の配線側を信号出力側とするととも
に、第２の配線の配線長は、第１の配線の配線長と同等
またはそれ以上であることを特徴とする。

【００１８】このとき、第１の配線及び第２の配線が交
互かつ平行に配線される配線長が充分に確保されるな
ど、第１、第２の配線の配線パターンによる配線面積の
低減及びクロストークの抑制の効果を向上させることが
できる。

【００１９】また、第１の配線及び第２の配線の一方に
信号が伝送されているときに、第１の配線及び第２の配
線の他方に対して、反転された信号が伝送されることを
特徴とする。

【００２０】このとき、第１の配線及び第２の配線をそ
れぞれ伝送されている信号が差動状態となる。したがっ
て、その干渉作用によって、配線間でのクロストークが
抑制される。

【００２１】

【発明の実施の形態】以下、図面とともに本発明による
プリント配線板の好適な実施形態について詳細に説明す
る。なお、図面の説明においては同一要素には同一符号
を付し、重複する説明を省略する。また、図面の寸法比
率は、説明のものと必ずしも一致していない。

【００２２】図１は、本発明に係るプリント配線板の第
１の実施形態の構成を概略的に示す回路図である。この
回路図は、プリント配線板の構成のうち、プリント配線
板上に実装される複数の半導体装置、及びそれらを電気
的に接続してバスなどを構成している配線からなる配線
パターンを含む回路構成を示している。

【００２３】図１に示した回路は、第１の半導体装置１
１と、第１の半導体装置１１に対して電気的に接続され
る第２の半導体装置１２と、第２の半導体装置１２に対
して電気的に接続される第３の半導体装置１３との３個
の半導体装置を少なくとも備えて構成されている。本実
施形態においては、第２の半導体装置１２として、バッ
ファ装置１２ａが用いられている。

【００２４】第１の半導体装置１１及びバッファ装置１
２ａ（第２の半導体装置１２）は、複数の配線を含んで
バスなどを構成している第１の配線２１によって、電気
的に接続されている。この第１の配線２１は、第１の半
導体装置１１とバッファ装置１２ａとの間などでの信号
の伝送に用いられる。

【００２５】また、バッファ装置１２ａ及び第３の半導
体装置１３は、複数の配線を含んでバスなどを構成して
いる第２の配線２２によって、電気的に接続されてい
る。この第２の配線２２は、バッファ装置１２ａと第３
の半導体装置１３との間などでの信号の伝送に用いられ
る。

【００２６】ここで、本実施形態におけるバッファ装置
１２ａは、一方向のバッファ装置であり、図１中に模式
的に示すように、第１の配線２１側を信号入力側、第２
の配線２２側を信号出力側として設置されている。ま
た、本バッファ装置１２ａとしては、その信号出力につ
いて、０または１を出力する通常の低インピーダンス状
態に加えて、信号出力側を高インピーダンスのトライス
テート状態として、信号出力が行われない状態とするこ
とが可能なトライステート機能付バッファ装置１２ａが
用いられている。

【００２７】また、本実施形態においては、上記した半
導体装置１１〜１３に加えて、各半導体装置１１〜１３
を制御するためのコントローラ１０が設けられている。
コントローラ１０及びバッファ装置１２ａは、複数の配
線を含んでバスなどを構成している配線２０によって、
電気的に接続されている。この配線２０は、コントロー
ラ１０とバッファ装置１２ａとの間などでの信号の伝送
に用いられる。また、配線２０の一部は後述するように
第１の配線２１を兼ねており、したがって、この配線２
０及び第１の配線２１によって、コントローラ１０及び
第１の半導体装置１１が電気的に接続されている。

【００２８】このような回路構成が用いられる具体例と
しては、例えば、ＣＰＵに接続されたコントローラ１０
からのメモリバスとなる、配線２０及び第１、第２の配
線２１、２２に対して、第１の半導体装置１１としてＲ
ＡＭが、また、バッファ装置１２ａを経由して、第３の
半導体装置１３としてＲＯＭが接続された構成などが挙
げられる。

【００２９】次に、コントローラ１０、第１の半導体装
置１１、トライステート機能付バッファ装置１２ａ、及
び第３の半導体装置１３の配置と、それらを接続してい
る配線２０、第１の配線２１、及び第２の配線２２の配
線パターンとについて、図１を参照しつつ説明する。

【００３０】コントローラ１０とバッファ装置１２ａと
は、互いに対向するように配置されている。そして、そ
の間に、所定の配線間隔Ｄ１で互いに平行に配線された
複数の配線からなる配線２０が形成されている。

【００３１】また、このコントローラ１０及びバッファ
装置１２ａ間の配線２０は、所定の分岐位置で、配線２
０が伸びる方向に対して略直交する方向に分岐されてお
り、この分岐された配線部分が、第１の半導体装置１１
に接続されている。すなわち、分岐前の配線２０のうち
分岐位置よりもバッファ装置１２ａ側の部分と、分岐後
の配線部分とから、第１の半導体装置１１及びバッファ
装置１２ａ間の第１の配線２１が構成されている。

【００３２】一方、第２の配線２２は、第１の配線２１
（第１の配線２１のうち、分岐前で配線２０の一部とな
っている配線部分）に対して、第２の半導体装置１２で
あるバッファ装置１２ａで折り返されるように配線され
ている。すなわち、第１の半導体装置１１からの第１の
配線２１（コントローラ１０からの配線２０）は、バッ
ファ装置１２ａに対して、その一方の辺（図１中での左
辺）側に接続されている。これに対して、第３の半導体
装置１３からの第２の配線２２は、バッファ装置１２ａ
に対して、第１の配線２１と同一の左辺側に接続されて
いる。

【００３３】さらに、この第２の配線２２を構成してい
る各配線は、第１の配線２１を構成している各配線の間
に、同一の信号層上で交互かつ平行となるように配線さ
れている。具体的には、上記したように配線間隔Ｄ１で
互いに平行に配線されている第１の配線２１に対して、
第２の配線２２は、それぞれの配線が、第１の配線２１
の各配線間での略中心の位置に順次設けられて、第１の
配線２１及び第２の配線２２の各配線が交互かつ平行と
なるように配線されている。

【００３４】このとき、第２の配線２２は、配線２０及
び第１の配線２１と同様に、配線間隔Ｄ１で互いに平行
に配線される構成となっている。また、第２の配線２２
は、所定の位置で、第２の配線２２が伸びる方向に対し
て略直交する方向に配線方向が変えられており、この配
線方向が変えられた第２の配線２２の配線部分が、第３
の半導体装置１３に接続されている。

【００３５】本実施形態のプリント配線板においては、
バッファ装置１２ａ及び第３の半導体装置１３間の第２
の配線２２が、第１の半導体装置１１及びバッファ装置
１２ａ間の第１の配線２１からみて折り返された配線パ
ターンとなるように、全体の配線パターンが構成されて
いる。

【００３６】これによって、第１及び第２の配線２１、
２２のそれぞれについて必要な配線間隔（例えば、図１
における配線間隔Ｄ１）を確保するなど、クロストーク
抑制のために必要とされる配線条件を満たした上で、配
線パターンの構成の自由度を大きくして、微細配線ルー
ルを活用した様々な配線パターンを用いることが可能と
なる。このとき、全体としての配線効率が向上されるの
で、プリント配線板の層数及び基板面積を低減すること
ができる。

【００３７】具体的には、図１の実施形態では、第１の
配線２１と第２の配線２２とが交互かつ平行となるよう
に配線されている。このような回路構成では、上記した
配線間隔Ｄ１を第１、第２の配線２１、２２のそれぞれ
で確保しつつ、同一の配線面積を共用する配線パターン
で各配線が形成されることによって、全体としての配線
面積が低減されている。すなわち、同一の配線面積を第
１、第２の配線２１、２２が共用することによって、微
細配線ルールを有効に活用しつつ、クロストークをも抑
制する構成が実現されている。

【００３８】また、このように第２の配線２２が折り返
される配線パターンでは、配線パターンの構成によっ
て、第１及び第２の配線２１、２２について、一方の配
線における配線間でのクロストークを抑制する機能を他
方の配線が有するような相互の配線パターンとすること
も可能である。

【００３９】具体的には、第１の配線２１と第２の配線
２２とが交互かつ平行となるように配線されている図１
の回路構成において、第１の配線２１での信号の伝送に
ついて考えると、第１の配線２１の各配線間に第２の配
線２２の各配線を設けているため、第１の配線２１の配
線間隔としては、クロストーク抑制のために充分な配線
間隔Ｄ１が確保されている。また、第２の配線２２は、
第１の配線２１の各配線間での電気的シールド等として
も機能する。

【００４０】これによって、第１の配線２１が信号の伝
送に用いられているときに、その各配線間でのクロスト
ークが抑制される。また、第２の配線２２での信号の伝
送について考えた場合も、同様に各配線間に設けられて
いる第１の配線２１によって、その各配線間でのクロス
トークが抑制される。

【００４１】このような構成によれば、クロストークを
抑制するために、余分な配線や追加部品を用いる必要が
なくなるので、プリント配線板の構造が簡単化されて、
製造コストが低減される。以上より、配線間でのクロス
トークが抑制されるとともに、構造が簡単化されて層数
及び基板面積の低減が可能となるプリント配線板が実現
される。

【００４２】ここで、比較のため、図１に示した回路構
成に相当する従来の回路構成を図２に示す。図２に示し
た回路構成においては、コントローラ６０の右辺側とバ
ッファ装置（第２の半導体装置）６２の左辺側との間
に、配線７０が形成されている。また、この配線７０か
ら分岐された配線部分が、第１の半導体装置６１に接続
されて、第１の半導体装置６１及びバッファ装置６２の
間の第１の配線７１が構成されている。

【００４３】一方、バッファ装置６２の右辺側から、次
の半導体装置等への配線７５が形成されている。また、
この配線７５から分岐された配線部分が、第３の半導体
装置６３に接続されて、バッファ装置６２及び第３の半
導体装置６３の間の第２の配線７２が構成されている。

【００４４】このような従来の回路構成では、第１の配
線７１（配線７０）及び第２の配線７２（配線７５）の
それぞれについて、配線間でのクロストークが充分に抑
制される配線間隔Ｄ１を確保して、別々に配線パターン
を構成することが必要となるため、全体として配線面積
が増大してしまう。すなわち、クロストークの抑制と配
線効率の向上とを両立することができない。

【００４５】一方、図１に示した回路構成においては、
第１の配線２１及び第２の配線２２のそれぞれについて
みれば、その配線間隔はＤ１であって、図２における第
１の配線７１及び第２の配線７２と同等の配線間隔が確
保されている。さらに、これらの第１、第２の配線２
１、２２からなる全体の配線パターンからみれば、その
配線間隔はＤ２＝Ｄ１／２と、図２に示した従来の回路
構成における配線間隔Ｄ１に対して１／２となってい
る。

【００４６】したがって、第２の配線２２が第１の配線
２１からみて折り返された構成とすることによって、全
体としての配線効率を向上して配線面積を低減し、プリ
ント配線板の層数及び基板面積を低減することが可能と
なり、クロストークの抑制と配線効率の向上とが両立さ
れる。

【００４７】図１に示した回路構成を有するプリント配
線板におけるクロストークの抑制の効果について、その
動作方法の具体例とともにさらに説明する。

【００４８】まず、コントローラ１０から第１の半導体
装置１１へと信号を伝送する場合について考える。この
場合、コントローラ１０から出力された信号は、配線２
０及び第１の配線２１を介して、第１の半導体装置１１
へと入力される。

【００４９】ここで、コントローラ１０は、配線２３を
介して、バッファ装置１２ａへとイネーブル信号を出力
する。このイネーブル信号の指示に基づいて、バッファ
装置１２ａは、第２の配線２２側（信号出力側）を高イ
ンピーダンス状態として、信号出力が行われないトライ
ステート状態となる。このとき、コントローラ１０及び
第１の半導体装置１１と、第３の半導体装置１３との接
続が、バッファ装置１２ａによって切り離される。

【００５０】この状態で、配線２０及び第１の配線２１
を介して、コントローラ１０から第１の半導体装置１１
へと信号を伝送する。このとき、配線２０及び第１の配
線２１の各配線においては、確保されている配線間隔Ｄ
１、及びそれぞれの配線間にあって高インピーダンス状
態となっている第２の配線２２の電気的シールド効果
（遮蔽効果）によって、配線間でのクロストークが抑制
される。

【００５１】次に、コントローラ１０から第３の半導体
装置１３へと信号を伝送する場合について考える。この
場合、コントローラ１０から出力された信号は、バッフ
ァ装置１２ａを経由して、配線２０、第１の配線２１及
び第２の配線２２を介して、第３の半導体装置１３へと
入力される。

【００５２】ここで、第３の半導体装置１３への信号が
経由されるバッファ装置１２ａは、第２の配線２２側
（信号出力側）への信号出力が可能な、通常の低インピ
ーダンス状態とされている。そして、第１の配線２１側
（信号入力側）から入力されたコントローラ１０からの
信号を反転し、その反転された信号を第２の配線２２側
（信号出力側）へと出力して、第３の半導体装置１３へ
と第２の配線２２を伝送させる。

【００５３】このように、第２の配線２２に対して、第
１の配線２１を伝送されている信号を反転した信号が伝
送される構成とすることによって、第１の配線２１及び
第２の配線２２をそれぞれ伝送されている信号が差動状
態となるため、その干渉作用によって、配線間でのクロ
ストークが抑制される。

【００５４】ここで、バッファ装置１２ａを経由後の第
２の配線２２の配線長（第２の配線２２のうち、バッフ
ァ装置１２ａから配線方向が変えられる位置までの配線
部分の配線長）を、経由前の第１の配線２１の配線長
（第１の配線２１のうち、バッファ装置１２ａから分岐
位置までの配線部分の配線長）と同等またはそれ以上と
することが好ましい。このとき、第１の配線２１及び第
２の配線２２が交互かつ平行に配線される配線長が充分
に確保されるので、クロストーク抑制の効果を向上させ
ることができる。

【００５５】図３は、本発明に係るプリント配線板の第
２の実施形態の構成を概略的に示す回路図である。

【００５６】図３に示した回路は、図１に示した回路と
同様に、第１の半導体装置１１と、第１の半導体装置１
１に対して電気的に接続される第２の半導体装置１２
と、第２の半導体装置１２に対して電気的に接続される
第３の半導体装置１３との３個の半導体装置を少なくと
も備えて構成されている。ただし、本実施形態において
は、第２の半導体装置１２は図１のようなバッファ装置
に限定されず、他の第１、第３の半導体装置１１、１３
と同様に、任意の半導体装置とされている。

【００５７】第１の半導体装置１１及び第２の半導体装
置１２は、複数の配線を含んでバスなどを構成している
第１の配線２１によって、電気的に接続されている。こ
の第１の配線２１は、第１の半導体装置１１と第２の半
導体装置１２との間での信号の伝送に用いられる。

【００５８】また、第２の半導体装置１２及び第３の半
導体装置１３は、複数の配線を含んでバスなどを構成し
ている第２の配線２２によって、電気的に接続されてい
る。この第２の配線２２は、第２の半導体装置１２と第
３の半導体装置１３との間での信号の伝送に用いられ
る。

【００５９】このような回路構成が用いられる具体例と
しては、例えば、それぞれＣＰＵや半導体メモリ、バッ
ファなどを有して構成された３個の半導体装置１１〜１
３が、画像情報などの情報処理系のパイプラインとして
順次接続された構成などが挙げられる。

【００６０】次に、第１の半導体装置１１、第２の半導
体装置１２、及び第３の半導体装置１３の配置と、それ
らを接続している第１の配線２１及び第２の配線２２の
配線パターンとについて、図３を参照しつつ説明する。

【００６１】第１の半導体装置１１と第２の半導体装置
１２とは、互いに対向するように配置されている。そし
て、その間に、所定の配線間隔Ｄ１で互いに平行に配線
された複数の配線からなる第１の配線２１が形成されて
いる。

【００６２】一方、第２の配線２２は、第１の配線２１
に対して、第２の半導体装置１２で折り返されるように
配線されている。すなわち、第１の半導体装置１１から
の第１の配線２１は、第２の半導体装置１２に対して、
その一方の辺（図３中での左辺）側に接続されている。
これに対して、第３の半導体装置１３からの第２の配線
２２は、第２の半導体装置１２に対して、第１の配線２
１と同一の左辺側に接続されている。

【００６３】さらに、この第２の配線２２を構成してい
る各配線は、図１に示す回路構成と同様に、第１の配線
２１を構成している各配線の間に、同一の信号層上で交
互かつ平行となるように配線されている。具体的には、
上記したように配線間隔Ｄ１で互いに平行に配線されて
いる第１の配線２１に対して、第２の配線２２は、それ
ぞれの配線が、第１の配線２１の各配線間での略中心の
位置に順次設けられて、第１の配線２１及び第２の配線
２２の各配線が交互かつ平行となるように配線されてい
る。

【００６４】このとき、第２の配線２２は、第１の配線
２１と同様に、配線間隔Ｄ１で互いに平行に配線される
構成となっている。また、第２の配線２２は、所定の位
置で、第２の配線２２が伸びる方向に対して略直交する
方向に配線方向が変えられており、この配線方向が変え
られた第２の配線２２の配線部分が、第３の半導体装置
１３に接続されている。

【００６５】本実施形態のプリント配線板においても、
図１に示した実施形態と同様に、第２の半導体装置１２
及び第３の半導体装置１３間の第２の配線２２が、第１
の半導体装置１１及び第２の半導体装置１２間の第１の
配線２１からみて折り返された配線パターンとなるよう
に、全体の配線パターンが構成されている。具体的に
は、第１の配線２１と第２の配線２２とが交互かつ平行
となるように配線されている。

【００６６】これによって、配線間隔Ｄ１を第１、第２
の配線２１、２２のそれぞれで確保しつつ、同一の配線
面積を共用する配線パターンで各配線が形成されること
によって、全体としての配線面積が低減される。このと
き、全体としての配線効率が向上されるので、プリント
配線板の層数及び基板面積を低減することができる。す
なわち、微細配線ルールを有効に活用しつつ、クロスト
ークをも抑制する構成が実現される。

【００６７】また、第１の配線２１と第２の配線２２と
が交互かつ平行となるように配線されている図３の回路
構成において、第１の配線２１での信号の伝送について
考えると、第１の配線２１の各配線間に第２の配線２２
の各配線を設けているため、第１の配線２１の配線間隔
としては、クロストーク抑制のために充分な配線間隔Ｄ
１が確保されている。また、第２の配線２２は、第１の
配線２１の各配線間での電気的シールド等としても機能
する。

【００６８】これによって、第１の配線２１が信号の伝
送に用いられているときに、その各配線間でのクロスト
ークが抑制される。また、第２の配線２２での信号の伝
送について考えた場合も、同様に各配線間に設けられて
いる第１の配線２１によって、その各配線間でのクロス
トークが抑制される。

【００６９】このような構成によれば、クロストークを
抑制するために、余分な配線や追加部品を用いる必要が
なくなるので、プリント配線板の構造が簡単化されて、
製造コストが低減される。以上より、配線間でのクロス
トークが抑制されるとともに、構造が簡単化されて層数
及び基板面積の低減が可能となるプリント配線板が実現
される。

【００７０】ここで、比較のため、図３に示した回路構
成に相当する従来の回路構成を図４に示す。図４に示し
た回路構成においては、第１の半導体装置８１の右辺側
と第２の半導体装置８２の左辺側との間に、第１の配線
９１が形成されている。また、第２の半導体装置８２の
右辺側と第３の半導体装置８３の左辺側との間に、第２
の配線９２が形成されている。また、第３の半導体装置
８３の右辺側から、さらに次の半導体装置等への配線が
形成されている。

【００７１】このような従来の回路構成では、図２に関
して上述したように、クロストークの抑制と配線効率の
向上とを両立することができない。これに対して、第２
の配線２２が第１の配線２１からみて折り返された構成
とすることによって、全体としての配線効率を向上して
配線面積を低減し、プリント配線板の層数及び基板面積
を低減することが可能となり、クロストークの抑制と配
線効率の向上とが両立される。

【００７２】図３に示した回路構成を有するプリント配
線板におけるクロストークの抑制の効果、及びその具体
的な動作方法等については、図１に示した回路構成の場
合と同様の動作方法等を用いることができる。

【００７３】例えば、第２の半導体装置１２を、一方向
または双方向のバッファ機能を有するとともに、信号入
力側及び信号出力側の双方向に対してトライステート状
態をとることが可能なように構成する。

【００７４】ここで、第１の半導体装置１１及び第２の
半導体装置１２間の第１の配線２１で信号を伝送する場
合には、第１の配線２１がアクティブな状態であるの
で、第２の半導体装置１２を、第２の配線２２側が高イ
ンピーダンスのトライステート状態として、第３の半導
体装置１３を切り離す。これにより、第１の配線２１の
各配線においては、確保されている配線間隔Ｄ１、及び
それぞれの配線間にあって高インピーダンス状態となっ
ている第２の配線２２の電気的シールド効果（遮蔽効
果）によって、配線間でのクロストークが抑制される。

【００７５】また、第２の半導体装置１２及び第３の半
導体装置１３間の第２の配線２２で信号を伝送する場合
には、第２の配線２２がアクティブな状態であるので、
第２の半導体装置１２を、第１の配線２１側が高インピ
ーダンスのトライステート状態として、第１の半導体装
置１１を切り離す。これにより、同様に、第２の配線２
２の各配線においては、確保されている配線間隔Ｄ１、
及びそれぞれの配線間にあって高インピーダンス状態と
なっている第１の配線２１の電気的シールド効果（遮蔽
効果）によって、配線間でのクロストークが抑制され
る。

【００７６】あるいは、第２の半導体装置１２を、第１
の配線２１及び第２の配線２２のうち一方の配線で伝送
されている信号を反転して、その反転された信号を他方
の配線で伝送させることが可能なように構成しても良
い。

【００７７】ここで、第１の半導体装置１１及び第２の
半導体装置１２間の第１の配線２１で信号を伝送する場
合には、第１の配線２１を伝送されている信号を第２の
半導体装置１２で反転して、その反転された信号を第２
の配線２２へと出力する。これにより、第１の配線２１
及び第２の配線２２をそれぞれ伝送されている信号が差
動状態となるため、その干渉作用によって、配線間での
クロストークが抑制される。

【００７８】また、第２の半導体装置１２及び第３の半
導体装置１３間の第２の配線２２で信号を伝送する場合
には、第２の配線２２を伝送されている信号を第２の半
導体装置１２で反転して、その反転された信号を第１の
配線２１へと出力する。これにより、同様に、第１の配
線２１及び第２の配線２２をそれぞれ伝送されている信
号が差動状態となるため、その干渉作用によって、配線
間でのクロストークが抑制される。

【００７９】なお、反転された信号の伝送については、
例えば、第１の半導体装置１１及び第３の半導体装置１
３の間で、第２の半導体装置１２を経由して信号が伝送
される場合に、信号の経由時に第２の半導体装置１２で
信号を反転することが可能である。あるいは、第１の半
導体装置１１及び第２の半導体装置１２の間、もしくは
第２の半導体装置１２及び第３の半導体装置１３の間の
一方で信号が伝送される場合に、他方に反転されたダミ
ーの信号を伝送させることとしても良い。

【００８０】本発明によるプリント配線板は、上記した
実施形態及び動作方法の具体例に限られるものではな
く、様々な変形が可能である。例えば、配線に接続され
る半導体装置の個数については、第１〜第３の半導体装
置の３個に限らず、第２の半導体装置を介して、両側に
複数個の半導体装置がそれぞれ接続されている構成であ
っても良い。また、第２の半導体装置で折り返される配
線パターンについては、第１、第２の配線が交互かつ平
行となる構成に限らず、例えばその一部のみが交互かつ
平行となる構成など、様々な配線パターンを用いること
ができる。

【００８１】また、図１の回路構成では、バッファ装置
１２ａを一方向のバッファ装置としたが、双方向のバッ
ファ装置を用いた場合にも、同様の構成を適用すること
ができる。また、図３の回路構成についても、情報処理
系のパイプラインなどのように、第１の半導体装置１１
から第２、第３の半導体装置１２、１３の方向に信号の
伝送方向が一定していても良いし、双方向に信号が伝送
される構成であっても良い。

【００８２】また、第１の配線２１及び第２の配線２２
のそれぞれにおける配線間隔については、図１及び図３
に示した回路構成においては、従来の回路構成において
クロストークを抑制するために必要とされている配線間
隔Ｄ１としている。これに対して、第１、第２の配線の
相互間でのクロストーク抑制の機能（電気的シールド効
果など）が充分に大きければ、従来での配線間隔Ｄ１よ
りも小さい配線間隔とすることも可能である。この場
合、全体としての配線面積がさらに低減される。

【００８３】

【発明の効果】本発明によるプリント配線板は、以上詳
細に説明したように、次のような効果を得る。すなわ
ち、第２の半導体装置及び第３の半導体装置間の第２の
配線が、第１の半導体装置及び第２の半導体装置間の第
１の配線からみて折り返された配線パターンとすること
によって、配線間でのクロストークが抑制されるととも
に、構造が簡単化されて層数及び基板面積の低減が可能
となるプリント配線板が実現される。

【００８４】このようなプリント配線板によれば、配線
板の大型化等を避けつつ、かつ、配線間でのクロストー
クによる信号の劣化を防止することができる。したがっ
て、余分な配線や追加部品等を用いることなく、より簡
単な構成で信号の動作周波数の高速化に対応することが
可能となる。

【図面の簡単な説明】

【図１】プリント配線板の第１の実施形態の構成を概略
的に示す回路図である。

【図２】図１に示した回路構成に相当する従来の回路構
成を示す回路図である。

【図３】プリント配線板の第２の実施形態の構成を概略
的に示す回路図である。

【図４】図３に示した回路構成に相当する従来の回路構
成を示す回路図である。

【符号の説明】

１０…コントローラ、１１…第１の半導体装置、１２…
第２の半導体装置、１２ａ…トライステート機能付バッ
ファ装置、１３…第３の半導体装置、２１…第１の配
線、２２…第２の配線。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１の半導体装置と、 前記第１の半導体装置に対して電気的に接続される第２
   の半導体装置と、 前記第１の半導体装置及び前記第２の半導体装置を電気
   的に接続するとともに、信号の伝送に用いられる第１の
   配線と、 前記第２の半導体装置に対して電気的に接続される第３
   の半導体装置と、 前記第２の半導体装置及び前記第３の半導体装置を電気
   的に接続するとともに、信号の伝送に用いられる第２の
   配線と、を備え、 前記第２の配線は、前記第１の配線に対して、前記第２
   の半導体装置で折り返されるように配線されていること
   を特徴とするプリント配線板。
2. 【請求項２】 前記第２の配線は、前記第１の配線と同
   一の信号層上に、前記第１の配線の間に交互かつ平行に
   配線されていることを特徴とする請求項１記載のプリン
   ト配線板。
3. 【請求項３】 前記第２の半導体装置は、前記第１の配
   線側を信号入力側、前記第２の配線側を信号出力側とす
   るとともに、 前記第２の配線の配線長は、前記第１の配線の配線長と
   同等またはそれ以上であることを特徴とする請求項１ま
   たは２記載のプリント配線板。
4. 【請求項４】 前記第１の配線及び前記第２の配線の一
   方に信号が伝送されているときに、前記第１の配線及び
   前記第２の配線の他方に対して、反転された信号が伝送
   されることを特徴とする請求項１〜３のいずれか一項記
   載のプリント配線板。