JP7260713B2 - 車上制御装置 - Google Patents

Description

本発明は、車上制御装置に関する。

特許文献１には、複数のプロセッサによるバス構成が開示されている。より具体的には、マザーボード上の一面に所定間隔で配設されたコネクタに、それぞれ嵌合することにより、共通バス又は個別バスが形成されるマルチプロセッサシステムである。

特開平1-309113号公報

しかしながら、特許文献１に記載の技術は、複数のプロセッサによるバス構成はあるが、独立した系統による多重化を実現する手段ではなく、その構成で無理に多重化した場合、基板やサブラック構成が複雑化、あるいは大型化する。すなわち、特許文献１のマルチプロセッサシステムの技術を適用して多重化した制御部、及び共通のインターフェース部（以下、「共通部」又は「共通インターフェース」という）を一つのサブラックにまとめて収納した場合、バックボード内の配線が複雑化し、実装が困難になるという問題が生じる。本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、多重系構成をコンパクト化した車上制御装置を提供することにある。

上記課題を解決する本発明は、冗長系統を形成する複数系統の制御部がそれぞれの演算結果で相互補完するフェイルセーフ演算器を備えた車上制御装置であって、フェイルセーフ演算器が配設された制御部は一まとめの集合体に構成され、複数系統毎に演算処理を行う演算基板と、演算基板による演算処理の演算結果を出力する出力基板と、を備え、複数系統にそれぞれ対応した複数の出力基板に接続される共通のインターフェースを有する共通部が集合体の一部特定領域に集約され、集合体において、複数系統の制御部が共通部に対して等距離に配置されている、車上制御装置である。

本発明によれば、多重系構成をコンパクト化した車上制御装置を提供できる。

本発明の実施形態に係る車上制御装置１２Ａの基板配置を示すブロック図であり、左右対称の基板配置例である。 図１Ａの変形例に係る車上制御装置１２Ｂを示すブロック図であり、上下対称の（上下で一致させた）基板配置例である。 車上制御装置１２を車両艤装した配置例の概略説明図である。 図２の車上制御装置１２をより詳細に示すブロック図である。 図２の車上制御装置１２をサブラック内で効率的に配置する説明のためのブロック図である。 図３の車上制御装置１２における各系統と共通部のインターフェース構成を示すブロック図であり、２重系統が並列に動作するシステムの例である。 図５の構成に対し、２重系統の一方が主系統で、他方は予備の待機系統に設定されたインターフェース構成を示すブロック図である。 ２重系統を一つのサブラックにまとめた車上制御装置１２Ｃの配置例を説明するためのブロック図である。 共通部を内蔵して２重系統を通常構成した車上制御装置１２Ｄの配置例を説明するためのブロック図である。 図８の２重系統を上下対称にした車上制御装置１２Ｅの配置例を説明するためのブロック図である。 図９の車上制御装置１２Ｅのバックボードの電源区分に効率的に適用した配置例を説明するためのブロック図である。

［定義］
本実施形態の説明に必要な用語を定義しておく。ここで車上制御装置を構成する電子回路を収容するサブラックとは、標準規格を指向したプリント基板（ＰＣＢｓ、以下「回路基板」又は単に「基板」ともいう）の収納具であり、一般的に金属性の筐体やフレームをいう。この収納具は、図３、図４、図７～図１０に示すサブラック１０１のほか、カードケージ、ハウジング、ケース、キャビネット、シャーシ、又は単にラックとも呼ばれる。また、図１Ａ～図４、図８～図１０に示した集合体３１～３５（まとめて３０）とは、車上制御装置を構成する電子回路であり、サブラック１０１を始めとする収納具に収納される全部をいう。

なお、コンピュータ利用環境における主要部品の寸法に関する規定をフォームファクタ（form factor）という。フォームファクタには、例えば、１９インチシステム規格、１９インチユーロボードフォームファクタもしくは１９インチプラグインユニット（ＰＩＵｓ）、といった規定がある。

１９インチシステム規格であれば、回路基板を収納するシャーシの標準化のために、ラック及びシャーシの寸法は１９インチ規格（ＥＩＡ規格）が採用される。１９インチ規格のシャーシに回路基板を搭載する方法として下記基準（１）～（３）を設定した。これに倣って車上制御システムを収納するサブラック１０１は、１９インチ規格でなくとも、原則として下記基準（１）～（３）を指向する。

（１）回路基板の寸法を統一する。
（２）回路基板の相互接続はバックボードで行うため、結合機構を形成するコネクタの種類を統一する。
（３）放熱のために回路基板は垂直に配置する。

図３、図４、図７～図１０に示すバックボード１１２は、回路基板（通常、プリント基板）の一種で、複数のコネクタを基板上で相互に正しく（各コネクタの対応するピン同士を）接続したものであり、バスを形成している。すなわち、バックボード１１２は、コネクタ挿入された複数の回路基板を相互接続し、コンピュータシステムを構成するバックボーンとして機能する。なお、図３、図４、図７～図１０において、バックボード１１２に複数の回路基板を接続するためのコネクタについては、図示を省略している。

バックボード１１２は、マザーボードと異なり、その回路基板上には計算能力がなく、ＣＰＵはプラグインで提供されるＣＰＵボード上にある。基板相互の接続にケーブルを用いる場合もあるが、一般的に信頼性や作業性、バス構成の観点から回路基板の相互接続にはバックボードを用いる。

［車上制御装置］
鉄道列車用の車上制御装置１２（図２）は、システムを構成する形態として、電子回路を実装した基板群とそれらを格納するサブラック１０１（図３～図４、及び図７～図１０）の単位で構成することが一般的である。この場合、基板上の電子回路、及び各素子間を接続する信号線と、バス等に用いられる内部電源と、車両や他機器へのインターフェースに用いられる外部の電源と、は明確に区別される。一般的に、電子回路に使用される内部電源には低電圧が適用され、車両を駆動させるための電源や車両間の引き通し線等に使用される外部電源には高電圧が適用される、という区別は重要である。

また、電圧が異なる以外にも、ノイズを避ける点においても、内外の電源の区別は重要である。外部電源は、車両や主変換装置等他機器で使用する高圧電源回路からのノイズを受けることがある。この外部電源からサブラック１０１内部にノイズを引き込んだ場合、車上制御装置１２に誤動作を引き起こす可能性がある。同様に車上制御装置１２の内部回路から、外部への信号線を介してノイズを拡散することにより、他機器に影響を与える可能性もある。

このため、車上制御装置１２の入出力信号は、リレー等を介して電気的に絶縁する等、サブラック１０１の内部電源と外部電源を明確に区別することが求められる。なお、車上制御装置１２で取り扱う入出力信号のうち、電気的なＯＮ／ＯＦＦ又はＨｉｇｈ／Ｌｏｗにより信号伝達される信号には、リレーの動作特性が好適となる。

また、車上制御装置１２は、信頼性を高める必要上、冗長化システムの場合がある。冗長化システムは、制御部を構成する最小単位を系統とし、１つの系統が故障した場合においても他の系統が継続して制御を実行できるよう多重系統に構成される。このような多重系構成による冗長化システムは、一部のシステム障害が発生した場合においてもシステム全体の稼働を継続する事を可能とし、システムの信頼性を向上できる。

車上制御装置１２の多重系構成は、大きく分けて２種類の系統間突合せ論理により突き合わせ出力するような冗長構成が挙げられる。１つ目は、複数の系統が同時に稼働して制御を行う冗長構成である。２つ目は、通常稼働する系統は一つであり、稼働系統に障害が発生した場合に待機系統が引継いで動作を継続する冗長構成である。

一方、車上制御装置１２と接続する外部入出力装置や車両インターフェース１４（図１Ａ、図１Ｂ、図２）を介して、車上制御装置１２を外部装置から見た場合、車上制御装置１２が多重化されていることに対する余分な配慮を不要にしたい。つまり、外部装置にとって、車上制御装置１２は、多重化されていても、単一系統と同じインターフェースであることが望ましい。

この点について、図５、及び図６を用いて後述するように、多重系統を構成する車上制御装置１２は、外部インターフェースに対し、制御部１０，２０の各系統から出力要求される論理と、系統間突合せ論理と、に従って外部に突き合せ出力する共通部１６を有する。この車上制御装置１２は、論理回路の規模に応じて大型化した共通部と、リレー等の素子単体のサイズと、収納容積に対する制約と、を勘案した専用のサブラック１０１に収納される。

このように、車上制御装置１２は、それに接続する外部入出力装置や車両インターフェース１４を含めた装置全体のサイズが大型化することで艤装が困難になるという課題を解決する。また、車上制御装置１２は、従来の収納具におけるケーブルが大掛かりになる欠点も解消する。すなわち、車上制御装置１２は、従来の収納具において、複数のサブラックを跨いで信号を受け渡すために介在する繁多なケーブルも解消する。

これらの観点から、図１Ａ、図１Ｂ及び図２を用いて後述するように、車上制御装置１２（１２Ａ～１２Ｅもまとめて）は、付帯装置まで含めた全体に対する総コストを軽減できる。このように、車上制御装置１２は、多重系構成をコンパクト化するため、付帯装置まで含めた全体を１つのサブラック１０１（図３、図４、図７～図１０）に収納するとともに、大掛かりなケーブルも減らす。そのために、つぎのことが検討されている。

まず、素子の小型化に伴って共通部を小型化する。これにより、従来ならば、付帯装置として基板外に位置付けられていた共通部も基板内に実装するように配置換えする。これにより、複数の制御部１０，２０を構成する各系統の基板のほか、共通部１６まで実装された基板まで含めた全体を集合体３１，３２として、１つのサブラック１０１に収納する。

なお、集合体３１，３２について、図１Ａの集合体３１と、図１Ｂの集合体３２と、図３及び図４の集合体３３と、図８の集合体３４と、図９及び図１０の集合体３５と、をまとめて集合体３０と総称し、何れも１つのサブラック１０１に収納された形態を例示する。

［実施形態］
以下、本発明の実施形態に係る車上制御システムについて、各図の順に詳細な説明する。図１Ａは、本発明の実施形態に係る車上制御装置１２Ａの基板配置を示すブロック図であり、左右対称の配置例である。図１Ａに示すように、車上制御装置１２の構成要素は、制御部１系及び制御部２系の各系統の基板が左右対称に配置され、共通部１６（図２）は中央に配置され、集合体３１を形成する。

図１Ｂは、図１Ａの変形例に係る車上制御装置１２Ｂを示すブロック図であり、上下対称の（上下で一致させた）配置例である。図１Ｂに示すように、第１と第２で各系統の制御部１０，２０を上下同配列に配置し、共通部１６（図２）をサブラック１０１の端に制御部１０，２０各系統と隣接させるように配置され、集合体３２を形成する。

車上制御システムは、サブラック１０１に収納される構成であり、第１系統の制御部１０、第２系統の制御部２０、及び共通部１６（図２）を有する。２つの系統それぞれを構成する制御部１０，２０は、演算を行う演算基板と、演算結果を出力する出力基板と、を有する。また、共通部１６は、冗長化システムにおける各系統からの演算出力に対し、システムで要求される論理に従い１つにまとめられたシステム出力を、車両インターフェース１４に出力する。その結果、冗長化システムが構成されシステム全体の信頼性が高められる。

車上制御装置１２は、図１Ａ及び図１Ｂに示すように、共通部１６をサブラック１０１内で１箇所とし、図１Ａでは、２つの制御部１０，２０それぞれを構成する各系統の基板を左右対称に配置し、共通部１６を中央に配置する。図１Ｂでは、２つの制御部１０，２０それぞれ構成する各系統の基板を上下同配列に配置し、共通部１６をサブラック１０１の端部に、しかも制御部１０，２０各系統と隣接させるように配置する。

図２は、説明のために一般化した車上制御装置１２を車両艤装した配置例の概略説明図である。図２の車上制御装置１２は、図１Ａの車上制御装置１２Ａと、図１Ｂの車上制御装置１２Ｂと、図３及び図４の車上制御装置１２と、図７の車上制御装置１２Ｃと、図８の車上制御装置１２Ｄと、図９及び図１０の車上制御装置１２Ｅと、をまとめて総称したものである。

図２に示すように、列車１１は、車上制御装置１２と、車両電源１３と、車両インターフェース１４と、を有する。車上制御装置１２は、外部からの信号と列車速度から速度照査を行う機能を有する。車両電源１３は、列車１１に搭載された各装置に電源を供給する。

車両インターフェース１４は、車上制御装置１２からの出力信号を、列車１１を編成する車両に伝えるほか、車両の情報を車上制御装置１２に入力信号として伝える機能をもつ。

ここで、車上制御装置１２はフェイルセーフな演算を行う制御部１０，２０と、制御部１０，２０からの出力を外部に伝達する共通部１６を有する。制御部１０，２０は装置構成により1つ、又は複数の系統により成り立ち、共通部１６ではシステム構成上で要求される出力論理に従い制御部１０，２０各系統からの出力を車両インターフェース１４に出力する。

図３は、図２の車上制御装置１２をより詳細に示すブロック図である。図３に示すように、サブラック１０１に集合体３３が収納された車上制御装置１２は、安全性の高い演算処理を行うフェイルセーフ演算器１０２，２０２を実装するフェイルセーフ演算基板１０３，２０３を中心に集合体３３を形成する。フェイルセーフ演算器１０２，２０２は、演算器自身の故障をも含んだシステム故障を検知し、故障検知信号を出力することのできる故障検知回路１０４，２０４を有する。

サブラック１０１内には、フェイルセーフ演算基板１０３，２０３が外部と入出力を実行するための各機能部が実装される。安全を担保する出力系統については、専用バス１０５，２０５が用いられ、フェイルセーフ性を保つ多重構成により、安全性出力基板１０６，２０６と接続される。安全性出力基板１０６，２０６は、フェイルセーフ演算基板１０３，２０３からの出力信号を受信して外部出力するための出力回路１０７，２０７によって構成される。

また、汎用入出力基板１０８，２０８は送受信回路１０９，２０９を有し、汎用バス１１０，２１０にてフェイルセーフ演算器１０２，２０２と接続され、そこからの指示に応じて外部との入出力を実行する。外部とのインターフェースを増加するため、汎用バス１１０，２１０を延長することで入出力基板を追加しても良い。また、汎用バス１１０，２１０に接続される基板は入出力に限らず、メモリやセンサ等を実装した基板であっても良い。

この時、安全性を確保するためフェイルセーフ出力に用いられるフェイルセーフ専用のバス１０５，２０５系統と汎用バス１１０，２１０系統は分けられる。また、サブラック１０１は外部からの入力電源を変換し、内部の各基板に分配する電源基板１１１，２１１を有する。各基板や電源各基板間の信号はバックボード１１２を介して接続される。

図３で示した構成により、車上制御装置１２のシステム単位が構成される。この時、システムを構成する最小の単位を系統と称する。前提としてシステムの安全性は単一の系統で担保される。システムの稼働率向上を目的として、冗長システム（多重系統システム）を構成するために同一のシステムを複数用いた冗長系統が構成される。

通常、車両インターフェース１４等に例示されるシステム外の装置は、車上制御装置１２の多重系構成に適合するインターフェースを具備していない。したがって、多重系統システム（冗長システム）における複数の系統それぞれの出力は、システム要求に適合させたシステム出力に１本化処理してから外部出力される。

例として、多系統のうちどれか一つがブレーキ出力を指令すれば、システム全体としては外部にブレーキ出力が伝達される。また、一つの系統が稼働系であり、他系統が待機系として構成している場合は、稼働している系統以外の系統の外部への出力が遮断される等が挙げられる。これらの論理は故障等が生じた場合、制御出力が安全側に切り替わるフェイルセーフ性を発揮させるように、リレーを用いたリレー回路１１９で構成される。このリレー回路１１９は上述の共通部１６（図１Ａ、図１Ｂ及び図２）に実装される。

車上制御装置１２は、安全性出力基板１０６，２０６からフェイルセーフな出力を外部に出力するが、車上制御装置１２内部の電源と車両に実装する回路に用いられる電源を区別するため、また系統間突合せ論理を行うため、安全性出力とシステム外部の信号線をつなぐための回路を有する。この回路は主にリレーを用いて構成され、第１系統の制御部１０及び第２系統の制御部２０それぞれの出力に共通して用いられることから共通部１６と称している。

安全性出力基板１０６，２０６内では、フェイルセーフ演算器１０２，２０２からのバスに用いられる回路と、また共通部１６への回路を区別する。フェイルセーフ演算器１０２，２０２は動作状態を示す信号を外部に出力している。また、フェイルセーフ演算器１０２，２０２が自身もしくはシステムの故障を検知した場合、故障情報をシステム内部、及び外部に出力する。

この時の電源はバス１０５系統とバス１１０系統、バス２０５系統とバス２１０系統に使用される電源１１５，２１５と安全基板－共通部１６間に使用される電源１１６，２１６に区分される。バスを通じて共通部１１８内のリレー回路１１９に入力され外部に出力される。

この時、リレー回路１１９内のリレーにより内部電源と外部電源は電気的に絶縁される。外部との出力はサブラック１０１のフロント側において、電源入力はコネクタ１１７，２１７又はコネクタ１２０にて行われるが、サブラック１０１の構成を妨げない限りフロント以外の箇所でも実施可能である。

車上制御装置１２のシステム構成において、サブラック１０１内の基板配列は、バックボード１１２に回路パターンを展開する面積が十分に確保されているか否かによって、制約条件が変わる。回路パターンの展開面積が十分であれば制約はなく、不十分ならば制約を受ける。一方で、装置の小型化や機能集約化を達成するために、バックボード１１２においても配線数の増加や自身に対する面積の縮小化が求められる。

ここで、内部の電子回路等の素子に用いられる電源と、外部出力に用いられる電源では異なる電源が用いられる。この場合、外部と内部の電源区分の配線を混在させる場合、互いの電源に含まれるノイズの影響を受ける可能性がある。このため、図３に示すように基板配列し、バックボード１１２のパターンを構成すれば、内部と外部との電源区分を明確に区別できる。その結果、車上制御装置１２は、内外のノイズが相互に干渉する悪影響を抑制できる。

図４は、図２の車上制御装置１２をサブラック内で効率的に配置する説明のためのブロック図である。図４にサブラック１０１の基板配列と電源区分を示す。１つのサブラック１０１に収納される集合体３３は、電源基板１１１、フェイルセーフ演算基板１０３、汎用入出力基板１０８，２０８、安全性出力基板１０６，２０６、共通部１６を備える。この場合、サブラック１０１内の電源は、３つの区分に分けられる。

第１区分は、内部電源３０１，３０２である。第２区分は、共通部出力電源３０３，３０４である。第３区分は、外部電源３０５である。内部電源３０１，３０２は、フェイルセーフ演算基板１０３，２０３、汎用入出力基板１０８，２０８、安全性出力基板１０６，２０６に用いられる。

また、共通部出力電源３０３，３０４は、安全性出力基板１０６，２０６と共通部１６（図１Ａ、図１Ｂ及び図２参照）の両方に電源供給する。

また、外部電源３０５は共通部１６において共通部出力電源３０３，３０４と電気的に絶縁される。これにより、外部電源３０５と内部電源３０１，３０２を区分けし、また内部電源３０１，３０２と共通部出力電源３０３，３０４の配線領域をバックボード１１２上で区分けすることで、互いのノイズの影響を抑える構成とすることができる。また、外部電源３０５は汎用入出力基板１０８，２０８に入力されるが、基板上で内部電源３０１，３０２に対して絶縁された構成とする。

図５は、図３の車上制御装置１２における各系統と共通部のインターフェース構成を示すブロック図であり、２重系統が並列に動作するシステムの例である。図５の車上制御装置１２は、冗長システムが、常時並列に稼働し、冗長システムのうちどちらか一方の出力を最終段のリレーが外部にシステム出力する。共通部は、システムに要求される出力論理に従って動作するように構成される。

図６は、図５の構成に対し、２重系統の一方が主系統で、他方は予備の待機系統に設定されたインターフェース構成を示すブロック図である。すなわち、図６の車上制御装置１２は、通常は片側が主系統として稼働し、稼働中の主系統が故障した場合、待機系統に制御が移行する。それを実現するため、主系統が正常な場合は従系統の出力は抑えられ、主系統が故障した場合には主系統の出力が抑えられる。

この論理は各系統のフェイルセーフ演算器１０２，２０２からの故障検知出力により構成される。これらの論理は共通部のみで実現される。つまり共通部をシステムに応じて置き換えることで、他の基板やバックボード１１２を変更せずに論理を切り替えることが可能である。

一つの系統が故障した場合には、故障したという情報を外部装置に伝達する他、故障した系統を制御から切り離す必要がある。このため、共通部は各系統からの出力の他、各系統からの故障情報を取得する。制御部１０，２０内にシリアル通信やデジタル入力等の追加機能を実装した基板を追加することも可能である。

フェイルセーフ基板や他の入出力基板においても、Ethernetやシリアル伝送等、アプリケーションや電文の内容によって外部で系統の判断ができるインターフェース等を実装しても良い。この場合、これらの信号線をリレー論理で合成する必要はない。

既存の２重系統構成において、共通部は、サブラック１０１、もしくはリレー盤の形態で制御部１０，２０の外部に配置されていた。その形態において、出力基板からの出力は、コネクタ１２０を介して共通部１１８に出力される構造であった。

図７は、２重系統を一つのサブラックにまとめ、共通部を一つのサブラックで構成する車上制御装置１２Ｃの配置例を説明するためのブロック図である。図７に示す車上制御装置１２Ｃは、大型のリレーを使用していたため共通部１１８が外部に配置されることから制御部１０，２０と共通部との間の信号のやり取りにケーブルが必要となる。このためシステムの装置構成が大型化し、全体のハードウェア構成のコスト増につながる。また装置間をケーブルでやり取りするため外部ノイズの影響を受け易くなる。

また、図８は、共通部を内蔵して２重系統を同一の配列で構成した車上制御装置１２Ｄの配置例を説明するためのブロック図である。図８に示す車上制御装置１２Ｄは、集合体３４が１つのサブラック１０１に収納されて構成される。車上制御装置１２Ｄを構成する集合体３４は、小型のリレーを用いることで、そのリレーを基板内部に設置することが可能となる。共通部１１８を内蔵することで、出力基板は出力信号を、バックボード１１２を介して共通部に伝達する。

この配置では、基本的なバス関係の各系統のバックボードパターンを同一にすることができるが共通部に配線するため各系統を跨ぐ配線が増加する。これによりバックボードパターンが複雑化するほか、サブラック１０１内部での信号線同士がノイズの影響を与える等のリスクが生じる。なお、バックボードパターンとは、プリント基板で形成されたバックボードの配線パターンをいう。

図３を用いて上述した本発明の実施形態に係る車上制御装置１２による２重系統を左右対称に配置する構成を例示した。左側システムが構成する系統を第１系統の制御部１０、右側のシステムが構成する系統を第２系統の制御部２０とする。ここで、共通部は制御部１０，２０と同じサブラック１０１内に実装される。各系統は上述した基板配列で構成されるものとし、共通部を中央に配置し各系統が左右対称に配置する。左右対称に配置される以外、各系統は共通の構造である。

また、バックボード１１２上のパターンも同様に左右対称の構造である。左右の系統は個別の電源を有し、電源系統はバックボード１１２上では区分けされる。また、左右の系統のバスは互いに交わらず、互いの影響を受けることはない。また、シリアル基板等の外部インターフェース基板等を追加することが可能であるが、出力基板と共通部は隣接させることで、外部インターフェースと内部のバスが交わらないようにする。

また、バックボード１１２の電源区分について、バックボード１１２上では電源区分が存在する。２つの電源区分は、互いに影響しあうため、電源の区分を分ける必要がある。専用バス系統（バスライン）と外部出力に近いバス系統を分けることで、互いの影響を抑えることができる。

この時、系統内の基板を左右対称に配置をすることで、バックボード１１２内の外部のラインと、内部のラインを分けることができる。入出力基板が増加した場合では、内部ラインや外部ラインを延長することで、バックボード１１２の構成を変えることなく基板枚数を増やすことができる。

このように、上述の基板配列及びバックボード１１２上の電源区分を用い、両系統を左右対称に配置し共通部を中央に配置することで、各系統からの信号を共通部に簡素に集約することができるほか、ノイズの影響を受けにくい構成にでき、また系統間を跨ぐバックボード１１２配線や外部配線を削減することができる。

図９は、図８の２重系統を上下対称にした車上制御装置１２Ｅの配置例を説明するためのブロック図である。図９に示す車上制御装置１２Ｅは、集合体３５が１つのサブラック１０１に収納されて構成される。車上制御装置１２Ｅを形成する集合体３５は、上下対称に配置することで、２重系統それぞれ同じ方の片端に共通部が配置される。

この場合、共通部は各系統の基板を受け、基板内部で情報を突き合わせるため、上下の系統のバックボード１１２配線を受けることができるように構成される。図９では上下に跨る基板構成にて構成しているが、バックボード１１２間の信号を相互に授受できるのであれば、上下の系統で個別のリレー基板を用いても良い。

図１０は、図９の車上制御装置１２Ｅのバックボードの電源区分に効率的に適用した配置例を説明するためのブロック図である。図１０に示すように、本発明の実施形態に係る車上制御装置１２における２系統の配置は、上下対称でも、左右対称の場合と同様の効果が得られる。すなわち、この車上制御装置１２は、配線を簡素にできるほか、サブラック１０１の内部と外部とで、それぞれの配線ラインを区分することにより、ノイズの影響を軽減できる。

また、図１０に示す車上制御装置１２の２系統配置によれば、つぎの効果も得られる。すなわち、図１０の車上制御装置１２は、図２に示す車上制御装置１２の２系統配置と異なり、上下それぞれの系統に対し、パターン構成を同一化したバックボード１１２を適合させることも可能である。その結果、部品の共通化や標準化に寄与してコストダウンできる。

本発明の実施形態に係る車上制御装置１２は、以下のように総括できる。
［１］この車上制御装置１２は、冗長系統を形成する複数系統の制御部１０，２０がそれぞれの演算結果で相互補完するフェイルセーフ演算器１０２，２０２を備えている。フェイルセーフ演算器１０２，２０２が配設された制御部１０，２０は、演算基板１７，２７と、出力基板１８，２８と、共通部１６と、を備える。

演算基板１７，２７は、それぞれの系統毎に演算処理を行う。出力基板１８，２８は、その演算基板１７，２７毎にそれぞれの演算結果を出力する。共通部１６は複数の出力基板１８，２８に接続される共通のインターフェースを有する。出力基板１８，２８は、そこで生成された演算結果を共通のインターフェースを介して外部へ出力する。

フェイルセーフ演算器１０２，２０２は、一まとめの集合体３０に構成され、その集合体３０における一部特定領域に共通部１６が集約される配置である。この集合体３０において、複数系統の制御部１０，２０は、共通部１６とのインターフェースを基板配列において片端に集約している。例えば、制御部１０と、制御部２０の中間に共通部１６が配設される場合、制御部１０と制御部２０は左右対称の配置となり共通部１６とのインターフェースも中央に配置される。この場合、中央に位置する共通部１６から制御部１０，２０への配線が最短距離で足りる上、異なる配線を跨ぎ越す頻度も抑制できる。

集合体３０は、各図に示した多様な集合体３１～集合体３５を総称している。すなわち、集合体３０は、図１Ａの集合体３１と、図１Ｂの集合体３２と、図３及び図４の集合体３３と、図８の集合体３４と、図９及び図１０の集合体３５と、の総称である。つまり、図１Ａ～図４、図８～図１０に示した集合体３１～３５（まとめて３０）とは、車上制御装置１２を構成する電子回路であり、サブラック１０１を始めとする収納具に収納される全部をいう。

なお、図２の車上制御装置１２は、図１Ａの車上制御装置１２Ａと、図１Ｂの車上制御装置１２Ｂと、図３及び図４の車上制御装置１２と、図７の車上制御装置１２Ｃと、図８の車上制御装置１２Ｄと、図９及び図１０の車上制御装置１２Ｅと、をまとめて総称したものである。図２とは異なる形態の車上制御装置１２は、１つのサブラック１０１に、それぞれに異なる集合体３０を収納して構成される。

この車上制御装置１２の配置により、集合体３０の一定の箇所に共通インターフェースを集約できる。その結果、車上制御装置１２の多重系構成をコンパクト化できる。

すなわち、同一機能の多重系構成（例えば２重系構成）でなる制御部１０，２０には、それぞれに共通部１６を設けることで電源及び入出力端子等が必要なところ、１系統分に統廃合することでスペース及び資源の節約することができ有利である。

例えば、図１Ａ、図３、図４及び図８に例示するように、共通部１６から２系統を左右対称に配置する構成により、従来の車上制御装置ならば、複数のサブラック（筐体）に離散して大掛かりにケーブル接続されていたところ、本発明の実施形態に係る車上制御装置１２では、ひとまとめの集合体３０にして１つのサブラック（筐体）１０１に収納することができる。

この車上制御装置１２は、フェイルセーフ演算器１０２，２０２を構成する冗長系統を一まとめの集合体３０に集約した。これにより、その集合体３０に複数系統の制御部１０，２０と共通部１６とを共存させた。これら、複数系統の制御部１０，２０の配置を共通インターフェースの位置が片端に集約するように配置した。これにより、出力信号を簡素な配線で共通部１６に集約することができる。より詳細には、つぎに例示するとおりである。

制御部１０，２０は、装置内には複数の回路や信号を内包するが、基板配列や回路の構成において２組は同一構成である。また、共通部１６への出力を効率的に集約できるよう、共通部とのインターフェースを片端に配置した。これにより、図１Ａでは制御部は共通部１６に対して（線）対称に配置される。図１Ｂでは共通部１６に対して（線）対称でないが、制御部１０，２０は、共通部１６へのインターフェースが片端に集約しており、図１Ａと同じ効果を得ることが可能である。

［２］この車上制御装置１２において、集合体３０は、１つの筐体（サブラック）１０１に収納される。集合体３０は、バックボード１１２と、そのバックボード１１２にコネクタ等の結合機構を介して電気接続され１枚毎に嵌脱自在である複数の回路基板１０３，２０３とを備える。これにより、故障が発見された回路基板１枚だけを良品と交換して車上制御装置１２全体の機能を速やかに回復できる。

バックボード１１２は、筐体（サブラック）１０１の奥部に固定されコネクタ等の結合機構を介して回路基板１０３，２０３を嵌脱自在にするとともに電源及び信号を接続する。電源及び信号を接続するために、バックボード１１２には、汎用バス１１０，２１０、及びフェイルセーフ専用バス１０５，２０５が配設されている。

回路基板１０３，２０３として、多種類中から代表的してフェイルセーフ演算基板１０３，２０３を例示した。その他にも、故障検知回路１０４，２０４、安全性出力基板１０６，２０６、出力回路１０７，２０７、汎用入出力基板１０８，２０８、送受信回路１０９，２０９、及び電源基板１１１，２１１が列挙できる。

［３］車上制御装置１２を収納する筐体１０１として、サブラック１０１が好適である。

［４］車上制御装置１２は、一つのサブラック１０１内に、同一構成で２つの制御部１０，２０、すなわち第１系統の制御部１０と、第２系統の制御部２０と、を備えると良い。この車上制御装置１２は、第１系統と第２系統のうち一方の系統が故障した場合に、他方の系統の演算結果を制御に用いる２重系統のフェイルセーフ演算器１０２，２０２を構成する。

この車上制御装置１２は、第１系統の制御部１０と第２系統の制御部２０それぞれの制御基板１０，２０で生成された演算結果を外部に接続するための共通インターフェースを有する。この共通インターフェースは、集合体３０の１か所に実装される構造である。

これら２つの制御部１０，２０は、それぞれ専用に演算基板１７，２７、及び出力基板１８，２８を有する。すなわち、第１系統の制御部１０に演算基板１７及び出力基板１８が配設される。同様に、第２系統の制御部２０に演算基板２７及び出力基板２８が配設される。

つまり、２つの系統の演算基板１７，２７には、それぞれ独立して演算結果を出力する出力基板１８，２８が接続されている。演算結果は、集合体３０の１か所に実装された共通インターフェースから外部に接続される。

本発明によれば、２重系統のフェイルセーフ演算器１０２，２０２を持つ車上制御装置１２において、サブラック１０１に制御部１０，２０と、共通インターフェースと、を共存させた。この共通インターフェースは、集合体３０の１か所に設けられた共通部１６に集約した。その結果、出力信号をより簡素な配線で外部に接続きる。

［５］この車上制御装置１２は、第１系統の制御部１０を構成する演算基板１７及び出力基板１８と、第２系統の制御部２０を構成する演算基板２７及び出力基板２８と、をサブラック１０１内で左右対称に配置すると良い。その場合、共通インターフェースを有する共通部１６は、第１系統の制御部１０と第２系統の制御部２０との間に配置されることが好ましい。

図１Ａに示す（線）対称とは、（図上の仮想の中心線で）折り重ねたら一致する配置をいう。（線）対照に配置されたものは、制御部１０，２０は、中心線を含む共通部１６から等距離である。そのため、左右対称の中心近くに位置する共通インターフェースのそばに出力基板１８，２８が配置される。その結果、出力信号をより簡素な配線で外部に接続きる。また、図１Ｂに示す配置は、制御部１０，２０は、共通部１６から等距離である。この場合、線対称ではないものの、図１Ａに示す配置と類似の作用効果が得られる。

［６］この車上制御装置１２は、第１系統の制御部１０を構成する演算基板１７及び出力基板１８と、第２系統の制御部２０を構成する演算基板２７及び出力基板２８と、をサブラック１０１内で上下に同じ配列となるように配置すると良い。その場合、共通インターフェースは、第１系統の制御部１０と第２系統の制御部２０とに等距離で近接し、しかも、それぞれの出力基板１８，２８と直接に接続されるように、サブラック１０１の端部に配置されることが好ましい。その結果、出力信号をより簡素な配線で外部に接続できる。

１０ （第１系統の）制御部、１１ 列車、１２Ａ～１２Ｅ（まとめて１２） 車上制御装置、１３ 車両電源、１４ 車両インターフェース、１５ 制御部、１６ 共通部、１７，２７ 演算基板、１８，２８ 出力基板、２０ （第２系統の）制御部、３１～３５（まとめて３０） 集合体、１０１ サブラック、１０２，２０２ フェイルセーフ演算器、１０３，２０３ フェイルセーフ演算基板、１０４，２０４ 故障検知回路、１０６，２０６ 安全性出力基板、１０７，２０７ 出力回路、１０８，２０８ 汎用入出力基板、１０９，２０９ 送受信回路、１１１，２１１ 電源基板、１１２ バックボード、１０５，１１０，２０５，２１０ バス（系統）、１０５，２０５ （フェイルセーフ）専用バス（系統）、１１０，２１０ 汎用バス（系統）、１１５，１１６，２１５，２１６ 電源、１１７，１２０，２１７ コネクタ、１１８ 共通部（リレー盤）、１１９ リレー回路、３０１，３０２ 内部電源、３０３，３０４ 共通部出力電源、３０５ 外部電源

Claims (6)

1. 冗長系統を形成する複数系統の制御部がそれぞれフェイルセーフ演算器を備えた車上制御装置であって、
   前記フェイルセーフ演算器が配設された前記制御部は一まとめの集合体に構成され、
   前記複数系統それぞれについて演算処理を行う演算基板と、
   該演算基板による演算処理の演算結果を出力する出力基板と、
   を備え、
   前記複数系統にそれぞれ対応した複数の出力基板に接続される共通のインターフェースを有する共通部が前記集合体の一部特定領域に集約されている、
   車上制御装置。
2. 前記複数系統の制御部は、１つの筐体に配置されており、
   該筐体の奥部に固定され結合機構を介して回路基板を嵌脱自在にするとともに電源及び信号を接続するバックボードと、
   該バックボードに結合機構を介して電気接続され１枚毎に嵌脱自在である複数の前記回路基板と、
   を備える、
   請求項１に記載の車上制御装置。
3. 前記筐体はサブラックである、
   請求項２に記載の車上制御装置。
4. 同一構成の演算基板を２つ備え、
   該演算基板をそれぞれに有する第１系統の制御部及び第２系統の制御部が一つのサブラック内に配置され、
   前記第１系統と前記第２系統のうち一方の系統が故障した場合に、他方の系統の演算結果を制御に用いる２重系統のフェイルセーフ演算器を構成し、
   それぞれの系統に演算処理を行う演算基板と、前記演算結果を出力する出力基板を有し、
   前記第１系統の制御部と前記第２系統の制御部それぞれの制御基板で生成された演算結果を外部と接続するための共通インターフェースを有し、
   該共通インターフェースが前記集合体の１か所に実装される、
   請求項３に記載の車上制御装置。
5. 前記第１系統の制御部を構成する前記演算基板及び前記出力基板と、
   前記第２系統の制御部を構成する前記演算基板及び前記出力基板と、
   を前記サブラック内で左右対称に配置し、
   前記第１系統の制御部と前記第２系統の制御部との間に前記共通インターフェースが配置される、
   請求項４に記載の車上制御装置。
6. 前記第１系統の制御部を構成する前記演算基板及び前記出力基板と、
   前記第２系統の制御部を構成する前記演算基板及び前記出力基板と、
   を前記サブラック内で上下に同じ配列となるように配置し、
   前記第１系統の制御部及び前記第２系統の制御部それぞれに隣接するように前記共通インターフェースが前記サブラックの端部に配置される、
   請求項４に記載の車上制御装置。

Images