JP2008227327A - 半導体パッケージ基板の製造方法、半導体パッケージ基板製造用金型、半導体パッケージ基板製造用給電線、及び半導体パッケージ基板 - Google Patents

半導体パッケージ基板の製造方法、半導体パッケージ基板製造用金型、半導体パッケージ基板製造用給電線、及び半導体パッケージ基板 Download PDF

Info

Publication number
JP2008227327A
JP2008227327A JP2007066076A JP2007066076A JP2008227327A JP 2008227327 A JP2008227327 A JP 2008227327A JP 2007066076 A JP2007066076 A JP 2007066076A JP 2007066076 A JP2007066076 A JP 2007066076A JP 2008227327 A JP2008227327 A JP 2008227327A
Authority
JP
Japan
Prior art keywords
semiconductor package
package substrate
mold
signal lines
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007066076A
Other languages
English (en)
Inventor
Atsushi Tomijima
敦史 冨島
Yoshinori Fukuba
義憲 福場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007066076A priority Critical patent/JP2008227327A/ja
Publication of JP2008227327A publication Critical patent/JP2008227327A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】表面上に配線された信号線が、層間接続体を介して最下面の半田ボールに電気的に接続されてなる、ＢＧＡタイプの半導体パッケージ基板において、電気特性に悪影響を及ぼす不要な電気メッキに対する給電線（スタブ）を工程増、すなわちコスト増を生ぜしめることなく簡易に除去するための製造方法を提供する。
【解決手段】表面上に配線された複数の信号線１１８が、厚さ方向に貫通するようにして形成された複数の層間接続体１５Ａ、１５Ｂ、１５Ｃを介して最下面の複数の半田ボール１４に電気的に接続されてなる半導体パッケージ基板において、前記複数の信号線１１８を電気メッキによって形成するための給電線の内、前記複数の信号線１１８の少なくとも高速信号線に対して、前記給電線の前記層間接続体１５Ａ、１５Ｂ、１５Ｃの外方に延在する部分を、モールド樹脂１８形成時に使用する金型によって切断する。
【選択図】図３

Description

本発明は、電気特性に悪影響を及ぼす不要な電気メッキに対する給電線を除去するための半導体パッケージ基板の製造方法、並びにこの製造方法に使用する金型及び前記給電線に関し、さらに電気特性に悪影響を及ぼす不要な電気メッキに対する給電線長さを最短とする半導体パッケージ基板に関する。
半導体装置は、半導体チップをパッケージ基板に搭載することで構成されている。このようなパッケージ態様の代表的な例として、ＢＧＡ（Ball Grid Array）タイプなるものがある。このＢＧＡタイプの半導体パッケージにおいては、パッケージ基板の主面上に半導体チップが搭載されるとともに、前記パッケージ基板の裏面上に複数の半田ボールが形成され、前記半導体チップの信号線が前記パッケージ基板を貫通するようにして設けられたスルーホールビアなどの層間接続体を介して前記半田ボールに接続されるような構成となっている。
前記パッケージを構成する際、前記信号線はいわゆる電気メッキによって形成されることになるが、前記電気メッキを行う際には前記パッケージ基板の前記主面上に予め給電線を形成しておく必要がある。前記給電線は電気メッキによって前記信号線を形成した後も残存するようになるが、特に前記パッケージ基板の、前記層間接続体から外側においては不要な配線として存在するようになる。
このような給電線が残存すると、前記信号線が高速信号線である場合、前記残存した給電線による反射などの影響によって高速信号の品質が劣化してしまう場合がある。したがって、上述のような不要な給電線はスタブとなり、従来、除去するか、前記信号線と分離するようにしていた。したがって、従来の半導体パッケージ(基板)の製造に際しては、前記不要な給電線を取り除くためのエッチングプロセスや分離プロセスなどの追加のプロセスが要求されており、工程数の増大によるＴＡＴ（Turn Around Time：工程にかかる時間)、及びマスクの追加などによるコスト増を招く結果となっていた。
特開２００１−６８５８８号公報では、配線工程において、電気メッキのための給電線を所定の分離領域を通過するように形成し、前記分離領域において、抜き型や、レーザあるいはエッチングによって切断することが開示されている。したがって、前記分離領域を適宜に設定することによって、前記給電線の、前記高速信号線における高速信号の特性に影響を与える部分（スタブ）を前記信号線から分離することができる。
しかしながら、上記公報に記載の方法でも、上記のように分離領域を画定するプロセスが必要となるとともに、前記分離のための工程が必要となり、工程数の増大による、及びマスクの追加などによるコスト増を招き、上述した当初の問題を解決するには至っていない。
特開２００１−６８５８８号
本発明は、上記問題に鑑み、表面上に配線された複数の信号線が、厚さ方向に貫通するようにして形成された複数の層間接続体を介して最下面の複数の半田ボールに電気的に接続されてなる、いわゆるＢＧＡタイプの半導体パッケージ基板において、電気特性に悪影響を及ぼす不要な電気メッキに対する給電線（スタブ）を工程数、すなわちコスト増を生ぜしめることなく簡易に除去するための製造方法、並びにこの製造方法に使用する金型及び前記給電線を提供することを目的とする。さらに、電気特性に悪影響を及ぼす不要な電気メッキに対する給電線長さを最短にすることが可能な構造とすることにより、高速信号線への影響を最小にする半導体パッケージ基板を提供することを目的とする。
上記目的を達成すべく、本発明の一態様は、表面上に配線された複数の信号線が、厚さ方向に貫通するようにして形成された複数の層間接続体を介して最下面の複数の半田ボールに電気的に接続されてなる半導体パッケージ基板を製造する方法であって、前記複数の信号線を電気メッキによって形成するための給電線の内、前記複数の信号線の少なくとも高速信号線に対して、前記給電線の、前記半導体パッケージ基板における最も外側に位置する前記層間接続体の外方に延在する部分を、モールド樹脂形成時に使用する金型によって切断することを特徴とする、半導体パッケージ基板の製造方法に関する。
また、本発明の一態様は、表面上に配線された複数の信号線が厚さ方向に貫通するようにして形成された複数の層間接続体を介して最下面の複数の半田ボールに電気的に接続されてなる半導体パッケージ基板に対してモールド樹脂を形成する際に使用する金型であって、前記金型の上型のエッジ部が、前記信号線を電気メッキによって形成するための給電線を切断できるように鋭利加工されたことを特徴とする、半導体パッケージ基板製造用金型に関する。
さらに、本発明の一態様は、表面上に配線された複数の信号線が厚さ方向に貫通するようにして形成された複数の層間接続体を介して最下面の複数の半田ボールに電気的に接続されてなる半導体パッケージ基板において、前記複数の信号線を電気メッキによって形成するための給電線であって、前記給電線のモールド樹脂成形時に使用する金型によって切断する部分の少なくとも一部において切欠きを形成したことを特徴とする、半導体パッケージ基板製造用給電線に関する。
また、本発明の一態様は、表面上に配線された複数の信号線が厚さ方向に貫通するようにして形成された複数の層間接続体を介して最下面の複数の半田ボールに電気的に接続されてなる半導体パッケージ基板であって、前記複数の信号線の少なくとも高速信号線において、この高速信号線に対する前記層間接続体を、前記半導体パッケージ基板の側端部であって、前記複数の半田ボールの外方に形成したことを特徴とする、半導体パッケージ基板に関する。
上記態様によれば、表面上に配線された複数の信号線が、厚さ方向に貫通するようにして形成された複数の層間接続体を介して最下面の複数の半田ボールに電気的に接続されてなる、いわゆるＢＧＡタイプの半導体パッケージ基板において、電気特性に悪影響を及ぼす不要な電気メッキに対する給電線（スタブ）を工程数、すなわちコスト増を生ぜしめることなく簡易に除去するための製造方法、並びにこの製造方法に使用する金型及び前記給電線を提供することができる。さらに、電気特性に悪影響を及ぼす不要な電気メッキに対する給電線長さを最短にする半導体パッケージ基板を提供することができる。
以下、本発明の具体的な実施形態について説明する。
（半導体パッケージ基板の製造方法、金型及び給電線）
図１は、半導体パッケージの製造過程にある半導体パッケージのアセンブリの一例を示す断面図であり、図２は、図１に示すアセンブリの半導体パッケージ基板表面の一部を拡大して示す図である。図２においては、本態様の特徴を明確化すべく、半導体チップに関してはその記載を省略している。また、図３は、半導体パッケージ基板の製造方法の一実施形態における工程図を示す図である。
図１及び２に示す半導体パッケージアセンブリにおいては、半導体パッケージ基板１１(図示をお願いします)の主面上においてマウント樹脂１３を介して半導体チップ１２が搭載されている。また、半導体パッケージ基板１１の裏面側には複数の半田ボール１４が形成されている。本例において、半導体パッケージ基板１１は、絶縁層１１１〜１１３を含むとともに、これら絶縁層上にはそれぞれ配線パターン１１６〜１１８が形成されている。また、半導体パッケージ基板１１の内部において絶縁層間に位置する配線パターンは、各絶縁層を積層する以前に予め電気メッキなどの方法で形成しておく。
半導体チップ１２は、ワイヤ１６（図示をお願いします）によって半導体パッケージ基板１１の最表面に形成された配線パターン１１８と電気的に接続されるとともに、半導体パッケージ基板１１を厚さ方向に貫通するようにして形成されたスルーホールビア（層間接続体）１５によって半田ボール１４と電気的に接続されている。なお、配線パターン１１６〜１１８同士も図示しないスルーホールビアを介して適宜電気的に接続されている。
図２に示すように、半導体パッケージ基板１１の主面に形成された配線パターン１１８は、高速信号用の信号線１１８Ａと、その他中低速信号用の信号線１１８Ｂ及び１１８Ｃとを含んでいる。図２から明らかなように、高速信号用の信号線１１８Ａは、半導体パッケージ基板１１の最も外側に位置するスルーホールビア１５Ａに電気的に接続されており、中低速信号用の信号線１１８Ｂ及び１１８Ｃは、半導体パッケージ基板１１の、それぞれ高速信号用の信号線１１８Ａの内側に位置するスルーホールビア１５Ｂ及び１５Ｃに電気的に接続されている。
なお、信号線１１８Ａ〜１１８Ｃを含む配線パターン１１８は給電線を配備することによって電気メッキで形成する。前記給電線は電気メッキを行うことによりメッキ材料で被覆されるようになるが、その一部、具体的には半導体パッケージ基板１１の、スルーホールビアの外方においては露出して残存するようになり、いわゆるスタブ１７となる。半導体パッケージ基板１１の最も外側に位置するスルーホールビア１５は、その端部から距離ｄに位置する。したがって、高速信号用の信号線１１８Ａに対するスタブ１７Ａの長さは前記距離ｄ程度の長さを有するようになる。
なお、高速信号とは、例えば１ＧＨｚ以上のクロック周波数にて動作する信号の信号を意味し、中低速信号とは、例えば１ＧＨｚ未満のクロック周波数にて動作する信号の信号を意味する。
次いで、図３に示すように、図１及び２に示すアセンブリに対してモールド樹脂１８を、半導体チップ１２及びワイヤ１６を被覆するようにして形成するが、その際、半導体パッケージ基板１１の、スルーホールビア１５Ａの外方に位置するスタブ１７Ａをモールドに使用する金型によって切断し、高速信号用の信号線１１８Ａと分離する。
図４は、上記モールドに使用する金型の一態様を示す断面構成図であり、図５は、図４に示す金型を用いて図１及び２に示すアセンブリを樹脂モールドする様子を示す図である。
図４に示す金型２０は、モールド樹脂を収容する樹脂収容部２１１並びに図１及び２に示す半導体パッケージアセンブリを収容し、半導体チップ１２を被覆するようにしてモールド樹脂１８を形成するように構成されたモールド樹脂形成部２１２を有する上金型２１と、この上金型２１のモールド樹脂形成部２１２と相対向し、前記半導体パッケージアセンブリを収容するための半導体パッケージアセンブリ収容部２２１を有する下金型２２とを具えている。上金型２１において、樹脂収容部２１１の上部にはモールド樹脂を押圧して押し出すためのピストン２１３が設けられている。
なお、上金型２１のモールド樹脂形成部２１２のエッジ部２１２Ａは、前記半導体パッケージアセンブリのスタブ１７Ａを切断分離するために鋭利加工が施されている。具体的には、エッジ部２１２Ａは先端部の幅が約０．１ｍｍ程度となるような鋭利加工が施されている。また、モールド樹脂形成部２１２の幅は、上記半導体パッケージアセンブリを下金型２２の半導体パッケージアセンブリ収容部２２１内に収容した際に、エッジ部２１２Ａが、前記アセンブリのスタブ１７Ａの切断箇所に位置するように設定する。
図４に示す金型２０において、図１及び２に示すような半導体パッケージアセンブリを下金型２２の半導体パッケージアセンブリ収容部２２１に配置するとともに、上金型２１の樹脂収容部２１１内にモールド樹脂を充填する。この状態で上金型２１及び下金型２２を嵌合させるとともに、ピストン２１３で樹脂収容部２１１内に充填されたモールド樹脂を押圧すると、上記半導体パッケージアセンブリの表面に露出したスタブ１７Ａは、上金型２１のモールド樹脂形成部２１２におけるエッジ部２１２Ａによって切断分離されるとともに、モールド樹脂形成部２１２内には樹脂収容部２１１から押出されたモールド樹脂が、上金型２１及び下金型２２の隙間を通って充填されるとともに、モールド成形されるようになる。
この結果、図３に示すように、半導体チップ１２及びワイヤ１６を被覆するようにしてモールド樹脂１８が半導体パッケージ基板１１上に形成されるとともに、高速信号用の信号線１１８Ａのスタブ１７Ａが切断分離されることになる。したがって、スタブ１７Ａの切断分離によって、信号線１１８Ａにおける高速信号に対してスタブ１７Ａが反射などの悪影響を与えることなく、前記高速信号に対する電気的な悪影響を抑制することができる。また、スタブ１７Ａの切断分離をモールド樹脂の成形と同時に行うことができるので、スタブ１７Ａの切断分離のための工程を別途設ける必要がない。したがって、工程数の増大やマスク形成などによる半導体パッケージ基板を製造するためのコスト増を避けることができる。
図６〜図８は、図２に示すスタブ１７Ａ及びスルーホールビア１５Ａの部分を拡大して示す図である。図中、参照符号１７Ｂは、スタブ１７Ａの、金型２０におけるモールド樹脂形成部２１２のエッジ部２１２Ａによる切断箇所を示すものである。図６〜図８に示す例では、スタブ１７Ａの切断箇所に切欠きを形成しているので、かかる部分の耐切断強度はスタブ１７Ａ本来の耐切断強度に比較して小さくなっている。したがって、スタブ１７Ａに対してこのような切欠きを形成し、かかる部分でスタブ１７Ａを切断分離することによって、スタブ１７Ａの切断分離をより小さい力で簡易に行うことができる。
なお、切欠きの形状及び大きさは任意に設定することができる。図６は、切欠きをスタブ１７Ａの長さ方向に形成したスリットから構成しており、図７は、切欠きをスタブ１７Ａを直径方向に貫通するようにして形成した円形状の開口部から構成しており、図８は、切欠きをスタブ１７Ａの長さ方向に対して斜めとなるように形成したスリットから構成している。但し、これらの図中に示す切欠き形状などはあくまでも例示である。
（半導体パッケージ基板）
図９は、半導体パッケージの製造過程にある半導体パッケージのアセンブリの他の例を示す断面図である。図１０は、図９に示すアセンブリの半導体パッケージ基板表面の一部を拡大して示す図である。なお、図１及び２に示すアセンブリと類似及び同一の構成要素に対しては同じ参照符号を用いている。
図９に示す半導体パッケージアセンブリにおいては、半導体パッケージ基板１１の主面上においてマウント樹脂１３を介して半導体チップ１２が搭載されている。また、半導体パッケージ基板１１の裏面側には複数の半田ボール１４が形成されている。本例においても、半導体パッケージ基板１１は、絶縁層１１１〜１１３を含むとともに、これら絶縁層上にはそれぞれ配線パターン１１６〜１１８が形成されている。また、半導体パッケージ基板１１の内部において絶縁層間に位置する配線パターンは、各絶縁層を積層する以前に予め電気メッキなどの方法で形成しておく。
半導体チップ１２は、ワイヤ１６によって半導体パッケージ基板１１の最表面に形成された配線パターン１１８と電気的に接続されるとともに、半導体パッケージ基板１１を厚さ方向に貫通するようにして形成されたスルーホールビア（層間接続体）１５によって半田ボール１４と電気的に接続されている。なお、配線パターン１１６〜１１８同士も図示しないスルーホールビアを介して適宜電気的に接続されている。
なお、半導体パッケージ基板１１の最表面に位置する配線パターン１１８は、図１０に示すように、高速信号用の信号線１１８Ａと、その他中低速信号用の信号線１１８Ｂ及び１１８Ｃとを含んでいる。また、高速信号用の信号線１１８Ａは、半導体パッケージ基板１１の最も外側に位置するスルーホールビア１５Ａに電気的に接続されており、中低速信号用の信号線１１８Ｂ及び１１８Ｃは、半導体パッケージ基板１１の、それぞれ高速信号用の信号線１１８Ａの内側に位置するスルーホールビア１５Ｂ及び１５Ｃに電気的に接続されている。
図９及び１０に示す例では、高速信号用の信号線１１８Ａと電気的に接続されたスルーホールビア１５Ａを、半導体パッケージ基板１１の側端部であって、最外方に位置する半田ボール１４の外側に位置するようにしている。
なお、信号線１１８Ａ〜１１８Ｃを含む配線パターン１１８は給電線を配備することによって電気メッキで形成する。前記給電線は電気メッキを行うことによりメッキ材料で被覆されるようになるが、その一部、具体的には半導体パッケージ基板１１の、スルーホールビアの外方においては露出して残存するようになり、いわゆるスタブ１７となる。しかしながら、本例では、スルーホールビア１５Ａを半導体パッケージ基板１１の端部に近接させて形成しているので、スタブ１７Ａの前記端部までの距離ｄは極めて短くなる。
したがって、スタブ１７Ａが切断分離されず、あるいは除去されずにそのまま残存したとしても、信号線１１８Ａにおける高速信号に対して電気的な悪影響を与えることがない。すなわち、本例においては、スタブ１７Ａを残存させておくことができるので、スタブ１７Ａの切断分離あるいは除去のための工程を別途設ける必要がない。この結果、工程数の増大やマスク形成などによる半導体パッケージ基板を製造するためのコスト増を避けることができる。
なお、本例においても、上記同様に、高速信号は、例えば１ＧＨｚ以上のクロック信号にて動作する信号を意味し、中低速信号は、例えば１ＧＨｚ以下のクロック信号にて動作する信号を意味する。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
例えば、上記具体例においては、半導体パッケージ基板１１を絶縁層が３層積層された構造としたが、その積層数については任意の数とすることができる。また、スルーホールビア１５Ａ〜１５Ｃを半導体パッケージ基板１１を貫通して半田ボール１４に電気的に接続されるようにして形成したが、各絶縁層を貫通し、各絶縁層上に形成された各配線パターンを介して半田ボール１４に電気的に接続されるような構成とすることもできる。
また、配線パターン１１６〜１１８や給電層、各絶縁層などは汎用の材料から構成することができる。
半導体パッケージの製造過程にある半導体パッケージのアセンブリの一例を示す断面図である。 図１に示すアセンブリの半導体パッケージ基板表面の一部を拡大して示す図である。 半導体パッケージ基板の製造方法の一実施形態における工程図を示す図である。 図１及び２に示す半導体パッケージ基板に対してモールド樹脂を形成するために使用する金型の一態様を示す断面構成図である。 図４に示す金型を用いて図１及び２に示すアセンブリを樹脂モールドする様子を示す図である。 図２に示すスタブ１７Ａ及びスルーホールビア１５Ａの部分を拡大して示す図である。 同じく、図２に示すスタブ１７Ａ及びスルーホールビア１５Ａの部分を拡大して示す図である。 同じく、図２に示すスタブ１７Ａ及びスルーホールビア１５Ａの部分を拡大して示す図である。 半導体パッケージの製造過程にある半導体パッケージのアセンブリの他の例を示す断面図である。 図９に示すアセンブリの半導体パッケージ基板表面の一部を拡大して示す図である。
符号の説明
１１ 半導体パッケージ基板
１２ 半導体チップ
１３ マウント樹脂
１４ 半田ボール
１５Ａ，１５Ｂ，１５Ｃ スルーホールビア（層間接続体）
１６ ワイヤ
１７ スタブ
１８ モールド樹脂
１１６，１１７，１１８ 配線パターン
２０ 金型
２１ 上金型
２２ 下金型
２１１ 樹脂収容部
２１２ モールド樹脂形成部
２１２Ａ モールド樹脂形成部のエッジ部
２１３ ピストン
２２１ 半導体パッケージ基板収容部

Claims (5)

  1. 表面上に配線された複数の信号線が、厚さ方向に貫通するようにして形成された複数の層間接続体を介して最下面の複数の半田ボールに電気的に接続されてなる半導体パッケージ基板を製造する方法であって、
    前記複数の信号線を電気メッキによって形成するための給電線の内、前記複数の信号線の少なくとも高速信号線に対して、前記給電線の、前記半導体パッケージ基板における最も外側に位置する前記層間接続体の外方に延在する部分を、モールド樹脂形成時に使用する金型によって切断することを特徴とする、半導体パッケージ基板の製造方法。
  2. 前記給電線の、前記金型によって切断する部分の少なくとも一部において切欠きを形成することを特徴とする、請求項１に記載の半導体パッケージ基板の製造方法。
  3. 表面上に配線された複数の信号線が厚さ方向に貫通するようにして形成された複数の層間接続体を介して最下面の複数の半田ボールに電気的に接続されてなる半導体パッケージ基板に対してモールド樹脂を形成する際に使用する金型であって、
    前記金型の上型のエッジ部が、前記信号線を電気メッキによって形成するための給電線を切断できるように鋭利加工されたことを特徴とする、半導体パッケージ基板製造用金型。
  4. 表面上に配線された複数の信号線が厚さ方向に貫通するようにして形成された複数の層間接続体を介して最下面の複数の半田ボールに電気的に接続されてなる半導体パッケージ基板において、前記複数の信号線を電気メッキによって形成するための給電線であって、
    前記給電線のモールド樹脂成形時に使用する金型によって切断する部分の少なくとも一部において切欠きを形成したことを特徴とする、半導体パッケージ基板製造用給電線。
  5. 表面上に配線された複数の信号線が厚さ方向に貫通するようにして形成された複数の層間接続体を介して最下面の複数の半田ボールに電気的に接続されてなる半導体パッケージ基板であって、
    前記複数の信号線の少なくとも高速信号線において、この高速信号線に対する前記層間接続体を、前記半導体パッケージ基板の側端部であって、前記複数の半田ボールの外方に形成したことを特徴とする、半導体パッケージ基板。
JP2007066076A 2007-03-15 2007-03-15 半導体パッケージ基板の製造方法、半導体パッケージ基板製造用金型、半導体パッケージ基板製造用給電線、及び半導体パッケージ基板 Withdrawn JP2008227327A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007066076A JP2008227327A (ja) 2007-03-15 2007-03-15 半導体パッケージ基板の製造方法、半導体パッケージ基板製造用金型、半導体パッケージ基板製造用給電線、及び半導体パッケージ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007066076A JP2008227327A (ja) 2007-03-15 2007-03-15 半導体パッケージ基板の製造方法、半導体パッケージ基板製造用金型、半導体パッケージ基板製造用給電線、及び半導体パッケージ基板

Publications (1)

Publication Number Publication Date
JP2008227327A true JP2008227327A (ja) 2008-09-25

Family

ID=39845559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007066076A Withdrawn JP2008227327A (ja) 2007-03-15 2007-03-15 半導体パッケージ基板の製造方法、半導体パッケージ基板製造用金型、半導体パッケージ基板製造用給電線、及び半導体パッケージ基板

Country Status (1)

Country Link
JP (1) JP2008227327A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064664A (ja) * 2010-09-14 2012-03-29 Renesas Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064664A (ja) * 2010-09-14 2012-03-29 Renesas Electronics Corp 半導体装置

Similar Documents

Publication Publication Date Title
US8097815B2 (en) Printed circuit board and its designing method, and designing method of IC package terminal and its connecting method
JP5305265B2 (ja) マイクロ電子ダイ用の配線基板、そのような基板にビアを形成する方法、およびマイクロ電子デバイスをパッケージ化する方法
US20010006117A1 (en) Mechanical -laser structure on printed circuit board and carrier
US9839132B2 (en) Component-embedded substrate
US10103104B2 (en) Package carrier and manufacturing method of package carrier
US8895870B2 (en) Printed circuit board and method of manufacturing the same
CN102117752A (zh) 引脚框架封装结构及其制作方法
US8058566B2 (en) Packaging substrate structure and manufacturing method thereof
US7842611B2 (en) Substrate and manufacturing method of the same
JP5257177B2 (ja) プリント配線基板の改造方法および改造済プリント配線基板
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
US20060189178A1 (en) Semiconductor device package, method of manufacturing the same, and semiconductor device
US20110084410A1 (en) Wiring Substrate for a Semiconductor Chip, and Semiconducotor Package Having the Wiring Substrate
JP5188289B2 (ja) プリント基板の製造方法
CN101330064A (zh) 半导体封装及其制造方法
US20160095202A1 (en) Circuit board and manufacturing method thereof
JP2008227327A (ja) 半導体パッケージ基板の製造方法、半導体パッケージ基板製造用金型、半導体パッケージ基板製造用給電線、及び半導体パッケージ基板
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
JP2007042977A (ja) 半導体装置
US8106308B2 (en) Printed circuit board for package and manufacturing method thereof
JP2006294670A (ja) 半導体装置の製造方法
US20090151986A1 (en) Method of manufacturing wiring board, wiring board, and semiconductor device
JP5502881B2 (ja) 表面実装可能な装置
KR20190093482A (ko) 반도체 패키지 및 제조 방법
JP2018019077A (ja) プリント回路基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100601