KR20190093482A - 반도체 패키지 및 제조 방법 - Google Patents

반도체 패키지 및 제조 방법 Download PDF

Info

Publication number
KR20190093482A
KR20190093482A KR1020180059853A KR20180059853A KR20190093482A KR 20190093482 A KR20190093482 A KR 20190093482A KR 1020180059853 A KR1020180059853 A KR 1020180059853A KR 20180059853 A KR20180059853 A KR 20180059853A KR 20190093482 A KR20190093482 A KR 20190093482A
Authority
KR
South Korea
Prior art keywords
layer
line
conductive
plating
lines
Prior art date
Application number
KR1020180059853A
Other languages
English (en)
Inventor
유재웅
송하경
이중연
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to TW107146162A priority Critical patent/TW201935584A/zh
Priority to CN201811570677.3A priority patent/CN110112117A/zh
Priority to US16/231,855 priority patent/US20190237398A1/en
Publication of KR20190093482A publication Critical patent/KR20190093482A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

베이스층의 제1표면에 복수의 제1층의 도전 라인들이 배치되고, 베이스층의 제2표면에 제1층의 도전 라인들에 각각 전기적으로 접속되는 복수의 제2층의 도전 라인들이 배치된 패키지 기판을 포함하는 반도체 패키지가 제시된다. 패키지 기판은 제1층의 도전 라인들 중 하나의 도전 라인에 연결되는 도금 인입 라인(plating lead line)과, 제2층의 도전 라인들을 서로 전기적으로 연결시키는 임시 브리지 라인들(provisional bridge lines), 및 임시 브리지 라인의 중간 부분을 끊어 서로 이격된 잔류 부분들로 분리시키는 오프닝 홀(opening hole)을 더 포함한다.

Description

반도체 패키지 및 제조 방법{Semiconductor package and method of fabricating the same}
본 출원은 반도체 패키지(semiconductor package) 기술에 관한 것으로, 특히, 반도체 패키지 및 제조 방법에 관한 것이다.
반도체 패키지는 반도체 칩(chip)을 실장하는 패키지 기판(package substrate)를 포함하여 구성된다. 패키지 기판은 반도체 칩에 전기적으로 접속되는 회로 배선 구조를 포함하여 구성된다. 회로 배선의 일부 부분에 도금층(plating layer)이 형성된다. 도금층은 회로 배선과 이에 접속되는 커넥터(connector) 사이의 접착력(bondability)을 증가시키고, 전기적 도전성(electrically conductivity)를 개선시킬 수 있다.
본 출원은 전해 도금을 위한 도금선들을 감소시킨 반도체 패키지 구조를 제시하고자 한다.
본 출원은 전해 도금을 위한 도금선들을 감소시킨 반도체 패키지 구조를 제조하는 방법을 제시하고자 한다.
본 출원의 일 관점은, 반도체 칩; 및 상기 반도체 칩이 실장되는 패키지 기판;을 포함하는 반도체 패키지를 제시한다. 상기 패키지 기판은 서로 반대되는 제1 및 제2표면들을 포함하는 베이스층(base layer); 상기 베이스층의 제1표면에 배치된 제1본딩 핑거(bonding finger); 상기 베이스층의 제1표면에서 상기 제1본딩 핑거에 이격되어 배치된 도금 인입 라인(plating lead line); 상기 제1본딩 핑거에 전기적으로 접속하고 상기 베이스층을 실질적으로 관통하는 제1도전성 비아(conductive via); 상기 도금 인입 라인에 전기적으로 접속하고 상기 제1도전성 비아에 이격된 제2도전성 비아; 상기 베이스층의 제2표면에서 상기 제1도전성 비아를 상기 제2도전성 비아에 전기적으로 접속시키는 제1임시 브리지 라인(provisional bridge line); 및 상기 베이스층의 제2표면을 덮고, 상기 제1임시 브리지 라인의 중간 부분을 끊어 서로 이격된 잔류 부분들로 분리시키는 오프닝 홀(opening hole)을 제공하는 유전층을 포함한다.
본 출원의 일 관점은, 반도체 칩; 및 상기 반도체 칩이 실장되는 패키지 기판;을 포함하는 반도체 패키지를 제시한다. 상기 패키지 기판은 서로 반대되는 제1 및 제2표면들을 포함하는 베이스층(base layer); 상기 베이스층의 제1표면에 배치된 복수의 제1층의 도전 라인들; 상기 베이스층의 제2표면에 배치되고 상기 제1층의 도전 라인들에 각각 전기적으로 접속되는 복수의 제2층의 도전 라인들; 상기 제1층의 도전 라인들 중 하나의 도전 라인에 연결되는 도금 인입 라인(plating lead line); 상기 제2층의 도전 라인들을 서로 전기적으로 연결시키는 임시 브리지 라인들(provisional bridge lines); 및 상기 베이스층의 제2표면을 덮고, 상기 임시 브리지 라인의 중간 부분을 끊어 서로 이격된 잔류 부분들로 분리시키는 오프닝 홀(opening hole)을 제공하는 유전층을 포함한다.
본 출원의 일 관점은, 베이스층(base layer)의 제1표면에 복수의 제1층의 도전 라인들, 상기 베이스층의 제2표면에 배치되고 상기 제1층의 도전 라인들에 각각 전기적으로 접속되는 복수의 제2층의 도전 라인들, 상기 제1층의 도전 라인들 중 하나의 도전 라인에 연결되는 도금 인입 라인(plating lead line), 및 상기 제2층의 도전 라인들을 서로 전기적으로 연결시키는 임시 브리지 라인들(provisional bridge lines)을 형성하는 단계와, 상기 베이스층의 제1표면을 덮고 상기 제1층의 도전 라인들의 일부 부분들을 노출하는 제1유전층을 형성하는 단계; 상기 베이스층의 제2표면을 덮는 제2유전층을 형성하는 단계; 상기 제1유전층에 의해서 노출된 상기 제1층의 도전 라인들의 일부 부분들에 도금층들을 형성하는 전해 도금 단계; 상기 제2유전층의 일부 부분들 및 상기 임시 브리지 라인의 일부 부분들을 제거하여 오프닝홀(opening hole)들을 형성하여 패키지 기판을 제공하는 단계; 및 상기 패키지 기판 상에 반도체 칩을 실장하는 단계;를 포함하는 반도체 패키지 제조 방법을 제시한다.
본 출원의 실시예들에 따르면, 도금선들을 감소시킨 반도체 패키지 구조를 제시할 수 있다. 반도체 패키지를 구성하는 패키지 기판에서 도금선들의 수량이 줄어들 수 있다. 패키지 기판에서 도금선들의 전체 길이가 단축될 수 있다. 이에 따라, 도금선들이 반도체 패키지의 동작 특성을 저하시키거나 또는 신호 무결성(signal integrity)을 저하시키는 작용을 유효하게 억제시킬 수 있다.
또한, 도금선들을 감소시킨 반도체 패키지 구조를 제공하는 제조 방법을 제시할 수 있다.
도 1은 일 실시예에 따른 반도체 패키지를 보여주는 단면도이다.
도 2는 일 실시예에 따른 오프닝 홀(opening hole)들이 형성되기 이전의 패키지 기판의 단면 구조를 모식적(schematic)으로 보여주는 단면도이다.
도 3은 도 2의 패키지 기판의 상면 회로 배선 레이아웃(top circuit layout)을 모식적으로 보여주는 평면도이다.
도 4는 도 2의 패키지 기판의 바닥면 회로 배선 레이아웃(bottom circuit layout)을 모식적으로 보여주는 평면도이다.
도 5는 일 실시예에 의한 오프닝 홀들이 구비된 패키지 기판의 단면 구조를 모식적으로 보여주는 단면도이다.
도 6 내지 도 9는 일 실시예에 의한 오프닝 홀(opening hole)들이 구비된 패키지 기판을 모식적으로 보여주는 평면도들이다.
도 10은 일 실시예에 따른 패키지 기판의 상면 회로 배선 레이아웃을 보여주는 평면도이다.
도 11은 비교예에 따른 패키지 기판의 상면 회로 배선 레이아웃를 보여주는 평면도이다.
본 출원의 예의 기재에서 사용하는 용어들은 제시된 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 기술 분야에서의 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 사용된 용어의 의미는 본 명세서에 구체적으로 정의된 경우 정의된 정의에 따르며, 구체적인 정의가 없는 경우 당업자들이 일반적으로 인식하는 의미로 해석될 수 있다. 본 출원의 예의 기재에서 "제1" 및 "제2", "상부(top)"및 "하부(bottom or lower)"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다.
반도체 패키지는 반도체 다이 또는 반도체 칩과 같은 전자 소자들을 포함할 수 있으며, 반도체 다이 또는 칩은 전자 회로가 집적된 반도체 기판이 다이(die) 또는 칩 형태로 절단 가공된 형태를 포함할 수 있다. 반도체 칩은 DRAM이나 SRAM, NAND FLASH, NOR FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 집적회로가 집적된 메모리 칩이나, 또는 반도체 기판에 논리 회로가 집적된 로직(logic) 다이나 에이직(ASIC) 칩을 의미할 수 있다. 반도체 패키지는 휴대 단말기와 같은 정보통신 기기나, 바이오(bio)나 헬스케어(health care) 관련 전자 기기들, 인간에 착용 가능한(wearable) 전자 기기들에 적용될 수 있다.
명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
반도체 패키지에서 반도체 칩은 패키지 기판에 실장된다. 패키지 기판은 반도체 칩에 전기적으로 접속되는 회로 배선 구조를 포함하여 구성된다. 회로 배선의 일부 부분에 도금층(plating layer)이 형성된다. 도금층은 회로 배선과 이에 접속되는 커넥터(connector) 사이의 접착력(bondability)을 증가시키고, 전기적 도전성(electrically conductivity)를 개선시킬 수 있다.
도금층은 전해 도금 방식으로 형성될 수 있다. 전해 도금 공정을 적용하기 위해서 회로 배선에 도금선(plating line)들이 연결된다. 도금선들은 패키지 기판의 에지(edge)로부터 회로 배선, 예컨대, 신호 라인(signal line)들에 연결되는 긴 도전 패턴들로 도입될 수 있다. 도금선들은 전해 도금을 위해서 필요한 도전 라인이지만, 반도체 패키지의 동작 시 요구되는 회로 배선으로 작용하지는 않는다.
반도체 패키지가 동작하는 과정에서, 도금선들은 스터브(stub)와 같은 불필요한 전송 선로로 작용할 수 있다. 도금선들이 신호 라인들에 접속된 경우에, 도금선들은 신호가 우회하는 경로 또는 리플렉션(reflection)하는 경로로 작용할 수 있다. 도금선들을 따라 신호가 불필요하게 리플렉션됨에 따라, 신호 전송 속도가 저하되거나 또는 반도체 패키지의 동작 특성이 저하되거나 또는 신호 무결성(signal integrity)이 저하될 수 있다. 본 출원에서는 도금선들을 전체 길이를 감소시키고 단축시킨 패키지 기판을 포함하는 반도체 패키지 구조를 제시한다.
도 1은 일 실시예에 따른 반도체 패키지(10)의 단면 구조를 모식적으로 보여주는 단면도이다. 도 2는 일 실시예에 의한 패키지 기판(100)의 단면 구조를 모식적으로 보여주는 단면도이다. 도 2의 패키지 기판(100)은 도 1의 패키지 기판(100F)의 오프닝 홀(opening hole: 117)들이 형성되기 이전의 형태를 보여준다. 도 3은 도 2의 패키지 기판(100)의 상면 회로 배선 레이아웃(top circuit layout: 101)을 모식적(schematic)으로 보여주는 평면도이다. 도 4은 도 2의 패키지 기판의 바닥면 회로 배선 레이아웃(bottom circuit layout: 102)을 모식적으로 보여주는 평면도이다.
도 1을 참조하면, 반도체 패키지(10)는 패키지 기판(100F) 상에 실장된 반도체 칩(130)을 포함한다. 패키지 기판(100F)은 도금 인입 라인(121)과 임시 브리지 라인(126)의 잔류 부분(122R)들을 포함한다. 오프닝 홀(117)은 임시 브리지 라인(126)의 잔류 부분(122R)들이 서로 마주보는 상태로 만들어 준다. 반도체 칩(130)은 패키지 기판(100F)의 제1유전층(115) 상에 실장된다. 반도체 칩(130)을 덮는 몰딩층(molding layer: 139)이 패키지 기판(100F) 상에 형성된다. 본딩 와이어(135)가 반도체 칩(130)의 접촉 패드(131)에 본딩 핑거(bonding finger: 140)를 전기적으로 연결시킨다. 본딩 와이어(135)는 제1도금층(151)을 통해서 본딩 핑거(140)에 연결된다. 제2도금층(152)에는 외측 커넥터로서 솔더 볼(136)이 결합될 수 있다.
도 2를 참조하면, 패키지 기판(100)은 도 1의 패키지 기판(100F)의 오프닝홀(117)을 형성하기 이전의 형태인 프리 패키지 기판(pre-packaging substrate)를 보여준다. 패키지 기판(100)은 베이스층(base layer: 110)을 포함하고, 베이스층(110)에 도금선 구조가 구비된다. 베이스층(110)은 패키지 기판(100)의 몸체(body) 또는 코어(core)를 이루는 유전 물질의 층일 수 있다. 도금선 구조는 도금 인입 라인(lead line for plating: 121) 및 임시 브리지 라인(provisional bridge line for plating: 126)들을 포함하는 구조로 구비된다.
베이스층(110)은 서로 반대되는 표면들인 제1표면(111)과 제2표면(112)을 가진다. 베이스층(110)의 제1표면(111) 상에 제1유전층(115)이 형성되고, 제2표면(112)을 덮도록 제2유전층(116)이 형성된다. 제1유전층(115)이나 제2유전층(116)은 솔더 레지시트층(solder resist layer)를 포함하는 층으로 형성될 수 있다. 패키지 기판(100)은 인쇄회로기판(PCB: Printed Circuit Board) 구조로 구비될 수 있다. 패키지 기판(100)은 볼 그리드 어레이(BGA: Ball Grid Array) 기판 구조로 구비될 수 있다.
패키지 기판(100)은 바운더리 영역(boundary region: 104)과 바운더리 영역(104) 내측에 위치하는 내측 영역(inner region: 103)을 포함할 수 있다. 바운더리 영역(104)은 패키지 기판(100)의 내측 영역(103)을 에워싸는 영역이다. 내측 영역(103)과 이웃하는 다른 내측 영역(103')이 바운더리 영역(104)에 의해서 이어진 형태로 패키지 기판(100)이 도입된다.
패키지 기판(100)의 내측 영역(103)은, 그 영역 내에 반도체 칩(130)이 실장되는 영역이다. 내측 영역(103)은 반도체 칩(130)에 전기적으로 접속되는 회로 배선들이 위치하는 영역일 수 있다. 반도체 칩(130)은 내측 영역(103) 내에 실장된다. 반도체 칩(130)은 베이스층(110)의 제1표면(111) 상측에 실장된다. 반도체 칩(130)은 제1유전층(115) 상에 부착될 수 있다. 바운더리 영역(104)은 반도체 칩(130)을 패키징(packaging)하는 최종 과정에서 제거되는 영역일 수 있다. 바운더리 영역(104)은, 패키지 기판(100)에 실장된 반도체 칩(130)을 몰딩(molding)한 후, 개별 반도체 패키지들로 분리하는 소잉(sawing) 공정에서 제거되는 영역일 수 있다.
도 3을 참조하면, 패키지 기판(100)의 베이스층(110)의 제1표면(111) 상에 상면 회로 배선들이 구비된다. 상면 회로 배선들의 레이아웃(101)에 묘사된 것과 같이, 상면 회로 배선들은 본딩 핑거(bonding finger: 140)들, 제1층의 트레이스 패턴들(trace patterns of first layer: 160) 및 도금 인입 라인(121)을 포함한다.
본딩 핑거들(140)은 서로 이격되어 베이스층(110)의 제1표면(111)에 배치된다. 예컨대, 제1본딩 핑거(141)와 이격되도록 제2본딩 핑거(142), 제3본딩 핑거(143), 제4본딩 핑거(144)들이 배치된다. 본딩 핑거들(140)은 반도체 칩(130)과의 전기적 연결을 위해, 반도체 칩(130) 주위에 배치될 수 있다.
본딩 핑거들(140) 중 제1본딩 핑거(141)와, 제3 및 제4 본딩 핑거들(143, 144)은 반도체 칩(130)에 신호를 인가하는 신호 라인들(signal lines)을 구성하는 일부 부분들을 제공한다. 신호 라인들은 데이터 신호(DQ signal)들 또는 어드레스 및 커맨드 신호(address and command signal)들이 인가되는 도전 경로들이다. 제1본딩 핑거(141)와, 제3 및 제4 본딩 핑거들(143, 144)을 통해서 신호들이 반도체 칩(130)에 인가된다. 반면에, 제2본딩 핑거(142)는 비신호 라인(non-signal line)들의 일부 부분을 제공한다. 비신호 라인들은 파워(power) 또는 그라운드(ground)가 인가되는 도전 경로들이다. 제2본딩 핑거(142)를 통해서, 반도체 칩(130)에 파워가 인가되거나 또는 그라운드가 접지될 수 있다.
제1층의 트레이스 패턴들(160)은 본딩 핑거(140)들로부터 연장되는 도전 라인(conductive line)들이다. 제1층의 트레이스 패턴들(160)은 본딩 핑거들(140)을 도전성 비아들(conductive vias: 180) 각각에 전기적으로 접속시킨다. 제1층의 트레이스 패턴들(160)은 제1 내지 제4트레이스 패턴들(161, 162, 163, 164)을 포함할 수 있다.
도 4 및 도 2를 참조하면, 패키지 기판(100)의 베이스층(110)의 제2표면(112) 상에 바닥면 회로 배선들이 구비된다. 바닥면 회로 배선들의 레이아웃(102)에 묘사된 것과 같이, 바닥면 회로 배선들은 볼 랜드들(ball lands: 190), 제2층의 트레이스 패턴들(170) 및 임시 브리지 라인들(126)을 포함한다. 제2층의 트레이스 패턴들(170)은 베이스층(110)의 제2표면(112)에 배치된다.
도전성 비아들(180) 각각은 제1층의 트레이스 패턴들(160)들을 제2층의 트레이스 패턴들(170)에 전기적으로 연결시킨다. 도전성 비아들(180) 각각은 제1층의 트레이스 패턴(160)에 일 단부가 접속되고, 제2층의 트레이스 패턴(170)에 다른 단부가 접속된다. 도전성 비아들(180)은 베이스층(110)을 실질적으로 수직하게 관통하는 도전 패턴들이다. 제2층의 트레이스 패턴들(170)은 제5 내지 제8트레이스 패턴들(171, 172, 173, 174)을 포함할 수 있다. 제1 내지 제8의 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다.
제2층의 트레이스 패턴들(170)에 볼 랜드들(190)이 각각 전기적으로 접속된다. 제2층의 트레이스 패턴들(170)은 도전성 비아들(180)을 볼 랜드들(190)에 각각 전기적으로 연결시킨다. 볼 랜드들(190)은 패키지 기판(100)을 외부 기기와 접속시키는 외측 커넥터(outer connector: 도시되지 않음)가 접속되는 부분이다. 외측 커넥터는 솔더 볼(solder ball)을 포함할 수 있다.
도 2 및 도 3을 함께 참조하면, 본딩 핑거(140)는 내측 커넥터(inner connector)를 통해 반도체 칩(130)에 접속될 수 있다. 예컨대, 제4본딩 핑거(144)와 반도체 칩(130)의 접촉 패드(contact pad: 131)는 본딩 와이어(bonding wire: 135)를 통해서 서로 전기적으로 연결된다. 도 3에서 내측 커넥터는 본딩 와이어(135)로 구비된 것을 예시하고 있지만, 내측 커넥터는 다른 형태의 도전 부재를 포함할 수 있다. 예컨대, 내측 커넥터는 도전성 범프(bump) 형태로 구비될 수도 있다.
본딩 핑거들(140)의 표면들에는 제1도금층(151)들이 각각 형성된다. 제1도금층(151)은 본딩 와이어(135)와 본딩 핑거(140)의 접착력(bondability)을 증가시키는 층으로 형성될 수 있다. 제1도금층(151)은 본딩 와이어(135)와 본딩 핑거(140) 사이의 전기적 전도성(electrically conductivity)을 개선시키는 층으로 형성될 수 있다. 본딩 핑거(140)가 구리(Cu)층을 포함하여 형성될 때, 제1도금층(151)은 구리층의 부식을 막고 오염을 방지하는 층으로 형성될 수 있다. 제1도금층(151)은 전해 도금(electrolytic plating) 공정으로 형성된다. 제1도금층(151)은 본딩 핑거(140)를 이루는 도전 물질과 다른 도전 물질, 예컨대, 니켈 및 골드(Ni/Au)의 층을 포함하여 형성될 수 있다.
도 2과 도 4를 함께 참조하면, 볼 랜드(190)의 표면에는 제2도금층(152)이 형성된다. 제2도금층(152)은 볼 랜드(190)가 산화되는 것을 막고 외측 커넥터(미도시), 즉 솔더볼이 볼 랜드(190)에 접속될 때 금속간 화합물이 과도하게 형성되는 것을 억제하는 역할을 하는 층으로 형성될 수 있다. 제2도금층(152)은 제1도금층(151)이 전해 도금 공정으로 형성될 때 동시에 전해 도금될 수 있다. 다른 일 실시예에서, 제1도금층(151)과 제2도금층(152)은 각각 별도의 전해 도금 공정을 통해서 도금 처리될 수 있다.
도 2를 다시 참조하면, 제1도금층(151) 및 제2도금층(152)들을 형성하는 전해 도금 공정은, 본딩 핑거(140)들 및 볼 랜드(190)들에 도금 전류(plating electrical current)를 인가하는 것을 요구한다. 도금 버스(plating bus: 129), 도금 인입 라인(121) 및 임시 브리지 라인(126)들을 포함하는 도금선 구조를 통해서, 도금 전류는 본딩 핑거(140)들 및 볼 랜드(190)들에 인가될 수 있다.
도 3을 참조하면, 도금 버스(129)는 패키지 기판(100)의 바운더리 영역(104)에 배치된다. 도금 버스(129)는 바운더리 영역(104) 내의 베이스층(110)의 제1표면(111) 상에 형성된다. 도금 인입 라인(121)은 도금 버스(129)로부터 가지친 도전 라인(branched conductive line) 형태이다. 도금 인입 라인(121)은 도금 버스(129)로부터 연장되어 제2본딩 핑거(142)에 전기적으로 접속되는 도전 라인이다. 예컨대, 도금 인입 라인(121)은 제2트레이스 패턴(162)에 접속 연결되고, 제2트레이스 패턴(162)을 통해 제2본딩 핑거(142)에 전기적으로 연결된다. 도시하지는 않았지만 다른 실시예에서, 도금 인입 라인(121)은 제2본딩 핑거(142)에 직접 연결될 수도 있다.
도금 인입 라인(121)은 베이스층(110)의 제1표면(111) 상에서 여러 본딩 핑거(140)들 중에서 제2본딩 핑거(142)에만 접속된다. 도금 인입 라인(121)은 제2트레이스 패턴(162)을 통해서 제2본딩 핑거(142)에 연결된다. 도금 인입 라인(121)은 베이스층(110)의 제1표면(111)에서 제1본딩 핑거(141)와 이격(isolated)되어 배치된다. 베이스층(110)의 제1표면(111)에서, 도금 인입 라인(121)은 제1트레이스 패턴(161)이나, 제3 및 제4트레이스 패턴(163, 164)에는 직접적으로 연결되지 않는다. 베이스층(110)의 제1표면(111)에서, 도금 인입 라인(121)은 제1본딩 핑거(141)나 제3 및 제4본딩 핑거(143, 144)들에는 직접적으로 접속되지 않는다.
제2본딩 핑거(142) 및 제2트레이스 패턴(162)은 파워 라인(power line) 또는 그라운드 라인(ground line)과 같은 비신호 라인들의 일부 부분들이다. 반면에, 제1본딩 핑거(141) 및 제1트레이스 패턴(161)과 제3 및 제4본딩 핑거들(143, 144) 및 제3 및 제4트레이스 패턴들(163, 164)들은 신호 라인들의 일부 부분들이다. 도금 인입 라인(121)은 베이스층(110)의 제1표면(111)에 위치하는 비신호 라인들에만 연결 접속되고, 신호 라인들에는 직접적으로 연결되지 않는다.
도 2를 참조하면, 도금 인입 라인(121) 및 도금 버스(129)는 베이스층(110)의 제1표면(111) 상에 배치된 반면, 임시 브리지 라인(126)들은 베이스층(110)의 제2표면(112) 상에 배치된다. 도금 인입 라인(121)과 임시 브리지 라인(126)들은 서로 반대측 표면들에 각각 위치한다.
도 4를 참조하면, 임시 브리지 라인(126)들은 서로 이격되도록 형성된 도전성 비아들(180)을 전기적으로 서로 연결시킨다. 임시 브리지 라인(126)들은 서로 이격되도록 형성된 도전성 비아들(180) 사이에 도금 전류가 흐르도록 허용하고, 전해 도금 공정 이후에 전기적으로 단락되는 임시 도전 라인(provisional conductive line)이다.
도 2 내지 도 4를 함께 참조하면, 도금 인입 라인(121)으로 인가되는 도금 전류는, 임시 브리지 라인(126)들 및 도전성 비아들(180)들을 통해서 제1본딩 핑거(141), 제3 및 제4본딩 핑거들(143, 144)에 전달될 수 있다. 따라서, 도금 인입 라인(121)은 제1본딩 핑거(141), 제3 및 제4본딩 핑거들(143, 144)이나 이들에 접속된 제1, 제3 및 제4트레이스 패턴들(161, 163, 164)에 직접적으로 연결되지 않을 수 있다.
도 2 및 도 4를 참조하면, 베이스층(110)의 제2표면(112)에 제1볼 랜드(191)에 전기적으로 접속되는 제5트레이스 패턴(171)이 구비된다. 제1볼 랜드(191)는 제1도전성 비아(181)에 전기적으로 접속된다. 제5트레이스 패턴(171)은 제1도전성 비아(181)에 연결되고, 제1도전성 비아(181)를 통해서 제1트레이스 패턴(161)에 전기적으로 접속된다. 제1볼 랜드(191)는 제5트레이스 패턴(171), 제1도전성 비아(181) 및 제1트레이스 패턴(161)을 경유하여, 제1본딩 핑거(141)에 전기적으로 접속된다. 제1볼 랜드(191), 제5트레이스 패턴(171), 제1도전성 비아(181), 제1트레이스 패턴(161) 및 제1본딩 핑거(141)들은 신호 라인(signal line)을 제공한다.
제1볼 랜드(191)와 이격되어 제2볼 랜드(192)가 배치된다. 제2볼 랜드(192)는 제2도전성 비아(182)에 전기적으로 접속된다. 임시 브리지 라인(126)들 중 제1임시 브리지 라인(122)은 제1볼 랜드(191)에 제2볼 랜드(192)를 전기적으로 접속시킨다. 제1임시 브리지 라인(122)은 제5트레이스 패턴(171)을 제6트레이스 패턴(172)에 전기적으로 접속시킨다. 제5트레이스 패턴(171)은 제1볼 랜드(191)와 제1도전성 비아(181)를 전기적으로 접속시킨다. 제6트레이스 패턴(172)은 제2볼 랜드(192)와 제2도전성 비아(182)를 전기적으로 접속시킨다. 제1임시 브리지 라인(122)과 제5 및 제6트레이스 패턴(171, 172)들을 통해서, 제1볼랜드(191)는 제2볼랜드(192)에 전기적으로 연결된다. 제1임시 브리지 라인(122)은 제1도전성 비아(181)를 제2도전성 비아(182)에 전기적으로 연결시킨다. 제2볼 랜드(192), 제6트레이스 패턴(172), 제2도전성 비아(182), 제2트레이스 패턴(162) 및 제2본딩 핑거(142)들은 파워 라인이나 그라운드 라인을 제공할 수 있다.
제5 및 제6트레이스 패턴들(171, 172)은 베이스층(110)의 제2표면(112)에서 서로 이격된 도전 라인들이다. 제2도전성 비아(182)는 제1도전성 비아(181)에 이격되어 배치된다. 제2도전성 비아(182)는 베이스층(110)의 제1표면(111)에서 도금 인입 라인(121)에 전기적으로 접속되고, 제1도전성 비아(181)는 베이스층(110)의 제1표면(111)에서 제1본딩 핑거(141)에 전기적으로 접속된다.
제1임시 브리지 라인(122)은 제1도전성 비아(181)를 제2도전성 비아(182)에 실질적으로 접속시킨다. 제1임시 브리지 라인(122)은 제1본딩 핑거(141) 및 제1볼 랜드(191)를 도금 인입 라인(121)에 전기적으로 접속시킨다. 도금 인입 라인(121)을 통해 인가되는 도금 전류는, 제1임시 브리지 라인(122)를 통해서, 제1본딩 핑거(141) 및 제1볼 랜드(191)에 전달될 수 있다.
도금 버스(129)를 통해서 인가된 도금 전류는, 도금 인입 라인(121), 제2트레이스 패턴(162), 제2도전성 비아(182), 제6트레이스 패턴(172), 제1임시 브리지 라인(122), 제5트레이스 패턴(171), 제1도전성 비아(181) 및 제1트레이스 패턴(161)의 도전 경로를 지나 제1본딩 핑거(141)에 인가된다. 제1본딩 핑거(141)에 도금 전류가 인가되므로, 전해 도금으로 제1도금층(151)이 제1본딩 핑거(141)에 형성될 수 있다.
도금 버스(129)에 인가된 도금 전류는, 도금 인입 라인(121), 제2트레이스 패턴(162), 제2도전성 비아(182), 제6트레이스 패턴(172), 제1임시 브리지 라인(122) 및 제5트레이스 패턴(171)의 도전 경로를 지나 제1볼 랜드(191)에 인가된다. 제1본딩 핑거(141)와 제1볼 랜드(191)에 도금 전류가 동시에 인가되면, 제1도금층(151)과 제2도금층(152)이 각각 동시에 제1본딩 핑거(141) 및 제1볼 랜드(191)에 전해 도금될 수 있다.
도금 버스(129)에 인가된 도금 전류는, 도금 인입 라인(121), 제2트레이스 패턴(162), 제2도전성 비아(182) 및 제6트레이스 패턴(172)의 도전 경로를 지나 제2볼 랜드(192)에 인가된다. 제2트레이스 패턴(162)은, 도 3에 제시된 것과 같이, 제2본딩 핑거(142)에 연결되고 있으므로, 제2본딩 핑거(142)에도 동시에 도금 전류가 인가된다. 전해 도금으로 제2본딩 핑거(142)에 제1도금층(151)이 형성되며, 동시에 제2도금층(152)이 제2볼 랜드(192)에 형성된다.
도 3 및 도 4를 참조하면, 제2임시 브리지 라인(123)은, 제1임시 브리지 라인(122)를 통해서, 도금 인입 라인(121)을 제3본딩 핑거(143) 및 제3볼 랜드(193)에 전기적으로 접속시킨다. 제2임시 브리지 라인(123)은 제1임시 브리지 라인(122)에 제7트레이스 패턴(173) 및 이에 연결된 제3도전성 비아(183)를 전기적으로 접속시킨다. 도 4에서 제2임시 브리지 라인(123)은 제1임시 브리지 라인(122)에 직접적으로 연결된 것으로 묘사되지만, 다른 실시예에서 제2임시 브리지 라인(123)은 제1 또는 제2볼 랜드들(191, 192), 또는 제5 또는 제6트레이스 패턴들(171, 172) 중 어느 하나에 직접적으로 연결되도록 변형될 수도 있다.
제3임시 브리지 라인(124)은, 제2 및 제1임시 브리지 라인들(123, 122)을 통해서, 도금 인입 라인(121)을 제4본딩 핑거(144) 및 제4볼 랜드(194)에 전기적으로 접속시킨다. 제3임시 브리지 라인(124)은 제2임시 브리지 라인(123)을 통해서 제1임시 브리지 라인(122)에 전기적으로 접속될 수 있다. 제3임시 브리지 라인(124) 및 제2임시 브리지 라인(123)을 통해서 제4도전성 비아(184)는 제1임시 브리지 라인(122)에 전기적으로 접속될 수 있다. 제3임시 브리지 라인(124)을 통해서 제8트레이스 패턴(174) 및 이에 연결된 제4도전성 비아(184)가 제2임시 브리지 라인(123)에 전기적으로 접속된다.
제4임시 브리지 라인(125)은, 제3, 제2 및 제1임시 브리지 라인들(124, 123, 122)을 통해서, 도금 인입 라인(121)을 또 다른 본딩 핑거(140) 및 또 다른 볼 랜드(190)에 전기적으로 접속시키도록 연장될 수 있다.
이와 같이, 임시 브리지 라인(126)들은 서로 이격된 볼 랜드들(190)을 서로 전기적으로 연결 또는 접속시키도록 도입된다. 제1, 제3 및 제4본딩 핑거들(141, 143, 144)들은 베이스층(110)의 제1표면(111)에서는 도금 인입 라인(121)과 직접적으로 연결되지 않는다. 그렇지만, 임시 브리지 라인(126)들과 도전성 비아들(180)을 통해서, 제1, 제3 및 제4본딩 핑거들(141, 143, 144)들은 도금 인입 라인(121)에 전기적으로 접속될 수 있다.
임시 브리지 라인(126)들에 의해서, 베이스층(110)의 제1표면(111)에서 도금 인입 라인(121) 이외의 추가의 도금 인입 라인들을 생략할 수 있다. 다시 말해서, 제1, 제3 및 제4본딩 핑거들(141, 143, 144)들과 도금 버스(129)를 직접적으로 연결하는 추가 도금 인입 라인들은 생략될 수 있다.
도금 버스(129), 도금 인입 라인(121) 및 임시 브리지 라인(126)들을 통해 도금 전류를 인가하여, 제1도금층(151)들 및 제2도금층(152)들을 전해 도금으로 형성한다. 제1도금층(151)들 및 제2도금층(152)들을 형성한 이후에, 임시 브리지 라인(126)들을 끊어준다. 즉, 임시 브리지 라인(126)을 전기적인 오픈 상태(open state)로 만들어 준다.
도 5는 일 실시예에 의한 패키지 기판(100F)에 구비된 오프닝 홀(opening hole: 117)들을 모식적으로 보여주는 단면도이다. 도 6은 일 실시예에 의한 패키지 기판(100F)에 구비된 오프닝 홀(117)들을 모식적으로 보여주는 평면도(116S)이다. 도 7은 도 5의 패키지 기판(100F)의 상면 회로 배선 레이아웃(101)을 모식적으로 보여주는 평면도이다.
도 5 내지 도 7을 참조하면, 제1 및 제2도금층들(151, 152)을 형성한 이후에, 임시 브리지 라인(126)들의 중간 부분(122C)들을 제거하여 오프닝 홀(117)들을 형성할 수 있다. 오프닝 홀(117)들은 패키지 기판(100)의 바닥면(bottom surface)에 형성될 수 있다. 패키지 기판(100)의 바닥면은 제2유전층(116)의 표면(116S)에 의해 제공된다. 오프닝 홀(117)들은 제2유전층(116)의 일부 영역에 대해 진행되는 식각(etching) 공정으로 형성될 수 있다.
오프닝 홀(117)들은 제2유전층(116)의 일부 부분을 제거하고, 이로 인해 노출되는 임시 브리지 라인(126)의 중간 부분(122C)을 제거하여 형성될 수 있다. 오프닝 홀(117)의 벽면(sidewall; 117W)을 따라 임시 브리지 라인(126)들의 잔류 부분들(122R, 123R)의 벽면이 형성될 수 있다. 예컨대, 오프닝 홀(117)이 제1임시 브리지 라인(122)와 제2임시 브리지 라인(123)의 연결 부분을 제거하면, 오프닝 홀(117)의 벽면(117W)을 따라 제1임시 브리지 라인(122)의 잔류 부분(122R)들과 제2임시 브리지 라인(123)의 잔류 부분(123R)의 벽면이 형성된다.
제2유전층(116)에 제공된 오프닝 홀(117)은 제1임시 브리지 라인(122)의 중간 부분을 끊어 서로 이격된 잔류 부분(122R)들로 분리시킨다. 제1임시 브리지 라인(122)의 잔류 부분(122R)과 이에 마주보는 다른 잔류 부분(122R)은 서로 전기적으로 이격되고 전기적으로 분리되므로, 전기적으로 오픈 상태(electrically open state)가 된다. 오프닝 홀(117)은 제1임시 브리지 라인(122)와 제2임시 브리지 라인(123)의 연결 부분을 끊어 서로 이격된 잔류 부분(122R, 123R)들로 분리시킨다. (* claim 1의 수정 사항을 지지하도록 기재한 부분입니다. )
도 4의 볼 랜드들(190)들은 임시 브리지 라인들(126)에 의해 전기적으로 서로 연결되어 있는 상태이다. 도 5 및 도 6, 도 7에서, 제2유전층(116)의 오프닝 홀(117)을 형성하면서 임시 브리지 라인들(126)의 중간 부분이 끊어지므로, 각각의 볼 랜드들(910)이 서로 전기적으로 분리되어 있다. 예컨대, 오프닝 홀(117)은 제1볼 랜드(911)를 제2 내지 제4볼 랜드들(912, 913, 914)로부터 전기적으로 분리시킨다.
도 8 및 도 9는 일 실시예에 의한 패키지 기판에 구비된 오프닝 홀들(2117, 3117)의 다른 예를 보여준다.
도 8을 참조하면, 오프닝 홀(2117)은 제1도전성 비아(2181)와 제2도전성 비아(2182)를 전기적으로 분리시켜 준다. 제1도전성 비아(2181)와 제2도전성 비아(2182)는 임시 브리지 라인들의 연결 부분(2126C)에 의해서 파워 플레인(2173)에 전기적으로 연결될 수 있다. 오프닝 홀(2117)을 형성하는 과정을 통해 임시 브리지 라인들의 연결 부분(2126C)이 제거되며, 임시 브리지 라인이 전기적 오픈 상태가 된다.
도 9를 참조하면, 오프닝 홀(3117)은 제1볼 랜드(3191)와 제2볼 랜드(3192)를 전기적으로 분리시켜 준다. 제1볼 랜드(3191)와 제2볼 랜드(3192)는 임시 브리지 라인들의 연결 부분(3126C)에 의해서 그라운드 플레인(ground plane: 3173)에 전기적으로 연결될 수 있다. 오프닝 홀(3117)을 형성하면 임시 브리지 라인들의 연결 부분(3126C)이 제거되며, 임시 브리지 라인들은 전기적인 오픈 상태로 전환된다.
도 1을 다시 참조하면, 반도체 패키지(10)의 패키지 기판(100F)은 도금 인입 라인(121)과 임시 브리지 라인(126)의 잔류 부분(122R)들을 포함한다. 오프닝 홀(117)은 임시 브리지 라인(126)을 전기적 오픈 상태로 만들어 준다. 반도체 패키지(10) 내에 도금 인입 라인(121)과 임시 브리지 라인(126)의 잔류 부분(122R)이 잔존하고 있다. 그럼에도 불구하고, 도 7에 제시된 것과 같이, 도금 인입 라인(121)은 제2도전성 비아(182) 또는 제2본딩 핑거(142)에만 접속되도록 제한된다. 또한, 도 6 및 도 7에 제시된 것과 같이, 오프닝 홀(117)을 형성하는 과정에서 임시 브리지 라인(126)들의 중간 부분(122C)들이 제거되므로 임시 브리지 라인(126)들은 전기적 오픈 상태가 된다.
도 2 및 도 3을 다시 참조하면, 패키지 기판(100)은 베이스층(110)의 제1표면(111)에 배치된 복수의 제1층의 도전 라인들을 포함한다. 제1층의 도전 라인들은 제1층의 트레이스 패턴들(160)과 본딩 핑거(140)들을 포함한다. 도 2 및 도 4를 참조하면, 패키지 기판(100)은 베이스층(110)의 제2표면(112)에 배치된 복수의 제2층의 도전 라인들을 포함한다. 제2층의 도전 라인들은 제2층의 트레이스 패턴들(170)과 볼 랜드(190)들을 포함한다. 복수의 제2층의 도전 라인들은 도전성 비아들(180)을 통해서 제1층의 도전 라인들에 각각 전기적으로 접속된다. 제1층의 도전 라인들 중 하나의 도전 라인인 제1트레이스 패턴(161)에 도금 인입 라인(121)이 연결된다. 임시 브리지 라인들(126)이 제2층의 도전 라인들을 서로 전기적으로 연결시킨다.
도금 인입 라인(121)이 연결된 도전 라인, 예컨대, 제2트레이스 패턴(162)은 반도체 칩(130)에 파워를 인가하는 파워 라인(power line)을 제공할 수 있다. 또는 제2트레이스 패턴(162)은 반도체 칩(130)을 그라운드 접지시키는 그라운드 라인(ground line)을 제공할 수 있다.
도 2를 다시 참조하면, 패키지 기판(100)을 제조하는 방법은, 베이스층(110)의 제1표면(111)에 복수의 제1층의 도전 라인들과, 베이스층(110)의 제2표면(112)에 배치되고 복수의 제2층의 도전 라인들을 형성하는 단계를 포함한다. 도전 라인들을 형성할 때, 제1층의 도전 라인들 중 하나의 도전 라인에 연결되는 도금 인입 라인(121)과, 제2층의 도전 라인들을 서로 전기적으로 연결시키는 임시 브리지 라인들(126)을 함께 형성할 수 있다.
베이스층(110)의 제1표면(111)을 덮는 제1유전층(115)을 형성하고, 베이스층(110)의 제2표면(112)을 덮는 제2유전층(116)을 형성한다. 제1유전층(115)은 제1층의 도전 라인들의 일부 부분들인 본딩 핑거(140)들을 노출할 수 있다. 제1유전층(115)에 의해서 노출된 본딩 핑거(140)들에 제1도금층(151)들을 형성하는 전해 도금을 수행할 수 있다.
도 5를 참조하면, 제2유전층(116)의 일부 부분들 및 임시 브리지 라인(126)의 일부 부분들을 제거하여 오프닝홀(117)들을 형성할 수 있다. 이와 같은 과정으로 패키지 기판(도 1의 100F)을 제조한 후, 패키지 기판(도 1의 100F) 상에 반도체 칩(130)을 실장할 수 있다. 이후에, 반도체 칩(130)의 접촉 패드(131)와 패키지 기판(100)의 제1도금층(151)을 연결하는 본딩 와이어(135)를 형성할 수 있다. 이후에, 반도체 칩(130)을 덮는 몰딩층(도 1의 139)를 형성할 수 있다. 도 1에 제시된 것과 같이, 제2도금층(152)에 솔더 볼(136)을 결합할 수 있다.
도 10은 일 예에 따른 패키지 기판(200)의 상면 회로 배선 레이아웃(201)을 보여주는 평면도이다. 도 11은 비교예에 따른 패키지 기판(300)의 상면 회로 배선 레이아웃(301)를 보여주는 평면도이다.
도 10에 제시된 패키지 기판(200)의 상면 회로 배선 레이아웃(201)은, 내측 영역(203) 전체에 배치된 회로 배선들을 보여준다. 도금 인입 라인들(221-1, 221-2, 221-3)은, 패키지 기판(200)의 베이스층의 제1표면(211) 상에서, 제1도전 라인(260S)들에는 직접적으로 연결되지 않도록 설계된다. 제1도전 라인(260S)들은 반도체 칩(230)에 데이터 신호들 또는 어드레스 및 커맨드 신호(address and command signal)들을 인가하는 신호 라인들을 포함할 수 있다. 제1도전 라인(260S)들은 제1트레이스 패턴(261-1), 제1본딩 핑거(241-1) 및 제1도전성 비아(281)를 포함한다.
도금 인입 라인들(221-1, 221-2, 221-3)은 파워 라인(power line)이나 그라운드 플레인(ground plane)과 같은 비신호 라인들에 제한적으로 연결되도록 배치된다. 예컨대, 제1도금 인입 라인(221-1)은 도금 버스(229)로부터 분지되고, 제2도전 라인(260P)에 연결된다. 제2도전 라인(260P)은 제2트레이스 패턴(262-1), 제2본딩 핑거(242-1) 및 제2도전성 비아(282)를 포함한다. 제2도전 라인(260P)는 반도체 칩(230)에 파워를 인가하는 제1파워 라인을 제공한다. 또 다른 제2도금 인입 라인(221-2)은 도금 버스(229)와 그라운드 플레인(262-2)를 연결하도록 도입될 수 있다. 제3도금 인입 라인(221-3)은 또 다른 제2파워 라인을 도금 버스(229)에 연결시킬 수 있다.
패키지 기판(200)의 베이스층의 제1표면(211)에서, 소수의 파워 라인들 또는 그라운드에만 제한적으로 도금 인입 라인들(221-1, 221-2, 221-3)이 연결된다. 반면에, 도 11에 제시된 전형적인 패키지 기판(300)의 상면 회로 배선 레이아웃(301)은, 매우 많은 수의 도금 인입 라인들(322)이 도금 버스(329)로부터 분지된 것을 보여준다. 상면 회로 배선 레이아웃(301)에서, 반도체 칩(330)과 전기적으로 접속하도록 배치된 신호 라인들(362) 각각에 도금 인입 라인들(322)이 연결되고 있다. 이와 같이, 도금 인입 라인들(322)은 매우 많은 수로 도입되고 있다.
신호 라인들(362)에 각각 연결된 도금 인입 라인들(322)은, 최종 제품인 반도체 패키지가 동작할 때 불필요한 전송 선로인 스터브로 작용할 수 있다. 이에 따라, 반도체 칩(330)에 신호를 인가하거나 출력할 때, 도금 인입 라인들(322)은 신호의 리플렉션(reflection)을 유발하거나 반도체 패키지의 신호 무결성을 저하시키는 요인으로 작용할 수 있다.
도 10에 제시된 도금 인입 라인들(221-1, 221-2, 221-3)은, 도 11에 제시된 도금 인입 라인들(322)에 비해 매우 작은 개수로 도입되고 있다. 도금 인입 라인들((221-1, 221-2, 221-3)의 총 연장 길이는 상대적으로 단축된 길이를 가질 수 있다. 또한, 도 5의 도금 인입 라인들(221-1, 221-2, 221-3)은 신호 라인들(260S)에는 연결되지 않는다. 따라서, 도금 인입 라인들(221-1, 221-2, 221-3)이 신호 라인들(260S)에 대해 스터브로 작용하는 것을 유효하게 배제시킬 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
100: 패키지 기판,
117: 오프닝 홀,
121: 도금 인입 라인,
126: 임시 브리지 라인,
140: 본딩 핑거,
151, 152: 도금층,
160: 제1층의 트레이스 패턴,
170: 제2층의 트레이스 패턴.
180: 도전성 비아,
190: 도전성 볼 랜드.

Claims (19)

  1. 반도체 칩; 및
    상기 반도체 칩이 실장되는 패키지 기판;을 포함하고,
    상기 패키지 기판은
    서로 반대되는 제1 및 제2표면들을 포함하는 베이스층(base layer),
    상기 베이스층의 제1표면에 배치된 제1본딩 핑거(bonding finger),
    상기 베이스층의 제1표면에서 상기 제1본딩 핑거에 이격되어 배치된 도금 인입 라인(plating lead line),
    상기 제1본딩 핑거에 전기적으로 접속하고 상기 베이스층을 실질적으로 관통하는 제1도전성 비아(conductive via),
    상기 도금 인입 라인에 전기적으로 접속하고 상기 제1도전성 비아에 이격된 제2도전성 비아, 상기 베이스층의 제2표면에서 상기 제1도전성 비아를 상기 제2도전성 비아에 전기적으로 접속시키는 제1임시 브리지 라인(provisional bridge line); 및
    상기 베이스층의 제2표면을 덮고, 상기 제1임시 브리지 라인의 중간 부분을 끊어 서로 이격된 잔류 부분들로 분리시키는 오프닝 홀(opening hole)을 제공하는 유전층을 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 제1본딩 핑거 상에 형성된 제1도금층을 더 포함하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 제2도전성 비아, 상기 제1임시 브리지 라인 및 제1도전성 비아는
    상기 도금 인입 라인을 상기 제1본딩 핑거에 전기적으로 접속시키는 경로를 제공하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 베이스층의 제1표면에서 상기 제1본딩 핑거에 이격되고,
    상기 도금 인입 라인에 전기적으로 접속되는 제2본딩 핑거를 더 포함하는 반도체 패키지.
  5. 제4항에 있어서,
    상기 베이스층의 제1표면에서 상기 제1본딩 핑거를 상기 제1도전성 비아에 연결시키는 제1트레이스 패턴; 및
    상기 제1트레이스 패턴과 이격되고, 상기 제2본딩 핑거를 상기 제2도전성 비아에 연결시키는 제2트레이스 패턴;을 더 포함하는 반도체 패키지.
  6. 제5항에 있어서,
    상기 베이스층의 제1표면에서 상기 제1 및 제2본딩 핑거들에 이격된 제3 및 제4본딩 핑거들;
    상기 제1 및 제2도전성 비아들과 이격된 제3 및 제4도전성 비아들; 및
    상기 제3 및 제4본딩 핑거들을 상기 제3 및 제4도전성 비아들에 각각 연결시키는 제3 및 제4트레이스 패턴들을 더 포함하는 반도체 패키지.
  7. 제6항에 있어서,
    상기 제3도전성 비아를 상기 제1임시 브리지 라인에 전기적으로 접속하는 제2임시 브리지 라인을 더 포함하는 반도체 패키지.
  8. 제6항에 있어서,
    상기 제4도전성 비아를 상기 제1임시 브리지 라인에 전기적으로 접속하는 제3임시 브리지 라인을 더 포함하는 반도체 패키지.
  9. 제5항에 있어서,
    상기 베이스층의 제2표면에서 상기 제1도전성 비아에 전기적으로 접속되는 제5트레이스 패턴;
    상기 제5트레이스 패턴에 접속되는 제1볼 랜드(ball land);
    상기 제2도전성 비아에 전기적으로 접속되는 제6트레이스 패턴; 및
    상기 제6트레이스 패턴에 전기적으로 접속되는 제2볼 랜드(ball land);를 더 포함하는 반도체 패키지.
  10. 제9항에 있어서,
    상기 제1볼 랜드, 상기 제5트레이스 패턴, 상기 제1도전성 비아, 상기 제1트레이스 패턴 및 상기 제1본딩 핑거는
    상기 반도체 칩에 데이터 신호들 또는 어드레스 신호, 또는 커맨더 신호들을 인가하는 신호 라인(signal line)을 제공하는 반도체 패키지.
  11. 제9항에 있어서,
    상기 제2볼 랜드, 상기 제6트레이스 패턴, 상기 제2도전성 비아, 상기 제2트레이스 패턴 및 상기 제2본딩 핑거는
    상기 반도체 칩에 파워를 인가하는 파워 라인(power line)을 제공하는 반도체 패키지.
  12. 제9항에 있어서,
    상기 제2볼 랜드, 상기 제6트레이스 패턴, 상기 제2도전성 비아, 상기 제2트레이스 패턴 및 상기 제2본딩 핑거는
    상기 반도체 칩을 그라운드 접지시키는 그라운드 라인(ground line)을 제공하는 반도체 패키지.
  13. 반도체 칩; 및
    상기 반도체 칩이 실장되는 패키지 기판;을 포함하고,
    상기 패키지 기판은
    서로 반대되는 제1 및 제2표면들을 포함하는 베이스층(base layer),
    상기 베이스층의 제1표면에 배치된 복수의 제1층의 도전 라인들,
    상기 베이스층의 제2표면에 배치되고 상기 제1층의 도전 라인들에 각각 전기적으로 접속되는 복수의 제2층의 도전 라인들,
    상기 제1층의 도전 라인들 중 하나의 도전 라인에 연결되는 도금 인입 라인(plating lead line),
    상기 제2층의 도전 라인들을 서로 전기적으로 연결시키는 임시 브리지 라인들(provisional bridge lines), 및
    상기 베이스층의 제2표면을 덮고, 상기 임시 브리지 라인의 중간 부분을 끊어 서로 이격된 잔류 부분들로 분리시키는 오프닝 홀(opening hole)을 제공하는 유전층을 포함하는 반도체 패키지.
  14. 제13항에 있어서,
    상기 제1층의 도전 라인들의 일부 부분들에 형성된 제1도금층들; 및
    상기 제2층의 도전 라인들의 일부 부분들에 형성된 제2도금층들;을 더 포함하는 반도체 패키지.
  15. 제13항에 있어서,
    상기 도금 인입 라인이 연결된 상기 도전 라인은
    상기 반도체 칩에 파워를 인가하는 파워 라인(power line)을 제공하는 반도체 패키지.
  16. 제13항에 있어서,
    상기 도금 인입 라인이 연결된 상기 도전 라인은
    상기 반도체 칩을 그라운드 접지시키는 그라운드 라인(ground line)을 제공하는 반도체 패키지.
  17. 베이스층(base layer)의 제1표면에 복수의 제1층의 도전 라인들,
    상기 베이스층의 제2표면에 배치되고 상기 제1층의 도전 라인들에 각각 전기적으로 접속되는 복수의 제2층의 도전 라인들,
    상기 제1층의 도전 라인들 중 하나의 도전 라인에 연결되는 도금 인입 라인(plating lead line), 및
    상기 제2층의 도전 라인들을 서로 전기적으로 연결시키는 임시 브리지 라인들(provisional bridge lines)을 형성하는 단계;
    상기 베이스층의 제1표면을 덮고 상기 제1층의 도전 라인들의 일부 부분들을 노출하는 제1유전층을 형성하는 단계;
    상기 베이스층의 제2표면을 덮는 제2유전층을 형성하는 단계;
    상기 제1유전층에 의해서 노출된 상기 제1층의 도전 라인들의 일부 부분들에 도금층들을 형성하는 전해 도금 단계;
    상기 제2유전층의 일부 부분들 및 상기 임시 브리지 라인의 일부 부분들을 제거하여 오프닝홀(opening hole)들을 형성하여 패키지 기판을 제공하는 단계; 및
    상기 패키지 기판 상에 반도체 칩을 실장하는 단계;를 포함하는 반도체 패키지 제조 방법.
  18. 제17항에 있어서,
    상기 도금 인입 라인이 연결된 상기 도전 라인은
    상기 반도체 칩에 파워를 인가하는 파워 라인(power line)을 제공하는 반도체 패키지 제조 방법.
  19. 제17항에 있어서,
    상기 도금 인입 라인이 연결된 상기 도전 라인은
    상기 반도체 칩을 그라운드 접지시키는 그라운드 라인(ground line)을 제공하는 반도체 패키지 제조 방법.
KR1020180059853A 2018-02-01 2018-05-25 반도체 패키지 및 제조 방법 KR20190093482A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107146162A TW201935584A (zh) 2018-02-01 2018-12-20 半導體封裝
CN201811570677.3A CN110112117A (zh) 2018-02-01 2018-12-21 半导体封装
US16/231,855 US20190237398A1 (en) 2018-02-01 2018-12-24 Semiconductor packages

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180013121 2018-02-01
KR1020180013121 2018-02-01

Publications (1)

Publication Number Publication Date
KR20190093482A true KR20190093482A (ko) 2019-08-09

Family

ID=67613676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180059853A KR20190093482A (ko) 2018-02-01 2018-05-25 반도체 패키지 및 제조 방법

Country Status (2)

Country Link
KR (1) KR20190093482A (ko)
TW (1) TW201935584A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206058A (zh) * 2020-01-31 2021-08-03 爱思开海力士有限公司 封装基板及包括该封装基板的半导体封装件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206058A (zh) * 2020-01-31 2021-08-03 爱思开海力士有限公司 封装基板及包括该封装基板的半导体封装件

Also Published As

Publication number Publication date
TW201935584A (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
CN104253115B (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
US6476331B1 (en) Printed circuit board for semiconductor package and method for manufacturing the same
KR20200092566A (ko) 브리지 다이를 포함한 반도체 패키지
KR20100041430A (ko) 적층 패키지 및 이의 제조 방법
TWI424799B (zh) 基板佈局與其形成方法
US7384566B2 (en) Fabrication method for printed circuit board
KR20190093504A (ko) 반도체 패키지
CN110364513B (zh) 半导体芯片和包括半导体芯片的半导体封装
CN102867801A (zh) 半导体承载件暨封装件及其制法
US8294250B2 (en) Wiring substrate for a semiconductor chip, and semiconducotor package having the wiring substrate
KR100803643B1 (ko) 집적 회로 패키지의 제조 방법
KR100678878B1 (ko) 집적 회로 패키지 및 그 제조 방법
US7453141B2 (en) Semiconductor device package, method of manufacturing the same, and semiconductor device
CN105323948A (zh) 中介基板及其制造方法
US8500984B2 (en) Method for manufacturing printed-circuit board
KR20140144487A (ko) 패키지 기판 및 제조 방법
KR20190093482A (ko) 반도체 패키지 및 제조 방법
KR100725517B1 (ko) 본딩 패드와 볼 랜드가 복수 층에 형성된 다층 배선 기판및 이를 이용한 반도체 패키지 구조
KR20190093488A (ko) 반도체 패키지
KR102509051B1 (ko) 반도체 패키지
US20110062586A1 (en) Chip for Reliable Stacking on another Chip
US11502054B2 (en) Semiconductor device assembly and method therefor
US9966364B2 (en) Semiconductor package and method for fabricating the same
CN103390598A (zh) 半导体封装件及其制法
US20240074049A1 (en) Printed circuit board