JP2001068588A - パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法 - Google Patents

パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法

Info

Publication number
JP2001068588A
JP2001068588A JP24060799A JP24060799A JP2001068588A JP 2001068588 A JP2001068588 A JP 2001068588A JP 24060799 A JP24060799 A JP 24060799A JP 24060799 A JP24060799 A JP 24060799A JP 2001068588 A JP2001068588 A JP 2001068588A
Authority
JP
Japan
Prior art keywords
package substrate
wiring
power supply
supply line
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24060799A
Other languages
English (en)
Other versions
JP3339473B2 (ja
Inventor
Akisato Sato
亮吏 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24060799A priority Critical patent/JP3339473B2/ja
Priority to US09/642,806 priority patent/US6486052B1/en
Priority to KR1020000048932A priority patent/KR100351551B1/ko
Priority to TW089117196A priority patent/TW463339B/zh
Publication of JP2001068588A publication Critical patent/JP2001068588A/ja
Priority to US10/226,258 priority patent/US20020190376A1/en
Application granted granted Critical
Publication of JP3339473B2 publication Critical patent/JP3339473B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated

Abstract

(57)【要約】 【課題】 この発明は、電気メッキ用の給電線を備えな
がら、電気的特性に優れたパッケージ基板を提供するこ
とを課題とする。 【解決手段】 給電線３７ａを、パッケージ領域７１内
の各所に設定した集合領域３９に集めるとともに面状接
地線３６Ｆとつなぐ。実装端子３８等への電気メッキ
は、面状接地線３６Ｆ、給電線３７ａ，ｂを通じて、通
電することで行う。メッキ作業完了後は、給電線３７ａ
を集合領域３９において切断する。切断後に実装端子３
８とつながった状態で残った給電線３７ａは、半導体装
置完成後はスタブとして機能する。なお、給電線３７ａ
を信号線３４に沿って形成しておけば、切断後に面状接
地線３６Ｆとつながった状態で残った給電線３７ａはシ
ールド線として機能する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、メッキ用の配線
を備えたパッケージ基板、該パッケージ基板を備える半
導体装置及びそれらの製造方法に関する。
【０００２】
【従来の技術】半導体装置は、半導体チップをパッケー
ジ基板に搭載することで構成されている。この搭載に際
しては、電気的な接続と、機械的な固定とを同時に実現
することのできるはんだ付けが広く用いられている。こ
の場合、はんだ付けの対象となる、端子、配線等の接合
対象部位が、必ずしもはんだ付けに適した材料で構成さ
れているとは限らない。例えば、タングステン、モリブ
デン等の高融点金属ははんだ付けを行うことができな
い。また、接合対象部位に錆が生じている場合には、は
んだ付けができない。このため、接合対象部位をはんだ
付けに適した状態にするべく、接合対象部位にメッキが
施されるのが一般的である。例えば、各種回路基板で
は、端子表面にＮｉ／Ａｕメッキが行われている。
【０００３】このメッキには電気メッキ法と無電解メッ
キ法とがあるが、コストの低い電気メッキが最も広く用
いられている。以下、図１１を参照して、例えば、特開
平８−２８８４２２号公報や特開平５−９５０２５号公
報等に記載されている、パッケージ基板の端子への電気
メッキについて説明する。
【０００４】パッケージ基板１０１は、同図に示すよう
に、基本的には絶縁基材１０２上に所望のパターンで端
子、配線を形成することで構成されている。当然、パッ
ケージ１個分の配線は、絶縁基材１０２上における、製
造工程の途中で切断分離されることなく最終的にそのパ
ッケージ基板１０１を構成することになる領域（パッケ
ージ領域）内に収められている。電気メッキを行うため
には、当然ながら、メッキ対象部位（ここでは、端子）
１０３に通電するための配線が必要である。このため、
パッケージ基板１０１では、端子１０３からパッケージ
領域外にまでメッキ引き出し線１０４が引き回されてい
た。
【０００５】
【発明が解決しようとする課題】しかしながら、上記公
報記載の従来技術では、パッケージ基板１０１あるいは
半導体装置としての完成状態においても、このメッキ引
き出し線１０４の大部分が信号線などにつながった状態
でそのまま残っていた。しかも、パッケージ領域の外ま
で引き回されている関係上、メッキ引き出し線１０４の
残っている長さが長かった。
【０００６】これまでに実用化されている半導体装置の
動作周波数帯では、このような最終的に残っているメッ
キ引き出し線の存在が問題になることはほとんどなかっ
た。しかし、近年、半導体装置の動作周波数が向上する
につれて、この残っているメッキ引き出し線の存在が原
因となって様々な問題が生じる可能性がある。例えば、
この残っているメッキ引き出し線の存在が原因となっ
て、信号線を通じて入出力する信号に反射が生じる可能
性がある。また、このメッキ引き出し線の静電容量が、
信号線を通じての信号の入出力に影響を与える可能性が
ある。
【０００７】また、メッキ引き出し線によってパッケー
ジ領域が分断されるため、他の配線の引き回し設計等の
自由度が非常に狭まっていた。例えば、回路基板等で
は、ノイズなどを防止するために、シールド構造を採用
することが一般的であるが、信号線の両側に配置するシ
ールド線の設計が非常に困難となっていた。近年、実装
密度の上昇、端子数の増大が進むにつれて、この設計の
困難さは深刻な問題になりつつあった。なお、ここで言
うシールド構造とは、信号線と同一面上においてこの信
号線の両側に、この信号線と所定の間隔を保って、電位
が固定された配線（シールド線）を設けた構造である。
無電解メッキを行えば、このようなメッキ引き出し線を
設ける必要はない。しかし、無電解メッキは生産コスト
が高いため、できるだけ避けることが好ましいという事
情もある。
【０００８】この発明は上述の事情に鑑みてなされたも
ので、電気的特性に優れ、かつ、低コストのパッケージ
基板及びこれを備えた半導体装置及びそれらの製造方法
を提供することを目的としている。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、回路素子及びこの回路素子
につながったチップ端子が形成された半導体チップが搭
載されるパッケージ基板に係り、所定の形状に成形され
た絶縁基材と、前記絶縁基材の一面側に所定のパターン
で形成され、その幅が略一定の線状に構成された線状配
線と、前記絶縁基材の一面側に所定のパターンで配列さ
れ、前記線状配線ごとに設けられた実装端子と、前記実
装端子と直接又は間接的につながる一方でその終端部が
前記絶縁基材の一面側において設定された分離領域に面
した状態で設けられた冗長配線と、その一部が前記冗長
配線とつながることなく前記分離領域に面しており、か
つ、前記絶縁基材の外周縁部にまで延びた引き出し配線
とを有することを特徴としている。
【００１０】請求項２記載の発明は、請求項１記載のパ
ッケージ基板に係り、前記引き出し配線が、半導体チッ
プが搭載された状態においてこの半導体チップの備える
チップ端子のうちその電位が一定に保たれるチップ端子
とつながれることが想定される実装端子と、直接又は間
接的につながっていることを特徴としている。
【００１１】請求項３記載の発明は、請求項１又は２記
載のパッケージ基板に係り、前記引き出し配線が、前記
絶縁基材上において面状に広がって構成された面状配線
であることを特徴としている。
【００１２】請求項４記載の発明は、請求項２又は３記
載のパッケージ基板に係り、前記引き出し配線が、その
一部が前記線状配線に沿って設けられていることを特徴
としている。
【００１３】請求項５記載の発明は、請求項２又は３記
載のパッケージ基板に係り、前記引き出し配線は、前記
線状配線及び／又は前記実装端子の少なくとも一部を囲
んで形成されたものであることを特徴としている。
【００１４】請求項６記載の発明は、請求項１又は２記
載のパッケージ基板に係り、前記分離領域が、前記絶縁
基材上において前記引き出し配線よりも内側に設定され
ていることを特徴としている。
【００１５】請求項７記載の発明は、請求項３記載のパ
ッケージ基板に係り、前記分離領域が、前記実装端子の
配列された領域の近傍に設定されていることを特徴とし
ている。
【００１６】請求項８記載の発明は、請求項３記載のパ
ッケージ基板に係り、前記分離領域が、前記実装端子の
配列された領域の略中央に設定されていることを特徴と
している。
【００１７】請求項９記載の発明は、請求項１乃至８の
何れか一に記載のパッケージ基板に係り、前記分離領域
には、複数の冗長配線の終端部が面していることを特徴
としている。
【００１８】請求項１０記載の発明は、請求項９記載の
パッケージ基板に係り、前記絶縁基材が、前記分離領域
においてその表裏を貫通した孔が形成されたものである
ことを特徴としている。
【００１９】請求項１１記載の発明は、請求項１乃至１
０の何れか一に記載のパッケージ基板に係り、前記実装
端子は、格子状に配列されていることを特徴としてい
る。
【００２０】請求項１２記載の半導体装置は、請求項１
乃至１１の何れか一つに記載のパッケージ基板と、前記
パッケージ基板に搭載され、複数の回路素子が形成され
た半導体チップとを有することを特徴としている。
【００２１】また、請求項１３記載の発明は、請求項１
２記載の半導体装置に係り、前記パッケージ基板の有す
る実装端子上に設けられ、球状に成形されたはんだを有
することを特徴としている。
【００２２】また、請求項１４記載の発明は、半導体チ
ップが搭載されるパッケージ基板の製造方法に係り、前
記パッケージ基板の一部を構成する絶縁基材の一面側
に、少なくとも、実装端子と、前記実装端子と直接又は
間接的につながっており、かつ、別途定められた分離領
域を通過した複数本の給電線と、前記絶縁基材上におけ
る前記分離領域よりも外側位置において前記給電線とつ
ながった引き出し配線とを形成する配線工程と、外部か
ら前記引き出し配線及び前記給電線を通じて通電するこ
とで前記端子にメッキを施すメッキ工程と、前記メッキ
工程の後、前記給電線を前記分離領域において切断する
切断工程とを有することを特徴としている。
【００２３】また、請求項１５記載の発明は、半導体チ
ップが搭載されるパッケージ基板の製造方法に係り、前
記パッケージ基板の一部を構成する絶縁基材の一面側
に、その幅が略一定の線状に構成された線状配線と、こ
の線状配線とつながった実装端子と、面状に構成された
面状配線と、前記面状配線と前記実装端子とを直接又は
間接的につなぎ、かつ、前記線状配線に沿って構成され
た給電線とを形成する配線工程と、外部から前記面状配
線及び前記給電線を通じて通電することで前記端子にメ
ッキを施すメッキ工程と、前記メッキ工程の後、前記給
電線を所望の位置で切断する切断工程とを有することを
特徴としている。
【００２４】請求項１６記載の発明は、請求項１４又は
１５記載のパッケージ基板の製造方法に係り、前記給電
線の切断を、抜き型による打ち抜き、レーザ加工又はエ
ッチングによって行うことを特徴としている。
【００２５】請求項１７記載の発明は、パッケージ基板
に半導体チップを搭載して構成された半導体装置の製造
方法に係り、請求項１４，１５又は１６記載のパッケー
ジ基板の製造方法を適用してパッケージ基板を製造する
パッケージ基板製造工程と、前記パッケージ基板製造工
程において製造されたパッケージ基板に、複数の回路素
子が形成された半導体チップを搭載するチップ搭載工程
とを有することを特徴としている。
【００２６】この発明の作用について説明する。まず、
配線工程において、絶縁基材に、少なくとも、実装端子
と、給電線と、引き出し配線とを形成する。この場合、
給電線は、実装端子と直接又は間接的につながってお
り、かつ、分離領域を通過するように形成する。また、
引き出し配線は、分離領域よりも外側位置において給電
線とつながっており、かつ、絶縁基材の外周縁部にまで
延びた状態で形成する。続いて、電気メッキ法によっ
て、実装端子にメッキを施す（メッキ工程）。この場合
の通電は、外部から引き出し配線及び給電線を通じて行
う。この後、給電線を分離領域において切断する（切断
工程）。
【００２７】この場合、一つの分離領域に複数の給電線
が通過するようにしておけば、複数の給電線を一括して
切断することができる。このため給電線の切断を抜き型
による打ち抜きによって行う場合でも、パッケージ基板
に与える損傷を少なくできる。逆に、分離領域は、給電
線ごとに所望の領域に設定しておいても良い。このよう
にすれば各給電線ごとに最適な位置で切断することがで
きる。このように各所で切断を行うには、レーザ加工又
はエッチングによって行うのが好ましい。
【００２８】このようにして分離領域において切断され
た給電線のうち、実装端子と直接又は間接的につながっ
ている側は、その終端部が分離領域に面した冗長配線と
なる。一方、引き出し配線とつながっている側は、その
一部が分離領域に面しているものの、冗長配線とつなが
ってはいない。このため、これ以降、この部分は引き出
し配線の一部として機能することになる。
【００２９】引き出し配線は、その電位が一定に保たれ
るチップ端子とつながれることが想定される実装端子と
直接又は間接的につながっているもの、すなわち、接地
線、電源線等を利用して構成することができる。あるい
は、絶縁基材上において面状に広がって構成された面状
配線を用いることができる。なお、このような面状配線
は、接地線等として用いられているのが一般的である。
このような構成を採用している場合には、給電線及び引
き出し配線を線状配線に沿って（あるいは、線状配線と
実装端子の少なくとも一部を囲むように）形成しておけ
ば、分離領域において給電線を切断した後は、引き出し
配線及び切断後に引き出し配線と繋がっている部分（給
電線）が線状配線のシールドとして機能する。
【００３０】分離領域は、信号が入力される線状配線に
要求される特性等を考慮してその位置を決定する。冗長
配線を短くするといった観点からは、引き出し配線より
も内側に設定するのが好ましい。これ以外にも、実装端
子の配列された領域の近傍、実装端子の配列された領域
の略中央に設定することが考えられる。
【００３１】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。図１は、この発明の一
実施の形態である半導体装置の概要を示す図であり、図
１（ａ）は同半導体装置の正面図、図１（ｂ）は同裏面
図、図１（ｃ）は同側面図、図２は、半導体装置の内部
構成を示す模式的な部分断面図、図３は、半導体装置に
用いられるパッケージ基板に形成された配線の詳細を示
す図、図４は、同パッケージ基板の製造工程を示す図、
図５は、パッケージ基板材の概要を示す平面図、また、
図６は、給電線を切断していない状態でのパッケージ領
域内の配線を示す図である。なお、各図は模式的なもの
であり各部の大きさは実際とは異なる。特に、後述する
集合領域の大きさは実際よりも誇張して描がれている。
【００３２】この形態の半導体装置は、メッキ用の給電
線がパッケージ領域内において切断されていることを主
な特徴としている。また、この給電線が接地線を利用し
て、当初、パッケージ領域外とつながっていることを種
な特徴としている。以下、詳細に説明する。
【００３３】まず、図１及び図２を参照して、この形態
の半導体装置１の概要について説明する。この実施の形
態の半導体装置１は、図１に示すように、アウターバン
プとして機能するはんだボール６が実装面側に格子状に
配列されたＢＧＡ（Ball Grid Array）タイプであり、
半導体チップ２と、パッケージ基板３と、はんだボール
６ とを備えて概略構成されている。パッケージ基板３
は、図２に示すように、絶縁基材３１と、各種表面配線
層と、表面絶縁層４と、接着剤層５とを備えて構成され
ている。
【００３４】表面配線層は絶縁基材３１の一面側（実装
面側）に設けられており、ここにデータ信号等が入出力
される各種表面配線及びこれにつながった実装端子３８
が形成されている。そして、はんだボール６は、この実
装端子３８上に設けられている。そして、これら配線
（実装端子３８以外の部分）は、ソルダーレジストを塗
布することで形成された表面絶縁層４によって保護され
ている。なお、この表面配線としては、図３に示すよう
に、信号線３４、電源線３５、接地線３６（線状接地線
３６Ｌ、面状接地線３６Ｆ）及び給電線３７（第１種給
電線３７ａ、第２種給電線３７ｂ）がある。
【００３５】各種回路素子が多数形成された半導体チッ
プ２は、パッケージ基板３の他面側（図２における下面
側）にフリップチップ方式で搭載されている。すなわ
ち、パッケージ基板３には、チップ端子２１に対応した
位置にインナーホール３２が設けられている。そしてこ
のインナーホール３２内には上述した接地線３４等のい
ずれかと導通を有したホール内配線３３が形成されてい
る。したがって、チップ端子２１をホール内配線３３に
直接接続することで、半導体チップ２に形成された各種
回路素子は、各種配線（信号線３４、電源線３５等）と
電気的に接続されている。なお、半導体チップ２とこの
パッケージ基板３とは、パッケージ基板３の裏面側に設
けられた接着剤層５によって接合されている。
【００３６】以上で半導体装置１の概要説明を終わる。
上記したように、この半導体装置１はパッケージ基板３
（特に、面状接地線３６Ｆ及び第１種給電線３７ａ）を
主な特徴としているものであるため、これ以降はこの特
徴点を中心に説明を行うことにする。
【００３７】パッケージ基板３の実装面側の表面配線層
には表面配線として、信号線３４、電源線３５、接地線
３６（線状接地線３６Ｌ、面状接地線３６Ｆ）及び給電
線３７（第１種給電線３７ａ，第２種給電線３７ｂ）が
設けられている。また、各配線ごとに実装端子３８が設
けられている。
【００３８】接地線３６は、周知の通り、半導体チップ
２に形成されている各種回路素子を駆動する際に必要と
なる接地電位が入力されるものである。当然ながら、接
地線３６の電位は、接地電位（＝０Ｖ）に固定されてい
る。接地線３６は、その形態から、線状接地線３６Ｌ
と、面状接地線３６Ｆとに大きく分けられる。線状接地
線３６Ｌとは、ホール内配線３３と実装端子３８とをつ
ないで設けられた、その幅が略一定に構成された線状の
配線部分を指している。一方、面状接地線３６Ｆとは、
ノイズ防止等の目的で、信号線３４等の設けられていな
い領域のほぼ全域、例えば、パッケージ基板３の外周付
近全体を覆うように設けられた面状の配線部分（面状配
線）を指している。面状接地線３６Ｆの幅は、その場所
によって異なっている。また、この面状接地線３６Ｆ
は、その一部が後述する集合領域３９に面した状態とな
っている。
【００３９】電源線３５は、周知の通り、半導体チップ
２に形成されている各種回路素子を駆動するための電源
電圧が入力されるものである。ここでは、特に、ホール
内配線３３と実装端子３８とをつないで設けられた、そ
の幅が略一定に構成された線状の配線部分を指してい
る。
【００４０】信号線３４は、周知の通り、データ信号な
どが入出力されるものである。ここでは、特に、ホール
内配線３３と実装端子３８とをつないで設けられた、そ
の幅が略一定に構成された線状の配線部分を指してい
る。信号線３４は、ホール内配線３３と実装端子３８と
の間の配線長が、半導体装置１の全体としてなるべく均
一かつ短くなるように、所定のパターンにされている。
【００４１】実装端子３８は、この半導体装置１を外部
基板に実装するためのはんだボール６が設けられる部分
である。この実施の形態では、実装端子３８は配線ごと
に（この図３の例では、合計２０個）設けられている。
この図３の例では、格子状に配列された２０個の実装端
子３８のうち、格子の４隅にある実装端子３８（図中、
一部を点線で描いた）については、面状接地線３６Ｆと
一体化されている。また、実装端子３８のうち、接地線
３６（３６Ｌ、３６Ｆ）とつながっているもの（合計６
個）については、図中、斜線を施している。
【００４２】給電線３７は、本来的にはこの半導体装置
１の製造工程において、実装端子３８等を電気メッキす
る際の通電のために設けられたものである。この給電線
３７は、接続されている実装端子３８の用途に応じて２
種類に分けることができる。つまり、通常の信号線３４
あるいは電源線３５用の実装端子３８とつながれた給電
線（以下「第１種給電線」と呼ぶ）３７ａと、線状接地
線３６Ｌ用の実装端子３８とつながれた給電線（以下
「第２種給電線」と呼ぶ）３７ｂとである。
【００４３】第１種給電線３７ａは、図３に示すよう
に、面状接地線３６Ｆよりも内側近傍に設定された集合
領域３９に集められここで終端している。言い換えれ
ば、第１種給電線３７ａの終端部は、集合領域３９に面
した状態とされている。面状接地線３６Ｆとはつながっ
ていない。後述するように、第１種給電線３７ａは、製
造工程の途中までは面状接地線３６Ｆとつながっていた
ものをメッキ工程の完了後にこの集合領域３９において
切断して、面状接地線３６Ｆから切り離したものであ
る。すなわち、完成されたパッケージ基板３においては
この第１種給電線３７ａは冗長配線となっている。この
実施の形態ではこの第１種給電線３７ａを、この半導体
装置１の使用時には信号線３４のスタブとして機能させ
るようにしている。この第１種給電線３７ａの配線パタ
ーン及びその切断位置等は、スタブとしての機能を考慮
して決定されている。
【００４４】一方、第２種給電線３７ｂは面状接地線３
６Ｆとつながっている。また、その配線パターンも、第
２種給電線３７ｂは集合領域３９に集められてはいな
い。
【００４５】この実施の形態はこの給電線３７等につい
ては製造工程とも密接に関連するため後ほど製造方法の
説明においてさらに詳細に説明する。
【００４６】次に、この実施の形態の半導体装置１の製
造方法について説明する。この半導体装置１の製造は、
（１）パッケージ基板の製造工程と、（２）半導体チッ
プの搭載工程とに分けることができる。ここでは、この
実施の形態における主な特徴点が含まれるパッケージ基
板３の製造工程を中心に述べることにする。
【００４７】まず、図４及び図５を参照して、パッケー
ジ基板３の製造の概要について説明する。複数個のパッ
ケージ基板３を形成できるだけの大きさを有するパッケ
ージ基板材７０を用意する（図５）。この図５におい
て、パッケージ１個分の領域（パッケージ領域）７１
を、それぞれ点線で囲っている。このパッケージ基板材
７０は、図４（ａ）に示すように、絶縁基材３１の一面
側には接着剤層５を、また、他面側には表面配線を形成
するのに用いられる銅箔層７３を設けた構成となってい
る。絶縁基材３１としてここではポリイミドを用いてい
る。
【００４８】まず、この銅箔層７３をエッチングするこ
とで、所望のパターンの配線（信号線３４、接地線３６
Ｌ，３６Ｆ、給電線３７ａ，３７ｂ等）を、パッケージ
領域７１ごとに形成する（図４（ｂ））。この配線の形
成は、露光、現像、剥離、エッチング等の処理によって
行う。続いて、この配線の上にソルダーレジストを塗布
することで表面絶縁層４を形成する（図４（ｃ））。そ
して、この表面絶縁層４の所定の位置に開口部４１ａ，
ｂを形成することで、インナーホール３２を形成する領
域，実装端子３８等を露出させる（図４（ｄ））。続い
て、レーザ加工などの手法を用いて所定の位置における
接着剤層５及び絶縁基材３１を除去することで、インナ
ーホール３２を形成する（図４（ｅ））。但し、この加
工によってできたインナーホール３２は、銅箔７３を貫
通していない。ここでは、半導体チップ２をフリップチ
ップ方式で搭載する関係上、このインナーホール３２は
半導体チップ２のチップ端子２１に合わせた配列で形成
する。
【００４９】この後、配線が形成された側（図における
上側）の全体にメッキマスク７４を形成する。そして、
この状態で電気メッキを行うことで、インナーホール３
２内に銅メッキを施す。この電気メッキは、具体的には
パッケージ基板材７０の全体をメッキ液に浸した状態で
給電部７２を通じて通電することで行う。この結果、イ
ンナーホール３２内には銅箔層７３と導通を備えたホー
ル内配線３３が形成されることになる（図４（ｆ））。
【００５０】この後、メッキマスク７４を除去する。そ
して、ホール内配線３３の先端面（図４（ｇ）における
下端面）、実装端子３８に電気メッキ法によって金メッ
キ部７５ａ，ｂを形成する（図４（ｇ））。この場合の
電気メッキも先ほどと同様、パッケージ基板材７０の全
体をメッキ液に浸した状態で給電部７２を通じて通電す
ることで行う。そして、この後、第１種給電線３７ａを
集合領域３９で切断する。
【００５１】この後は、パッケージ基板材７０をパッケ
ージ領域７１ごとに切断分離することで、パッケージ基
板３が完成する。
【００５２】なお、この後は、上述のようにして製造さ
れたパッケージ基板３に、半導体チップ２をフリップチ
ップ方式で搭載する。この場合の、チップ端子２１とホ
ール内配線３３のバンプとの接続は、両者を対向接触さ
せた状態で、図２における開口部４１ａから超音波圧着
装置のヘッドを押しつけることで可能である。この後
は、必要に応じて半導体チップ２を樹脂モールドをす
る。そして、実装端子３８にはんだボール６を設けるこ
とで、この実施の形態の半導体装置１が完成する。
【００５３】次に、給電線３７等の各種表面配線の配置
の詳細、さらには、第１種給電線３７ａの切断につい
て、図３，図５及び図６を用いて詳細に説明する。上記
したように、パッケージ基板材７０は、複数個のパッケ
ージ基板３を形成できるだけの大きさを有している（図
５）。既に各パッケージ領域７１に各種配線等が形成さ
れ、実装端子３８へのメッキも完了している段階（図４
（ｇ））でのパッケージ基板１個分のパッケージ領域７
１の状態を、図６に示した。
【００５４】図６からわかるように、パッケージ領域７
１の中央には２０個のインナーホール３２（すなわち、
ホール内配線３３）が図面における左右方向に一列に並
べて形成されている。また、その図面における上下両側
にはそれぞれ１０個の実装端子３８が５個ずつ２列ずつ
に分けて、つまり、全体としては２０個の実装端子３８
が５個ずつ４列に分けて設けられている。そして、ホー
ル内配線３３と実装端子３８とは配線（信号線３４，電
源線３５，線状接地線３６Ｌ）によって１対１でつなが
れている。
【００５５】また、パッケージ領域７１におけるこれら
配線の設けられていない領域、特に、外周付近（実装端
子３８よりも外側領域）には、そのほぼ全域を覆うよう
に面状接地線３６Ｆが設けられている。そして、この面
状接地線３６Ｆと各実装端子３８とは、第１種給電線３
７ａ及び第２種給電線３７ｂによってつながれている。
但し、この図６の例では、格子状（５×４）に配列され
た２０個の実装端子３８のうち、４隅にある実装端子３
８（図中、点線で描いた）については面状接地線３６Ｆ
と一体化されている。したがって、この４隅にある実装
端子３８については独立的な第２種給電線３７ｂは設け
ていない。これは、実装端子３８とともに面状接地線３
６Ｆと一体化されていると見ることもできる。
【００５６】この場合、第１種給電線３７ａは、その配
線パターン上、このパッケージ領域７１内の各所に設け
られた集合領域３９に集められてここと通されている。
そして、この第１種給電線３７ａは、この段階では、こ
の集合領域３９の近傍にまで広がっている面状接地線３
６Ｆと接続されている。この図の例では、集合領域３９
が実装端子３８が設けられた領域に隣接して４カ所設け
られており、各領域にはそれぞれ第１種給電線３７ａ
が、３本あるいは４本ずつ集められている。なお、線状
接地線３６Ｌと接続された実装端子３８（図中、斜線を
付した）も、第２種給電線３７ｂによってこの面状接地
線３６Ｆとつながれている。但し、この第２種給電線３
７ｂは集合領域３９を通されてはいない。
【００５７】この面状接地線３６Ｆは、各パッケージ領
域７１の外側にまで続いており、最終的には、図５に示
した給電部７２とつながっている。したがって、電気メ
ッキの際には、［給電部７２−（途中配線）−面状接地
線３６Ｆ−給電線３７ａ，３７ｂ−実装端子３８］とい
う経路を通じて、通電することができるようになってい
る。
【００５８】ところで、周知の如く、各配線の長さ（配
線長）がパッケージ基板全体としての電気的特性に影響
を与える。ここでは、ホール内配線３３から実装端子３
８に至るまでの配線長Ｌ１、及び実装端子３８から第１
種給電線３７ａの集合領域３９に面した終端部に至るま
での配線長Ｌ２、さらには、ホール内配線３３から第１
種給電線３７ａの終端部に至るまでの配線長Ｌ０（＝Ｌ
１＋Ｌ２）について考える。配線、特に、各信号線３４
は、それぞれのキャパシタンスを互いに同じにする事が
好ましい。そして、配線のキャパシタンスは、その配線
全体の長さ（ここでは配線長Ｌ０）によって定まる。し
たがって、各配線（特に、信号線３４）それぞれの配線
長Ｌ０を等しくすることが好ましい。また、高周波信号
（すなわち、より高速動作する半導体チップ）に対応す
るためには、キャパシタンスをできるだけ小さくするこ
とが必要である。そしてこのためには、配線長Ｌ０をで
きるだけ短くする必要がある。さらに、信号の反射ノイ
ズを防止するためには、各配線（特に信号線３４）の配
線長Ｌ２をできるだけ短くすることが好ましい。したが
って、信号線３４、給電線３７ａ，ｂ等の配線パターン
及び配線長、各配線への実装端子３８の割り当て、さら
には、集合領域３９の位置（つまり、切断位置）は、こ
こで述べた条件等を総合的に勘案して決定している。例
えば、集合領域３９は、できるだけ実装端子３８に近い
位置に設定されている。また、これにあわせて面状接地
線３６Ｆもできるだけ内側領域にまで広げられている。
さらに、信号線３４用の実装端子３８は、各信号線３４
の配線長Ｌ０が等しくなるように選択されている。具体
的には、信号線３４用の実装端子３８は、４列設けられ
た実装端子３８のうちいずれも内側２列に割り当てられ
ており、集合領域３９との位置関係が互いに同じにされ
ている。なお、高周波信号への対応という観点からは、
上述した設計指針のうちキャパシタンスの均一化を最も
優先しているのが現状である。
【００５９】実装端子３８等への金メッキが完了した後
は、第１種給電線３７ａを切断する。この切断は、金型
（抜き型）によってパッケージ基板材７０の集合領域３
９を打ち抜くことで行う。この打ち抜きを行った後の状
態が図３である。集合領域３９が打ち抜かれることで、
第１種給電線３７ａは面状接地線３６Ｆと切り離され
る。したがって、この半導体装置１の完成状態において
は、各第１種給電線３７ａの終端部が集合領域３９に面
した状態となっている。また、同様に、面状接地線３６
Ｆもその一部が集合領域３９に面した状態となってい
る。なお、ここでいう面状接地線３６Ｆとは、当初は第
１種給電線３７ａの一部であったものが、集合領域３９
における切り離しが行われることで、面状接地線３６Ｆ
とつながった状 態で残っている線状の配線部分をも含
む。こうして切り離しが行われることでこの第１種給電
線３７ａは、この半導体装置１の使用時には信号線３４
のスタブとして機能することになる。この第１種給電線
３７ａの配線パターン及びその切断位置（つまり、集合
領域３９の位置）は、スタブとしての機能をも考慮して
決定されている。
【００６０】一方、第２種給電線３７ｂについては、こ
のような切り離しを行わず、面状接地線３６Ｆとつなが
ったままにしておく。これは、第２種給電線３７ｂは、
線状接地線３６Ｌ用の実装端子３８と、面状接地線３６
Ｆとをつないだものであって、そもそも切断する必要が
ないからである。
【００６１】この形態の半導体装置構成では、メッキ用
の通電という本来の目的からは半導体装置完成後は完全
に除去あるいは信号線等から切り離すことが好ましい給
電線（第１種給電線３７ａ）をパッケージ領域７１内で
切断している。このためこのような給電線（第１種給電
線３７ａ）については、装置完成後も残っている長さが
従来よりも短い。例えば、通常の一般的なサイズのパッ
ケージにこの発明を適用した場合には、第１種給電線３
７ａの長さが、パッケージ外側まで引き回すのに比べて
約１／３で済む。このため、信号反射及びキャパシタン
スの低減が可能である。
【００６２】給電線３７をパッケージ領域外にまで引き
回す必要がないため、パッケージ領域７１が給電線３７
によって分断されることがない。したがって、他の配線
の引き回し設計が容易となる。このため、従来よりも多
くの端子を設けることが可能である。また、各配線の長
さ等を最適化し、より良好な電気特性を確保することが
できる。
【００６３】従来技術では高価な無電解メッキを使用せ
ざるを得ないような場合でも、この発明を適用すれば電
気メッキによって対処できるため、半導体パッケージ、
ひいては半導体装置を低コストに製造可能である。
【００６４】給電線（ここでは、第１種給電線３７ａ）
を何カ所かに集め、この集めた場所（集合領域）で切断
することで、切断箇所を少なくしている。したがって、
給電線の切断を打ち抜きで行った場合でも、パッケージ
基板の強度等に与える影響が少ない。また、複数本分の
切断作業を一括して行うことができるため、切断作業の
手間を少なくすることもできる。
【００６５】以上この発明の実施の形態を図面により詳
述してきたが、具体的な構成はこの実施の形態に限られ
るものではなく、この発明の要旨を逸脱しない範囲の設
計変更などがあってもこの発明に含まれる。
【００６６】たとえば、上述した実施の形態では、給電
線３７をパッケージ領域の外周部全体を覆うように設け
た面状接地線３６Ｆにつなぎこれによってパッケージ領
域の外部へと引き出すようにした場合について述べた
が、給電線３７をつなぐのは、このような面状接地線３
６Ｆに限られない。たとえば、図７に示すように、その
幅が略一定の線状配線として構成された引き出し線５０
を通じてパッケージ領域の外へと引き出すようにしても
構わない。
【００６７】また、上述した実施の形態では、すべての
第１種給電線３７ａを集合領域３９において切断するよ
うにした場合について述べたが、必ずしも、すべての第
１種給電線を集合領域で切断する必要はない。搭載され
る半導体チップ等の要求する特性などに応じて、第１種
給電線のそれぞれ（あるいは、いくつか）を別個に所望
の位置で切断するようにしても構わない。例えば、図８
に示すように、第１種給電線５５を切断部５６において
切断することで、給電線ＧＮＤ領域５５ｇと、給電線ス
タブ領域５５ｓとに分けるようにしても良い。そして、
給電線ＧＮＤ領域５５ｇは面状接地線３６Ｆとつながっ
ており、接地線の一部として機能するようになってい
る。図８の例では、この給電線ＧＮＤ領域５５ｇが、信
号線３４に沿って（あるいは、信号線３４を囲むよう
に）形成されているため、給電線ＧＮＤ領域５５ｇはシ
ールド線として機能する。このため、パッケージ基板の
低インダクタンス化が容易である。一方、給電線スタブ
領域５５ｓは、実装端子３８とつながっており、信号線
３４のスタブとして機能するようになっている。この第
１種給電線５５の配線パターン及びその切断位置等は、
このようなスタブ、接地線としての機能を考慮して決定
されている。このような構成では、第１種給電線をどこ
で切断した場合であっても、残った部分は、一方は接地
線として、他方はスタブとして機能するため、配線上の
無駄がない。また、当初、第１種給電線５５が接続され
ている相手は接地線（面状接地線）であるため、その切
断位置決定の自由度が高く、様々な半導体チップに容易
に対応可能である。
【００６８】また、上述した実施の形態では、集合領域
３９を実装端子３８の配列の外側に設定していたが、集
合領域の設定位置はこれに限定されるものではない。例
えば、図９に示すように、パッケージ領域７１ａの中央
付近に集合領域６０を設定する事も考えられる。このよ
うな構成では、集合領域６０に集められた第１種給電線
６１は、引き出し線６２によってパッケージ領域７１ａ
の外へと引き出されることになる。このような構成で
は、パッケージ領域７１ａの外へと引き出されるのは、
引き出し線６２だけであるため、この引き出し線６２の
存在による設計上の制約は少ない。なお、図９には、引
き出し線６２と第１種給電線６１とが既に切り離されて
おり、第１種給電線６１の終端が集合領域６０に面した
状態を描いているが、製造工程におけるメッキ工程まで
は、すべての第１種給電線６１はこの集合領域６０に集
められ、ここで引き出し線６２とつながっている。
【００６９】また、上述した実施の形態では、第１種給
電線３７ａを実装端子３８に直接つなげた状態で形成し
ていたが、第１種給電線を設ける位置はこれに限定され
るものではない。メッキ対象部位と間接的につながって
いても良い。例えば、図１０（ａ）に示すように、第１
種給電線６５ａを、ホール内配線３３から始めるように
しても良い。また、図１０（ｂ）に示すように、第１種
給電線６５ｂを、信号線３４等の途中から分岐するよう
に設けても良い。第１種給電線６５ａ，６５ｂは、図中
に点線で示した切断部６６ａ，ｂにおいて切断すること
になる。なお、この図１０（ａ），（ｂ）では、第１種
給電線６５ａ，６５ｂがまだ切断されていない状態を描
いている。この場合も上述した実施の形態と同様、パッ
ケージ領域内の１カ所（あるいは複数箇所に）に集合領
域を設定し、ここに複数本の第１種給電線を集めた上で
一括して切断するようにしても良い。
【００７０】また、上述した実施の形態では、金型（抜
き型）による打ち抜きによって第１種給電線３７ａをパ
ッケージ基板３とともに切断していたが、切断の手法は
これに限定されるものではない。例えば、レーザ、エッ
チング等によって切断しても構わない。これらの手法で
は、打ち抜きに較べれば絶縁基材に与えるダメージが少
ないため、第１種給電線を必ずしも集合領域に集めた上
で切断する必要はない。したがって、第１種給電線の切
断位置選定の自由度が高まり、より最適な配線を実現可
能である。また、パッケージ基板の表裏を貫通する孔が
形成されることもないため、多層基板への適用も容易で
ある。一方、金型による打ち抜きには、切断が確実であ
り、また、作業コストも安価で済むという利点がある。
【００７１】また、上述した実施の形態では絶縁性のテ
ープを絶縁基材とした単層のパッケージ基板を用いてい
たが、本発明を適用可能なパッケージ基板はこれに限定
されるものではない。パッケージ基板の材質、内部構
造、層構成等はなんら限定されるものではない。
【００７２】上述した実施の形態では給電線をパッケー
ジ領域の外部へとつなぐのに接地線を利用していたが、
これに代わって、電源線を用いることも可能である。
【００７３】上述した実施の形態はＢＧＡタイプのパッ
ケージで構成された半導体装置であったが、パッケージ
のタイプはこれに限定されるものではない。これ以外に
も例えば、ＬＧＡ（Land Grid Array）タイプ等にも適
用可能である。
【００７４】
【発明の効果】以上説明したようにこの発明の構成によ
れば、電気的特性に優れ、かつ、設計の自由度が高いパ
ッケージ基板、半導体装置が実現できる。
【図面の簡単な説明】
【図１】この発明の一実施の形態である半導体装置の概
要を示す図であり、図１（ａ）は正面図、図１（ｂ）は
裏面図、また、図１（ｃ）は側面図である。
【図２】同実施の形態における半導体装置の内部構成を
示す模式的な部分断面図である。
【図３】同実施の形態における半導体装置のパッケージ
基板に形成された配線の詳細を示す図である。
【図４】同実施の形態における同パッケージ基板の製造
工程を示す図である。
【図５】パッケージ基板材の概要を示す平面図である。
【図６】同実施の形態において、第１種給電線を切断し
ていない状態でのパッケージ領域内の配線を示す図であ
る。
【図７】この発明の別の実施の形態を示す図である。
【図８】切断後も残っている給電線を、シールド線、ス
タブとして利用した例を示す図である。
【図９】この発明のさらに別の実施の形態を示す図であ
る。
【図１０】この発明の別の実施の形態を示す図であっ
て、図１０（ａ）は給電線がインナーホールの位置から
始まる例、図１０（ｂ）は給電線が信号線の途中から分
岐して始まる例を示した図である。
【図１１】従来技術におけるメッキ引き出し線を示す図
である。
【符号の説明】
１ 半導体装置 ２ 半導体チップ ３ パッケージ基板 ６ はんだボール ２１ チップ端子 ３１ 絶縁基材（絶縁基材） ３４ 信号線（線状配線） ３６Ｆ 面状接地線（引き出し配線、面状配線） ３７ａ 第１種給電線（冗長配線、給電線） ３７ｂ 第２種給電線 ３８ 実装端子（実装端子） ３９ 集合領域（分離領域） ５０ 引き出し線（引き出し配線） ５５ 第１種給電線（給電線） ５５ｓ 給電線スタブ領域（冗長配線） ５６ 切断部（分離領域） ６０ 集合領域（分離領域） ６１ 第１種給電線（冗長配線） ６２ 引き出し線（引き出し配線） ６５ 第１種給電線（給電線） ６６ 切断部（分離領域）

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 回路素子及びこの回路素子につながった
    チップ端子が形成された半導体チップが搭載されるパッ
    ケージ基板であって、 所定の形状に成形された絶縁基材と、 前記絶縁基材の一面側に所定のパターンで形成され、そ
    の幅が略一定の線状に構成された線状配線と、 前記絶縁基材の一面側に所定のパターンで配列され、前
    記線状配線ごとに設けられた実装端子と、 前記実装端子と直接又は間接的につながる一方でその終
    端部が前記絶縁基材の一面側において設定された分離領
    域に面した状態で設けられた冗長配線と、 その一部が前記冗長配線とつながることなく前記分離領
    域に面しており、かつ、前記絶縁基材の外周縁部にまで
    延びた引き出し配線とを有することを特徴とするパッケ
    ージ基板。
  2. 【請求項２】 前記引き出し配線は、半導体チップが搭
    載された状態においてこの半導体チップの備えるチップ
    端子のうちその電位が一定に保たれるチップ端子とつな
    がれることが想定される実装端子と、直接又は間接的に
    つながっていることを特徴とする請求項１記載のパッケ
    ージ基板。
  3. 【請求項３】 前記引き出し配線は、前記絶縁基材上に
    おいて面状に広がって構成された面状配線であることを
    特徴とする請求項１又は２記載のパッケージ基板。
  4. 【請求項４】 前記引き出し配線は、その一部が前記線
    状配線に沿って設けられていることを特徴とする請求項
    ２又は３記載のパッケージ基板。
  5. 【請求項５】 前記引き出し配線は、前記線状配線及び
    ／又は前記実装端子の少なくとも一部を囲んで形成され
    たものであることを特徴とする請求項２又は３記載のパ
    ッケージ基板。
  6. 【請求項６】 前記分離領域は、前記絶縁基材上におい
    て前記引き出し配線よりも内側に設定されていることを
    特徴とする請求項１又は２記載のパッケージ基板。
  7. 【請求項７】 前記分離領域は、前記実装端子の配列さ
    れた領域の近傍に設定されていることを特徴とする請求
    項３記載のパッケージ基板。
  8. 【請求項８】 前記分離領域は、前記実装端子の配列さ
    れた領域の略中央に設定されていることを特徴とする請
    求項３記載のパッケージ基板。
  9. 【請求項９】 前記分離領域には、複数の冗長配線の終
    端部が面していること を特徴とする請求項１乃至８の
    何れか一に記載のパッケージ基板。
  10. 【請求項１０】 前記絶縁基材は、前記分離領域におい
    て、その表裏を貫通した孔が形成されたものであること
    を特徴とする請求項９記載のパッケージ基板。
  11. 【請求項１１】 前記実装端子は、格子状に配列されて
    いることを特徴とする請求項１乃至１０の何れか一に記
    載のパッケージ基板。
  12. 【請求項１２】 請求項１乃至１１の何れか一つに記載
    のパッケージ基板と、前記パッケージ基板に搭載され、
    複数の回路素子が形成された半導体チップとを有するこ
    とを特徴とする半導体装置。
  13. 【請求項１３】 前記パッケージ基板の有する実装端子
    上に設けられ、球状に成形されたはんだを有することを
    特徴とする請求項１２記載の半導体装置。
  14. 【請求項１４】 半導体チップが搭載されるパッケージ
    基板の製造方法であって、 前記パッケージ基板の一部を構成する絶縁基材の一面側
    に、少なくとも、実装端子と、前記実装端子と直接又は
    間接的につながっており、かつ、別途定められた分離領
    域を通過した複数本の給電線と、前記絶縁基材上におけ
    る前記分離領域よりも外側位置において前記給電線とつ
    ながった引き出し配線とを形成する配線工程と、 外部から前記引き出し配線及び前記給電線を通じて通電
    することで前記端子にメッキを施すメッキ工程と、 前記メッキ工程の後、前記給電線を前記分離領域におい
    て切断する切断工程とを有することを特徴とするパッケ
    ージ基板の製造方法。
  15. 【請求項１５】 半導体チップが搭載されるパッケージ
    基板の製造方法であって、 前記パッケージ基板の一部を構成する絶縁基材の一面側
    に、その幅が略一定の線状に構成された線状配線と、こ
    の線状配線とつながった実装端子と、面状に構成された
    面状配線と、前記面状配線と前記実装端子とを直接又は
    間接的につなぎ、かつ、前記線状配線に沿って構成され
    た給電線とを形成する配線工程と、 外部から前記面状配線及び前記給電線を通じて通電する
    ことで前記端子にメッキを施すメッキ工程と、 前記メッキ工程の後、前記給電線を所望の位置で切断す
    る切断工程とを有することを特徴とするパッケージ基板
    の製造方法。
  16. 【請求項１６】 前記給電線の切断を、抜き型による打
    ち抜き、レーザ加工又はエッチングによって行うことを
    特徴とする請求項１４又は１５記載のパッケージ基板の
    製造方法。
  17. 【請求項１７】 パッケージ基板に半導体チップを搭載
    して構成された半導体装置の製造方法であって、 請求項１４，１５又は１６記載のパッケージ基板の製造
    方法を適用してパッケージ基板を製造するパッケージ基
    板製造工程と、 前記パッケージ基板製造工程において製造されたパッケ
    ージ基板に、複数の回路素子が形成された半導体チップ
    を搭載するチップ搭載工程とを有することを特徴とする
    半導体装置の製造方法。
JP24060799A 1999-08-16 1999-08-26 パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法 Expired - Fee Related JP3339473B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP24060799A JP3339473B2 (ja) 1999-08-26 1999-08-26 パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法
US09/642,806 US6486052B1 (en) 1999-08-16 2000-08-22 Package having terminated plating layer and its manufacturing method
KR1020000048932A KR100351551B1 (ko) 1999-08-26 2000-08-23 종단 도금층을 갖는 패키지와 그 제조 방법
TW089117196A TW463339B (en) 1999-08-26 2000-08-25 Package having terminated plating layer and its manufacturing method
US10/226,258 US20020190376A1 (en) 1999-08-26 2002-08-23 Package having terminated plating layer and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24060799A JP3339473B2 (ja) 1999-08-26 1999-08-26 パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2001068588A true JP2001068588A (ja) 2001-03-16
JP3339473B2 JP3339473B2 (ja) 2002-10-28

Family

ID=17062018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24060799A Expired - Fee Related JP3339473B2 (ja) 1999-08-16 1999-08-26 パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法

Country Status (4)

Country Link
US (2) US6486052B1 (ja)
JP (1) JP3339473B2 (ja)
KR (1) KR100351551B1 (ja)
TW (1) TW463339B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013519A (ja) * 2004-06-28 2006-01-12 Agere Systems Inc 電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置
JP2007335581A (ja) * 2006-06-14 2007-12-27 Renesas Technology Corp 半導体装置の製造方法
JP2009105444A (ja) * 2009-02-06 2009-05-14 Renesas Technology Corp 半導体装置及びその製造方法
KR101118720B1 (ko) 2007-06-08 2012-03-12 샌디스크 코포레이션 반도체 기판 패널 상에서의 커프 폭을 최소화하기 위한 2측면을 갖는 기판 리드 접속
JP2012064664A (ja) * 2010-09-14 2012-03-29 Renesas Electronics Corp 半導体装置
JP2012074583A (ja) * 2010-09-29 2012-04-12 Casio Comput Co Ltd フレキシブルプリント基板の製造方法及びフレキシブルプリント基板
US8278147B2 (en) 2001-06-07 2012-10-02 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2013030712A (ja) * 2011-07-29 2013-02-07 Toshiba Corp 半導体モジュールおよび半導体モジュールの製造方法
US8500984B2 (en) 2008-06-26 2013-08-06 Oki Semiconductor Co., Ltd. Method for manufacturing printed-circuit board

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339473B2 (ja) * 1999-08-26 2002-10-28 日本電気株式会社 パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法
US7425759B1 (en) * 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7176716B2 (en) * 2003-12-24 2007-02-13 Viciciv Technology Look-up table structure with embedded carry logic
US20060160346A1 (en) * 2005-01-19 2006-07-20 Intel Corporation Substrate bump formation
JP2009147270A (ja) * 2007-12-18 2009-07-02 Nec Electronics Corp 配線基板の製造方法、配線基板、および半導体装置
US7906377B2 (en) * 2008-12-24 2011-03-15 Via Technologies, Inc. Fabrication method of circuit board

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498122A (en) * 1982-12-29 1985-02-05 At&T Bell Laboratories High-speed, high pin-out LSI chip package
JPS61239649A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
JPS6450450A (en) 1987-08-20 1989-02-27 Toshiba Corp Package for semiconductor integrated circuit
JPH04181749A (ja) * 1990-11-16 1992-06-29 Sumitomo Metal Mining Co Ltd ２層ｔａｂ製造用フォトマスク
JPH0595025A (ja) 1991-10-01 1993-04-16 Sharp Corp テープ・キヤリア・パツケージ用テープフイルム
JP2546192B2 (ja) * 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
JP3017409B2 (ja) 1995-04-13 2000-03-06 株式会社住友金属エレクトロデバイス 集積回路用パッケージの導体パターン形成方法
US5851911A (en) * 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
JPH10173087A (ja) * 1996-12-09 1998-06-26 Hitachi Ltd 半導体集積回路装置
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
JP3063846B2 (ja) * 1998-04-28 2000-07-12 日本電気株式会社 半導体装置
US6181004B1 (en) * 1999-01-22 2001-01-30 Jerry D. Koontz Digital signal processing assembly and test method
US6077766A (en) * 1999-06-25 2000-06-20 International Business Machines Corporation Variable thickness pads on a substrate surface
JP3339473B2 (ja) * 1999-08-26 2002-10-28 日本電気株式会社 パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8524534B2 (en) 2001-06-07 2013-09-03 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8653655B2 (en) 2001-06-07 2014-02-18 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9613922B2 (en) 2001-06-07 2017-04-04 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8952527B2 (en) 2001-06-07 2015-02-10 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8278147B2 (en) 2001-06-07 2012-10-02 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2006013519A (ja) * 2004-06-28 2006-01-12 Agere Systems Inc 電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置
JP2007335581A (ja) * 2006-06-14 2007-12-27 Renesas Technology Corp 半導体装置の製造方法
KR101118720B1 (ko) 2007-06-08 2012-03-12 샌디스크 코포레이션 반도체 기판 패널 상에서의 커프 폭을 최소화하기 위한 2측면을 갖는 기판 리드 접속
US8500984B2 (en) 2008-06-26 2013-08-06 Oki Semiconductor Co., Ltd. Method for manufacturing printed-circuit board
JP2009105444A (ja) * 2009-02-06 2009-05-14 Renesas Technology Corp 半導体装置及びその製造方法
JP2012064664A (ja) * 2010-09-14 2012-03-29 Renesas Electronics Corp 半導体装置
JP2012074583A (ja) * 2010-09-29 2012-04-12 Casio Comput Co Ltd フレキシブルプリント基板の製造方法及びフレキシブルプリント基板
JP2013030712A (ja) * 2011-07-29 2013-02-07 Toshiba Corp 半導体モジュールおよび半導体モジュールの製造方法
US9087831B2 (en) 2011-07-29 2015-07-21 Kabushiki Kaisha Toshiba Semiconductor module including first and second wiring portions separated from each other

Also Published As

Publication number Publication date
JP3339473B2 (ja) 2002-10-28
KR20010021385A (ko) 2001-03-15
TW463339B (en) 2001-11-11
KR100351551B1 (ko) 2002-09-05
US6486052B1 (en) 2002-11-26
US20020190376A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
JP3339473B2 (ja) パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法
US8258018B2 (en) Manufacturing method of semiconductor device
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
US6891273B2 (en) Semiconductor package and fabrication method thereof
US6449169B1 (en) Ball grid array package with interdigitated power ring and ground ring
JP2001189415A (ja) ワイヤボンディング方法及びこれを用いた半導体パッケージ
US20050200006A1 (en) Semiconductor package and fabrication method thereof
US9449909B2 (en) Method of forming a package substrate
JP2005252278A (ja) 下側に設けられた接触部を有する半導体構成素子の製造方法
JP3437477B2 (ja) 配線基板および半導体装置
JP2000286294A (ja) 半導体装置およびその製造方法
JPS61274333A (ja) 半導体装置
JPH11191602A (ja) 半導体装置とその製造方法
JP2904123B2 (ja) 多層フィルムキャリアの製造方法
JP2803656B2 (ja) 半導体装置
JP4178744B2 (ja) 半導体素子搭載用テープとそれを用いた半導体装置
JP2009147270A (ja) 配線基板の製造方法、配線基板、および半導体装置
JPH11340405A (ja) リードフレーム、半導体装置およびその製造方法
CN219476681U (zh) 一种模组电磁屏蔽封装结构及电子产品
JP3251810B2 (ja) 集積回路装置の実装方法
KR100370839B1 (ko) 반도체패키지용써킷테이프
JP3923651B2 (ja) テープキャリアパッケージの製造方法
US6190529B1 (en) Method for plating gold to bond leads on a semiconductor substrate
JPH0834282B2 (ja) 半導体装置用リードフレーム
JPH0738043A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees