KR20210128295A - 반도체 칩과 커패시터를 포함한 반도체 패키지 - Google Patents

반도체 칩과 커패시터를 포함한 반도체 패키지 Download PDF

Info

Publication number
KR20210128295A
KR20210128295A KR1020200046328A KR20200046328A KR20210128295A KR 20210128295 A KR20210128295 A KR 20210128295A KR 1020200046328 A KR1020200046328 A KR 1020200046328A KR 20200046328 A KR20200046328 A KR 20200046328A KR 20210128295 A KR20210128295 A KR 20210128295A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
package substrate
outer terminal
package
Prior art date
Application number
KR1020200046328A
Other languages
English (en)
Inventor
하대혁
손경미
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200046328A priority Critical patent/KR20210128295A/ko
Priority to US17/031,102 priority patent/US11450627B2/en
Priority to CN202110054116.3A priority patent/CN113540046A/zh
Publication of KR20210128295A publication Critical patent/KR20210128295A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32265—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48165—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 패키지는, 패키지 기판 상에 배치된 제1반도체 칩, 및 커패시터들을 포함하여 구성될 수 있다. 커패시터들은 패키지 기판과 제1반도체 칩 사이에 배치되고, 제1반도체 칩을 지지할 수 있다. 제2반도체 칩들의 스택 구조가 커패시터와 이격되면서 패키지 기판 상에 더 배치될 수 있다. 제3반도체 칩이 제2반도체 칩들의 스택 구조와 제1반도체 칩에 의해 함께 지지되도록 배치될 수 있다.

Description

반도체 칩과 커패시터를 포함한 반도체 패키지{Semiconductor packages including capacitors with semiconductor chips}
본 출원은 반도체 패키지 기술에 관한 것으로, 특히, 반도체 칩과 커패시터를 을 포함한 반도체 패키지에 관한 것이다.
복수의 반도체 칩들을 하나의 패키지 구조 내에 통합하는 시도들이 다양하게 이루어지고 있다. 반도체 패키지 내에 복수의 반도체 칩들이 배치되면서, 반도체 패키지의 구조가 복잡해지고 있다. 또한, 반도체 패키지에 요구되는 전기적 특성을 확보하기 위해서, 반도체 패키지 내에 수동 소자들을 배치하려는 요구가 증대되고 있다. 반도체 패키지의 구조가 복잡해지면서, 수동 소자들을 배치할 공간을 반도체 패키지 내에 확보하기가 점점 더 어려워지고 있다.
본 출원은 반도체 칩을 지지하도록 커패시터들을 배치한 반도체 패키지 구조를 제시하고자 한다.
본 출원의 일 관점은, 패키지 기판; 상기 패키지 기판 상에 배치된 제1반도체 칩; 및 상기 패키지 기판과 상기 제1반도체 칩 사이에 배치되어 상기 제1반도체 칩을 지지하는 적어도 하나의 커패시터;를 포함하는 반도체 패키지를 제시한다.
본 출원의 실시예들에 따르면, 커패시터들이 반도체 칩을 지지하도록 배치된 반도체 패키지 구조를 제시할 수 있다. 반도체 칩이 배치되는 공간에 커패시터들이 중첩되면서 배치될 수 있다. 이와 같은 배치 구조에 의해서, 반도체 패키지 내에 수동 소자들이 배치될 공간을 확보하는 것이 가능하다. 이에 따라, 반도체 패키지 내의 공간 활용이 개선될 수 있다.
도 1은 일 실시예에 따른 반도체 패키지를 보여주는 개략적인 사시도이다.
도 2는 일 실시예에 따른 반도체 패키지를 보여주는 개략적인 단면도이다.
도 3은 일 실시예에 따른 반도체 패키지를 보여주는 개략적인 사시도이다.
본 출원의 예의 기재에서 사용하는 용어들은 제시된 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 기술 분야에서의 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 사용된 용어의 의미는 본 명세서에 구체적으로 정의된 경우 정의된 정의에 따르며, 구체적인 정의가 없는 경우 당업자들이 일반적으로 인식하는 의미로 해석될 수 있다.
본 출원의 예의 기재에서 "제1" 및 "제2", "측면(side)", "상부(top)"및 "하부(bottom or lower)"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다.
반도체 패키지는 반도체 다이 또는 반도체 칩과 같은 전자 소자들을 포함할 수 있으며, 반도체 다이 또는 칩은 전자 회로가 집적된 반도체 기판이 다이(die) 또는 칩 형태로 절단 가공된 형태를 포함할 수 있다. 반도체 칩은 DRAM이나 SRAM, NAND FLASH, NOR FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 집적회로가 집적된 메모리 칩이나, 또는 반도체 기판에 논리 회로가 집적된 로직(logic) 다이나 에이직(ASIC) 칩, 어플케이션 프로세서(AP: Application Processor), 그래픽 처리 장치(GPU: Graphic Processing Unit), 중앙 처리 장치(CPU: Central Processing Unit), 또는 시스템 온 칩(SoC: System On Chip)과 같은 프로세서를 의미할 수 있다. 반도체 패키지는 휴대 단말기와 같은 정보통신 기기나, 바이오(bio)나 헬스케어(health care) 관련 전자 기기들, 인간에 착용 가능한(wearable) 전자 기기들에 적용될 수 있다. 반도체 패키지는 사물 인터넷에 적용될 수 있다.
명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1은 일 실시예에 따른 반도체 패키지(10)를 보여주는 개략적인 사시도이다.
도 1을 참조하면, 일 실시예에 따른 반도체 패키지(10)는, 패키지 기판(100), 제1반도체 칩(200), 및 커패시터(300)를 포함하여 구성될 수 있다. 커패시터(300)는 패키지 기판(100)과 제1반도체 칩(200) 사이에 적어도 하나 이상 배치될 수 있다. 복수 개의 커패시터(300)들이 서로 이격되면서 패키지 기판(100)의 제1표면(101)에 배치될 수 있다. 커패시터(300)들 상에 제1반도체 칩(200)이 배치되면서, 커패시터들(300)이 제1반도체 칩(200)을 지지하는 구조가 구성될 수 있다. 커패시터들(300)은 제1반도체 칩(200)을 지지하는 서포터(supporter)들로 역할할 수 있다. 커패시터(300)들은 제1반도체 칩(200)에 중첩되면서 배치될 수 있다. 커패시터(300)들이 제1반도체 칩(200)에 중첩되면서, 커패시터(300)들이 패키지 기판(100)에 배치되는 데 필요한 면적이 감소될 수 있다. 커패시터(300)들과 제1반도체 칩(200)이 차지하는 패키지 기판(100)의 면적은, 커패시터들과 제1반도체 칩이 서로 중첩되지 않고 나란히 배치된 경우에 비해 감소될 수 있다.
도 2는 일 실시예에 따른 반도체 패키지(10)를 보여주는 개략적인 단면도이다. 도 2는 도 1의 X1-X2 절단선을 따르는 반도체 패키지(10)의 단면 형상을 개략적으로 보여준다.
도 2 및 도 1을 참조하면, 커패시터(300)는 다층 세라믹 커패시터(MLCC: Multi Layer Ceramic Capacitor)의 형태로 도입될 수 있다. 커패시터(300)는 커패시터 몸체(310)와 제1외측 단자(320), 및 제2외측 단자(330)을 포함하여 구성될 수 있다. 커패시터 몸체(310)는 유전층(311) 내에 복수의 층들로 배치된 내측 전극(inner electrode: 312)들을 포함하여 구성될 수 있다. 유전층(311)은 복수의 서브 유전층들(sub dielectric layers)이 겹쳐져 라미네이션(lamination)되어 형성할 수 있다. 서브 유전층들 사이에 내측 전극(312)들이 서로 엇갈리며 교번적으로 각각 배치될 수 있다.
제1 및 제2외측 단자들(320, 330)이 커패시터 몸체(310)의 양 단부들에 각각 배치된다. 제1외측 단자(320)는 서로 다른 금속 물질의 제1층(321), 및 제2층(322)을 포함하여 형성될 수 있다. 제1외측 단자의 제1층(321)은 내부 전극(312)들의 일부에 연결되고, 일부 내부 전극(312)들에 전기적으로 결합되도록 형성될 수 있다. 제1외측 단자의 제1층(321)은 구리(Cu)층과 같은 금속층을 포함하여 형성될 수 있다. 제1외측 단자의 제2층(322)은 제1외측 단자의 제1층(321)를 덮는 금속층으로 형성될 수 있다. 제1외측 단자의 제2층(322)은 구리(Cu)층의 오염 또는 산화를 방지하는 니켈(Ni)층을 포함하여 형성될 수 있다. 제1외측 단자의 제2층(322)은 니켈층을 덮는 금(Au)층을 더 포함하여 형성될 수 있다. 금층은 제2외측 단자(320)을 다른 요소(element)에 본딩(bonding) 또는 결합시키기 위한 결합층으로 형성될 수 있다.
패키지 기판(100)은 도전성 랜딩 핑거(conductive landing finger: 110)를 제1표면(101)에 구비할 수 있다. 도전성 랜딩 핑거(110)는 패키지 기판(100)에 구비되는 회로 배선 구조의 일부 부분을 지칭할 수 있다. 커패시터(300)의 제1외측 단자(320)는 도전성 접착층(350)에 의해 도전성 랜딩 핑거(110)에 결합되거나 본딩될 수 있다. 도전성 접착층(350)은 솔더(solder) 물질을 포함하는 솔더층으로 도입될 수 있다.
제1외측 단자(320)가 패키지 기판(100)에 결합됨으로써, 커패시터(300)는 패키지 기판(100)에 전기적으로 결합된다. 커패시터의 제2외측 단자(330)는 커패시터 몸체(310)를 사이에 두고, 제1외측 단자(320)와는 반대측의 단부에 위치할 수 있다. 패키지 기판(100)의 제1표면(101)에 수직한 방향으로, 제1외측 단자(320), 커패시터 몸체(310), 및 제2외측 단자(330)가 순차적으로 스택된 형상으로, 커패시터(300)가 패키지 기판(100)에 실장된다. 커패시터(300)는 패키지 기판(100)의 제1표면(101)에 실질적으로 수직하게 세워져, 패키지 기판(100)에 실장된다.
제2외측 단자(330)는 서로 다른 금속 물질의 제1층(331), 및 제2층(332)를 포함하여 형성될 수 있다. 제2외측 단자(330)는 제1외측 단자(320)와 실질적으로 동일한 층 구조를 가질 수 있다. 제2외측 단자의 제1층(331)은 내부 전극(312)들의 나머지 일부에 연결되고, 나머지 일부의 내부 전극(312)들에 전기적으로 결합되도록 형성될 수 있다. 제2외측 단자의 제1층(331)은 구리(Cu)층과 같은 금속층을 포함하여 형성될 수 있다. 제2외측 단자의 제2층(332)은 제2외측 단자의 제1층(331)를 덮는 금속층으로 형성될 수 있다. 제2외측 단자의 제2층(332)은 니켈(Ni)층 및 금(Au)층의 복합층을 포함하여 형성될 수 있다.
도 2를 참조하면, 제1반도체 칩(200)은 적어도 하나의 커패시터(300)에 의해 지지될 수 있다. 커패시터(300)의 제2외측 단자(330)의 일부 부분(330-1)이 제2반도체 칩(200)에 중첩되면서, 커패시터(300)가 제1반도체 칩(200)을 지지할 수 있다. 제1반도체 칩(200)의 일부 부분은 절연성 접착층(230)에 의해 제2외측 단자(330)의 중첩된 일부 부분(330-1)에 결합되거나 접착될 수 있다. 절연성 접착층(230)은 제1반도체 칩(200)을 커패시터(300)에 고정시키는 역할을 한다.
제2외측 단자(330)의 다른 일부 부분(330-2)은 제1반도체 칩(200)에 가려지지 않고, 제1반도체 칩(200) 바깥으로 드러날 수 있다. 패키지 기판(100)은 제1본딩 핑거(bonding finger: 130)을 제1표면(101)에 구비할 수 있다. 제1본딩 와이어(bonding wire: 410)의 일 단부가 제2외측 단자(330)의 드러난 다른 일부 부분(330-2)에 본딩되고, 다른 단부가 제1본딩 핑거(130)에 본딩되도록, 제1본딩 와이어(410)가 와이어 본딩(wire bonding)된다. 제1본딩 와이어(410)는 제2외측 단자(330)을 패키지 기판(100)에 전기적으로 연결시킨다. 제2외측 단자(330)의 제2층(332)은 금층을 표면층으로 구비할 수 있다. 제1본딩 와이어(410)가 금 와이어(gold wire)인 경우에, 이러한 제2외측 단자(330)의 금층에 용이하게 본딩되고 결합될 수 있다.
제1반도체 칩(200)은 제1칩 패드(201)와 이에 이격되도록 배치된 제2칩 패드(202)를 구비할 수 있다. 제1, 및 제2칩 패드들(201, 202)은 제1반도체 칩(200)에 전기적 신호들을 인가하는 접속 단자들일 수 있다.
제2본딩 와이어(420)가 제2외측 단자(330)의 다른 일부 부분(330-2)을 제1반도체 칩(200)의 제1칩 패드(201)에 연결시키도록 와이어 본딩될 수 있다. 제2본딩 와이어(420)는 제1반도체 칩(200)에 커패시터(300)의 제2외측 단자(330)를 전기적으로 연결시킨다. 제1, 및 제2본딩 와이어들(410, 420)은 제1반도체 칩(200)을 패키지 기판(100)의 제1본딩 핑거(130)에 전기적으로 연결시킬 수 있다.
그라운드 단자(ground terminal: 131)가 패키지 기판(100)의 제1표면(101)에 반대되는 제2표면(102)에 배치될 수 있다. 패키지 기판(100)은 제1본딩 핑거(130)와 그라운드 단자(131)를 연결시키는 제1내부 배선(132)을 구비할 수 있다. 제1본딩 핑거(130)가 그라운드 단자(131)에 접속될 경우에, 제1, 및 제2본딩 와이어들(410, 420)은 제1반도체 칩(200)을 그라운드에 접지시키는 전기적 경로를 제공할 수 있다. 이러한 경우에, 커패시터(300)의 한쪽 단자인 제2외측 단자(330)는 제1반도체 칩(200)을 그라운드 접지시키는 전기적 경로에 접속하게 된다.
제3본딩 와이어(430)가 제1반도체 칩(200)의 제2칩 패드(202)를 패키지 기판(100)의 제2본딩 핑거(150)에 직접적으로 연결시키도록 와이어 본딩될 수 있다. 제2본딩 핑거(150)가 파워 단자(power terminal: 135)에 연결될 경우에, 제3본딩 와이어(430)는 제1반도체 칩(200)에 파워를 제공하는 전기적 경로를 제공할 수 있다.
파워 단자(135)는 패키지 기판(100)의 제2표면(102)에 배치되고, 제2본딩 핑거(150)와 파워 단자(135)를 연결시키는 제2내부 배선(133)이 패키지 기판(100)에 구비될 수 있다. 제2본딩 핑거(150)는 제1본딩 핑거(130), 및 랜딩 핑거(110)와는 이격되도록 배치될 수 있다. 제3내부 배선(134)이 제2본딩 핑거(120)에 랜딩 핑거(110)를 전기적으로 연결시키도록 패키지 기판(100)에 배치될 수 있다.
제1외측 단자(320)에 접속된 랜딩 핑거(110)와 제3내부 배선(134), 및 제2내부 배선(133)을 통해서, 커패시터(300)의 다른 한쪽 단자인 제1외측 단자(320)는 파워 단자(135)에 전기적으로 접속될 수 있다. 일 실시예에서, 제3내부 배선(134)은 파워 단자(135)에 직접 전기적으로 접속될 수 있다. 또한, 커패시터(300)는 제1외측 단자(320), 랜딩 핑거(110)와 제3내부 배선(134), 제2본딩 핑거(150), 및 제3본딩 와이어(430)를 통해서 제2반도체 칩(200)에 전기적으로 연결될 수 있다. 이에 따라, 커패시터(300)의 다른 한쪽 단자인 제1외측 단자(320)는 제1반도체 칩(200)에 파워를 인가하는 다른 전기적 경로에 접속하게 된다.
이와 같이, 커패시터(300)가 제1반도체 칩(200)을 그라운드에 접지시키는 전기적 경로와 제1반도체 칩(200)에 파워를 공급하는 다른 전기적 경로 사이에 전기적으로 접속되므로, 제1반도체 칩(200)의 동작 시 노이즈(noise)를 감소시키는 디커플링 커패시터(decoupling capacitor)로 작용할 수 있다. 일 실시예에서는, 제3본딩 와이어(430)는 제1반도체 칩(200)를 그라운드에 접지시키는 전기적 경로를 제공하고, 제1, 및 제2본딩 와이어들(410, 420)은 제1반도체 칩(200)에 파워를 제공하는 전기적 경로를 구성할 수도 있다. 이 경우에도 커패시터(300)는 제1반도체 칩(200)을 그라운드에 접지시키는 전기적 경로와 제1반도체 칩(200)에 파워를 공급하는 다른 전기적 경로 사이에 전기적으로 접속된다.
커패시터(300)는 제1반도체 칩(200)과 중첩되는 위치에 실장될 수 있으므로, 패키지 기판(100)에 커패시터(300)가 실장될 면적을 더 확보한 것과 같은 효과를 얻을 수 있다. 이에 따라, 패키지 기판(100)에 더 많은 수의 커패시터(300)들 실장하는 것이 가능하고, 많은 수의 커패시터(300)들에 의해서 디커플링 효과에 의한 노이즈(noise) 감소 효과를 더 증대시키는 것이 가능하다. 따라서, 반도체 패키지(10)의 전기적 특성을 개선하는 것이 가능하다.
도 3은 일 실시예에 따른 반도체 패키지(20)를 보여주는 개략적인 사시도이다. 도 3에서 도 1 및 도 2와 동일한 참조 부호들은 동일한 부재들을 지칭하는 것으로 이해될 수 있다.
도 3을 참조하면, 반도체 패키지(20)는 패키지 기판(100) 상에 배치된 커패시터(300)들, 제1반도체 칩(200), 제2반도체 칩들(501, 502, 503)의 스택 구조(500), 및 제3반도체 칩(600)을 포함하여 구성될 수 있다. 제2반도체 칩들(501, 502, 503)의 스택 구조(500)는 커패시터(300)들과 이격되면서 패키지 기판(100)에 배치될 수 있다. 제1단의 제2반도체 칩(501) 상에 제2단의 제2반도체 칩(502), 및 제3단의 제2반도체 칩(503)이 순차적으로 수직하게 스택될 수 있다. 제1단, 제2단, 및 제3단의 제2반도체 칩들(501, 502, 503)은 서로 일정 거리만큼 오프셋된 위치에 서로 스택될 수 있다. 제1단, 제2단, 및 제3단의 제2반도체 칩들(501, 502, 503)은 계단 형상의 스택 구조(500)를 이루며 서로 수직하게 스택될 수 있다.
제2반도체 칩들의 스택 구조(500)의 높이만큼의 높이를 가지도록, 제1반도체 칩(200)은 커패시터(300)들에 의해 지지될 수 있다. 제1반도체 칩(200)과 제2반도체 칩들의 스택 구조(500) 상에, 제3반도체 칩(600)이 더 스택될 수 있다. 제3반도체 칩(600)은 제1반도체 칩(200)과 제2반도체 칩들의 스택 구조(500)에 의해 함께 지지될 수 있다. 제2반도체 칩(501, 502, 503)들은 본딩 와이어(도시되지 않음)들에 의해서 패키지 기판(100)에 전기적으로 접속될 수 있다. 제3반도체 칩(600)은 또 다른 본딩 와이어(도시되지 않음)들에 의해서 패키지 기판(100)에 전기적으로 접속될 수 있다.
제3반도체 칩(600)은 제1반도체 칩(200)이나 제2반도체 칩(501, 502, 503) 보다 더 큰 크기를 가지는 칩으로 도입되는 것이 가능하다. 제3반도체 칩(600)이 제2반도체 칩(501, 502, 503) 보다 크기가 클 때, 제2반도체 칩(501, 502, 503)들의 스택 구조(500)의 측면 바깥으로 제3반도체 칩(600)의 일부 부분(601)이 돌출되어 오버행(overhang)될 수 있다. 커패시터(300) 및 제1반도체 칩(200)의 스택 구조가 제3반도체 칩(600)의 오버행된 일부 부분(601)을 지지할 수 있다. 이에 따라, 제3반도체 칩(600)의 오버행된 일부 부분(601)을 지지하기 위한 별도의 서포터(supporter)를 도입하는 것을 생략할 수 있다.
스택 구조(500)를 구성하는 제2반도체 칩(501, 502, 503)들은 디램(DRAM) 메모리 칩들을 포함할 수 있다. 제3반도체 칩(600)은 낸드(NAND) 메모리 칩을 포함할 수 있다. 제1반도체 칩(200)은 제2반도체 칩(501, 502, 503)들 및 제3반도체 칩(600)을 제어하는 콘트롤러(controller)를 포함할 수 있다.
도시되지는 않았지만, 밀봉재가 패키지 기판(100) 상을 덮고, 커패시터(300)들, 제1반도체 칩(200), 제2반도체 칩들(501, 502, 503)의 스택 구조(500), 및 제3반도체 칩(600)을 덮어 보호하도록 형성될 수 있다.
이제까지 본 발명에 대하여 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
100: 패키지 기판,
110: 랜딩 핑거,
130, 150: 본딩 핑거,
200: 제1반도체 칩,
300: 커패시터,
310, 330; 커패시터의 외측 단자,
410, 420, 430: 본딩 와이어,
500: 제2반도체 칩들의 스택 구조,
600: 제3반도체 칩.

Claims (14)

  1. 패키지 기판;
    상기 패키지 기판 상에 배치된 제1반도체 칩; 및
    상기 패키지 기판과 상기 제1반도체 칩 사이에 배치되고 상기 제1반도체 칩을 지지하는 적어도 하나의 커패시터;를 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 커패시터는
    커패시터 몸체; 및
    상기 커패시터 몸체의 양 단부들에 각각 배치된 제1, 및 제2외측 단자들;을 포함하고,
    상기 제1외측 단자는 상기 패키지 기판에 결합하고, 상기 제2외측 단자는 상기 제1반도체 칩을 지지하는 반도체 패키지.
  3. 제2항에 있어서,
    상기 제2외측 단자는
    니켈층, 및 금층을 포함하는 반도체 패키지.
  4. 제2항에 있어서,
    상기 제1반도체 칩을 상기 제2외측 단자에 접착시키는 절연성 접착층을 더 포함하는 반도체 패키지.
  5. 제2항에 있어서,
    상기 제2외측 단자의 일부 부분은
    상기 제1반도체 칩에 가려지지 않고 노출되고,
    상기 제2외측 단자의 일부 부분을 패키지 기판에 전기적으로 연결시키는 제1본딩 와이어를 더 포함하는 반도체 패키지.
  6. 제5항에 있어서,
    상기 제2외측 단자의 다른 일부 부분을 상기 제1반도체 칩에 연결시키는 제2본딩 와이어를 더 포함하는 반도체 패키지.
  7. 제6항에 있어서,
    상기 제1, 및 제2본딩 와이어들은 상기 제1반도체 칩을 패키지 기판에 연결하는 전기적 경로를 제공하는 반도체 패키지.
  8. 제2항에 있어서,
    상기 패키지 기판은
    도전성 접착층에 의해 상기 제1외측 단자가 본딩되는 도전성 랜딩 핑거를 포함하는 반도체 패키지.
  9. 제8항에 있어서,
    상기 도전성 접착층은
    솔더층을 포함하는 반도체 패키지.
  10. 제8항에 있어서,
    상기 패키지 기판은
    상기 랜딩 핑거에 내부 배선을 통해 전기적으로 연결되는 본딩 핑거를 더 포함하고,
    상기 반도체 패키지는,
    상기 제1반도체 칩을 상기 본딩 핑거에 연결시키는 제3본딩 와이어를 더 포함하는 반도체 패키지.
  11. 제10항에 있어서,
    상기 제3본딩 와이어는
    상기 제1반도체 칩에 파워를 제공하는 전기적 경로를 제공하고,
    상기 제1, 및 제2본딩 와이어들은 상기 제1반도체 칩을 그라운드에 접지시키는 반도체 패키지.
  12. 제10항에 있어서,
    상기 제3본딩 와이어는
    상기 제1반도체 칩을 그라운드에 접지시키고,
    상기 제1, 및 제2본딩 와이어들은 상기 제1반도체 칩에 파워를 제공하는 전기적 경로를 제공하는 반도체 패키지.
  13. 제1항에 있어서,
    상기 반도체 패키지는,
    상기 커패시터와 이격되면서 상기 패키지 기판 상에 배치되고, 제2반도체 칩들이 서로 스택된 스택 구조; 및
    상기 제2반도체 칩들의 스택 구조와 상기 제1반도체 칩에 의해 함께 지지되는 제3반도체 칩을 더 포함하는 반도체 패키지.
  14. 제1항에 있어서,
    상기 커패시터는
    다층 세라믹 커패시터(MLCC)를 포함하는 반도체 패키지.
KR1020200046328A 2020-04-16 2020-04-16 반도체 칩과 커패시터를 포함한 반도체 패키지 KR20210128295A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200046328A KR20210128295A (ko) 2020-04-16 2020-04-16 반도체 칩과 커패시터를 포함한 반도체 패키지
US17/031,102 US11450627B2 (en) 2020-04-16 2020-09-24 Semiconductor package including semiconductor chip and capacitor
CN202110054116.3A CN113540046A (zh) 2020-04-16 2021-01-15 包括半导体芯片和电容器的半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200046328A KR20210128295A (ko) 2020-04-16 2020-04-16 반도체 칩과 커패시터를 포함한 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20210128295A true KR20210128295A (ko) 2021-10-26

Family

ID=78082162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200046328A KR20210128295A (ko) 2020-04-16 2020-04-16 반도체 칩과 커패시터를 포함한 반도체 패키지

Country Status (3)

Country Link
US (1) US11450627B2 (ko)
KR (1) KR20210128295A (ko)
CN (1) CN113540046A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230072912A (ko) * 2021-11-18 2023-05-25 한국전자기술연구원 고주파 ic 대응 mlcc 실장기술

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900991B2 (en) * 2001-12-03 2005-05-31 Intel Corporation Electronic assembly with sandwiched capacitors and methods of manufacture
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
CN100527413C (zh) * 2004-06-07 2009-08-12 富士通微电子株式会社 内置有电容器的半导体装置及其制造方法
KR101046394B1 (ko) * 2010-02-03 2011-07-05 주식회사 하이닉스반도체 스택 패키지
KR101123803B1 (ko) * 2010-05-14 2012-03-12 주식회사 하이닉스반도체 스택 패키지
KR101774938B1 (ko) 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
KR102592640B1 (ko) * 2016-11-04 2023-10-23 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR102494655B1 (ko) * 2017-06-19 2023-02-03 삼성전자주식회사 반도체 패키지
KR102475818B1 (ko) 2018-01-18 2022-12-08 에스케이하이닉스 주식회사 멀티 칩 스택을 포함하는 반도체 패키지 및 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230072912A (ko) * 2021-11-18 2023-05-25 한국전자기술연구원 고주파 ic 대응 mlcc 실장기술

Also Published As

Publication number Publication date
US11450627B2 (en) 2022-09-20
CN113540046A (zh) 2021-10-22
US20210327831A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
KR100277308B1 (ko) 반도체장치
CN101383340B (zh) 具有堆叠分立电感器结构的半导体功率器件
JP3186700B2 (ja) 半導体装置及びその製造方法
JP4751351B2 (ja) 半導体装置とそれを用いた半導体モジュール
US10109576B2 (en) Capacitor mounting structure
US8890329B2 (en) Semiconductor device
KR20140144486A (ko) 적층 패키지 및 제조 방법
JP2005209882A (ja) 半導体パッケージ及び半導体装置
US7091607B2 (en) Semiconductor package
US8603865B2 (en) Semiconductor storage device and manufacturing method thereof
KR100621547B1 (ko) 멀티칩 패키지
CN110120387B (zh) 半导体封装
KR20210128295A (ko) 반도체 칩과 커패시터를 포함한 반도체 패키지
US20050161792A1 (en) Junction member and multichip package using same
JP2618883B2 (ja) 半導体装置
JP2002237567A (ja) 半導体装置
JP3041849B2 (ja) 半導体装置及びその製造方法
JP4384143B2 (ja) Ｉｃチップ積層構造を有する電子機器用モジュール
JP2009004528A (ja) 半導体装置
JP2009141229A (ja) 半導体装置およびその製造方法
JP2004228259A (ja) 半導体装置及びそれを用いた電子装置
US8624365B1 (en) Interposer based capacitors for semiconductor packaging
KR20210062130A (ko) 반도체 패키지
JPH0670243U (ja) 回路基板装置
JPH05299575A (ja) メモリ内蔵半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal