JP3855549B2 - プリント配線基板 - Google Patents
プリント配線基板 Download PDFInfo
- Publication number
- JP3855549B2 JP3855549B2 JP23594499A JP23594499A JP3855549B2 JP 3855549 B2 JP3855549 B2 JP 3855549B2 JP 23594499 A JP23594499 A JP 23594499A JP 23594499 A JP23594499 A JP 23594499A JP 3855549 B2 JP3855549 B2 JP 3855549B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- layer
- wiring board
- printed wiring
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント配線基板に係り、より詳しくは、アレイ状接続型集積回路を実装するプリント配線基板に関する。
【０００２】
【従来の技術】
外部接続端子が２次元配列されているアレイ状接続型集積回路（以下、アレイ状接続型ＩＣという）を実装するプリント配線基板では、一般に、上記アレイ状接続型ＩＣからの信号線を引き出すためにスルーホールを用いてアレイ状接続型ＩＣの実装面と反対側の面や内層の信号層に配線を行っている。
【０００３】
この際、信号配線（スルーホール）が、プリント配線基板に一般に銅箔によって形成されている電源層やグランド層に接続されないように該電源層やグランド層ではクリアランスと呼ばれる銅箔抜きが形成される。すなわち、このクリアランスは、電源層では信号やグランドに対する絶縁の目的で形成され、同様にグランド層では信号や電源に対する絶縁の目的で形成されるものである。
【０００４】
このため、多数の外部接続端子を有するアレイ状接続型ＩＣを実装するプリント配線基板では、電源層及びグランド層に対してクリアランスを多数設ける必要があり、この多数のクリアランスに起因して、アレイ状接続型ＩＣの実装部位直下における電源層及びグランド層のインピーダンスが高くなってしまうため、グランドバウンスが発生して、アレイ状接続型ＩＣが誤動作してしまう、という問題点があった。
【０００５】
また、上記のようなプリント配線基板では、アレイ状接続型ＩＣからの信号電流と、該信号電流と対になるリターン電流とによる電流ループが大きくなってしまい、プリント配線基板からの放射ノイズが大きくなってしまう、という問題点があった。これらの問題点を具体的に説明すると次のようになる。
【０００６】
図１８には従来のプリント配線基板の電源層６０及びグランド層６２の構成例が図示（平面図）されている。
【０００７】
図１８（Ａ）に示すように、このプリント配線基板における銅箔によって形成された電源層６０には、実装するアレイ状接続型ＩＣの接続端子に各々対応した多数の電源層クリアランスＶＣＬが設けられており、該電源層クリアランスＶＣＬの一部（同図では２箇所）について当該電源層クリアランスＶＣＬ内部にグランド用スルーホールＧＴＨが挿通されている。また、この電源層６０には電源層クリアランスＶＣＬが設けられておらず、かつ電源接続パッドＶＰＤが設けられている箇所（同図では２箇所）があり、この電源接続パッドＶＰＤには実装するアレイ状接続型ＩＣの電源端子が後述する電源用スルーホールＶＴＨを介して接続される。
【０００８】
一方、図１８（Ｂ）に示すように、このプリント配線基板における銅箔によって形成されたグランド層６２には、電源層６０と同様に、実装するアレイ状接続型ＩＣの接続端子に各々対応した多数のグランド層クリアランスＧＣＬが設けられており、該グランド層クリアランスＧＣＬの一部（同図では２箇所）について当該グランド層クリアランスＧＣＬ内部に電源用スルーホールＶＴＨが挿通されている。また、このグランド層６２にはグランド層クリアランスＧＣＬが設けられておらず、かつグランド接続パッドＧＰＤが設けられている箇所（同図では２箇所）があり、このグランド接続パッドＧＰＤには実装するアレイ状接続型ＩＣのグランド端子がグランド用スルーホールＧＴＨを介して接続される。
【０００９】
このように、図１８に示す従来のプリント配線基板では、電源層６０やグランド層６２に対して、実装するアレイ状接続型ＩＣの接続端子に各々対応した多数の電源層クリアランスＶＣＬやグランド層クリアランスＧＣＬが設けられているため、電源層６０における電源供給路２０やグランド層６２における電源リターン路２２が狭くなり、アレイ状接続型ＩＣの実装部位直下における電源層及びグランド層のインピーダンスが高くなってしまい、グランドバウンスが発生してしまうのである。
【００１０】
また、このプリント配線基板では、アレイ状接続型ＩＣからの信号電流と、これと対になるリターン電流による電流ループが多数のクリアランスに起因して大きくなってしまい、プリント配線基板からの放射ノイズが大きくなってしまう。
【００１１】
これらの問題点を解決するために適用し得る技術として、特開平９−２２３８６１号公報、及び特開平１０−３０３５６４号公報の各公報に記載の技術があった。
【００１２】
特開平９−２２３８６１号公報に記載の技術は、半導体集積回路（アレイ状接続型ＩＣに相当）における接続用パッドのうちの対をなす電源用パッドとグランド用パッドの間隔を、当該半導体集積回路をプリント配線基板の一方の面に実装したときにプリント配線基板の他方の面に設けられているデカップリング・コンデンサの１対の電極間隔と見合うようにしたものであり、これによって電源用パッド、グランド用パッドからほとんど直下にスルーホールを介して、デカップリング・コンデンサに電源パターンとグランドパターンを接続することができ、従って集積回路の電源用パッド、グランド用パッドとデカップリング・コンデンサを最短で接続することが可能となり、デカップリング・コンデンサの効果を十分に引き出すことができるので、プリント配線基板からの放射ノイズを低減することができる。
【００１３】
また、特開平１０−３０３５６４号公報に記載の技術は、アレイ状接続型ＩＣからの信号線を、該アレイ状接続型ＩＣの搭載面や該ＩＣ搭載面と反対側の面あるいは内層の信号層を使って引き出して他の部品に接続する場合、上記ＩＣの直下に当たる内層の電源層やグランド層が信号接続用のスルーホールで上記アレイ状接続型ＩＣの周辺から分断されないようにしたものであり、これによってグランドのインピーダンスが低くなってグランドバウンスが小さくなり、ＩＣの誤動作を防ぐことができると共に、ＩＣからの信号電流とリターン電流による電流ループも小さくすることができ、この結果としてＩＣを搭載したプリント配線基板からの放射ノイズを低減することができるというものである。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記特開平９−２２３８６１号公報記載の技術では、電源用パッドとグランド用パッドの間隔に関する要件により、実装対象とするアレイ状接続型ＩＣとして既製品を適用することができない、対をなす電源用パッドとグランド用パッドの間隔に見合うサイズ以外のデカップリング・コンデンサを使用することが困難である、電源用パッドが隣接したときにデカップリング・コンデンサが実装できない、といった問題点があった。
【００１５】
また、上記特開平１０−３０３５６４号公報記載の技術では、スルーホールで電源層やグランド層がアレイ状接続型ＩＣの周辺から分断されないようにするために電流の供給路を複数設けた場合、該複数の供給路によって逆にノイズ電流を外部に流してしまい、この結果として放射ノイズが増大する場合がある、という問題点があった。
【００１６】
本発明は上記問題点を解消するために成されたものであり、電源端子とグランド端子の間隔の影響を受けることなく放射ノイズを低減することができるプリント配線基板を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載のプリント配線基板は、電源層を有すると共にアレイ状接続型集積回路を実装するプリント配線基板であって、前記アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように前記電源層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としたことを特徴とするものである。
【００１８】
請求項１記載のプリント配線基板は、実装されるアレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスが配置される。ここで、配置されたクリアランスの寸法は、互いに隣接するクリアランスが接触する寸法とされている。なお、上記アレイ状接続型集積回路には、ＢＧＡ（Ball Grid Array）パッケージのＩＣ、ＰＧＡ（Pin Grid Array）パッケージのＩＣ等、外部接続端子がアレイ状に２次元配列されている全てのＩＣが含まれる。
【００１９】
このように、請求項１に記載のプリント配線基板によれば、アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としているので、電源層における電源供給路が上記クリアランスによって形成される開口部の外周から分離され、周辺に漏れ出すノイズ電流を抑制することができ、この結果として放射ノイズを低減させることができる。
【００２０】
また、請求項２記載のプリント配線基板は、請求項１記載の発明において、前記プリント配線基板がグランド層を有すると共に、前記アレイ状接続型集積回路のグランド端子に対して単一の電源リターン路となるように前記グランド層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としたことを特徴とするものである。
【００２１】
請求項２に記載のプリント配線基板によれば、請求項１記載の発明におけるプリント配線基板がグランド層を有する場合に、実装されるアレイ状接続型集積回路のグランド端子に対して単一の電源リターン路となるようにグランド層のクリアランスが配置される。ここで、配置されたクリアランスの寸法は、互いに隣接するクリアランスが接触する寸法とされている。
【００２２】
このように、請求項２に記載のプリント配線基板によれば、請求項１記載の発明と同様の効果を奏することができると共に、アレイ状接続型集積回路のグランド端子に対して単一の電源リターン路となるようにグランド層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としているので、グランド層における電源リターン路がグランド層のクリアランスによって形成される開口部の外周から分離され、周辺に漏れ出すノイズ電流を抑制することができ、この結果として放射ノイズを、より低減させることができる。
【００２３】
また、請求項３記載のプリント配線基板は、請求項１又は請求項２記載の発明において、前記アレイ状接続型集積回路の電源端子が複数存在する場合、前記アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように前記電源層のクリアランスを配置する際に、前記電源供給路を各電源端子毎に独立して設けるか、又は前記電源供給路の根元を１つとして前記複数の電源端子に接続することを特徴とするものである。
【００２４】
請求項３に記載のプリント配線基板によれば、請求項１又は請求項２記載の発明において、実装されるアレイ状接続型集積回路の電源端子が複数存在する場合、当該アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスを配置する際に、上記電源供給路が各電源端子毎に独立して設けられるか、又は上記電源供給路の根元が１つとされて上記複数の電源端子に接続される。
【００２５】
このように、請求項３に記載のプリント配線基板によれば、請求項１又は請求項２記載の発明において、実装されるアレイ状接続型集積回路の電源端子が複数存在する場合、アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスを配置する際に、電源供給路を各電源端子毎に独立して設けるか、又は電源供給路の根元を１つとして上記複数の電源端子に接続しているので、複数の電源端子を有するアレイ状接続型集積回路を実装する場合についても請求項１又は請求項２記載の発明と同様の効果を奏することができる。
【００２６】
なお、上記請求項１乃至請求項３の何れか１項記載の発明において、前記電源供給路における前記アレイ状接続型集積回路の電源端子の接続部位近傍にデカップリングコンデンサを配置すると共に、該配置のための配線を極力短くすることが好ましい。これによって、アレイ状接続型集積回路の電源端子及びグランド端子の近傍のインピーダンスが低くなり、ノイズ電流の発生がより低減されるので、プリント配線基板からの放射ノイズを、より低減することができる。
【００２７】
また、上記請求項１乃至請求項３の何れか１項記載の発明において、前記電源供給路の根元を前記アレイ状接続型集積回路の直下の電源層の周辺と切り離し、かつ該切り離した部分にフィルタを実装することによって、前記電源供給路と前記アレイ状接続型集積回路直下の電源層の周辺の一部とを接続することが好ましい。これによって、電源供給路の入り口から電源層に対するノイズ電流が流れにくくなるため、プリント配線基板からの放射ノイズを、より低減することができる。
【００２８】
この場合は、前記電源供給路における前記アレイ状接続型集積回路の電源端子の接続部位近傍にデカップリングコンデンサを配置すると共に、該配置のための配線を極力短くすることが好ましく、前記電源供給路の根元に配置されたフィルタに対してデカップリングコンデンサを付加することも好ましい。
【００２９】
【発明の実施の形態】
以下、図面を参照して、本発明のプリント配線基板の実施の形態について詳細に説明する。なお、以下の各実施の形態では、プリント配線基板に実装されるアレイ状接続型ＩＣがＢＧＡパッケージのＩＣであり、プリント配線基板が表面（アレイ状接続型ＩＣを実装する面）及び裏面が各々信号層として構成され、内層として銅箔により構成された電源層及びグランド層が各々１層ずつ設けられた４層基板である場合の形態について説明する。また、ＢＧＡパッケージのアレイ状接続型ＩＣは一般に接続端子数が多いが、以下の各実施の形態では便宜上、電源端子、グランド端子、信号端子の一部分のみをプリント配線基板への接続対象端子とする場合について説明する。
【００３０】
〔第１実施形態〕
まず、図１及び図２を参照して、本第１実施形態に係るプリント配線基板１０Ａの構成について説明する。なお、図１では、プリント配線基板１０Ａにおける信号層、電源層、及びグランド層の各層の状態を明確化するために、各層を分離した状態でプリント配線基板を模式的に図示する。
【００３１】
図１に示すように、本第１実施形態に係るプリント配線基板１０Ａには、信号層１２Ａから信号層１８Ａに至る電源用スルーホールＶＴＨ、グランド用スルーホールＧＴＨ、及び信号用スルーホールＳＴＨが設けられている。なお、本実施形態における各スルーホールは、信号層１２Ａ及び信号層１８Ａにおいてアレイ状接続型ＩＣ５０の対応する接続端子５２や各種面実装部品等に直接接続することができるように構成されているが、この形態に限定されるものではなく、例えば各スルーホールの端部に接続パッドを設けておき、該接続パッドを介して各種部品と接続する形態としてもよい。
【００３２】
また、本第１実施形態に係るプリント配線基板１０Ａの電源層１４Ａには電源層クリアランスＶＣＬが多数設けられている。図２（Ａ）に示すように、電源層１４Ａの電源層クリアランスＶＣＬは互いに隣接する電源層クリアランスＶＣＬが接触する径とされた円形状とされており、該互いに隣接する電源層クリアランスＶＣＬの間が電源供給路２０とならないように構成されている。
【００３３】
また、電源層１４Ａでは、電源供給路２０の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層クリアランスＶＣＬが配置されることによって電源供給路２０が形成されている。
【００３４】
また、電源層１４Ａには電源用スルーホールＶＴＨが接続された複数（本実施形態では２）の電源接続パッドＶＰＤが設けられ、電源供給路２０は分岐されて上記複数の電源接続パッドＶＰＤに接続されており、プリント配線基板１０Ａにアレイ状接続型ＩＣ５０が実装された際には、当該アレイ状接続型ＩＣ５０の電源端子に対して電源層１４Ａから電源供給路２０、電源接続パッドＶＰＤ及び電源用スルーホールＶＴＨを介して電源電流を供給することができるように構成されている。
【００３５】
また、グランド層１６Ａにはグランド層クリアランスＧＣＬが多数設けられている。図２（Ｂ）に示すように、本第１実施形態におけるグランド層１６Ａのグランド層クリアランスＧＣＬは、上記電源層クリアランスＶＣＬより小さな径の円形状とされており、図１８（Ｂ）に示した従来のグランド層と同様に、互いに隣接するグランド層クリアランスＧＣＬの間は電源リターン路２２とされている。
【００３６】
また、グランド層１６Ａにはグランド用スルーホールＧＴＨが接続されたグランド接続パッドＧＰＤが設けられており、プリント配線基板１０Ａにアレイ状接続型ＩＣ５０が実装された際には、当該アレイ状接続型ＩＣ５０のグランド端子からグランド用スルーホールＧＴＨ及びグランド接続パッドＧＰＤを介してグランド層１６Ａへリターン電流を流すことができるように構成されている。
【００３７】
一方、プリント配線基板１０Ａの信号層１２Ａの表面には、信号層１２Ａにおいて引き回し可能な信号配線１３のパターンが形成されており、信号層１８Ａの表面には、信号用スルーホールＳＴＨによって信号層１２Ａのアレイ状接続型ＩＣ５０に対する接続箇所と接続された信号配線１９が形成されている。
【００３８】
以上のように構成されたプリント配線基板１０Ａでは、上述したように電源層１４Ａにおいて電源供給路２０の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層クリアランスＶＣＬを配置することによって、アレイ状接続型ＩＣ５０の電源端子の電源層１４Ａとの接続位置（電源接続パッドＶＰＤの位置）とその周辺とを極力分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣの電源端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型ＩＣ５０の電源端子の電源層１４Ａとの接続位置とその周辺とを極力分離するように構成することによって、アレイ状接続型ＩＣ５０直下の電源層１４Ａの周辺へのノイズ電流を流れにくくしている。
【００３９】
一方、本第１実施形態に係るプリント配線基板１０Ａでは、上述したようにグランド層１６Ａにおいてクリアランスの径を小さくすることによって部品実装面と反対側の配線のリターン電流経路を十分に確保しているので、信号配線とリターン電流のループ面積を小さくすることができ、各配線からの放射ノイズを低減することができ、この結果としてプリント配線基板１０Ａ全体からの放射ノイズを低減させることができる。
【００４０】
以上詳細に説明したように、本実施形態に係るプリント配線基板１０Ａでは、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層のクリアランスを形成しているので、ノイズ電流が流れにくくなり、プリント配線基板１０Ａからの放射ノイズを低減させることができる。
【００４１】
また、本実施形態に係るプリント配線基板１０Ａでは、グランド層１６Ａにおいてクリアランスの径を小さくすることによってリターン電流経路を十分に確保しているので、プリント配線基板１０Ａからの放射ノイズを、より低減させることができる。
【００４２】
なお、本第１実施形態では、プリント配線基板１０Ａの内層におけるアレイ状接続型ＩＣ５０が実装される側に電源層１４Ａを設け、アレイ状接続型ＩＣ５０が実装される反対側にグランド層１６Ａを設けた場合について説明したが、本発明はこれに限定されるものではなく、図３に示すように本第１実施形態と逆の形態、すなわち、プリント配線基板１０Ａの内層におけるアレイ状接続型ＩＣ５０が実装される側にグランド層１６Ａを設け、アレイ状接続型ＩＣ５０が実装される反対側に電源層１４Ａを設ける形態とすることもできる。この場合も、本第１実施形態と同様の効果を奏することができる。
【００４３】
〔第２実施形態〕
本第２実施形態では電源層のみではなく、グランド層についても電源リターン路の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０のグランド端子に対して単一の電源リターン路となるようにクリアランスを形成した場合の形態について図４及び図５を参照して説明する。なお、図４及び図５の図１及び図２と同様の部分については図１及び図２と同一の符号を付して、その説明を省略する。
【００４４】
図４に示すように、本第２実施形態に係るプリント配線基板１０Ｂは、グランド層１６Ｂの構成のみが上記第１実施形態に係るプリント配線基板１０Ａと異なっている。
【００４５】
すなわち、本第２実施形態に係るプリント配線基板１０Ｂのグランド層１６Ｂにはグランド層クリアランスＧＣＬが多数設けられている。図５（Ｂ）に示すように、グランド層１６Ｂのグランド層クリアランスＧＣＬは互いに隣接するグランド層クリアランスＧＣＬが接触する径とされた円形状とされており、該互いに隣接するグランド層クリアランスＧＣＬの間が電源リターン路２２とならないように構成されている。
【００４６】
また、グランド層１６Ｂでは、電源リターン路２２の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０のグランド端子に対して単一の電源リターン路となるようにグランド層クリアランスＧＣＬを配置することによって電源リターン路２２を形成している。
【００４７】
また、グランド層１６Ｂにはグランド用スルーホールＧＴＨが接続された複数（本実施形態では２）のグランド接続パッドＧＰＤが設けられ、電源リターン路２２は分岐されて上記複数のグランド接続パッドＧＰＤに接続されており、プリント配線基板１０Ｂにアレイ状接続型ＩＣ５０が実装された際には、当該アレイ状接続型ＩＣ５０のグランド端子からグランド層１６Ｂに対してグランド用スルーホールＧＴＨ、グランド接続パッドＧＰＤ、及び電源リターン路２２を介してリターン電流を流すことができるように構成される。なお、図５（Ａ）に示した電源層１４Ａは図２（Ａ）と同様のものであるので、ここでの説明は省略する。
【００４８】
以上のように構成されたプリント配線基板１０Ｂでは、上記第１実施形態と同様に、電源層１４Ａにおいて電源供給路２０の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層クリアランスＶＣＬを配置することによって、アレイ状接続型ＩＣ５０の電源端子の電源層１４Ａとの接続位置（電源接続パッドＶＰＤの位置）とその周辺とを極力分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣの電源端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型ＩＣ５０の電源端子の電源層１４Ａとの接続位置とその周辺とを極力分離するように構成することによって、アレイ状接続型ＩＣ５０直下の電源層１４Ａの周辺へのノイズ電流を流れにくくしている。
【００４９】
一方、本第２実施形態に係るプリント配線基板１０Ｂでは、上述したようにグランド層１６Ｂにおいても電源リターン路２２の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０のグランド端子に対して単一の電源リターン路となるようにグランド層クリアランスＧＣＬを配置することによって、アレイ状接続型ＩＣ５０のグランド端子のグランド層１６Ｂとの接続位置（グランド接続パッドＧＰＤの位置）とその周辺とを極力分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣのグランド端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型ＩＣ５０のグランド端子のグランド層１６Ｂとの接続位置とその周辺とを極力分離するように構成することによって、アレイ状接続型ＩＣ５０直下のグランド層１６Ｂの周辺へのノイズ電流を流れにくくしている。
【００５０】
以上詳細に説明したように、本実施形態に係るプリント配線基板１０Ｂでは、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層のクリアランスを形成していると共にアレイ状接続型ＩＣ５０のグランド端子に対しても単一の電源リターン路となるようにグランド層のクリアランスを形成しているので、ノイズ電流が流れにくくなり、プリント配線基板１０Ｂからの放射ノイズを低減させることができる。
【００５１】
〔第３実施形態〕
本第３実施形態では、電源層における電源供給路をアレイ状接続型ＩＣ５０の電源端子毎に独立して設ける場合のプリント配線基板の形態について図６を参照して説明する。なお、図６の図２と同様の部分については図２と同一の符号を付して、その説明を省略する。
【００５２】
図６（Ａ）に示すように、本第３実施形態に係るプリント配線基板１０Ｃの電源層１４Ｂでは、２つの電源接続パッドＶＰＤの各々に対して電源供給路２０が１つずつ設けられている。すなわち、電源層１４Ｂには電源層クリアランスＶＣＬが多数設けられていると共に、該電源層クリアランスＶＣＬは互いに隣接する電源層クリアランスＶＣＬが接触する径とされた円形状とされており、該互いに隣接する電源層クリアランスＶＣＬの間が電源供給路２０とならないように構成されている。
【００５３】
また、電源層１４Ｂでは、各電源接続パッドＶＰＤに至る電源供給路２０の各々の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の各電源端子に対して各々単一の電源供給路となるように電源層クリアランスＶＣＬを配置することによって各電源供給路２０を形成している。従って、電源層１４Ｂに設けられている各電源接続パッドＶＰＤには各々独立した電源供給路２０によって電源電流が供給されることになる。なお、図６（Ｂ）に示すグランド層１６Ａは図２（Ｂ）と同様のものであるので、ここでの説明は省略する。
【００５４】
以上のように構成されたプリント配線基板１０Ｃでは、上述したように電源層１４Ｂにおいて各電源供給路２０の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の各電源端子に対して各々単一の電源供給路となるように電源層クリアランスＶＣＬを配置することによって、アレイ状接続型ＩＣ５０の電源端子の電源層１４Ｂとの接続位置（各電源接続パッドＶＰＤの位置）とその周辺とを極力分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣの電源端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型ＩＣ５０の電源端子の電源層１４Ｂとの接続位置とその周辺とを極力分離するように構成することによって、アレイ状接続型ＩＣ５０直下の電源層１４Ｂの周辺へのノイズ電流を流れにくくしている。
【００５５】
一方、本第３実施形態に係るプリント配線基板１０Ｃでは、上記第１実施形態と同様に、グランド層１６Ａにおいてクリアランスの径を小さくすることによって部品搭載面と反対側の配線のリターン電流経路を十分に確保しているので、信号配線とリターン電流のループ面積を小さくすることができ、各配線からの放射ノイズを低減することができ、この結果としてプリント配線基板１０Ｃ全体からの放射ノイズを低減させることができる。
【００５６】
以上詳細に説明したように、本実施形態に係るプリント配線基板１０Ｃでは、アレイ状接続型ＩＣ５０の各電源端子に対して単一の電源供給路となるように電源層のクリアランスを形成しているので、上記第１実施形態と同様に、ノイズ電流が流れにくくなり、プリント配線基板１０Ｃからの放射ノイズを低減させることができる。
【００５７】
また、本実施形態に係るプリント配線基板１０Ｃでは、グランド層１６Ａにおいてクリアランスの径を小さくすることによってリターン電流経路を十分に確保しているので、プリント配線基板１０Ｃからの放射ノイズを、より低減させることができる。
【００５８】
なお、本第３実施形態では、電源層１４Ｂのみにおいて各電源供給路の根元が一箇所となるようにクリアランスを形成した場合について説明したが、本発明はこれに限定されるものではなく、グランド層についても電源リターン路の根元が一箇所となるようにクリアランスを形成する形態とすることもできる。
【００５９】
図７には、この場合のプリント配線基板１０Ｄにおける電源層１４Ｂ及びグランド層１６Ｃの構成が示されている。この場合、図７（Ｂ）に示すように、グランド層１６Ｃにおいても電源層１４Ｂと同様に、２つのグランド接続パッドＧＰＤの各々に対して電源リターン路２２を１つずつ設けている。すなわち、グランド層１６Ｃにはグランド層クリアランスＧＣＬが多数設けられていると共に、該グランド層クリアランスＧＣＬは互いに隣接するグランド層クリアランスＧＣＬが接触する径とされた円形状とされており、該互いに隣接するグランド層クリアランスＧＣＬの間が電源リターン路２２とならないように構成されている。
【００６０】
また、グランド層１６Ｃでは、各グランド接続パッドＧＰＤに至る電源リターン路２２の各々の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の各グランド端子に対して各々単一の電源リターン路となるようにグランド層クリアランスＧＣＬを配置することによって各電源リターン路２２を形成している。従って、グランド層１６Ｃに設けられている各グランド接続パッドＧＰＤからは各々独立した電源リターン路２２によってリターン電流が流れることになる。
【００６１】
従って、この場合は、グランド層１６Ｃにおいて各電源リターン路２２の根元が一箇所となるようにグランド層クリアランスＧＣＬを配置することによって、アレイ状接続型ＩＣ５０のグランド端子のグランド層１６Ｃとの接続位置（各グランド接続パッドＧＰＤの位置）とその周辺とを極力分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣのグランド端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型ＩＣ５０のグランド端子のグランド層１６Ｃとの接続位置とその周辺とを極力分離するように構成することによって、アレイ状接続型ＩＣ５０直下のグランド層１６Ｃの周辺へのノイズ電流を流れにくくしている。
【００６２】
すなわち、この場合は、アレイ状接続型ＩＣ５０の各電源端子に対して各々単一の電源供給路となるように電源層のクリアランスを形成していると共に、アレイ状接続型ＩＣ５０の各グランド端子に対して各々単一の電源リターン路となるようにグランド層のクリアランスを形成しているので、ノイズ電流が流れにくくなり、プリント配線基板１０Ｄからの放射ノイズを低減させることができる。
【００６３】
なお、図７（Ａ）に示す電源層１４Ｂは図６（Ａ）と同様のものであるので、ここでの説明は省略する。
【００６４】
〔第４実施形態〕
本第４実施形態では、上記第１実施形態に示したプリント配線基板１０Ａに対してノイズ低減用のデカップリングコンデンサ３０を適用する形態について図８を参照して説明する。なお、図８の図１と同様の部分については図１と同一の符号を付して、その説明を省略する。
【００６５】
同図に示すように、本第４実施形態に係るプリント配線基板１０Ｅは、信号層１８Ｂの電源用スルーホールＶＴＨとグランド用スルーホールＧＴＨとの間にデカップリングコンデンサ３０が接続されている点のみが上記第１実施形態に係るプリント配線基板１０Ａと異なっている。
【００６６】
ここで、デカップリングコンデンサ３０は電源用スルーホールＶＴＨとグランド用スルーホールＧＴＨの近傍に配置されており、配線長が短くされている。
【００６７】
このように、本第４実施形態に係るプリント配線基板１０Ｅでは、上記第１実施形態と同様の効果を奏することができると共に、デカップリングコンデンサ３０をアレイ状接続型ＩＣ５０の電源端子及びグランド端子の近傍に配置しているので、該電源端子及びグランド端子の各近傍におけるインピーダンスが低くなり、ノイズ電流の発生がより低減されるため、デカップリングコンデンサ３０を用いない場合（上記第１実施形態の場合等）に比較して、プリント配線基板１０Ｅからの放射ノイズを、より低減させることができる。
【００６８】
なお、本第４実施形態では、上記第１実施形態に係るプリント配線基板１０Ａに対してデカップリングコンデンサ３０を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、図９に示すように、上記第２実施形態に係るプリント配線基板１０Ｂ（図４も参照）に対してデカップリングコンデンサ３０を適用する形態とすることもできる。なお、図９の図４と同様の部分については図４と同一の符号が付してある。
【００６９】
このように構成されたプリント配線基板１０Ｆにおいても、本第４実施形態と同様の効果を奏することができる。
【００７０】
〔第５実施形態〕
本第５実施形態では、上記第４実施形態に係るプリント配線基板１０Ｅに対して、更にフィルタを適用する場合の形態について図１０を参照して説明する。なお、図１０の図８と同様の部分については図８と同一の符号を付して、その説明を省略する。
【００７１】
同図に示すように、本第５実施形態に係るプリント配線基板１０Ｇは、電源層１４Ｃにおける電源供給路２０をアレイ状接続型ＩＣ５０の直下の外側にある銅箔部分と分離し、該分離箇所近傍の銅箔部分に各々電源接続パッドＶＰＤを設けると共に、これらの電源接続パッドＶＰＤに接続された電源用スルーホールＶＴＨを各々設け、かつ該電源用スルーホールＶＴＨの各々の間に信号層１８Ｃにおいてフィルタ部３２を設ける。
【００７２】
なお、本第５実施形態におけるフィルタ部３２は、図１３（ａ）に示すように各電源用スルーホールＶＴＨから引き出されたパターンの各々に対してフィルタ接続パッドＦＰＤを設け、各フィルタ接続パッドＦＰＤの間にフィルタ３６を接続して構成したものである。
【００７３】
以上のように構成されたプリント配線基板１０Ｇでは、電源層１４Ｃにおいて電源供給路２０の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層クリアランスＶＣＬを配置し、かつ電源供給路２０をアレイ状接続型ＩＣ５０の直下の外側にある銅箔部分と分離し、該分離箇所の間にフィルタ部３２を設けることによって、アレイ状接続型ＩＣ５０の電源端子の電源層１４Ｃとの接続位置（電源接続パッドＶＰＤの位置）とその周辺とを分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣの電源端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、以上のようにアレイ状接続型ＩＣ５０の電源端子の電源層１４Ｃとの接続位置とその周辺とを分離するように構成することによって、アレイ状接続型ＩＣ５０直下の電源層１４Ｃの周辺へのノイズ電流を流れにくくしている。
【００７４】
一方、本第５実施形態に係るプリント配線基板１０Ｇでは、上述したようにグランド層１６Ａにおいてクリアランスの径を小さくすることによって部品実装面と反対側の配線のリターン電流経路を十分に確保しているので、信号配線とリターン電流のループ面積を小さくすることができ、各配線からの放射ノイズを低減することができ、この結果としてプリント配線基板１０Ｇ全体からの放射ノイズを低減させることができる。
【００７５】
以上詳細に説明したように、本実施形態に係るプリント配線基板１０Ｇでは、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層のクリアランスを形成すると共に、電源供給路に対してフィルタを設けているので、ノイズ電流が流れにくくなり、プリント配線基板１０Ｇからの放射ノイズを低減させることができる。
【００７６】
また、本実施形態に係るプリント配線基板１０Ｇでは、グランド層１６Ａにおいてクリアランスの径を小さくすることによってリターン電流経路を十分に確保しているので、プリント配線基板１０Ｇからの放射ノイズを、より低減させることができる。
【００７７】
なお、本第５実施形態では、図８に示したプリント配線基板１０Ｅに対してフィルタを適用した場合について説明したが、本発明はこれに限定されるものではなく、図１１に示すように図９に示したプリント配線基板１０Ｆに対してフィルタを適用する形態とすることもできる。このように構成されたプリント配線基板１０Ｈにおいても、本第５実施形態と同様の効果を奏することができる。
【００７８】
また、本第５実施形態では、電源層１４Ｃのみに対してフィルタを適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば電源層１４Ｃに加えてグランド層についてもフィルタを適用する形態としてもよい。
【００７９】
図１２には、このように構成されたプリント配線基板１０Ｉの構成例が示されている。同図に示すように、このプリント配線基板１０Ｉでは、グランド層１６Ｄにおける電源リターン路２２をアレイ状接続型ＩＣ５０の直下の外側にある銅箔部分と分離し、該分離箇所近傍の銅箔部分に各々グランド接続パッドＧＰＤを設けると共に、これらのグランド接続パッドＧＰＤに接続されたグランド用スルーホールＧＴＨを各々設け、かつ該グランド用スルーホールＧＴＨの各々の間に信号層１８Ｄにおいてフィルタ部３４を設けている。なお、プリント配線基板１０Ｉにおけるフィルタ部３４は、フィルタ部３２と同様に、図１３（ａ）に示す形態とされている。なお、この場合は、図１３（ａ）におけるスルーホールがグランド用スルーホールＧＴＨとされる。
【００８０】
以上のように構成されたプリント配線基板１０Ｉでは、電源層１４Ｃにおいて電源供給路２０の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層クリアランスＶＣＬを配置し、かつ電源供給路２０をアレイ状接続型ＩＣ５０の直下の外側にある銅箔部分と分離し、該分離箇所の間にフィルタ部３２を接続することによって、アレイ状接続型ＩＣ５０の電源端子の電源層１４Ｂとの接続位置（電源接続パッドＶＰＤの位置）とその周辺とを分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣの電源端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型ＩＣ５０の電源端子の電源層１４Ｃとの接続位置とその周辺とを分離するように構成することによって、アレイ状接続型ＩＣ５０直下の電源層１４Ｃの周辺へのノイズ電流を流れにくくしている。
【００８１】
一方、このプリント配線基板１０Ｉでは、グランド層１６Ｄにおいて電源リターン路２２の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０のグランド端子に対して単一の電源リターン路となるようにグランド層クリアランスＧＣＬを配置し、かつ電源リターン路２２をアレイ状接続型ＩＣ５０の直下の外側にある銅箔部分と分離し、該分離箇所の間にフィルタ部３４を接続することによって、アレイ状接続型ＩＣ５０のグランド端子のグランド層１６Ｄとの接続位置（グランド接続パッドＧＰＤの位置）とその周辺とを分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣのグランド端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型ＩＣ５０のグランド端子のグランド層１６Ｄとの接続位置とその周辺とを分離するように構成することによって、アレイ状接続型ＩＣ５０直下のグランド層１６Ｄの周辺へのノイズ電流を流れにくくしている。
【００８２】
従って、このプリント配線基板１０Ｉにおいては、フィルタ部３４を適用しない場合（図１１に示すプリント配線基板１０Ｈの場合等）に比較して、プリント配線基板１０Ｉからの放射ノイズを、より低減させることができる。
【００８３】
また、本第５実施形態では、フィルタ部３２（フィルタ部３４）として図１３（ａ）に示す形態を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、図１３（ｂ）に示す形態や、図１３（ｃ）に示す形態を適用することもできる。
【００８４】
図１３（ｂ）及び図１３（ｃ）に示す形態は、フィルタ３６の出力端子にコンデンサ３８や該コンデンサ３８に加えてコンデンサ４０を接続したものである。このように、これらの形態ではフィルタ３６の出力端子にコンデンサが接続されているので、デカップリングコンデンサ３０を用いることなく電源供給路２０（電源リターン路２２）のインピーダンスを低減することができ、電源端子やグランド端子からのノイズ電流を低減することができ、プリント配線基板からの放射ノイズを低減させることができる。
【００８５】
〔シミュレーション例〕
図１４及び図１５の紙面左側の図は、従来のプリント配線基板の一例として、クリアランスにより幾つかの開口部が発生した場合の状態を簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。同図に示すようにアレイ状接続型ＩＣの直下にある電源層及びグランド層の周辺へ高密度なノイズ電流が流れていく様子が分かる。
【００８６】
一方、図１４の紙面右側の図は、電源層については電源供給路の根元が一箇所となるようにクリアランスを形成し、かつグランド層については電源リターン路の根元が一箇所となるようにクリアランスを形成すると共に、アレイ状接続型ＩＣの実装面の反対側の面において電源用スルーホールとグランド用スルーホールとの間にデカップリングコンデンサを接続した場合を想定して、簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。
【００８７】
同図に示すように、この場合は図１４の紙面左側に示した図に比較して、比較的電流密度が高い領域の面積がかなり狭くなっており、全体的な電流密度が低減したことが分かる。従って、この場合には、ノイズ電流に起因する放射ノイズを大幅に低減させることができる。
【００８８】
一方、図１５の紙面右側に示した図は、電源層のみについて電源供給路の根元が一箇所となるようにクリアランスを形成すると共に、アレイ状接続型ＩＣの実装面の反対側の面において電源用スルーホールとグランド用スルーホールとの間にデカップリングコンデンサを接続した場合を想定して、簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。
【００８９】
同図に示すように、この場合も図１４紙面右側に示した図の場合と同様に、図１５紙面左側に示した図に比較して、比較的電流密度が高い領域の面積がかなり狭くなっており、全体的な電流密度が低減したことが分かる。従って、この場合も、ノイズ電流に起因する放射ノイズを大幅に低減させることができる。
【００９０】
一方、図１６及び図１７は、本発明のリターン電流に対する悪影響の度合いを調べるために行ったシミュレーション結果であり、図１６及び図１７の紙面左側の図は、従来のプリント配線基板の一例として、クリアランスにより幾つかの開口部が発生し、かつ信号配線を考慮した場合の状態を簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。
【００９１】
これに対し、図１６の紙面右側の図は、電源層については電源供給路の根元が一箇所となるようにクリアランスを形成し、かつグランド層については電源リターン路の根元が一箇所となるようにクリアランスを形成すると共に、アレイ状接続型ＩＣの実装面の反対側の面において電源用スルーホールとグランド用スルーホールとの間にデカップリングコンデンサを接続し、かつ信号配線を考慮した場合を想定して、簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。
【００９２】
図１６に示したリターン電流を考慮したモデルにおける両者（従来のプリント配線基板と本発明に係るプリント配線基板）の電流分布の差は殆どない。
【００９３】
一方、図１７紙面右側の図は、電源層のみについて電源供給路の根元が一箇所となるようにクリアランスを形成すると共に、アレイ状接続型ＩＣの実装面の反対側の面において電源用スルーホールとグランド用スルーホールとの間にデカップリングコンデンサを接続し、かつ信号配線を考慮した場合を想定して、簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。
【００９４】
図１７に示したリターン電流を考慮したモデルにおける両者（従来のプリント配線基板と本発明に係るプリント配線基板）の電流分布の差は若干あるものの強度の差は殆どない。
【００９５】
以上のシミュレーション結果により、本発明を適用することによって、リターン電流に対する悪影響が殆どない状態で、プリント配線基板からの放射ノイズを低減することができることが判明した。
【００９６】
なお、上記各実施形態では、本発明のアレイ状接続型ＩＣとしてＢＧＡパッケージのＩＣを適用し、本発明のプリント配線基板を電源層、グランド層、及び２つの信号層を有する４層基板に適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、本発明のアレイ状接続型ＩＣとしてＰＧＡパッケージのＩＣを適用する形態としてもよく、本発明のプリント配線基板を電源層及びグランド層のみを有する２層基板や、電源層、グランド層、及び信号層を各々１層ずつ有する３層基板、電源層、グランド層、及び信号層を各々複数有する５層以上の多層基板等に適用する形態とすることもできる。
【００９７】
また、上記各実施形態では、クリアランスを互いに隣接するクリアランスが接触する径とされた円形状とした場合について説明したが、本発明はこれに限定されるものではなく、クリアランスの形状は円形以外の例えば楕円状、三角形状、矩形状、台形状、５角形以上の多角形状等とする形態とすることもでき、クリアランスの寸法も任意のものを設定することができる。従って、クリアランスの寸法を上記各実施形態に示したものより大きなものとすることによって、クリアランスの数を削減することができ、プリント配線基板の製造コストを低減することができる。
【００９８】
【発明の効果】
請求項１に記載のプリント配線基板によれば、アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としているので、電源層における電源供給路が上記クリアランスによって形成される開口部の外周から分離され、周辺に漏れ出すノイズ電流を抑制することができ、この結果として放射ノイズを低減させることができる、という効果が得られる。
【００９９】
また、請求項２に記載のプリント配線基板によれば、請求項１記載の発明と同様の効果を奏することができると共に、アレイ状接続型集積回路のグランド端子に対して単一の電源リターン路となるようにグランド層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としているので、グランド層における電源リターン路がグランド層のクリアランスによって形成される開口部の外周から分離され、周辺に漏れ出すノイズ電流を抑制することができ、この結果として放射ノイズを、より低減させることができる、という効果が得られる。
【０１００】
更に、請求項３に記載のプリント配線基板によれば、請求項１又は請求項２記載の発明において、実装されるアレイ状接続型集積回路の電源端子が複数存在する場合、アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスを配置する際に、電源供給路を各電源端子毎に独立して設けるか、又は電源供給路の根元を１つとして上記複数の電源端子に接続しているので、複数の電源端子を有するアレイ状接続型集積回路を実装する場合についても請求項１又は請求項２記載の発明と同様の効果を奏することができる。
【図面の簡単な説明】
【図１】 第１実施形態に係るプリント配線基板の全体構成を模式的に示す斜視図である。
【図２】 第１実施形態に係るプリント配線基板の部分構成を示す図であり、（Ａ）は電源層を、（Ｂ）はグランド層を、各々示す平面図である。
【図３】 第１実施形態に係るプリント配線基板の他の構成例を模式的に示す斜視図である。
【図４】 第２実施形態に係るプリント配線基板の全体構成を模式的に示す斜視図である。
【図５】 第２実施形態に係るプリント配線基板の部分構成を示す図であり、（Ａ）は電源層を、（Ｂ）はグランド層を、各々示す平面図である。
【図６】 第３実施形態に係るプリント配線基板の部分構成を示す図であり、（Ａ）は電源層を、（Ｂ）はグランド層を、各々示す平面図である。
【図７】 第３実施形態に係るプリント配線基板の他の構成例を示す図であり、（Ａ）は電源層を、（Ｂ）はグランド層を、各々示す平面図である。
【図８】 第４実施形態に係るプリント配線基板の全体構成を模式的に示す斜視図である。
【図９】 第４実施形態に係るプリント配線基板の他の構成例を模式的に示す斜視図である。
【図１０】 第５実施形態に係るプリント配線基板の全体構成を模式的に示す斜視図である。
【図１１】 第５実施形態に係るプリント配線基板の他の構成例を模式的に示す斜視図である。
【図１２】 第５実施形態に係るプリント配線基板の更に他の構成例を模式的に示す斜視図である。
【図１３】 （ａ）、（ｂ）、（ｃ）とも、第５実施形態に係るプリント配線基板に適用されるフィルタ部の構成例を示す平面図である。
【図１４】 本発明の効果の説明に供する電流密度分布図である。
【図１５】 本発明の効果の説明に供する他の電流密度分布図である。
【図１６】 本発明の効果の説明に供する更に他の電流密度分布図である。
【図１７】 本発明の効果の説明に供する更に他の電流密度分布図である。
【図１８】 従来のプリント配線基板の構成を示す図であり、（Ａ）は電源層を、（Ｂ）はグランド層を、各々示す平面図である。
【符号の説明】
１０Ａ〜１０Ｉ プリント配線基板
１２Ａ〜１２Ｃ 信号層
１４Ａ〜１４Ｃ 電源層
１６Ａ〜１６Ｄ グランド層
１８Ａ〜１８Ｄ 信号層
２０ 電源供給路
２２ 電源リターン路
３０ デカップリングコンデンサ
３２ フィルタ部
３４ フィルタ部
５０ アレイ状接続型ＩＣ（アレイ状接続型集積回路）
５２ 接続端子
ＧＣＬ グランド層クリアランス
ＶＣＬ 電源層クリアランス
ＧＰＤ グランド接続パッド
ＶＰＤ 電源接続パッド
ＧＴＨ グランド用スルーホール
ＳＴＨ 信号用スルーホール
ＶＴＨ 電源用スルーホール
【発明の属する技術分野】
本発明は、プリント配線基板に係り、より詳しくは、アレイ状接続型集積回路を実装するプリント配線基板に関する。
【０００２】
【従来の技術】
外部接続端子が２次元配列されているアレイ状接続型集積回路（以下、アレイ状接続型ＩＣという）を実装するプリント配線基板では、一般に、上記アレイ状接続型ＩＣからの信号線を引き出すためにスルーホールを用いてアレイ状接続型ＩＣの実装面と反対側の面や内層の信号層に配線を行っている。
【０００３】
この際、信号配線（スルーホール）が、プリント配線基板に一般に銅箔によって形成されている電源層やグランド層に接続されないように該電源層やグランド層ではクリアランスと呼ばれる銅箔抜きが形成される。すなわち、このクリアランスは、電源層では信号やグランドに対する絶縁の目的で形成され、同様にグランド層では信号や電源に対する絶縁の目的で形成されるものである。
【０００４】
このため、多数の外部接続端子を有するアレイ状接続型ＩＣを実装するプリント配線基板では、電源層及びグランド層に対してクリアランスを多数設ける必要があり、この多数のクリアランスに起因して、アレイ状接続型ＩＣの実装部位直下における電源層及びグランド層のインピーダンスが高くなってしまうため、グランドバウンスが発生して、アレイ状接続型ＩＣが誤動作してしまう、という問題点があった。
【０００５】
また、上記のようなプリント配線基板では、アレイ状接続型ＩＣからの信号電流と、該信号電流と対になるリターン電流とによる電流ループが大きくなってしまい、プリント配線基板からの放射ノイズが大きくなってしまう、という問題点があった。これらの問題点を具体的に説明すると次のようになる。
【０００６】
図１８には従来のプリント配線基板の電源層６０及びグランド層６２の構成例が図示（平面図）されている。
【０００７】
図１８（Ａ）に示すように、このプリント配線基板における銅箔によって形成された電源層６０には、実装するアレイ状接続型ＩＣの接続端子に各々対応した多数の電源層クリアランスＶＣＬが設けられており、該電源層クリアランスＶＣＬの一部（同図では２箇所）について当該電源層クリアランスＶＣＬ内部にグランド用スルーホールＧＴＨが挿通されている。また、この電源層６０には電源層クリアランスＶＣＬが設けられておらず、かつ電源接続パッドＶＰＤが設けられている箇所（同図では２箇所）があり、この電源接続パッドＶＰＤには実装するアレイ状接続型ＩＣの電源端子が後述する電源用スルーホールＶＴＨを介して接続される。
【０００８】
一方、図１８（Ｂ）に示すように、このプリント配線基板における銅箔によって形成されたグランド層６２には、電源層６０と同様に、実装するアレイ状接続型ＩＣの接続端子に各々対応した多数のグランド層クリアランスＧＣＬが設けられており、該グランド層クリアランスＧＣＬの一部（同図では２箇所）について当該グランド層クリアランスＧＣＬ内部に電源用スルーホールＶＴＨが挿通されている。また、このグランド層６２にはグランド層クリアランスＧＣＬが設けられておらず、かつグランド接続パッドＧＰＤが設けられている箇所（同図では２箇所）があり、このグランド接続パッドＧＰＤには実装するアレイ状接続型ＩＣのグランド端子がグランド用スルーホールＧＴＨを介して接続される。
【０００９】
このように、図１８に示す従来のプリント配線基板では、電源層６０やグランド層６２に対して、実装するアレイ状接続型ＩＣの接続端子に各々対応した多数の電源層クリアランスＶＣＬやグランド層クリアランスＧＣＬが設けられているため、電源層６０における電源供給路２０やグランド層６２における電源リターン路２２が狭くなり、アレイ状接続型ＩＣの実装部位直下における電源層及びグランド層のインピーダンスが高くなってしまい、グランドバウンスが発生してしまうのである。
【００１０】
また、このプリント配線基板では、アレイ状接続型ＩＣからの信号電流と、これと対になるリターン電流による電流ループが多数のクリアランスに起因して大きくなってしまい、プリント配線基板からの放射ノイズが大きくなってしまう。
【００１１】
これらの問題点を解決するために適用し得る技術として、特開平９−２２３８６１号公報、及び特開平１０−３０３５６４号公報の各公報に記載の技術があった。
【００１２】
特開平９−２２３８６１号公報に記載の技術は、半導体集積回路（アレイ状接続型ＩＣに相当）における接続用パッドのうちの対をなす電源用パッドとグランド用パッドの間隔を、当該半導体集積回路をプリント配線基板の一方の面に実装したときにプリント配線基板の他方の面に設けられているデカップリング・コンデンサの１対の電極間隔と見合うようにしたものであり、これによって電源用パッド、グランド用パッドからほとんど直下にスルーホールを介して、デカップリング・コンデンサに電源パターンとグランドパターンを接続することができ、従って集積回路の電源用パッド、グランド用パッドとデカップリング・コンデンサを最短で接続することが可能となり、デカップリング・コンデンサの効果を十分に引き出すことができるので、プリント配線基板からの放射ノイズを低減することができる。
【００１３】
また、特開平１０−３０３５６４号公報に記載の技術は、アレイ状接続型ＩＣからの信号線を、該アレイ状接続型ＩＣの搭載面や該ＩＣ搭載面と反対側の面あるいは内層の信号層を使って引き出して他の部品に接続する場合、上記ＩＣの直下に当たる内層の電源層やグランド層が信号接続用のスルーホールで上記アレイ状接続型ＩＣの周辺から分断されないようにしたものであり、これによってグランドのインピーダンスが低くなってグランドバウンスが小さくなり、ＩＣの誤動作を防ぐことができると共に、ＩＣからの信号電流とリターン電流による電流ループも小さくすることができ、この結果としてＩＣを搭載したプリント配線基板からの放射ノイズを低減することができるというものである。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記特開平９−２２３８６１号公報記載の技術では、電源用パッドとグランド用パッドの間隔に関する要件により、実装対象とするアレイ状接続型ＩＣとして既製品を適用することができない、対をなす電源用パッドとグランド用パッドの間隔に見合うサイズ以外のデカップリング・コンデンサを使用することが困難である、電源用パッドが隣接したときにデカップリング・コンデンサが実装できない、といった問題点があった。
【００１５】
また、上記特開平１０−３０３５６４号公報記載の技術では、スルーホールで電源層やグランド層がアレイ状接続型ＩＣの周辺から分断されないようにするために電流の供給路を複数設けた場合、該複数の供給路によって逆にノイズ電流を外部に流してしまい、この結果として放射ノイズが増大する場合がある、という問題点があった。
【００１６】
本発明は上記問題点を解消するために成されたものであり、電源端子とグランド端子の間隔の影響を受けることなく放射ノイズを低減することができるプリント配線基板を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載のプリント配線基板は、電源層を有すると共にアレイ状接続型集積回路を実装するプリント配線基板であって、前記アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように前記電源層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としたことを特徴とするものである。
【００１８】
請求項１記載のプリント配線基板は、実装されるアレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスが配置される。ここで、配置されたクリアランスの寸法は、互いに隣接するクリアランスが接触する寸法とされている。なお、上記アレイ状接続型集積回路には、ＢＧＡ（Ball Grid Array）パッケージのＩＣ、ＰＧＡ（Pin Grid Array）パッケージのＩＣ等、外部接続端子がアレイ状に２次元配列されている全てのＩＣが含まれる。
【００１９】
このように、請求項１に記載のプリント配線基板によれば、アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としているので、電源層における電源供給路が上記クリアランスによって形成される開口部の外周から分離され、周辺に漏れ出すノイズ電流を抑制することができ、この結果として放射ノイズを低減させることができる。
【００２０】
また、請求項２記載のプリント配線基板は、請求項１記載の発明において、前記プリント配線基板がグランド層を有すると共に、前記アレイ状接続型集積回路のグランド端子に対して単一の電源リターン路となるように前記グランド層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としたことを特徴とするものである。
【００２１】
請求項２に記載のプリント配線基板によれば、請求項１記載の発明におけるプリント配線基板がグランド層を有する場合に、実装されるアレイ状接続型集積回路のグランド端子に対して単一の電源リターン路となるようにグランド層のクリアランスが配置される。ここで、配置されたクリアランスの寸法は、互いに隣接するクリアランスが接触する寸法とされている。
【００２２】
このように、請求項２に記載のプリント配線基板によれば、請求項１記載の発明と同様の効果を奏することができると共に、アレイ状接続型集積回路のグランド端子に対して単一の電源リターン路となるようにグランド層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としているので、グランド層における電源リターン路がグランド層のクリアランスによって形成される開口部の外周から分離され、周辺に漏れ出すノイズ電流を抑制することができ、この結果として放射ノイズを、より低減させることができる。
【００２３】
また、請求項３記載のプリント配線基板は、請求項１又は請求項２記載の発明において、前記アレイ状接続型集積回路の電源端子が複数存在する場合、前記アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように前記電源層のクリアランスを配置する際に、前記電源供給路を各電源端子毎に独立して設けるか、又は前記電源供給路の根元を１つとして前記複数の電源端子に接続することを特徴とするものである。
【００２４】
請求項３に記載のプリント配線基板によれば、請求項１又は請求項２記載の発明において、実装されるアレイ状接続型集積回路の電源端子が複数存在する場合、当該アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスを配置する際に、上記電源供給路が各電源端子毎に独立して設けられるか、又は上記電源供給路の根元が１つとされて上記複数の電源端子に接続される。
【００２５】
このように、請求項３に記載のプリント配線基板によれば、請求項１又は請求項２記載の発明において、実装されるアレイ状接続型集積回路の電源端子が複数存在する場合、アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスを配置する際に、電源供給路を各電源端子毎に独立して設けるか、又は電源供給路の根元を１つとして上記複数の電源端子に接続しているので、複数の電源端子を有するアレイ状接続型集積回路を実装する場合についても請求項１又は請求項２記載の発明と同様の効果を奏することができる。
【００２６】
なお、上記請求項１乃至請求項３の何れか１項記載の発明において、前記電源供給路における前記アレイ状接続型集積回路の電源端子の接続部位近傍にデカップリングコンデンサを配置すると共に、該配置のための配線を極力短くすることが好ましい。これによって、アレイ状接続型集積回路の電源端子及びグランド端子の近傍のインピーダンスが低くなり、ノイズ電流の発生がより低減されるので、プリント配線基板からの放射ノイズを、より低減することができる。
【００２７】
また、上記請求項１乃至請求項３の何れか１項記載の発明において、前記電源供給路の根元を前記アレイ状接続型集積回路の直下の電源層の周辺と切り離し、かつ該切り離した部分にフィルタを実装することによって、前記電源供給路と前記アレイ状接続型集積回路直下の電源層の周辺の一部とを接続することが好ましい。これによって、電源供給路の入り口から電源層に対するノイズ電流が流れにくくなるため、プリント配線基板からの放射ノイズを、より低減することができる。
【００２８】
この場合は、前記電源供給路における前記アレイ状接続型集積回路の電源端子の接続部位近傍にデカップリングコンデンサを配置すると共に、該配置のための配線を極力短くすることが好ましく、前記電源供給路の根元に配置されたフィルタに対してデカップリングコンデンサを付加することも好ましい。
【００２９】
【発明の実施の形態】
以下、図面を参照して、本発明のプリント配線基板の実施の形態について詳細に説明する。なお、以下の各実施の形態では、プリント配線基板に実装されるアレイ状接続型ＩＣがＢＧＡパッケージのＩＣであり、プリント配線基板が表面（アレイ状接続型ＩＣを実装する面）及び裏面が各々信号層として構成され、内層として銅箔により構成された電源層及びグランド層が各々１層ずつ設けられた４層基板である場合の形態について説明する。また、ＢＧＡパッケージのアレイ状接続型ＩＣは一般に接続端子数が多いが、以下の各実施の形態では便宜上、電源端子、グランド端子、信号端子の一部分のみをプリント配線基板への接続対象端子とする場合について説明する。
【００３０】
〔第１実施形態〕
まず、図１及び図２を参照して、本第１実施形態に係るプリント配線基板１０Ａの構成について説明する。なお、図１では、プリント配線基板１０Ａにおける信号層、電源層、及びグランド層の各層の状態を明確化するために、各層を分離した状態でプリント配線基板を模式的に図示する。
【００３１】
図１に示すように、本第１実施形態に係るプリント配線基板１０Ａには、信号層１２Ａから信号層１８Ａに至る電源用スルーホールＶＴＨ、グランド用スルーホールＧＴＨ、及び信号用スルーホールＳＴＨが設けられている。なお、本実施形態における各スルーホールは、信号層１２Ａ及び信号層１８Ａにおいてアレイ状接続型ＩＣ５０の対応する接続端子５２や各種面実装部品等に直接接続することができるように構成されているが、この形態に限定されるものではなく、例えば各スルーホールの端部に接続パッドを設けておき、該接続パッドを介して各種部品と接続する形態としてもよい。
【００３２】
また、本第１実施形態に係るプリント配線基板１０Ａの電源層１４Ａには電源層クリアランスＶＣＬが多数設けられている。図２（Ａ）に示すように、電源層１４Ａの電源層クリアランスＶＣＬは互いに隣接する電源層クリアランスＶＣＬが接触する径とされた円形状とされており、該互いに隣接する電源層クリアランスＶＣＬの間が電源供給路２０とならないように構成されている。
【００３３】
また、電源層１４Ａでは、電源供給路２０の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層クリアランスＶＣＬが配置されることによって電源供給路２０が形成されている。
【００３４】
また、電源層１４Ａには電源用スルーホールＶＴＨが接続された複数（本実施形態では２）の電源接続パッドＶＰＤが設けられ、電源供給路２０は分岐されて上記複数の電源接続パッドＶＰＤに接続されており、プリント配線基板１０Ａにアレイ状接続型ＩＣ５０が実装された際には、当該アレイ状接続型ＩＣ５０の電源端子に対して電源層１４Ａから電源供給路２０、電源接続パッドＶＰＤ及び電源用スルーホールＶＴＨを介して電源電流を供給することができるように構成されている。
【００３５】
また、グランド層１６Ａにはグランド層クリアランスＧＣＬが多数設けられている。図２（Ｂ）に示すように、本第１実施形態におけるグランド層１６Ａのグランド層クリアランスＧＣＬは、上記電源層クリアランスＶＣＬより小さな径の円形状とされており、図１８（Ｂ）に示した従来のグランド層と同様に、互いに隣接するグランド層クリアランスＧＣＬの間は電源リターン路２２とされている。
【００３６】
また、グランド層１６Ａにはグランド用スルーホールＧＴＨが接続されたグランド接続パッドＧＰＤが設けられており、プリント配線基板１０Ａにアレイ状接続型ＩＣ５０が実装された際には、当該アレイ状接続型ＩＣ５０のグランド端子からグランド用スルーホールＧＴＨ及びグランド接続パッドＧＰＤを介してグランド層１６Ａへリターン電流を流すことができるように構成されている。
【００３７】
一方、プリント配線基板１０Ａの信号層１２Ａの表面には、信号層１２Ａにおいて引き回し可能な信号配線１３のパターンが形成されており、信号層１８Ａの表面には、信号用スルーホールＳＴＨによって信号層１２Ａのアレイ状接続型ＩＣ５０に対する接続箇所と接続された信号配線１９が形成されている。
【００３８】
以上のように構成されたプリント配線基板１０Ａでは、上述したように電源層１４Ａにおいて電源供給路２０の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層クリアランスＶＣＬを配置することによって、アレイ状接続型ＩＣ５０の電源端子の電源層１４Ａとの接続位置（電源接続パッドＶＰＤの位置）とその周辺とを極力分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣの電源端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型ＩＣ５０の電源端子の電源層１４Ａとの接続位置とその周辺とを極力分離するように構成することによって、アレイ状接続型ＩＣ５０直下の電源層１４Ａの周辺へのノイズ電流を流れにくくしている。
【００３９】
一方、本第１実施形態に係るプリント配線基板１０Ａでは、上述したようにグランド層１６Ａにおいてクリアランスの径を小さくすることによって部品実装面と反対側の配線のリターン電流経路を十分に確保しているので、信号配線とリターン電流のループ面積を小さくすることができ、各配線からの放射ノイズを低減することができ、この結果としてプリント配線基板１０Ａ全体からの放射ノイズを低減させることができる。
【００４０】
以上詳細に説明したように、本実施形態に係るプリント配線基板１０Ａでは、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層のクリアランスを形成しているので、ノイズ電流が流れにくくなり、プリント配線基板１０Ａからの放射ノイズを低減させることができる。
【００４１】
また、本実施形態に係るプリント配線基板１０Ａでは、グランド層１６Ａにおいてクリアランスの径を小さくすることによってリターン電流経路を十分に確保しているので、プリント配線基板１０Ａからの放射ノイズを、より低減させることができる。
【００４２】
なお、本第１実施形態では、プリント配線基板１０Ａの内層におけるアレイ状接続型ＩＣ５０が実装される側に電源層１４Ａを設け、アレイ状接続型ＩＣ５０が実装される反対側にグランド層１６Ａを設けた場合について説明したが、本発明はこれに限定されるものではなく、図３に示すように本第１実施形態と逆の形態、すなわち、プリント配線基板１０Ａの内層におけるアレイ状接続型ＩＣ５０が実装される側にグランド層１６Ａを設け、アレイ状接続型ＩＣ５０が実装される反対側に電源層１４Ａを設ける形態とすることもできる。この場合も、本第１実施形態と同様の効果を奏することができる。
【００４３】
〔第２実施形態〕
本第２実施形態では電源層のみではなく、グランド層についても電源リターン路の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０のグランド端子に対して単一の電源リターン路となるようにクリアランスを形成した場合の形態について図４及び図５を参照して説明する。なお、図４及び図５の図１及び図２と同様の部分については図１及び図２と同一の符号を付して、その説明を省略する。
【００４４】
図４に示すように、本第２実施形態に係るプリント配線基板１０Ｂは、グランド層１６Ｂの構成のみが上記第１実施形態に係るプリント配線基板１０Ａと異なっている。
【００４５】
すなわち、本第２実施形態に係るプリント配線基板１０Ｂのグランド層１６Ｂにはグランド層クリアランスＧＣＬが多数設けられている。図５（Ｂ）に示すように、グランド層１６Ｂのグランド層クリアランスＧＣＬは互いに隣接するグランド層クリアランスＧＣＬが接触する径とされた円形状とされており、該互いに隣接するグランド層クリアランスＧＣＬの間が電源リターン路２２とならないように構成されている。
【００４６】
また、グランド層１６Ｂでは、電源リターン路２２の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０のグランド端子に対して単一の電源リターン路となるようにグランド層クリアランスＧＣＬを配置することによって電源リターン路２２を形成している。
【００４７】
また、グランド層１６Ｂにはグランド用スルーホールＧＴＨが接続された複数（本実施形態では２）のグランド接続パッドＧＰＤが設けられ、電源リターン路２２は分岐されて上記複数のグランド接続パッドＧＰＤに接続されており、プリント配線基板１０Ｂにアレイ状接続型ＩＣ５０が実装された際には、当該アレイ状接続型ＩＣ５０のグランド端子からグランド層１６Ｂに対してグランド用スルーホールＧＴＨ、グランド接続パッドＧＰＤ、及び電源リターン路２２を介してリターン電流を流すことができるように構成される。なお、図５（Ａ）に示した電源層１４Ａは図２（Ａ）と同様のものであるので、ここでの説明は省略する。
【００４８】
以上のように構成されたプリント配線基板１０Ｂでは、上記第１実施形態と同様に、電源層１４Ａにおいて電源供給路２０の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層クリアランスＶＣＬを配置することによって、アレイ状接続型ＩＣ５０の電源端子の電源層１４Ａとの接続位置（電源接続パッドＶＰＤの位置）とその周辺とを極力分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣの電源端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型ＩＣ５０の電源端子の電源層１４Ａとの接続位置とその周辺とを極力分離するように構成することによって、アレイ状接続型ＩＣ５０直下の電源層１４Ａの周辺へのノイズ電流を流れにくくしている。
【００４９】
一方、本第２実施形態に係るプリント配線基板１０Ｂでは、上述したようにグランド層１６Ｂにおいても電源リターン路２２の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０のグランド端子に対して単一の電源リターン路となるようにグランド層クリアランスＧＣＬを配置することによって、アレイ状接続型ＩＣ５０のグランド端子のグランド層１６Ｂとの接続位置（グランド接続パッドＧＰＤの位置）とその周辺とを極力分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣのグランド端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型ＩＣ５０のグランド端子のグランド層１６Ｂとの接続位置とその周辺とを極力分離するように構成することによって、アレイ状接続型ＩＣ５０直下のグランド層１６Ｂの周辺へのノイズ電流を流れにくくしている。
【００５０】
以上詳細に説明したように、本実施形態に係るプリント配線基板１０Ｂでは、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層のクリアランスを形成していると共にアレイ状接続型ＩＣ５０のグランド端子に対しても単一の電源リターン路となるようにグランド層のクリアランスを形成しているので、ノイズ電流が流れにくくなり、プリント配線基板１０Ｂからの放射ノイズを低減させることができる。
【００５１】
〔第３実施形態〕
本第３実施形態では、電源層における電源供給路をアレイ状接続型ＩＣ５０の電源端子毎に独立して設ける場合のプリント配線基板の形態について図６を参照して説明する。なお、図６の図２と同様の部分については図２と同一の符号を付して、その説明を省略する。
【００５２】
図６（Ａ）に示すように、本第３実施形態に係るプリント配線基板１０Ｃの電源層１４Ｂでは、２つの電源接続パッドＶＰＤの各々に対して電源供給路２０が１つずつ設けられている。すなわち、電源層１４Ｂには電源層クリアランスＶＣＬが多数設けられていると共に、該電源層クリアランスＶＣＬは互いに隣接する電源層クリアランスＶＣＬが接触する径とされた円形状とされており、該互いに隣接する電源層クリアランスＶＣＬの間が電源供給路２０とならないように構成されている。
【００５３】
また、電源層１４Ｂでは、各電源接続パッドＶＰＤに至る電源供給路２０の各々の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の各電源端子に対して各々単一の電源供給路となるように電源層クリアランスＶＣＬを配置することによって各電源供給路２０を形成している。従って、電源層１４Ｂに設けられている各電源接続パッドＶＰＤには各々独立した電源供給路２０によって電源電流が供給されることになる。なお、図６（Ｂ）に示すグランド層１６Ａは図２（Ｂ）と同様のものであるので、ここでの説明は省略する。
【００５４】
以上のように構成されたプリント配線基板１０Ｃでは、上述したように電源層１４Ｂにおいて各電源供給路２０の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の各電源端子に対して各々単一の電源供給路となるように電源層クリアランスＶＣＬを配置することによって、アレイ状接続型ＩＣ５０の電源端子の電源層１４Ｂとの接続位置（各電源接続パッドＶＰＤの位置）とその周辺とを極力分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣの電源端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型ＩＣ５０の電源端子の電源層１４Ｂとの接続位置とその周辺とを極力分離するように構成することによって、アレイ状接続型ＩＣ５０直下の電源層１４Ｂの周辺へのノイズ電流を流れにくくしている。
【００５５】
一方、本第３実施形態に係るプリント配線基板１０Ｃでは、上記第１実施形態と同様に、グランド層１６Ａにおいてクリアランスの径を小さくすることによって部品搭載面と反対側の配線のリターン電流経路を十分に確保しているので、信号配線とリターン電流のループ面積を小さくすることができ、各配線からの放射ノイズを低減することができ、この結果としてプリント配線基板１０Ｃ全体からの放射ノイズを低減させることができる。
【００５６】
以上詳細に説明したように、本実施形態に係るプリント配線基板１０Ｃでは、アレイ状接続型ＩＣ５０の各電源端子に対して単一の電源供給路となるように電源層のクリアランスを形成しているので、上記第１実施形態と同様に、ノイズ電流が流れにくくなり、プリント配線基板１０Ｃからの放射ノイズを低減させることができる。
【００５７】
また、本実施形態に係るプリント配線基板１０Ｃでは、グランド層１６Ａにおいてクリアランスの径を小さくすることによってリターン電流経路を十分に確保しているので、プリント配線基板１０Ｃからの放射ノイズを、より低減させることができる。
【００５８】
なお、本第３実施形態では、電源層１４Ｂのみにおいて各電源供給路の根元が一箇所となるようにクリアランスを形成した場合について説明したが、本発明はこれに限定されるものではなく、グランド層についても電源リターン路の根元が一箇所となるようにクリアランスを形成する形態とすることもできる。
【００５９】
図７には、この場合のプリント配線基板１０Ｄにおける電源層１４Ｂ及びグランド層１６Ｃの構成が示されている。この場合、図７（Ｂ）に示すように、グランド層１６Ｃにおいても電源層１４Ｂと同様に、２つのグランド接続パッドＧＰＤの各々に対して電源リターン路２２を１つずつ設けている。すなわち、グランド層１６Ｃにはグランド層クリアランスＧＣＬが多数設けられていると共に、該グランド層クリアランスＧＣＬは互いに隣接するグランド層クリアランスＧＣＬが接触する径とされた円形状とされており、該互いに隣接するグランド層クリアランスＧＣＬの間が電源リターン路２２とならないように構成されている。
【００６０】
また、グランド層１６Ｃでは、各グランド接続パッドＧＰＤに至る電源リターン路２２の各々の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の各グランド端子に対して各々単一の電源リターン路となるようにグランド層クリアランスＧＣＬを配置することによって各電源リターン路２２を形成している。従って、グランド層１６Ｃに設けられている各グランド接続パッドＧＰＤからは各々独立した電源リターン路２２によってリターン電流が流れることになる。
【００６１】
従って、この場合は、グランド層１６Ｃにおいて各電源リターン路２２の根元が一箇所となるようにグランド層クリアランスＧＣＬを配置することによって、アレイ状接続型ＩＣ５０のグランド端子のグランド層１６Ｃとの接続位置（各グランド接続パッドＧＰＤの位置）とその周辺とを極力分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣのグランド端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型ＩＣ５０のグランド端子のグランド層１６Ｃとの接続位置とその周辺とを極力分離するように構成することによって、アレイ状接続型ＩＣ５０直下のグランド層１６Ｃの周辺へのノイズ電流を流れにくくしている。
【００６２】
すなわち、この場合は、アレイ状接続型ＩＣ５０の各電源端子に対して各々単一の電源供給路となるように電源層のクリアランスを形成していると共に、アレイ状接続型ＩＣ５０の各グランド端子に対して各々単一の電源リターン路となるようにグランド層のクリアランスを形成しているので、ノイズ電流が流れにくくなり、プリント配線基板１０Ｄからの放射ノイズを低減させることができる。
【００６３】
なお、図７（Ａ）に示す電源層１４Ｂは図６（Ａ）と同様のものであるので、ここでの説明は省略する。
【００６４】
〔第４実施形態〕
本第４実施形態では、上記第１実施形態に示したプリント配線基板１０Ａに対してノイズ低減用のデカップリングコンデンサ３０を適用する形態について図８を参照して説明する。なお、図８の図１と同様の部分については図１と同一の符号を付して、その説明を省略する。
【００６５】
同図に示すように、本第４実施形態に係るプリント配線基板１０Ｅは、信号層１８Ｂの電源用スルーホールＶＴＨとグランド用スルーホールＧＴＨとの間にデカップリングコンデンサ３０が接続されている点のみが上記第１実施形態に係るプリント配線基板１０Ａと異なっている。
【００６６】
ここで、デカップリングコンデンサ３０は電源用スルーホールＶＴＨとグランド用スルーホールＧＴＨの近傍に配置されており、配線長が短くされている。
【００６７】
このように、本第４実施形態に係るプリント配線基板１０Ｅでは、上記第１実施形態と同様の効果を奏することができると共に、デカップリングコンデンサ３０をアレイ状接続型ＩＣ５０の電源端子及びグランド端子の近傍に配置しているので、該電源端子及びグランド端子の各近傍におけるインピーダンスが低くなり、ノイズ電流の発生がより低減されるため、デカップリングコンデンサ３０を用いない場合（上記第１実施形態の場合等）に比較して、プリント配線基板１０Ｅからの放射ノイズを、より低減させることができる。
【００６８】
なお、本第４実施形態では、上記第１実施形態に係るプリント配線基板１０Ａに対してデカップリングコンデンサ３０を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、図９に示すように、上記第２実施形態に係るプリント配線基板１０Ｂ（図４も参照）に対してデカップリングコンデンサ３０を適用する形態とすることもできる。なお、図９の図４と同様の部分については図４と同一の符号が付してある。
【００６９】
このように構成されたプリント配線基板１０Ｆにおいても、本第４実施形態と同様の効果を奏することができる。
【００７０】
〔第５実施形態〕
本第５実施形態では、上記第４実施形態に係るプリント配線基板１０Ｅに対して、更にフィルタを適用する場合の形態について図１０を参照して説明する。なお、図１０の図８と同様の部分については図８と同一の符号を付して、その説明を省略する。
【００７１】
同図に示すように、本第５実施形態に係るプリント配線基板１０Ｇは、電源層１４Ｃにおける電源供給路２０をアレイ状接続型ＩＣ５０の直下の外側にある銅箔部分と分離し、該分離箇所近傍の銅箔部分に各々電源接続パッドＶＰＤを設けると共に、これらの電源接続パッドＶＰＤに接続された電源用スルーホールＶＴＨを各々設け、かつ該電源用スルーホールＶＴＨの各々の間に信号層１８Ｃにおいてフィルタ部３２を設ける。
【００７２】
なお、本第５実施形態におけるフィルタ部３２は、図１３（ａ）に示すように各電源用スルーホールＶＴＨから引き出されたパターンの各々に対してフィルタ接続パッドＦＰＤを設け、各フィルタ接続パッドＦＰＤの間にフィルタ３６を接続して構成したものである。
【００７３】
以上のように構成されたプリント配線基板１０Ｇでは、電源層１４Ｃにおいて電源供給路２０の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層クリアランスＶＣＬを配置し、かつ電源供給路２０をアレイ状接続型ＩＣ５０の直下の外側にある銅箔部分と分離し、該分離箇所の間にフィルタ部３２を設けることによって、アレイ状接続型ＩＣ５０の電源端子の電源層１４Ｃとの接続位置（電源接続パッドＶＰＤの位置）とその周辺とを分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣの電源端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、以上のようにアレイ状接続型ＩＣ５０の電源端子の電源層１４Ｃとの接続位置とその周辺とを分離するように構成することによって、アレイ状接続型ＩＣ５０直下の電源層１４Ｃの周辺へのノイズ電流を流れにくくしている。
【００７４】
一方、本第５実施形態に係るプリント配線基板１０Ｇでは、上述したようにグランド層１６Ａにおいてクリアランスの径を小さくすることによって部品実装面と反対側の配線のリターン電流経路を十分に確保しているので、信号配線とリターン電流のループ面積を小さくすることができ、各配線からの放射ノイズを低減することができ、この結果としてプリント配線基板１０Ｇ全体からの放射ノイズを低減させることができる。
【００７５】
以上詳細に説明したように、本実施形態に係るプリント配線基板１０Ｇでは、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層のクリアランスを形成すると共に、電源供給路に対してフィルタを設けているので、ノイズ電流が流れにくくなり、プリント配線基板１０Ｇからの放射ノイズを低減させることができる。
【００７６】
また、本実施形態に係るプリント配線基板１０Ｇでは、グランド層１６Ａにおいてクリアランスの径を小さくすることによってリターン電流経路を十分に確保しているので、プリント配線基板１０Ｇからの放射ノイズを、より低減させることができる。
【００７７】
なお、本第５実施形態では、図８に示したプリント配線基板１０Ｅに対してフィルタを適用した場合について説明したが、本発明はこれに限定されるものではなく、図１１に示すように図９に示したプリント配線基板１０Ｆに対してフィルタを適用する形態とすることもできる。このように構成されたプリント配線基板１０Ｈにおいても、本第５実施形態と同様の効果を奏することができる。
【００７８】
また、本第５実施形態では、電源層１４Ｃのみに対してフィルタを適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば電源層１４Ｃに加えてグランド層についてもフィルタを適用する形態としてもよい。
【００７９】
図１２には、このように構成されたプリント配線基板１０Ｉの構成例が示されている。同図に示すように、このプリント配線基板１０Ｉでは、グランド層１６Ｄにおける電源リターン路２２をアレイ状接続型ＩＣ５０の直下の外側にある銅箔部分と分離し、該分離箇所近傍の銅箔部分に各々グランド接続パッドＧＰＤを設けると共に、これらのグランド接続パッドＧＰＤに接続されたグランド用スルーホールＧＴＨを各々設け、かつ該グランド用スルーホールＧＴＨの各々の間に信号層１８Ｄにおいてフィルタ部３４を設けている。なお、プリント配線基板１０Ｉにおけるフィルタ部３４は、フィルタ部３２と同様に、図１３（ａ）に示す形態とされている。なお、この場合は、図１３（ａ）におけるスルーホールがグランド用スルーホールＧＴＨとされる。
【００８０】
以上のように構成されたプリント配線基板１０Ｉでは、電源層１４Ｃにおいて電源供給路２０の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０の電源端子に対して単一の電源供給路となるように電源層クリアランスＶＣＬを配置し、かつ電源供給路２０をアレイ状接続型ＩＣ５０の直下の外側にある銅箔部分と分離し、該分離箇所の間にフィルタ部３２を接続することによって、アレイ状接続型ＩＣ５０の電源端子の電源層１４Ｂとの接続位置（電源接続パッドＶＰＤの位置）とその周辺とを分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣの電源端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型ＩＣ５０の電源端子の電源層１４Ｃとの接続位置とその周辺とを分離するように構成することによって、アレイ状接続型ＩＣ５０直下の電源層１４Ｃの周辺へのノイズ電流を流れにくくしている。
【００８１】
一方、このプリント配線基板１０Ｉでは、グランド層１６Ｄにおいて電源リターン路２２の根元が一箇所となるように、すなわち、アレイ状接続型ＩＣ５０のグランド端子に対して単一の電源リターン路となるようにグランド層クリアランスＧＣＬを配置し、かつ電源リターン路２２をアレイ状接続型ＩＣ５０の直下の外側にある銅箔部分と分離し、該分離箇所の間にフィルタ部３４を接続することによって、アレイ状接続型ＩＣ５０のグランド端子のグランド層１６Ｄとの接続位置（グランド接続パッドＧＰＤの位置）とその周辺とを分離するように構成している。すなわち、アレイ状接続型ＩＣ５０等のＩＣのグランド端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型ＩＣ５０のグランド端子のグランド層１６Ｄとの接続位置とその周辺とを分離するように構成することによって、アレイ状接続型ＩＣ５０直下のグランド層１６Ｄの周辺へのノイズ電流を流れにくくしている。
【００８２】
従って、このプリント配線基板１０Ｉにおいては、フィルタ部３４を適用しない場合（図１１に示すプリント配線基板１０Ｈの場合等）に比較して、プリント配線基板１０Ｉからの放射ノイズを、より低減させることができる。
【００８３】
また、本第５実施形態では、フィルタ部３２（フィルタ部３４）として図１３（ａ）に示す形態を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、図１３（ｂ）に示す形態や、図１３（ｃ）に示す形態を適用することもできる。
【００８４】
図１３（ｂ）及び図１３（ｃ）に示す形態は、フィルタ３６の出力端子にコンデンサ３８や該コンデンサ３８に加えてコンデンサ４０を接続したものである。このように、これらの形態ではフィルタ３６の出力端子にコンデンサが接続されているので、デカップリングコンデンサ３０を用いることなく電源供給路２０（電源リターン路２２）のインピーダンスを低減することができ、電源端子やグランド端子からのノイズ電流を低減することができ、プリント配線基板からの放射ノイズを低減させることができる。
【００８５】
〔シミュレーション例〕
図１４及び図１５の紙面左側の図は、従来のプリント配線基板の一例として、クリアランスにより幾つかの開口部が発生した場合の状態を簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。同図に示すようにアレイ状接続型ＩＣの直下にある電源層及びグランド層の周辺へ高密度なノイズ電流が流れていく様子が分かる。
【００８６】
一方、図１４の紙面右側の図は、電源層については電源供給路の根元が一箇所となるようにクリアランスを形成し、かつグランド層については電源リターン路の根元が一箇所となるようにクリアランスを形成すると共に、アレイ状接続型ＩＣの実装面の反対側の面において電源用スルーホールとグランド用スルーホールとの間にデカップリングコンデンサを接続した場合を想定して、簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。
【００８７】
同図に示すように、この場合は図１４の紙面左側に示した図に比較して、比較的電流密度が高い領域の面積がかなり狭くなっており、全体的な電流密度が低減したことが分かる。従って、この場合には、ノイズ電流に起因する放射ノイズを大幅に低減させることができる。
【００８８】
一方、図１５の紙面右側に示した図は、電源層のみについて電源供給路の根元が一箇所となるようにクリアランスを形成すると共に、アレイ状接続型ＩＣの実装面の反対側の面において電源用スルーホールとグランド用スルーホールとの間にデカップリングコンデンサを接続した場合を想定して、簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。
【００８９】
同図に示すように、この場合も図１４紙面右側に示した図の場合と同様に、図１５紙面左側に示した図に比較して、比較的電流密度が高い領域の面積がかなり狭くなっており、全体的な電流密度が低減したことが分かる。従って、この場合も、ノイズ電流に起因する放射ノイズを大幅に低減させることができる。
【００９０】
一方、図１６及び図１７は、本発明のリターン電流に対する悪影響の度合いを調べるために行ったシミュレーション結果であり、図１６及び図１７の紙面左側の図は、従来のプリント配線基板の一例として、クリアランスにより幾つかの開口部が発生し、かつ信号配線を考慮した場合の状態を簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。
【００９１】
これに対し、図１６の紙面右側の図は、電源層については電源供給路の根元が一箇所となるようにクリアランスを形成し、かつグランド層については電源リターン路の根元が一箇所となるようにクリアランスを形成すると共に、アレイ状接続型ＩＣの実装面の反対側の面において電源用スルーホールとグランド用スルーホールとの間にデカップリングコンデンサを接続し、かつ信号配線を考慮した場合を想定して、簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。
【００９２】
図１６に示したリターン電流を考慮したモデルにおける両者（従来のプリント配線基板と本発明に係るプリント配線基板）の電流分布の差は殆どない。
【００９３】
一方、図１７紙面右側の図は、電源層のみについて電源供給路の根元が一箇所となるようにクリアランスを形成すると共に、アレイ状接続型ＩＣの実装面の反対側の面において電源用スルーホールとグランド用スルーホールとの間にデカップリングコンデンサを接続し、かつ信号配線を考慮した場合を想定して、簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。
【００９４】
図１７に示したリターン電流を考慮したモデルにおける両者（従来のプリント配線基板と本発明に係るプリント配線基板）の電流分布の差は若干あるものの強度の差は殆どない。
【００９５】
以上のシミュレーション結果により、本発明を適用することによって、リターン電流に対する悪影響が殆どない状態で、プリント配線基板からの放射ノイズを低減することができることが判明した。
【００９６】
なお、上記各実施形態では、本発明のアレイ状接続型ＩＣとしてＢＧＡパッケージのＩＣを適用し、本発明のプリント配線基板を電源層、グランド層、及び２つの信号層を有する４層基板に適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、本発明のアレイ状接続型ＩＣとしてＰＧＡパッケージのＩＣを適用する形態としてもよく、本発明のプリント配線基板を電源層及びグランド層のみを有する２層基板や、電源層、グランド層、及び信号層を各々１層ずつ有する３層基板、電源層、グランド層、及び信号層を各々複数有する５層以上の多層基板等に適用する形態とすることもできる。
【００９７】
また、上記各実施形態では、クリアランスを互いに隣接するクリアランスが接触する径とされた円形状とした場合について説明したが、本発明はこれに限定されるものではなく、クリアランスの形状は円形以外の例えば楕円状、三角形状、矩形状、台形状、５角形以上の多角形状等とする形態とすることもでき、クリアランスの寸法も任意のものを設定することができる。従って、クリアランスの寸法を上記各実施形態に示したものより大きなものとすることによって、クリアランスの数を削減することができ、プリント配線基板の製造コストを低減することができる。
【００９８】
【発明の効果】
請求項１に記載のプリント配線基板によれば、アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としているので、電源層における電源供給路が上記クリアランスによって形成される開口部の外周から分離され、周辺に漏れ出すノイズ電流を抑制することができ、この結果として放射ノイズを低減させることができる、という効果が得られる。
【００９９】
また、請求項２に記載のプリント配線基板によれば、請求項１記載の発明と同様の効果を奏することができると共に、アレイ状接続型集積回路のグランド端子に対して単一の電源リターン路となるようにグランド層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としているので、グランド層における電源リターン路がグランド層のクリアランスによって形成される開口部の外周から分離され、周辺に漏れ出すノイズ電流を抑制することができ、この結果として放射ノイズを、より低減させることができる、という効果が得られる。
【０１００】
更に、請求項３に記載のプリント配線基板によれば、請求項１又は請求項２記載の発明において、実装されるアレイ状接続型集積回路の電源端子が複数存在する場合、アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスを配置する際に、電源供給路を各電源端子毎に独立して設けるか、又は電源供給路の根元を１つとして上記複数の電源端子に接続しているので、複数の電源端子を有するアレイ状接続型集積回路を実装する場合についても請求項１又は請求項２記載の発明と同様の効果を奏することができる。
【図面の簡単な説明】
【図１】 第１実施形態に係るプリント配線基板の全体構成を模式的に示す斜視図である。
【図２】 第１実施形態に係るプリント配線基板の部分構成を示す図であり、（Ａ）は電源層を、（Ｂ）はグランド層を、各々示す平面図である。
【図３】 第１実施形態に係るプリント配線基板の他の構成例を模式的に示す斜視図である。
【図４】 第２実施形態に係るプリント配線基板の全体構成を模式的に示す斜視図である。
【図５】 第２実施形態に係るプリント配線基板の部分構成を示す図であり、（Ａ）は電源層を、（Ｂ）はグランド層を、各々示す平面図である。
【図６】 第３実施形態に係るプリント配線基板の部分構成を示す図であり、（Ａ）は電源層を、（Ｂ）はグランド層を、各々示す平面図である。
【図７】 第３実施形態に係るプリント配線基板の他の構成例を示す図であり、（Ａ）は電源層を、（Ｂ）はグランド層を、各々示す平面図である。
【図８】 第４実施形態に係るプリント配線基板の全体構成を模式的に示す斜視図である。
【図９】 第４実施形態に係るプリント配線基板の他の構成例を模式的に示す斜視図である。
【図１０】 第５実施形態に係るプリント配線基板の全体構成を模式的に示す斜視図である。
【図１１】 第５実施形態に係るプリント配線基板の他の構成例を模式的に示す斜視図である。
【図１２】 第５実施形態に係るプリント配線基板の更に他の構成例を模式的に示す斜視図である。
【図１３】 （ａ）、（ｂ）、（ｃ）とも、第５実施形態に係るプリント配線基板に適用されるフィルタ部の構成例を示す平面図である。
【図１４】 本発明の効果の説明に供する電流密度分布図である。
【図１５】 本発明の効果の説明に供する他の電流密度分布図である。
【図１６】 本発明の効果の説明に供する更に他の電流密度分布図である。
【図１７】 本発明の効果の説明に供する更に他の電流密度分布図である。
【図１８】 従来のプリント配線基板の構成を示す図であり、（Ａ）は電源層を、（Ｂ）はグランド層を、各々示す平面図である。
【符号の説明】
１０Ａ〜１０Ｉ プリント配線基板
１２Ａ〜１２Ｃ 信号層
１４Ａ〜１４Ｃ 電源層
１６Ａ〜１６Ｄ グランド層
１８Ａ〜１８Ｄ 信号層
２０ 電源供給路
２２ 電源リターン路
３０ デカップリングコンデンサ
３２ フィルタ部
３４ フィルタ部
５０ アレイ状接続型ＩＣ（アレイ状接続型集積回路）
５２ 接続端子
ＧＣＬ グランド層クリアランス
ＶＣＬ 電源層クリアランス
ＧＰＤ グランド接続パッド
ＶＰＤ 電源接続パッド
ＧＴＨ グランド用スルーホール
ＳＴＨ 信号用スルーホール
ＶＴＨ 電源用スルーホール
Claims (3)
- 電源層を有すると共にアレイ状接続型集積回路を実装するプリント配線基板であって、
前記アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように前記電源層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としたことを特徴とするプリント配線基板。 - 前記プリント配線基板がグランド層を有すると共に、
前記アレイ状接続型集積回路のグランド端子に対して単一の電源リターン路となるように前記グランド層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としたことを特徴とする請求項１記載のプリント配線基板。 - 前記アレイ状接続型集積回路の電源端子が複数存在する場合、前記アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように前記電源層のクリアランスを配置する際に、前記電源供給路を各電源端子毎に独立して設けるか、又は前記電源供給路の根元を１つとして前記複数の電源端子に接続することを特徴とする請求項１又は請求項２記載のプリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23594499A JP3855549B2 (ja) | 1999-08-23 | 1999-08-23 | プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23594499A JP3855549B2 (ja) | 1999-08-23 | 1999-08-23 | プリント配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060770A JP2001060770A (ja) | 2001-03-06 |
| JP3855549B2 true JP3855549B2 (ja) | 2006-12-13 |
Family
ID=16993544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23594499A Expired - Lifetime JP3855549B2 (ja) | 1999-08-23 | 1999-08-23 | プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3855549B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4795154B2 (ja) * | 2002-03-19 | 2011-10-19 | Ｎｅｃトーキン株式会社 | ノイズフィルタ実装基板 |
| CA2472336C (en) * | 2002-11-20 | 2012-10-23 | Nortel Networks Limited | Technique for accommodating electronic components on a multilayer signal routing device |
| JP2006013373A (ja) * | 2004-06-29 | 2006-01-12 | Koyo Seiko Co Ltd | 多層回路基板およびトルク検出装置 |
| JP2007242879A (ja) * | 2006-03-08 | 2007-09-20 | Nec Toppan Circuit Solutions Inc | サブユニット基板 |
| JP4893114B2 (ja) * | 2006-06-07 | 2012-03-07 | 株式会社村田製作所 | 多層配線基板 |
| JP5191122B2 (ja) * | 2006-12-18 | 2013-04-24 | 株式会社大一商会 | パチンコ遊技機 |
| JP5051612B2 (ja) * | 2007-02-27 | 2012-10-17 | 日本電気株式会社 | プリント回路基板 |
| JP5201206B2 (ja) * | 2008-03-28 | 2013-06-05 | 日本電気株式会社 | 多層プリント配線基板 |
| JP5141806B2 (ja) * | 2011-08-29 | 2013-02-13 | 株式会社村田製作所 | 多層配線基板 |
| JP6153319B2 (ja) * | 2011-12-08 | 2017-06-28 | キヤノン株式会社 | プリント回路板、プリント配線板及び電子機器 |
| CN114980476A (zh) * | 2021-02-18 | 2022-08-30 | 十铨科技股份有限公司 | 耐用型计算机存储装置 |
-
1999
- 1999-08-23 JP JP23594499A patent/JP3855549B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001060770A (ja) | 2001-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3855549B2 (ja) | プリント配線基板 | |
| US6384476B2 (en) | Semiconductor integrated circuit and printed wiring substrate provided with the same | |
| US7428155B2 (en) | Printed wiring board including power supply layer and ground layer | |
| JP4283327B2 (ja) | プリント配線板 | |
| US20040104466A1 (en) | Integrated circuit device/circuit board connection apparatus | |
| US7301103B2 (en) | Printed-wiring board, printed-circuit board and electronic apparatus | |
| CN107799489B (zh) | 电子装置 | |
| JPH08288626A (ja) | Ｉｃ及びプリント配線基板 | |
| JP3745176B2 (ja) | プリント配線板 | |
| TW480691B (en) | Printed-circuit board and method of mounting electric components thereon | |
| JP4919645B2 (ja) | 電子回路 | |
| JP4338545B2 (ja) | コンデンサシート | |
| JP4243621B2 (ja) | 半導体パッケージ | |
| JP5168863B2 (ja) | プリント配線板製造方法 | |
| JP2006261543A (ja) | 半導体装置実装パッケージ及び中継プリント配線基板 | |
| JP2002171072A (ja) | 配線基板 | |
| JP2004006488A (ja) | プリント配線基板およびそれを使用する実装装置 | |
| JP2007281004A (ja) | 多層配線構造体および多層プリント基板 | |
| US7167374B2 (en) | Circuit substrate and electronic equipment | |
| JP2856706B2 (ja) | Ｃｐｕソケット | |
| WO2012153835A1 (ja) | プリント配線基板 | |
| JPH0231800Y2 (ja) | ||
| JP2002009449A (ja) | プリント配線基板装置 | |
| JP3787409B2 (ja) | アレイ状接続型ｉｃを搭載した多層基板 | |
| JP2541643B2 (ja) | 両面実装用多層プリント配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3855549 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |