JP2004128409A - 集積回路チップモジュール - Google Patents

集積回路チップモジュール Download PDF

Info

Publication number
JP2004128409A
JP2004128409A JP2002293915A JP2002293915A JP2004128409A JP 2004128409 A JP2004128409 A JP 2004128409A JP 2002293915 A JP2002293915 A JP 2002293915A JP 2002293915 A JP2002293915 A JP 2002293915A JP 2004128409 A JP2004128409 A JP 2004128409A
Authority
JP
Japan
Prior art keywords
power supply
integrated circuit
wiring board
circuit chip
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002293915A
Other languages
English (en)
Other versions
JP2004128409A5 (ja
JP4056348B2 (ja
Inventor
Koji Shinomiya
篠宮　巧治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002293915A priority Critical patent/JP4056348B2/ja
Priority to TW092105883A priority patent/TWI294685B/zh
Priority to US10/395,382 priority patent/US6936914B2/en
Priority to DE10327926A priority patent/DE10327926A1/de
Priority to KR1020030042325A priority patent/KR100598237B1/ko
Priority to CNB03148333XA priority patent/CN100343989C/zh
Publication of JP2004128409A publication Critical patent/JP2004128409A/ja
Priority to US11/154,829 priority patent/US7129588B2/en
Publication of JP2004128409A5 publication Critical patent/JP2004128409A5/ja
Priority to US11/535,115 priority patent/US7408256B2/en
Application granted granted Critical
Publication of JP4056348B2 publication Critical patent/JP4056348B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】ＥＭＣのノイズ耐性を強くして動作の安定性を高めることができる集積回路チップモジュールを得る。
【解決手段】集積回路チップ１０１，１０２の回路面には、プラス電圧側電源配線用の電源パッドとマイナス電圧側電源配線用の電源パッドとが隣合わせに並べて配置されている。片面プリント配線板１０３には、集積回路チップ１０１，１０２の２個の電源パッドがそれぞれフリップチップ実装される２本の電源配線１１１，１１２および電源配線１２１，１２２が配線幅と配線間隔をほぼ一定に維持してほぼ平行に配置形成されている。そして、電源配線１１１，１１２および電源配線１２１，１２２は、それぞれ平行状態を維持して当該片面プリント配線板１０３の外周付近に到達すると、滑らかで緩やかな曲がり部分を持ち、当該片面プリント配線板１０３の外周に沿って配置される。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
この発明は、集積回路チップモジュールに係り、特にＥＭＣ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃｃｏｍｐａｔｉｂｉｌｉｔｙ）対策、すなわち、ＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ　ｉｎｔｅｒｆｅｒｅｎｃｅ）とＥＭＳ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ　ｓｕｓｃｅｐｔｉｂｉｌｉｔｙ）に対する対策を施した集積回路チップモジュールに関するものである。
【０００２】
【従来の技術】
集積回路チップモジュールは、多くの場合、プリント配線板に複数の集積回路チップを搭載したいわゆるマルチチップモジュールとして構成されている。例えば、携帯電話機では、非常に小さい実装面積と実装容積のケース中に、音声信号、画像信号、データ信号などを信号処理する回路、制御回路、信号を電波に変換して送信受信する回路、液晶表示回路などが搭載されるので、これら回路を軽薄短小にするため、マルチチップモジュールとして搭載する方法が採用されている。集積回路チップモジュールは、同様の軽薄短小化の理由から、携帯端末やカメラ一体型ビデオなどでも用いられている。さらに、集積回路チップモジュールは、高速動作を必要とするコンピュータや超高周波帯域（ＧＨｚ帯域）の送受信機や測定器（プローブのフロントエンド回路）などでも用いられている。
【０００３】
ところで、例えば、携帯電話機では、搭載された撮像素子が撮像した動画をリアルタイムで送信する場合、電波を発射しながら撮像素子に取得させた映像の送信受信動作と同時に音声の送信受信動作を実行することになる。このとき、携帯電話機が発射した電波は、当該携帯電話機に搭載されている他の内部回路に電磁誘導を引き起こすので、この電磁誘導が原因で他の内部回路が誤動作を起こすことがある。
【０００４】
この誤動作の症状としては、撮像した画像に縞模様が入ったり、撮像した画像が歪んだり、撮像した画像の色が正常に再現しない、撮像した画像の信号対雑音比が低下する、などである。また、携帯電話機内のデジタル信号処理回路で発生したＣＭＯＳデジタル回路特有の貫通電流ノイズが電源配線を経由して撮像処理回路に流れ込み、撮像した画像の信号対雑音比を低下させる場合もある。
【０００５】
そこで、ＥＭＣ対策が必要であることから、従来の集積回路チップモジュールでは、例えば後述する特許文献に開示されているように、ＥＭＣ対策設計を施したプリント配線板に集積回路チップを搭載する方法が採用されている。
【０００６】
すなわち、従来では、電界の遮蔽と、電源インピーダンスを低くして流れる電流の変化による電圧降下の変化幅が小さくなるようにし、回路信号が電源回路経由で他の回路に回り込むのを防止する目的で、プリント配線板に形成するプラス電圧側およびマイナス電圧側の電源配線（以下、「２本組電源配線」という）のパターンを幅広くしたプレーン状パターンにする方法が採用されている。また、プリント配線板を多層化し、途中の２層に２本組電源配線を割り振ることにより、プレーン状の電源パターンとプレーン状のグランドパターンが容易に実現できるようにする方法も採用されている。
【０００７】
そして、上記のＥＭＣ対策を施したプリント配線板に搭載する集積回路チップでは、プラス電圧側電源配線用の電極パッドとマイナス電圧側電源配線用の電源パッドとは、並べて隣り合わせに配置されることはなく、２つの電源パッドの間に他の機能を持つパッドが配置され、２つの電源パッドは離れて配置されている。したがって、プリント配線板では、ボンディングワイヤによってそれぞれの電源配線を引き出し、ビアホールを介してプレーン状の電源パターンとプレーン状のグランドパターンとにそれぞれ接続する配線方法が採用されている。
【０００８】
【特許文献１】
特開２０００−２０５７３号公報（０００７〜０００９：図１）
【特許文献２】
特開２００２−２６２７２号公報（００６２：図１１）
【特許文献３】
特開平６−２１６２７２号公報（００２１〜００２２：図１）
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の集積回路チップモジュールの設計では、集積回路チップ内の最適配置のみを考慮して設計され、周辺回路の外付け部品までも考えたＥＭＣ対策考慮のチップ内回路配置は行われてない。また、パッケージもパッケージ内部の構造に注意を集中して設計していた。そして、ＥＭＣ対策は、実装の段階で考慮され、電磁遮蔽だけに頼る方法が採用されていた。例えば、電波輻射の多いクロック回路の周囲や回路ユニットの全体を金属板で囲む方法である。その結果、従来では、ＥＭＣ対策の規模が大きくなり、コストも高くなっていた。
【００１０】
つまり、集積回路チップモジュールの設計段階で、他の集積回路チップに電磁妨害を与えず、かつ、他の集積回路チップからの電磁妨害を受けることなく、他の集積回路チップと共存して機能を果たす状況を作り出す構成が実現できれば、追加対策として電磁遮蔽による対策が必要になったとしても、規模はそれ程大きくはならずに済み、コストも低く抑えることが可能となる。
【００１１】
この発明は、上記に鑑みてなされたもので、ＥＭＣのノイズ耐性を強くして動作の安定性を高めることができる集積回路チップモジュールを得ることを目的とする。
【００１２】
【課題を解決するための手段】
上記の目的を達成するために、この発明にかかる集積回路チップモジュールは、プラス電圧側電源配線用の電源パッドとマイナス電圧側電源配線用の電源パッドとが隣合わせに配置される集積回路チップと、前記２個の電源パッドがフリップチップ実装される２本組電源配線が配線幅と配線間隔をほぼ一定に維持してほぼ平行に配置形成されるプリント配線板とを備えたことを特徴とする。
【００１３】
この構成によれば、集積回路チップの電源パッド２個が隣り合わせにして配置され、その２個の電源パッドがフリップチップ実装されるプリント配線板上の２本組電源配線が、その太さと間隔をほぼ一定にしてほぼ平行に並べて配置される。その結果、２本組電源配線の配線引き回しは、分布定数回路として考えることができ、また特性インピーダンスをほぼ一定の低い値にすることができ、差動信号と同相信号とに分けて伝達動作させることができる。
【００１４】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる集積回路チップモジュールの好適な実施の形態を詳細に説明する。
【００１５】
実施の形態１．
図１は、この発明の実施の形態１である集積回路チップモジュールを構成する片面プリント配線板における電源配線の態様を示す外観図である。なお、図１では、電源配線以外の配線は、図示省略されている。また、２個の集積回路チップが搭載される場合について示されている。これらの点は、以下の各実施の形態においても同様である。
【００１６】
図１において、集積回路チップ１０１，１０２の回路面は、紙面の裏側（片面プリント配線板１０３側）に向いているので、見えないが、その回路面には、プラス電圧側電源配線用の電源パッドとマイナス電圧側電源配線用の電源パッドとが隣り合わせに並べて配置されている。
【００１７】
片面プリント配線板１０３には、集積回路チップ１０１，１０２の２個の電源パッドがそれぞれフリップチップ実装される２本の電源配線１１１，１１２および電源配線１２１，１２２が配線幅と配線間隔をほぼ一定に維持してほぼ平行に当該片面プリント配線板１０３の外周に向かって配置形成されている。そして、電源配線１１１，１１２および電源配線１２１，１２２は、それぞれ平行状態を維持して当該片面プリント配線板１０３の外周付近に到達すると、滑らかで緩やかな曲がり部分を持ち、当該片面プリント配線板１０３の外周に沿って配置される独立した電源ラインを構成している。
【００１８】
さらに、電源配線１１１，１１２と電源配線１２１，１２２との間隔は、電源配線１１１，１１２および電源配線１２１，１２２の配線間隔の２倍以上の距離を取って配置されている。加えて、電源配線１１１，１１２および電源配線１２１，１２２の配線幅は、図示しない他の配線の配線幅よりも太くなっている。
【００１９】
このように、実施の形態１によれば、集積回路チップの電源パッド２個を隣り合わせにして配置し、その２個の電源パッドがフリップチップ実装されるプリント配線板上の２本組電源配線をほぼ平行に並べると共に、その２本組電源配線の太さと間隔をほぼ一定して配置し、さらにプリント配線板の外周に沿わせて配置してある。
【００２０】
その結果、２本組電源配線の配線引き回しは、分布定数回路として考えることができ、また特性インピーダンスをほぼ一定の低い値にすることができるので、差動信号と同相信号とに分けて伝達動作させることができる。したがって、供給する電源電圧と電源電流は、差動成分の電力として負荷である集積回路チップに効率よく導くことができる。
【００２１】
携帯電話機等の小型携帯機器の送信電波やデジタル回路の動作信号の高調波による電波が２本組電源配線に対して電磁誘導し電圧が誘起されても、同相成分となって２本組電源配線の二つの導体配線に均等に電圧を与えるので、高いインピーダンスに阻止されて電流を流すことができない。つまり、集積回路チップからプリント基板上の２本組電源配線への電磁誘導を阻止することができる。
【００２２】
また、プリント配線板上に実装された集積回路チップ間の電源配線以外の配線接続を同一面上のプリント配線で直接接続できるので、配線を短くすることができる。したがって、この配線からの電磁波の放射を少なくでき、また、この配線が受ける電磁波を少なくできるので、妨害を受け難くすることができる集積回路チップモジュールを実現することができる。
【００２３】
加えて、２本組電源配線は、極めて近接した間隔で配置されるので、２本組電源配線のインピーダンスを充分に低くすることができる。また、隣に配置される他の２本組電源配線までの距離は、当該２本組電源配線の配線間隔距離の２倍以上の距離を取って配置するので、充分に結合を小さくすることができ、電気的に独立した２本組電源配線として取り扱うことができる。したがって、電源配線の引き回し設計の容易化を図ることができる。
【００２４】
さらに、２本組電源配線の配線幅は、他の配線の配線幅よりも太くしてあるので、電源配線自体の抵抗を下げることができる。同時に、２本組電源配線による伝送線路の分布定数回路の動作周波数特性が改善できるので、より高い周波数に対してＥＭＣ対策を施した集積回路チップモジュールを実現することができる。
【００２５】
また、２本組電源配線の曲がり部分は、滑らかな曲線によって緩やかな弧を描くように形成されているので、プリント配線の曲がり部分での配線インピーダンスの変化を小さく抑えることができる。つまり、曲がり部分からの反射や電磁波の放射を小さく抑えることができる。したがって、ダイナミック・ノイズを小さく抑えてノイズ耐性の強化が図れるので、動作を安定化させた集積回路チップモジュールを実現することができる。
【００２６】
ここで、現在の集積回路チップモジュール製造技術では、ラインアンドスペース当たり０．１ｍｍの間隔が特性的かつ経済的に良好な集積回路チップモジュールが得られると考えられている。一方、電源の固有インピーダンスを完全に一定に保って変動のない値で電源配線を引き回すことは困難である。
【００２７】
そこで、この実施の形態では、２本組電源配線は、配線間隔を０．１ｍｍ以下に設定し、かつ、全長に渡って配線間隔がほぼ一定の距離０．１ｍｍ以下を保つように配置することにしている。これによって、２本組電源配線のインピーダンスを５０Ω以下の充分低い値にすることができるので、より効果の大きなＥＭＣ対策を施した集積回路チップモジュールを実現することができる。
【００２８】
実施の形態２．
図２は、この発明の実施の形態２である集積回路チップモジュールを構成する両面プリント配線板における電源配線の態様を示す外観図である。なお、図２では、図１に示した構成と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、実施の形態２に関わる部分を中心に説明する。
【００２９】
図２において、両面プリント配線板２０３の表面には、集積回路チップ１０１，１０２の２個の電源パッドがそれぞれフリップチップ実装される２本の電源配線２１１，２１２および電源配線２２１，２２２が、それぞれ配線幅と配線間隔をほぼ一定に維持してほぼ平行に当該両面プリント配線板２０３の外周に向かって配置形成されている。
【００３０】
また、両面プリント配線板２０３の裏面には、外周に沿って２本の電源配線２３１，２３２が配線幅と配線間隔をほぼ一定に維持してほぼ平行に配置されている。そして、裏面側の電源配線２３１，２３２と表面側の電源配線２１１，２１２および電源配線２２１，２２２とが交差する位置にビアホール２４１，２４２，２４３，２４４が形成されている。ビアホール２４１，２４２，２４３，２４４の直径は、それぞれ電源配線の配線幅とほぼ同一またはそれよりも小さく設定されている。
【００３１】
すなわち、裏面側の一方の電源配線２３１には、ビアホール２４１を介して集積回路チップ１０１側の一方の電源配線２１１が接続され、ビアホール２４２を介して集積回路チップ１０２側の一方の電源配線２２１が接続されている。また、裏面側の他方の電源配線２３２には、ビアホール２４３を介して集積回路チップ１０１側の他方の電源配線２１２が接続され、ビアホール２４４を介して集積回路チップ１０２側の他方の電源配線２２２が接続されている。
【００３２】
このように、実施の形態２によれば、プリント配線板の表面に配置される複数の２本組電源配線を、ビアホール配線によって、裏面に形成してある２本組電源配線と並列接続して合流させたので、図２に示した例で言えば、４本の電源配線を２本にすることができる。これによって、プリント配線板の面積を減少させることができ、外部接続端子への接続数も減少させることができる。したがって、小型化が図れ、また接続の信頼性も高めることができ、集積回路チップモジュールを安価にすることができる。
【００３３】
また、ビアホール配線部分の直径は、プリント配線板上の電源配線幅とほぼ同一もしくは電源配線幅よりも小さくなるように設定したので、ビアホール部分での配線インピーダンスの変化を小さく抑えることができ、その結果、ビアホール部分からの反射や電磁波の放射を小さく抑えることができる。したがって、ダイナミック・ノイズを小さく抑えてノイズ耐性が強化されるので、動作を安定化させた集積回路チップモジュールを実現することができる。
【００３４】
実施の形態３．
図３は、この発明の実施の形態３である集積回路チップモジュールを構成する片面プリント配線板における電源配線の態様を示す外観図である。なお、図３では、図１に示した構成と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、実施の形態３に関わる部分を中心に説明する。
【００３５】
図３において、実施の形態３では、図１に示した構成において、集積回路チップ１０１の電源パッド２個と片面プリント配線板１０３上の２本組電源配線１１１および１１２との接続部分の極近く（例えば３ｍｍ以内）の片面プリント配線板１０３上において、２本組電源配線１１１，１１２の間にコンデンサ３０１が挿入接続されている。
【００３６】
また、集積回路チップ１０２の電源パッド２個と片面プリント配線板１０３上の２本組電源配線１２１および１２２との接続部分の極近く（例えば３ｍｍ以内）の片面プリント配線板１０３上において、２本組電源配線１２１，１２２の間にコンデンサ３０２が挿入接続されている。
【００３７】
このように、実施の形態３によれば、集積回路チップの電源パッド２個とプリント基板上の２本組電源配線との接続部分の極近くのプリント基板上において、２本組電源配線の間にコンデンサを挿入接続したので、集積回路チップの電源端子のインピーダンスを下げることができる。同時に、集積回路チップの中で発生する高周波ノイズや２本組電源配線を経由して入ってくる高周波ノイズをバイパスして除去できるので、より効果の大きいＥＭＣ対策を施した集積回路チップモジュールを実現することができる。
【００３８】
実施の形態４．
図４は、この発明の実施の形態４である集積回路チップモジュールを構成する片面プリント配線板における電源配線の態様を示す外観図である。なお、図４では、図１に示した構成と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、実施の形態４に関わる部分を中心に説明する。
【００３９】
図４において、実施の形態４では、図１に示した構成において、片面プリント配線板１０３の外周に沿って平行配置される４本の電源配線１１１，１１２，１２１，１２２に対し、３個の外部接続用端子４０１，４０２，４０３が設けられている。
【００４０】
４本の電源配線１１１，１１２，１２１，１２２のうち、外側の電源配線１１２，１２１は、外部接続用端子４０１，４０３に接続されている。一方、内側の電源配線１１１，１２２は、外部接続用端子４０２の近傍で合流させた後に当該外部接続用端子４０２に接続されている。
【００４１】
そして、電源配線１１１，１２２の合流部分４０４の極近く（例えば５ｍｍ以内）の片面プリント配線板１０３上において、２本組電源配線１１１，１１２の間にコンデンサ４０５が挿入接続され、２本組電源配線１２１，１２２の間にコンデンサ４０６が挿入接続されている。
【００４２】
なお、内側の電源配線１１１，１２２は、合流させずに、それぞれ独立に片面プリント配線板１０３上に設けた外部接続用端子に接続することでもよい。この場合には、外部接続用端子の極近く（例えば５ｍｍ以内）の片面プリント配線板１０３上において、２本組電源配線１１１，１１２の間にコンデンサ４０５が挿入接続され、２本組電源配線１２１，１２２の間にコンデンサ４０６が挿入接続されることになる。
【００４３】
このように、実施の形態４によれば、２本組電源配線の２組を並べて配置し、この合計４本の外側２本をそれぞれプリント配線板上に独立して設けた２つの外部接続用端子に接続し、内側２本をプリント配線板上に設けた第３の外部接続用端子の近傍で合流させてその第３の外部接続用端子に接続するようにしたので、外部接続用端子の数を１本減らすことができる。その結果、プリント配線板の面積も減少させることができるので、小型化が図れ、また接続の信頼性も高めることができ、集積回路チップモジュールを安価にすることができる。
【００４４】
また、合計４本の内側２本をプリント配線板上に設けた外部接続用端子部分で合流させて接続した部分から５ｍｍ以内の極近くにおいて、各２本組電源配線間にコンデンサを挿入接続したので、配線合流部分でのインピーダンスを低く抑えることができ、また変動を小さくすることができる。
【００４５】
そして、外部接続用端子を介して入ってくる高周波ノイズや二つの２本組電源配線をそれぞれ経由して入ってくる高周波ノイズをバイパスして除去できるので、より効果の大きいＥＭＣ対策を施した集積回路チップモジュールを実現することができる。
【００４６】
さらに、２本組電源配線の２組を並べて配置し、４本の電源配線をそれぞれプリント配線板上に独立して設けた外部接続用端子に接続する場合には、外部接続用端子部分の極近くにおいて、各２本組電源配線間にコンデンサを挿入接続するので、外部接続用端子のインピーダンスを下げることができる。同時に、外部接続用端子を介して入ってくる高周波ノイズや電源配線を経由して入ってくる高周波ノイズをバイパスして除去できるので、同様により効果の大きいＥＭＣ対策を施した集積回路チップモジュールを実現することができる。
【００４７】
実施の形態５．
この発明の実施の形態５である集積回路チップモジュールでは、以上説明した各実施の形態に対する変形例ないしは各実施の形態から派生する各種の態様が示される。
【００４８】
（１）実施の形態１〜４（図１〜図４）では、各集積回路チップは、隣り合わせで並置される２個の電源パッドを有するとした。しかし、多機能の集積回路チップでは、複数の電源を必要とする場合が多い。これには各種の態様が考えられるが、ここでは、（ａ）アナログ回路とデジタル回路とが混載される場合、（ｂ）必要とされる電源電圧が異なる場合、（ｃ）ノイズを発生する回路やノイズの影響を受け易い回路などノイズ特性が異なる回路が混載される場合、に分けて説明する。
【００４９】
（ａ）アナログ回路とデジタル回路とが混載される場合
一般に、デジタル回路はノイズマージンが大きく取れるのに対し、アナログ回路はノイズマージンが小さくなる。また、デジタル回路では、ＣＭＯＳの場合、“１”“０”の閾値を超えるときに電力を沢山使う構成であるので、電源配線がアナログ回路と共用であると、デジタル回路の動作による電源電流の変化が電源配線を経由してアナログ回路に影響に与えアナログ信号を劣化させることが起こる。つまり、アナログ回路とデジタル回路とで電源を分離する必要がある。
【００５０】
ところが、電源をアナログ回路とデジタル回路に分離できない回路がある。例えば、ＡＤＣ（アナログデジタルコンバータ）やＤＡＣ（デジタルアナログコンバータ）、ＤＣＤＣコンバータ、コンパレータ、チャージポンプ回路（昇圧回路）、メモリ読み出し回路などである。その一方で、たまにしか動作しないデジタル回路は、アナログ回路と共通の電源にして動作させても問題は生じない。アナログ回路とデジタル回路とで電源を分離する場合には、これらを考慮する必要がある。
【００５１】
そこで、アナログ回路とデジタル回路とが混載される集積回路チップでは、内部の電源配線を、主にアナログ回路に供給する２本組電源配線と主にデジタル回路に供給する２本組電源配線とに分離して配置し、それぞれの２本組電源配線について、プラス電圧側電源配線用の電源パッドとマイナス電圧側電源配線用の電源パッドとが隣り合わせに配置することとする。
【００５２】
プリント配線板に形成される２本組電源配線については、実施の形態１にて説明した通りである。すなわち、この集積回路チップが持つ２個の電源パッドの２組がそれぞれフリップチップ実装される２本の電源配線の２組は、それぞれ配線幅と配線間隔をほぼ一定に維持してほぼ平行に配置形成される。それを基本に、実施の形態２〜４の措置が採られる。
【００５３】
この構成によれば、集積回路チップを構成しているデジタル回路部分のＣＭＯＳスイッチング回路から発生する貫通電流による電流変化がアナログ回路の電源回路を経由して電源電圧変動ノイズとして回り込む現象を軽減できるので、アナログ回路にはノイズのない一定の電圧が供給できる。したがって、アナログ回路の動作を安定化させ、ノイズの少ないアナログ出力が得られるので、ダイナミック・ノイズの少ない高性能な集積回路チップモジュールを実現することができる。
【００５４】
（ｂ）必要とする電源電圧が異なる場合は、基本的には、集積回路チップに、必要とされる複数の電源それぞれについてプラス電圧側電源配線用の電源パッドとマイナス電圧側電源配線用の電源パッドとを隣り合わせに配置する。
【００５５】
プリント配線板に形成される２本組電源配線については、実施の形態１にて説明した通りである。すなわち、この集積回路チップに複数の電源毎に配置される前記２個の電源パッドがそれぞれフリップチップ実装される２本の電源配線の複数組がそれぞれ配線幅と配線間隔をほぼ一定に維持してほぼ平行に配置形成される。それを基本に、実施の形態２〜４の措置が採られる。
【００５６】
（ｃ）同一電圧であっても、ノイズの発生がある回路グループやノイズの影響を受け易い回路グループなどがある場合は、回路グループ毎に独立してプラス電圧側電源用の電源パッドとマイナス電圧側電源用の電源パッドとを隣り合わせに配置する。
【００５７】
但し、この場合には、各回路グループ用の電源パッド２組は、プラス電圧側電源に流れる電流とマイナス電圧側電源に流れる電流が、当該回路グループがダイナミックな動作状態においてほぼ等しい値となるように設定されていることが必要である。すなわち、各回路グループ用の電源パッド２組は、差動電流が流れるように設定しておくのである。
【００５８】
プリント配線板に形成される２本組電源配線については、実施の形態１にて説明した通りである。すなわち、この集積回路チップに複数の電源毎に配置される前記２個の電源パッドがそれぞれフリップチップ実装される２本の電源配線の複数組がそれぞれ配線幅と配線間隔をほぼ一定に維持してほぼ平行に配置形成される。それを基本に、実施の形態２〜４の措置が採られる。
【００５９】
（ｄ）このように、集積回路チップの設計は、プリント配線板上のプリント配線の引き回しに合わせた仕様で実施すること、ＥＭＣ対策のやり易い処理を考慮して集積回路チップの外部に出る電源配線を設計とすることが重要である。
【００６０】
これによって、プリント配線板の電源配線引き回しは、伝送線路の分布定数回路として動作させることができ、また特性インピーダンスをほぼ一定の低い値にすることができるので、差動信号と同相信号に分けて伝達動作させることができる。
【００６１】
（２）実施の形態２（図２）で示したビアホール配線では、ビアホールの直径を電源配線の幅とほぼ同一またはそれよりも小さく設定して、ビアホール配線の固有インピーダンスをプリント配線による固有インピーダンスにできるだけ近づけるようにしているが、プリント配線による固有インピーダンスと同一の固有インピーダンスを実現することは困難であり、ビアホールで発生する固有インピーダンスの変動によって反射や輻射が発生する。
【００６２】
そこで、図２において、ビアホール配線を並列接続して合流させた電源配線の間に、合流させた部分の極近く（例えば５ｍｍ以内）にコンデンサを挿入接続し、反射や輻射をバイパスさせて取り除き、集積回路チップ１０１，１０２や、裏面の２本組電源配線２３１，２３２が接続される外部接続用端子への影響をなくすようにする。
【００６３】
具体的には、２本組電源配線２１１，２１２を２本組電源配線２３１，２３２に接続するビアホール２４１，２４３では、集積回路チップ１０１側と外部接続用端子側の両方または一方で、コンデンサを挿入する。また、２本組電源配線２２１，２２２を２本組電源配線２３１，２３２に接続するビアホール２４２，２４４では、集積回路チップ１０２側と外部接続用端子側の両方または一方で、コンデンサを挿入する。
【００６４】
これによって、配線合流部分とビアホール部分でのインピーダンスを低く抑えることができ、また変動を小さくすることができる。また、外部接続用端子を介して入ってくる高周波ノイズや２本組電源配線を経由して入ってくる高周波ノイズをバイパスして除去できるので、より効果の大きいＥＭＣ対策を施した集積回路チップモジュールを実現することができる。
【００６５】
（３）実施の形態１，３，４に示した片面プリント配線板や実施の形態２に示した両面プリント配線板は、フレキシブルプリント配線板で構成することができる。
【００６６】
この構成によれば、プリント配線板間の接続配線を兼ねた構成とすることができる。そして、プリント配線板の取り付け形状が任意に変更できるので、取り付け部分の寸法交差を吸収した取り付けができる。また、フレキシブルプリント配線板は、折り曲げて構成できるので、集積回路チップを重ねて搭載でき、小型化が図れる。さらに、フレキシブルプリント配線板は、折り曲げて接着固定した構成とすることができるので、小型化に加えて集積回路チップモジュールの取り付け作業が容易に安定して行える。
【００６７】
（４）実施の形態４にて示した外部接続用端子は、フレキシブルプリント配線板に、凸状に引き出した形状として形成したものである。凸状に引き出した形状による外部接続用端子には、次の２つの態様がある。
【００６８】
第１の態様は、フレキシブルプリント配線板の端部を凸状に切り抜き、その凸状に飛び出した部分に電極パターンが形成される。電極パターンの形状は、例えば、フレキシブルプリント配線板の片面に０．５ｍｍのラインアンドスペースで、長さは３ｍｍとした長い長方形状とする。そして、電極部分には錆止め用の金メッキが施されるが、裏面には補強板を貼り付けて硬質化し、この部分をコネクタに差し込んで取り付ける。コネクタに取り付ける部分とモジュール本体とは２ｃｍ〜５ｃｍ程度伸ばして使用される。
【００６９】
第２の態様は、オスとメスのコネクタを使用して取る付ける。コネクタは、モジュール本体とは２ｃｍ〜５ｃｍ程度伸ばして使用される。コネクタは、半田付けによってフレキシブルプリント配線板に取り付け、コネクタを嵌合してはめ込むことで、電気的接続が行われる。
【００７０】
この構成によれば、フレキシブルプリント配線板上に引き出した形状にして構成した外部接続用端子がプリント配線板間の接続配線を兼ね備えることができるので、接続作業が容易に行えるようになる。また、集積回路チップモジュール間の接続配線用ケーブルを省略できるので、部品点数を減らして安価にＥＭＣ対策を施した集積回路チップモジュールを実現することができる。
【００７１】
【発明の効果】
以上説明したように、この発明によれば、集積回路チップの電源パッド２個を隣り合わせにして配置し、その２個の電源パッドがフリップチップ実装されるプリント配線板上の２本組電源配線をほぼ平行に並べると共に、その２本組電源配線の太さと間隔をほぼ一定にして配置したので、２本組電源配線の配線引き回しは、分布定数回路として考えることができ、また特性インピーダンスをほぼ一定の低い値にすることができ、差動信号と同相信号とに分けて伝達動作させることができる。したがって、供給する電源電圧と電源電流は、差動成分の電力として負荷である集積回路チップに効率よく導くことができ、ＥＭＣのノイズ耐性を強くして動作の安定性を高めることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１である集積回路チップモジュールを構成する片面プリント配線板における電源配線の態様を示す外観図である。
【図２】この発明の実施の形態２である集積回路チップモジュールを構成する両面プリント配線板における電源配線の態様を示す外観図である。
【図３】この発明の実施の形態３である集積回路チップモジュールを構成する片面プリント配線板における電源配線の態様を示す外観図である。
【図４】この発明の実施の形態４である集積回路チップモジュールを構成する片面プリント配線板における電源配線の態様を示す外観図である。
【符号の説明】
１０１，１０２　集積回路チップ、１０３　片面プリント配線板、１１１，１１２　電源配線（２本組電源配線）、１２１，１２２　電源配線（２本組電源配線）、２０３　両面プリント配線板、２１１，２１２　電源配線（２本組電源配線）、２２１，２２２　電源配線（２本組電源配線）、２３１，２３２　電源配線（２本組電源配線）、２４１，２４２，２４３，２４４　ビアホール、３０１，３０２，４０５，４０６　コンデンサ、４０１，４０２，４０３　外部接続用端子、４０４　合流部分。

Claims (21)

  1. プラス電圧側電源配線用の電源パッドとマイナス電圧側電源配線用の電源パッドとが隣合わせに配置される集積回路チップと、
    前記２個の電源パッドがフリップチップ実装される２本組電源配線が配線幅と配線間隔をほぼ一定に維持してほぼ平行に配置形成されるプリント配線板と、
    を備えたことを特徴とする集積回路チップモジュール。
  2. 内部の電源配線が主にアナログ回路に供給する２本組電源配線と主にデジタル回路に供給する２本組電源配線とに分離して配置され、それぞれの２本組電源配線について、プラス電圧側電源配線用の電源パッドとマイナス電圧側電源配線用の電源パッドとが隣合わせに配置される集積回路チップと、
    前記２個の電源パッドの２組がそれぞれフリップチップ実装される２本組電源配線の２組が、それぞれ配線幅と配線間隔をほぼ一定に維持してほぼ平行に配置形成されるプリント配線板と、
    を備えたことを特徴とする集積回路チップモジュール。
  3. 必要とされる複数の電源それぞれについてプラス電圧側電源配線用の電源パッドとマイナス電圧側電源配線用の電源パッドとが隣合わせに配置される集積回路チップと、
    前記複数の電源毎に配置される前記２個の電源パッドがそれぞれフリップチップ実装される２本組電源配線の複数組が、それぞれ配線幅と配線間隔をほぼ一定に維持してほぼ平行に配置形成されるプリント配線板と、
    を備えたことを特徴とする集積回路チップモジュール。
  4. 前記集積回路チップ内の２本組電源配線は、電源を独立して必要とする回路グループ毎に分離して配置され、かつ、各回路グループでは、プラス電圧側電源に流れる電流とマイナス電圧側電源に流れる電流が当該回路グループがダイナミックな動作状態においてほぼ等しい値となるように設定されていることを特徴とする請求項３に記載の集積回路チップモジュール。
  5. プリント配線板上に複数の集積回路チップがフリップチップ実装される集積回路チップモジュールであって、前記複数の集積回路チップのうち、少なくとも一つは請求項１〜４のいずれか一つに記載の集積回路チップであり、前記プリント配線板には対応する請求項１〜４のいずれか一つに記載の２本組電源配線が形成されていることを特徴とする集積回路チップモジュール。
  6. 前記プリント配線板上に形成される２本組電源配線は、当該プリント配線板の外周に沿わせて配置されていることを特徴とする請求項１〜５のいずれか一つに記載の集積回路チップモジュール。
  7. 前記プリント配線板上に形成される前記２本組電源配線は、間隔を狭くして配置され、隣りに他の２本組電源配線が配置される場合には、他の２本組電源配線との間に、前記２本組電源配線の配線間隔の２倍以上の距離が設けられていることを特徴とする請求項１〜６のいずれか一つに記載の集積回路チップモジュール。
  8. 前記プリント配線板上に複数の前記２本組電源配線が形成される場合に、前記２本組電源配線の２組が並べて配置され、合計４本の外側２本はそれぞれプリント配線板上に設けた第１、第２の外部接続用端子に接続され、内側２本はプリント配線板上に設けた第３の外部接続用端子の近傍で合流させて前記第３の外部接続用端子に共通接続されていることを特徴とする請求項２〜７のいずれか一つに記載の集積回路チップモジュール。
  9. 前記プリント配線板上に形成される前記２本組電源配線の曲がり部分は、滑らかな曲線によって緩やかな弧を描くように形成されていることを特徴とする請求項１〜８のいずれか一つに記載の集積回路チップモジュール。
  10. 前記プリント配線板上に形成される前記２本組電源配線の配線幅は、他の配線の配線幅よりも太くなっていることを特徴とする請求項１〜９のいずれか一つに記載の集積回路チップモジュール。
  11. 前記プリント配線板上に形成される前記２本組電源配線は、配線間隔が０．１ｍｍ以下に設定され、かつ、全長に渡って配線間隔がほぼ一定の距離０．１ｍｍ以下を保つように配置されていることを特徴とする請求項１〜１０のいずれか一つに記載の集積回路チップモジュール。
  12. 前記プリント配線板上に形成される前記２本組電源配線のビアホール配線部分のビアホール配線直径は、前記プリント配線板上の配線幅とほぼ同一もしくは小さくなるように設定されていることを特徴とする請求項１〜１１のいずれか一つに記載の集積回路チップモジュール。
  13. 前記プリント配線板上に複数の前記２本組電源配線が形成される場合に、少なくとも、２組の前記２本組電源配線において用いられるビアホール配線を並列接続して合流させてあることを特徴とする請求項２〜１２のいずれか一つに記載の集積回路チップモジュール。
  14. 前記電源パッドと前記プリント配線板の電源配線との接続部分から３ｍｍ以内の前記プリント配線板上において、前記２本組電源配線の間にコンデンサが挿入接続されていることを特徴とする請求項１〜１３のいずれか一つに記載の集積回路チップモジュール。
  15. 前記プリント配線板上に設けた前記外部接続用端子から５ｍｍ以内の前記プリント配線板上において、前記２本組電源配線の間にコンデンサが挿入接続されていることを特徴とする請求項１〜１４のいずれか一つに記載の集積回路チップモジュール。
  16. 前記第３の外部接続用端子の近傍で合流させた前記内側２本の間には、合流接続部から５ｍｍ以内にコンデンサが挿入接続されていることを特徴とする請求項８に記載の集積回路チップモジュール。
  17. 前記ビアホール配線を並列接続して合流させた電源配線の間には、合流させた部分から５ｍｍ以内にコンデンサが挿入接続されていることを特徴とする請求項１３に記載の集積回路チップモジュール。
  18. 前記プリント配線板は、フレキシブルプリント配線板で構成されていることを特徴とする請求項１〜１７のいずれか一つに記載の集積回路チップモジュール。
  19. 前記フレキシブルプリント配線板は、折り曲げて形成されていることを特徴とする請求項１８に記載の集積回路チップモジュール。
  20. 前記フレキシブルプリント配線板は、折り曲げた状態で接着固定されていることを特徴とする請求項１９に記載の集積回路チップモジュール。
  21. 前記フレキシブルプリント配線板上には、外部接続用端子が凸状に引き出した形状で形成されていることを特徴とする請求項１８〜２０のいずれか一つに記載の集積回路チップモジュール。
JP2002293915A 2002-10-07 2002-10-07 集積回路チップモジュールおよび携帯電話機 Expired - Fee Related JP4056348B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2002293915A JP4056348B2 (ja) 2002-10-07 2002-10-07 集積回路チップモジュールおよび携帯電話機
TW092105883A TWI294685B (en) 2002-10-07 2003-03-18 Integrated circuit chip module
US10/395,382 US6936914B2 (en) 2002-10-07 2003-03-25 Integrated circuit chip module
DE10327926A DE10327926A1 (de) 2002-10-07 2003-06-20 Schaltungsintegriertes Mikromodul
KR1020030042325A KR100598237B1 (ko) 2002-10-07 2003-06-27 집적회로 칩 모듈 및 휴대 전화
CNB03148333XA CN100343989C (zh) 2002-10-07 2003-06-30 集成电路芯片组件
US11/154,829 US7129588B2 (en) 2002-10-07 2005-06-17 Portable telephone
US11/535,115 US7408256B2 (en) 2002-10-07 2006-09-26 Integrated circuit chip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002293915A JP4056348B2 (ja) 2002-10-07 2002-10-07 集積回路チップモジュールおよび携帯電話機

Publications (3)

Publication Number Publication Date
JP2004128409A true JP2004128409A (ja) 2004-04-22
JP2004128409A5 JP2004128409A5 (ja) 2005-11-17
JP4056348B2 JP4056348B2 (ja) 2008-03-05

Family

ID=32040734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002293915A Expired - Fee Related JP4056348B2 (ja) 2002-10-07 2002-10-07 集積回路チップモジュールおよび携帯電話機

Country Status (6)

Country Link
US (3) US6936914B2 (ja)
JP (1) JP4056348B2 (ja)
KR (1) KR100598237B1 (ja)
CN (1) CN100343989C (ja)
DE (1) DE10327926A1 (ja)
TW (1) TWI294685B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589787B2 (en) 2003-07-02 2009-09-15 Renesas Technology Corp. Solid state image sensing device
JPWO2017094062A1 (ja) * 2015-11-30 2018-06-14 ルネサスエレクトロニクス株式会社 電子装置
JP2019197919A (ja) * 2019-07-29 2019-11-14 ルネサスエレクトロニクス株式会社 電子装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130954B2 (en) * 2000-09-26 2015-09-08 Brocade Communications Systems, Inc. Distributed health check for global server load balancing
FR2820546B1 (fr) * 2001-02-05 2003-07-11 St Microelectronics Sa Structure de protection contre des parasites
JP4056348B2 (ja) * 2002-10-07 2008-03-05 株式会社ルネサステクノロジ 集積回路チップモジュールおよび携帯電話機
TWI237889B (en) * 2004-01-16 2005-08-11 Optimum Care Int Tech Inc Chip leadframe module
US7714931B2 (en) * 2004-06-25 2010-05-11 Flextronics International Usa, Inc. System and method for mounting an image capture device on a flexible substrate
KR100712074B1 (ko) * 2004-12-10 2007-05-02 한국전자통신연구원 전원 플레인이 분리된 인쇄회로기판
DE102005008322B4 (de) * 2005-02-23 2017-05-24 Infineon Technologies Ag Signalübertragungsanordnung und Signalübertragungsverfahren
US7554195B2 (en) * 2006-01-03 2009-06-30 Sun Microsystems, Inc. Engine with cable direct to outboard memory
US7709915B2 (en) * 2008-05-07 2010-05-04 Aptina Imaging Corporation Microelectronic devices having an EMI shield and associated systems and methods
US7816779B2 (en) 2008-07-02 2010-10-19 Intel Corporation Multimode signaling on decoupled input/output and power channels
US7663062B1 (en) * 2008-07-30 2010-02-16 Himax Technologies Limited Flexible circuit board
CN107113960A (zh) * 2014-12-08 2017-08-29 株式会社藤仓 伸缩性基板
US9872379B2 (en) * 2016-03-16 2018-01-16 Microsoft Technology Licensing Llc Flexible printed circuit with radio frequency choke
CN105636424B (zh) * 2016-03-26 2020-04-21 上海冠瑞医疗设备股份有限公司 一种降低emc的机械结构
US9839117B2 (en) 2016-04-11 2017-12-05 Microsoft Technology Licensing, Llc Flexible printed circuit with enhanced ground plane connectivity
CN113632182B (zh) * 2019-03-29 2022-12-30 株式会社自动网络技术研究所 布线模块

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2505910B2 (ja) * 1990-05-24 1996-06-12 株式会社東芝 半導体集積回路用セルライブラリ
JPH04340252A (ja) * 1990-07-27 1992-11-26 Mitsubishi Electric Corp 半導体集積回路装置及びセルの配置配線方法
JPH06140607A (ja) * 1992-10-28 1994-05-20 Mitsubishi Electric Corp 半導体集積回路
JP3267409B2 (ja) 1992-11-24 2002-03-18 株式会社日立製作所 半導体集積回路装置
US5592020A (en) * 1993-04-16 1997-01-07 Kabushiki Kaisha Toshiba Semiconductor device with smaller package having leads with alternating offset projections
JP2953273B2 (ja) * 1993-10-22 1999-09-27 住友電気工業株式会社 低温に冷却する素子の接続方法
JPH07263628A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置
JP3180612B2 (ja) * 1995-03-27 2001-06-25 ヤマハ株式会社 半導体集積回路
JP2674553B2 (ja) * 1995-03-30 1997-11-12 日本電気株式会社 半導体装置
JPH08288626A (ja) 1995-04-19 1996-11-01 Canon Inc Ｉｃ及びプリント配線基板
JPH0918156A (ja) 1995-06-27 1997-01-17 Mitsubishi Electric Corp 多層プリント配線板
FR2761497B1 (fr) * 1997-03-27 1999-06-18 Gemplus Card Int Procede de fabrication d'une carte a puce ou analogue
US6534855B1 (en) * 1997-08-22 2003-03-18 Micron Technology, Inc. Wireless communications system and method of making
JP3111938B2 (ja) * 1997-09-16 2000-11-27 日本電気株式会社 半導体装置
JP3055136B2 (ja) * 1998-03-16 2000-06-26 日本電気株式会社 プリント回路基板
DE19914305B4 (de) * 1998-03-31 2004-11-25 Kanji Higashiyamato Otsuka Elektronische Vorrichtung
JP3119242B2 (ja) 1998-07-03 2000-12-18 日本電気株式会社 プリント基板配線処理システム及び方法
DE19962176A1 (de) 1999-12-22 2001-07-12 Infineon Technologies Ag Verfahren zur Herstellung eines Ball-Grid-Array-Gehäuses und Ball-Grid-Array-Gehäuse
JP2001237249A (ja) * 2000-02-21 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
JP2001343433A (ja) * 2000-03-28 2001-12-14 Toshiba Corp 半導体テスト装置
WO2001073846A1 (en) * 2000-03-29 2001-10-04 Hitachi, Ltd. Semiconductor device
JP2002009566A (ja) * 2000-04-17 2002-01-11 Rohm Co Ltd オーディオ信号増幅回路およびこの増幅回路を用いる携帯型の電話機および携帯型電子機器
JP3615126B2 (ja) * 2000-07-11 2005-01-26 寛治 大塚 半導体回路装置
JP2002299568A (ja) * 2001-04-02 2002-10-11 Fujitsu Ltd Ｉｃチップ
JP4056348B2 (ja) * 2002-10-07 2008-03-05 株式会社ルネサステクノロジ 集積回路チップモジュールおよび携帯電話機

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589787B2 (en) 2003-07-02 2009-09-15 Renesas Technology Corp. Solid state image sensing device
JPWO2017094062A1 (ja) * 2015-11-30 2018-06-14 ルネサスエレクトロニクス株式会社 電子装置
US10638600B2 (en) 2015-11-30 2020-04-28 Renesas Electronics Corporation Electronic device
JP2019197919A (ja) * 2019-07-29 2019-11-14 ルネサスエレクトロニクス株式会社 電子装置

Also Published As

Publication number Publication date
KR100598237B1 (ko) 2006-07-07
TW200406060A (en) 2004-04-16
TWI294685B (en) 2008-03-11
US7129588B2 (en) 2006-10-31
CN100343989C (zh) 2007-10-17
DE10327926A1 (de) 2004-04-22
US7408256B2 (en) 2008-08-05
JP4056348B2 (ja) 2008-03-05
US20050230845A1 (en) 2005-10-20
US6936914B2 (en) 2005-08-30
US20040065962A1 (en) 2004-04-08
KR20040031569A (ko) 2004-04-13
CN1489206A (zh) 2004-04-14
US20070018307A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
US7129588B2 (en) Portable telephone
US7589787B2 (en) Solid state image sensing device
US6384476B2 (en) Semiconductor integrated circuit and printed wiring substrate provided with the same
US7446633B2 (en) Inductor circuit board, method of forming inductor, and bias-T circuit
US20120147580A1 (en) Printed circuit board
JP4350084B2 (ja) 受信装置、受信システム
JP2007074613A (ja) 受信装置、受信システム
JP2005341118A (ja) フィルタ回路、論理ｉｃ、マルチチップモジュール、フィルタ搭載型コネクタ、伝送装置及び伝送システム
KR20120068716A (ko) 프린트 회로판
JP2021057585A (ja) 低スプリアス電界インダクタ設計
JP2007251446A (ja) 受信装置、受信システム
US6624503B1 (en) Electromagnetic filtering structure
JP2004096351A (ja) 差動信号伝送線路の終端回路
JP4893114B2 (ja) 多層配線基板
JPH09232014A (ja) インタフェースケーブル接続用コネクタ
JP5141806B2 (ja) 多層配線基板
JP5929177B2 (ja) 複合モジュールおよび電子機器
JP4954268B2 (ja) 固体撮像装置
JP2007324221A (ja) プリント配線板
CN116388790A (zh) 射频模组
JP2009302796A (ja) 受信装置および受信システム
JP2005277022A (ja) 多層基板及び送受信モジュール
JP2005079444A (ja) 半導体装置
JP2009033006A (ja) 高周波モジュールおよび通信機器
JP2007129122A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050928

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071211

R150 Certificate of patent or registration of utility model

Ref document number: 4056348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees