JP2009135213A

JP2009135213A - プリント配線板

Info

Publication number: JP2009135213A
Application number: JP2007308953A
Authority: JP
Inventors: Yuichi Sasaki; 雄一佐々木; Chiharu Miyazaki; 千春宮崎; Naohito Oka; 尚人岡
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-11-29
Filing date: 2007-11-29
Publication date: 2009-06-18

Abstract

【課題】ＩＣパッケージ側のピン配置によらず、コモンモード電流による放射ＥＭＩを抑制することができるプリント配線板を提供する。
【解決手段】表面層上に設けられ、ＩＣパッケージ８を実装する導体のＧＮＤアイランド部２と、ＧＮＤアイランド部２に隣接する表面層上に設けられ、ＩＣパッケージの対応する外部接続用端子と電気的に接続される信号用パッド５、ＧＮＤ用パッド６及び電源用パッド７と、信号用パッド５、ＧＮＤ用パッド６及び電源用パッド７に隣接するＧＮＤアイランド部２に設けられ、内層のＧＮＤプレーン４にＧＮＤアイランド部２を電気的に接続するＧＮＤスルーホール３とを備えた。
【選択図】図１

Description

この発明は、放射ＥＭＩ（Electro-Magnetic Interference）抑制構造を有するプリント配線板に関するものである。

近年、ＩＣの高集積化、ＩＣパッケージ内やプリント配線板上での高密度実装化、ＩＣの高速化等により、放射ＥＭＩの影響を受けやすく、その対策が必要とされてきている。従来では、プリント配線板上の配線パターンの引き回しを工夫する等して放射ＥＭＩの低減を図っていた。

しかしながら、汎用ロジックＩＣパッケージは、一般的にグランド（以下、ＧＮＤと称す）ピンのピン配置が固定されており、ＧＮＤピンに対して信号ピンや電源ピンが隣接しないピン割り当てがなされているパッケージもある。このようなパッケージでは、信号線電流の経路とＧＮＤリターン電流の経路からなる閉ループで発生するコモンモード電流により放射ＥＭＩが発生するため、単に配線パターンの引き回しを工夫する対策では不十分である。

上述のようなプリント配線板及びＩＣパッケージから発生する放射ＥＭＩを低減するには、ＩＣパッケージをプリント配線板に実装したときの特性の最適化を図る必要がある。例えば、特許文献１に開示される半導体集積回路装置は、ＩＣパッケージ内でＩＣチップを実装するパッケージ基板上の全ての信号伝送路の両側にグランドパターンを形成している（特許文献１の図１参照）。また、特許文献２には、ＩＣパッケージの直下にグランドプレーンを設けた半導体装置が開示されている（特許文献２の図１参照）。

特開平６−２１６２７２号公報特開平８−８３５８号公報

従来のプリント配線板では、ピン配置が固定されたＧＮＤピンに対して信号ピンや電源ピンが隣接しないピン割り当てがなされているパッケージを実装すると、コモンモード電流による放射ＥＭＩが増大するという課題があった。

図４は、ＩＣパッケージを実装した従来のプリント配線板を示す斜視図であり、ＧＮＤピンに対し信号ピン及び電源ピンが隣接しない汎用ロジックＩＣパッケージの実装用に作成されたプリント配線板を示している。図４に示すＩＣパッケージ１０６は、ＩＣチップ１０６ａが内蔵されており、ＩＣチップ１０６ａの各端子がリード線１０７を介してＩＣパッケージ１０６の各ピンに接続されている。

ここで、ＩＣパッケージ１０６のピンａはＧＮＤピンであり、ＩＣパッケージの製造メーカを問わず、ピン配置が固定されている。また、図４に示すＩＣパッケージ１０６は、電源ピンがピンｂに割り当てられており、ＧＮＤピンａの対角で最も遠いピン配置になっている。ＩＣパッケージ１０６の各ピンの端子１０８は、プリント配線板１００の実装面上に形成された各パッドに接続される。

プリント配線板１００上のパッドは、ＩＣパッケージ１０６のピン配置に合わせて配置されている。例えば、ピンａに最も近い位置にＧＮＤ用パッド１０３が配置され、ピンｂに最も近い位置に電源用パッド１０５が配置され、その他の信号ピンに対応する位置に信号用パッド１０２がそれぞれ配置されている。ＧＮＤ用パッド１０３は、ＧＮＤスルーホール１０４（なお、説明の便宜上、プリント配線板１００の内層構成を破線で記載している）を介して内層のＧＮＤプレーン１０１に電気的に接続される。

また、図４中に太実線の矢印で示す電流の流れは、ＧＮＤプレーン１０１からＩＣチップ１０６ａへ戻るＧＮＤリターン電流の経路を示しており、図４中に太破線の矢印で示す電流の流れは、ＩＣチップ１０６ａから信号用パッド１０２へ流れる信号線電流の経路を示している。

図４に示すように、ＧＮＤプレーン１０１とＧＮＤ用パッド１０３は、ＧＮＤスルーホール１０４のみを介して電気的に接続されている。このため、ＧＮＤリターン電流は、ＧＮＤプレーン１０１の端面から１つのＧＮＤスルーホール１０４までを流れることになり、ＧＮＤプレーン１０１の端面からＧＮＤスルーホール１０４までの経路Ａが不可避的に長くなる。

上述した信号線電流が流れる経路とＧＮＤリターン電流が流れる経路を１つの閉ループとみなした場合、信号用パッド１０２の位置によってはループ面積が非常に大きくなり、コモンモード電流が発生しやすい構造となる。従って、図４に示す従来のプリント配線板１００では、コモンモード電流による放射ＥＭＩが増大する。

これに対して、特許文献１に開示されるパッケージ基板上の全ての信号伝送路の両側にグランドパターンを形成する構成をプリント配線板に適用すれば、コモンモード電流の発生を抑制することができる。しかしながら、プリント配線板上で全ての信号線や電源線の両側にＧＮＤパターンを設けるには、ＩＣパッケージ以外の多数の部品を実装する必要があり、配線領域に制約があることを考慮すると実現が困難である。

また、特許文献２のように、ＩＣパッケージの直下にグランドプレーンを設けただけでは、ＩＣパッケージ内のＩＣチップから外部接続用パッドまでの信号線の経路に対して、ＧＮＤリターン経路、ＧＮＤ用パッド、信号用パッドを適切に配置しないと、信号線の経路とＧＮＤリターン電流の経路からなる閉ループのループ面積がかえって増加し放射ＥＭＩを増加させる可能性がある。

この発明は、上記のような課題を解決するためになされたもので、ＩＣパッケージ側のピン配置によらず、コモンモード電流による放射ＥＭＩを抑制することができるプリント配線板を得ることを目的とする。

この発明に係るプリント配線板は、表面層上に設けられ、半導体パッケージを実装する導体のグランドアイランド部と、グランドアイランド部に隣接する表面層上に設けられ、半導体パッケージの対応する外部接続用端子と電気的に接続される外部接続用パッドと、外部接続用パッドに隣接するグランドアイランド部に設けられ、内層の接地プレーンにグランドアイランド部を電気的に接続する接地用スルーホールとを備えるものである。

この発明によれば、表面層上で導体のグランドアイランド部上に半導体パッケージを実装し、このグランドアイランド部に隣接する表面層上に半導体パッケージの対応する外部接続用端子と電気的に接続する外部接続用パッドと、外部接続用パッドに隣接するグランドアイランド部に内層の接地プレーンとグランドアイランド部を電気的に接続する接地用スルーホールとを設けたので、半導体パッケージ側のピン配置によらず、信号線電流が流れる経路とＧＮＤリターン電流が流れる経路からなる閉ループの小面積化が図れることから、コモンモード電流による放射ＥＭＩを抑制できるという効果がある。

実施の形態１．
図１は、この発明の実施の形態１によるプリント配線板を示す斜視図であり、ＧＮＤピンに対し信号ピン及び電源ピンが隣接しない汎用ロジックＩＣパッケージの実装用に作成した場合を示している。図１において、実施の形態１によるプリント配線板１は、表面層に矩形状のＧＮＤアイランド部（グランドアイランド部）２が形成されており、ＧＮＤアイランド部２はＧＮＤスルーホール（接地用スルーホール）３を介して接地導体のベタパターンであるＧＮＤプレーン（接地プレーン）４に電気的に接続している。このＧＮＤアイランド部２上にＩＣパッケージが実装される。なお、説明の便宜上、プリント配線板１の内層構成（ＧＮＤスルーホール３）を破線で記載している。

また、プリント配線板１の表面層上におけるＧＮＤアイランド部２の長手方向に沿った両側には、ＩＣパッケージの各外部接続用端子に対応する外部接続用パッドとして信号用パッド５、ＧＮＤ用パッド６及び電源用パッド７が配置される。図１の例では、実装するＩＣパッケージのピン配置に合わせて紙面手前側にＧＮＤ用パッド６が設けられ、これに隣接して信号用パッド５がそれぞれ設けられている。ＧＮＤアイランド部２のもう一方の側には、ＧＮＤ用パッド６と対角の位置に電源用パッド７が設けられており、電源用パッド７に隣接して信号用パッド５がそれぞれ設けられている。

さらに、ＧＮＤアイランド部２には、図１に示すように信号用パッド５、ＧＮＤ用パッド６及び電源用パッド７に隣接する位置にＧＮＤスルーホール３が形成されており、各ＧＮＤスルーホール３によってＧＮＤプレーン４とそれぞれ電気的に接続している。なお、信号用パッド５及び電源用パッド７は、ＧＮＤアイランド部２に設計上可能な限り近接させて配置し、かつＧＮＤアイランド部２側のＧＮＤスルーホール３も信号用パッド５及び電源用パッド７に設計上可能な限り近接した位置に形成する。

図２は、図１中のプリント配線板にＩＣパッケージを実装した様子を示す斜視図であり、ＧＮＤピンに対し信号ピン及び電源ピンが隣接しない汎用ロジックＩＣパッケージの実装用に作成されたプリント配線板を示している。図２に示すＩＣパッケージ８には、ＩＣチップ８ａが内蔵されており、ＩＣチップ８ａの各端子がリード線９を介してＩＣパッケージ８の各ピンに接続されている。

ＩＣパッケージ８のピンａは、ＧＮＤピンであり、ＩＣパッケージの製造メーカを問わず、ピン配置が固定されている。また、図１に示すＩＣパッケージ８は、電源ピンがピンｂに割り当てられており、ＧＮＤピンａの対角で最も遠いピン配置になっている。ＩＣパッケージ８はＧＮＤアイランド部２上に実装され、リード線９を介してＩＣパッケージ８の各ピンに接続する外部接続用端子１０は、プリント配線板１の実装面上に形成された各外部接続用パッド５〜７にそれぞれ接続される。

なお、上述したようにプリント配線板１上の信号用パッド５、ＧＮＤ用パッド６及び電源用パッド７は、ＩＣパッケージ８のピン配置に合わせて配置されている。例えば、ピンａに最も近い位置にＧＮＤ用パッド６が配置され、ピンｂに最も近い位置に電源用パッド７が配置され、その他の信号ピンに対応する位置に信号用パッド５がそれぞれ配置されている。

また、図１中に太実線の矢印で示す電流の流れは、ＧＮＤプレーン４からＩＣチップ８ａへ戻るＧＮＤリターン電流の経路を示しており、図１中に太破線の矢印で示す電流の流れは、ＩＣチップ８ａから信号用パッド５へ流れる信号線電流の経路を示している。図１に示すように、ＧＮＤプレーン４は、信号用パッド５、ＧＮＤ用パッド６及び電源用パッド７に近接するＧＮＤスルーホール３を介してＧＮＤアイランド部２と電気的に接続している。

このため、ＧＮＤリターン電流は、ＧＮＤプレーン４の端面から直近のＧＮＤスルーホール３まで流れてＧＮＤアイランド部２に到達することになり、ＧＮＤプレーン４の端面からＧＮＤスルーホール３までの経路Ｂを、図４で示した従来のプリント配線板における経路Ａと比較して格段に短くすることができる。従って、信号線電流が流れる経路とＧＮＤリターン電流が流れる経路からなる閉ループのループ面積をプリント配線板１上で可能な限り小さくすることができる。

このように、プリント配線板１において、信号用パッド５及び電源用パッド７をＧＮＤアイランド部２に設計上可能な限り近接させて配置し、かつＧＮＤアイランド部２側のＧＮＤスルーホール３も信号用パッド５及び電源用パッド７に設計上可能な限り近接した位置に形成することにより、信号線電流が流れる経路とＧＮＤリターン電流が流れる経路からなる閉ループの小面積化が図れることから、さらにコモンモード電流による放射ＥＭＩの抑制効果が高くなる。

なお、上述したプリント配線板１の構造では、ＩＣパッケージ８内に形成される信号線電流が流れる経路とＧＮＤリターン電流が流れる経路からなる閉ループのループ面積は変わらない。しかしながら、プリント配線板１では、ＧＮＤアイランド部２上にＩＣパッケージ８が実装されており、ＧＮＤアイランド部２がＩＣパッケージ８に近接するので、ＩＣパッケージ８内におけるコモンモード電流の発生を抑制することができる。

この効果は、ＧＮＤプレーン４によるものに加え、ＩＣパッケージ８内のＩＣチップ８ａに繋がるリード線９にＧＮＤアイランド部２が近接していることにより得られる。このような、いわゆるＧＮＤシールド効果は、ＧＮＤアイランド部２を含むＧＮＤがリード線９に近接するほど、効果が高くなる。従って、プリント配線板１の表面層の厚みを薄くしてＧＮＤプレーン４と表面層との間隔が小さいほど、同様の理由によりコモンモード電流の発生を抑制することができる。

以上のように、この実施の形態１によれば、表面層上に設けられ、ＩＣパッケージ８を実装する導体のＧＮＤアイランド部２と、ＧＮＤアイランド部２に隣接する表面層上に設けられ、ＩＣパッケージの対応する外部接続用端子と電気的に接続される信号用パッド５、ＧＮＤ用パッド６及び電源用パッド７と、信号用パッド５、ＧＮＤ用パッド６及び電源用パッド７に隣接するＧＮＤアイランド部２に設けられ、内層のＧＮＤプレーン４にＧＮＤアイランド部２を電気的に接続するＧＮＤスルーホール３とを備えたので、ＩＣパッケージ８側のピン配置によらず、信号線電流が流れる経路とＧＮＤリターン電流が流れる経路からなる閉ループの小面積化が図れることから、コモンモード電流による放射ＥＭＩを抑制することができる。

実施の形態２．
図３は、この発明の実施の形態２によるプリント配線板を示す斜視図であり、ＧＮＤピンに対し信号ピン及び電源ピンが隣接しない汎用ロジックＩＣパッケージの実装用に作成した場合を示している。実施の形態２によるプリント配線板１Ａは、内層に不図示の配線層を設けた多層プリント配線板であり、この配線層において信号線や電源線に関する配線の引き回しを行う。

図３において、プリント配線板１Ａは、表面層上に矩形状のＧＮＤアイランド部２ａが形成されており、ＧＮＤアイランド部（グランドアイランド部）２ａはＧＮＤスルーホール３を介して接地導体のベタパターンであるＧＮＤプレーン４に電気的に接続している。このＧＮＤアイランド部２ａ上にＩＣパッケージが実装される。

プリント配線板１Ａの表面層上におけるＧＮＤアイランド部２ａの長手方向に沿った両側には、ＩＣパッケージの各外部接続用端子に対応する外部接続用パッドとして信号用パッド５、ＧＮＤ用パッド６及び電源用パッド７が配置される。図３では、上記図１と同様に実装するＩＣパッケージのピン配置に合わせて紙面手前側にＧＮＤ用パッド６が設けられ、これに隣接して信号用パッド５がそれぞれ設けられている。ＧＮＤアイランド部２ａのもう一方の側には、ＧＮＤ用パッド６と対角の位置に電源用パッド７が設けられており、電源用パッド７に隣接して信号用パッド５がそれぞれ設けられている。

また、信号用パッド５及び電源用パッド７とＧＮＤアイランド部２ａとの間には、信号用パッド５と内層の配線層（不図示）を電気的に接続する内層接続用信号スルーホール（内層接続用スルーホール）１１と、電源用パッド７と内層の配線層（不図示）とを電気的に接続する内層接続用電源スルーホール（内層接続用スルーホール）１２が形成される。なお、説明の便宜上、プリント配線板１Ａの内層構成（ＧＮＤスルーホール３、内層接続用信号スルーホール１１、内層接続用電源スルーホール１２）を破線で記載している。

ＧＮＤアイランド部２ａには、図２に示すように、内層接続用信号スルーホール１１及びに隣接する位置にＧＮＤスルーホール３がそれぞれ形成されており、各ＧＮＤスルーホール３によってＧＮＤプレーン４とそれぞれ電気的に接続している。なお、信号用パッド５及び電源用パッド７は、ＧＮＤアイランド部２ａに設計上可能な限り近接させて配置し、かつＧＮＤアイランド部２ａ側のＧＮＤスルーホール３も信号用パッド５及び電源用パッド７に設計上可能な限り近接した位置に形成する。

このように構成することでも、信号線電流が流れる経路とＧＮＤリターン電流が流れる経路からなる閉ループのループ面積をプリント配線板１Ａ上で可能な限り小さくすることができる。これにより、コモンモード電流による放射ＥＭＩを抑制することができる。

以上のように、この実施の形態２によれば、表面層上に設けられ、ＩＣパッケージを実装する導体のＧＮＤアイランド部２ａと、ＧＮＤアイランド部２ａに隣接する表面層上に設けられ、ＩＣパッケージの対応する外部接続用端子と電気的に接続される信号用パッド５、ＧＮＤ用パッド６及び電源用パッド７と、信号用パッド５及び電源用パッド７に内層の配線層をそれぞれ電気的に接続する内層接続用信号スルーホール１１及び内層接続用電源スルーホール１２と、内層接続用信号スルーホール１１及び内層接続用電源スルーホール１２にそれぞれ隣接するＧＮＤアイランド部２ａに設けられ、内層のＧＮＤプレーン４にＧＮＤアイランド部２ａを電気的に接続するＧＮＤスルーホール３とを備えたので、ＩＣパッケージ側のピン配置によらず、信号線電流が流れる経路とＧＮＤリターン電流が流れる経路からなる閉ループの小面積化が図れることから、コモンモード電流による放射ＥＭＩを抑制することができる。

なお、上記実施の形態１及び上記実施の形態２において、実装すべき汎用ロジックＩＣパッケージの寸法をできる限り小さいものを選定することにより、ＩＣパッケージ内での電流ループ面積を小さくすることができ、さらなるコモンモード電流による放射ＥＭＩの抑制が期待できる。

この発明の実施の形態１によるプリント配線板を示す斜視図である。図１中のプリント配線板にＩＣパッケージを実装した様子を示す斜視図である。この発明の実施の形態２によるプリント配線板を示す斜視図である。ＩＣパッケージを実装した従来のプリント配線板を示す斜視図である。

符号の説明

１，１Ａプリント配線板、２，２ａＧＮＤアイランド部（グランドアイランド部）、３ＧＮＤスルーホール（接地用スルーホール）、４ＧＮＤプレーン（接地プレーン）、５信号用パッド（外部接続用パッド）、６ＧＮＤ用パッド（外部接続用パッド）、７電源用パッド（外部接続用パッド）、８ＩＣパッケージ（半導体パッケージ）、８ａＩＣチップ、９リード線、１０外部接続用端子、１１内層接続用信号スルーホール（内層接続用スルーホール）、１２内層接続用電源スルーホール（内層接続用スルーホール）。

Claims

表面層上に設けられ、半導体パッケージを実装する導体のグランドアイランド部と、
前記グランドアイランド部に隣接する前記表面層上に設けられ、前記半導体パッケージの対応する外部接続用端子と電気的に接続される外部接続用パッドと、
前記外部接続用パッドに隣接する前記グランドアイランド部に設けられ、内層の接地プレーンに前記グランドアイランド部を電気的に接続する接地用スルーホールとを備えたプリント配線板。
表面層上に設けられ、半導体パッケージを実装する導体のグランドアイランド部と、
前記グランドアイランド部に隣接する前記表面層上に設けられ、前記半導体パッケージの対応する外部接続用端子と電気的に接続される外部接続用パッドと、
前記外部接続用パッドに内層の配線層を電気的に接続する内層接続用スルーホールと、
前記内層接続用スルーホールに隣接する前記グランドアイランド部に設けられ、内層の接地プレーンに前記グランドアイランド部を電気的に接続する接地用スルーホールとを備えたプリント配線板。