DE19938054B4

DE19938054B4 - Stromvergleichseinrichtung

Info

Publication number: DE19938054B4
Application number: DE19938054A
Authority: DE
Inventors: Byung-Moo Kwachon Min
Original assignee: MagnaChip Semiconductor Ltd
Current assignee: MagnaChip Semiconductor Ltd
Priority date: 1998-12-15
Filing date: 1999-08-12
Publication date: 2006-10-05
Anticipated expiration: 2019-08-13
Also published as: KR20000039693A; DE19938054A1; KR100312941B1; US6275075B1

Abstract

Stromvergleichseinrichtung mit:
einem ersten und einem zweiten Eingangsanschluß (N200, N202);
einem Ausgangsanschluß (N204);
einer Referenzstromquelle (214), die dem ersten Eingangsanschluß (N200) einen Referenzstrom (Iref) zuführt;
einer Stromspiegelschaltung (210, 212), die dem Ausgangsanschluß (N204) einen ersten Strom zuführt, wobei der erste Strom denselben wert wie der Referenzstrom (Iref) aufweist;
einer Treibereinrichtung (216), die eine Ausgangsspannung mit einem bestimmten Pegel gemäß einem Eingangsstrom (Iin), der an dem Eingangsanschluß (N202) anliegt, erzeugt; und
einem Widerstand (217), der zwischen einen Steuerungsanschluß der Treibereinrichtung (216) und den Ausgangsanschluß (N204) geschaltet ist;
wobei der Wert des Referenzstromes (Iref) variabel ist; und
wobei Gate-Anschlüsse sowohl eines ersten PMOS-Transistors (210) als auch eines zweiten PMOS-Transistors (212) durch den Referenzstrom (Iref) gesteuert werden, und bei der die Stromspiegelschaltung (210, 212) über einen Drain-Anschluß des zweiten PMOS-Transistors (212) den Ausgangsanschluß (N204) mit einem Strom versorgt, der denselben Wert wie der Referenzstrom (Iref)...

Description

Die vorliegende Erfindung bezieht sich auf eine Stromvergleichseinrichtung, die gemäß einem Vorzeichen eines Eingangsstromsignals ein digitales Ausgangssignal erzeugt.
Mit der Anforderung nach einer hohen Geschwindigkeit und/oder einem niedrigen Leistungsverbrauch bei der verkleinernden VLSI-Technologie ist ein Strom-Modus-Betrieb als eine Alternative bei Analogschaltungsentwürfen betrachtet worden. Vergleichseinrichtungen sind immer ein wichtiger Aufbaublock bei elektronischen Schaltungen gewesen, die Datenwandler und eine andere Vorsignalverarbeitungsanwendung aufweisen, und sind es immer noch.

1 zeigt eine Schaltung einer Stromvergleichseinrichtung gemäß der herkömmlichen Technik, die in Electronics Letters, 6. Januar 1994, Bd. 30, Nr. 1 offenbart ist. Wie es in 1 gezeigt ist, bilden MOS-Transistoren M1 und M2 einen Klasse-B-Spannungspuffer, wobei M3 bis M6 zwei invertierende Verstärker bilden. IIN ist der Eingangsstrom, der die Differenz zwischen dem Eingangssignalstrom und den Referenzströmen ist. Die invertierenden Verstärker weisen drei Betriebsmodusse auf.

Wenn der Eingangsstrom IIN positiv ist, wird zunächst eine Spannung V1 an einem Knoten 1 auf einen hohen Pegel gezogen. Diese Hochpegelspannung V1 wird invertiert und durch einen PMOS-Transistor M3 und einen NMOS-Transistor M4 verstärkt, was bewirkt, daß eine Spannung V2 an einem Knoten 2 zu einem niedrigen Pegel gelangt. Da die Gate-Source-Spannung VGS1 des NMOS-Transistors M1 und die andere Gate-Source-Spannung VGS2 des PMOS-Transistors M2 negativ sind, ist der NMOS-Transistor M1 ausgeschaltet und der PMOS-Transistor M2 angeschaltet. Bei diesem Zustand ist der Knoten 1 ein Knoten mit einer niedrigen Impedanz.

Wenn das Vorzeichen des Eingangsstroms IIN gewechselt wird (d.h. die Richtung des Stroms IIN gewechselt wird), ist keine ausreichende Gateansteuerung für den Puffer vorhanden, um den Eingangsstrom IIN zuzuführen, da sich der NMOS-Transistor M1 und der PMOS-Transistor M2 des Puffers nicht in perfekten An/Aus-Zuständen befinden. Folglich ist der Knoten 1 zeitweise ein Knoten mit einer hohen Impedanz.

Wenn der Eingangsstrom IIN negativ ist, wird die Spannung V1 auf einen niedrigen Pegel gezogen und die Spannung V2 auf einen hohen Pegel gezogen, wobei der NMOS-Transistor M1 angeschaltet und der PMOS-Transistor M2 ausgeschaltet wird, wobei der Knoten 1 wieder eine niedrige Impedanz aufweist. Die Breite dieses Totbereichs bei den Übertragungscharakteristika der Puffer M1 und M2 ist durch die Schwellenspannung von M1 und M2 bestimmt, wobei die Antwortzeit der Vergleichseinrichtung beträchtlich ansteigt, wenn der Eingangsstrom IIN abnimmt.

Die Stromvergleichseinrichtung in 1 reduzierte diesen Totbereich durch Wechseln des Vorspannungsschemas von M1 und M2 von einem Klasse-B- zu einem Klasse-AB-Betrieb. Dies ergibt kleinere Spannungsausschläge an dem Knoten 1 und dem Knoten 2 und folglich schnellere Antwortzeiten. Die Stromvergleichseinrichtung erfordert jedoch eine komplizierte Vorspannungsschaltung der Klasse AB, um den Totbereich zu reduzieren, und erhöht den Leistungsverbrauch. Die Stromvergleichseinrichtung verwendet eine nichtlineare positive Rückkopplung, um die Antwortzeit zu steigern, und es kann gesagt werden, daß die Verbesserung unter Verlust von Empfindlichkeit und Leistungsverbrauch erreicht wird.

Die deutsche Patentveröffentlichung DE 42 35 180 A1 betrifft eine Hochgeschwindigkeitskomparatorschaltung, die zur Erhöhung der Umschaltgeschwindigkeit eine positive Rückkopplung und eine Gleichspannungs-Pegelhaltung enthält. Diese Rückkopplung wird durch den äquivalenten Widerstand eines PMOS- Transistors bewerkstelligt. Die Detektorschaltung für den CMOS-Komparator weist zwei Source-gekoppelte PMOS-Transistoren auf, deren Source-Elektroden mit einer Stromquelle oder einer Versorgungsspannung gekoppelt sind. Ein dritter PMOS-Transistor liegt zwischen der Source-Elektrode des ersten PMOS-Transistors und einem Anschluss eines Stromspiegels. Der Gate-Anschluss des dritten PMOS-Transistors ist mit einem Ausgangsknoten derart verbunden, dass der dritte Transistor eine positive Rückkopplung für die Schaltung bildet.

Es ist daher die Aufgabe der vorliegenden Erfindung, ein verbessertes Konzept für eine Stromvergleichseinrichtung zu schaffen.

Diese Aufgabe wird durch eine Stromvergleichseinrichtung ge mäß Anspruch 1 gelöst.

Vorteilhafte Ausgestaltungen sind den Unteransprüchen zu entnehmen.

Die vorliegende Erfindung ist auf eine Stromvergleichseinrichtung gerichtet, die im wesentlichen eines oder mehrere der Probleme aufgrund der Begrenzungen und Nachteile der herkömmlichen Technik überwindet.

Das Ziel der vorliegenden Erfindung besteht darin, eine Stromvergleichseinrichtung zu schaffen, die sowohl den Eingangs- als auch den Ausgangswiderstandswert reduziert, indem ein widerstandsmäßiges Rückkopplungsnetzwerk in einem ersten invertierenden Verstärker einer Eingangsstufe plaziert wird.

Um diese und andere Vorteile zu erreichen, und gemäß dem Zweck der vorliegenden Erfindung, wie sie ausgeführt und breit beschrieben wird, weist die vorliegende Erfindung einen ersten und einen zweiten Eingangsanschluß, einen Ausgangsanschluß, eine Referenzstromquelle, eine Lastschaltung, eine Treibereinrichtung und einen Widerstand auf. Die Referenzstromquelle führt dem ersten Eingangsanschluß einen Referenzstrom zu. Die Lastschaltung führt dem Ausgangsanschluß einen ersten Strom zu, wobei der erste Strom denselben Wert wie der Referenzstrom aufweist. Die Treibereinrichtung erzeugt eine Ausgangsspannung mit einem bestimmten Pegel durch Steuern des ersten Stroms gemäß einem Eingangsstrom, der an dem Eingangsanschluß anliegt. Der Widerstand ist zwischen einem Steuerungsanschluß der Treibereinrichtung und dem Ausgangsanschluß geschaltet.

Bei einem weiteren Aspekt weist die vorliegende Erfindung einen ersten und einen zweiten invertierenden Verstärker auf.

Der erste invertierende Verstärker weist einen ersten und einen zweiten Eingangsanschluß, einen Ausgangsanschluß, eine Referenzstromquelle, eine Lastschaltung, eine Treibereinrichtung und einen Widerstand auf. Die Referenzstromquelle führt dem ersten Eingangsanschluß einen Referenzstrom zu. Die Lastschaltung führt dem Ausgangsanschluß einen ersten Strom zu, wobei der erste Strom denselben Wert wie der Referenzstrom aufweist. Die Treibereinrichtung erzeugt eine Ausgangsspannung mit einem bestimmten Pegel durch Steuern des ersten Stroms gemäß einem Eingangsstrom, der an dem Eingangsanschluß anliegt. Der Widerstand ist zwischen einen Steuerungsanschluß der Treiberschaltung und den Ausgangsanschluß geschaltet.

Der zweite invertierende Verstärker weist einen Pull-Up-Transistor (Hochzieh-Transistor) und einen Pull-Down-Transistor (Runterzieh-Transistor) auf. Der Pull-Up-Transistor und der Pull-Down-Transistor sind zwischen die Versorgungsspannung und Masse in Serie geschaltet. Der Pull-Up-Transistor wird durch den Referenzstrom gesteuert, wobei der Pull-Down-Transistor durch die Ausgangsspannung des ersten invertierenden Verstärkers gesteuert wird.

Bei einem weiteren Aspekt weist die vorliegende Erfindung einen ersten bis dritten invertierenden Verstärker auf.

Der erste invertierende Verstärker weist einen ersten und einen zweiten Eingangsanschluß, einen Ausgangsanschluß, eine Referenzstromquelle, eine Lastschaltung, eine Treibereinrichtung und einen Widerstand auf. Die Referenzstromquelle führt dem ersten Eingangsanschluß einen Referenzstrom zu. Die Lastschaltung führt dem Ausgangsanschluß einen ersten Strom zu, wobei der erste Strom denselben Wert wie der Referenzstrom aufweist. Die Treibereinrichtung erzeugt eine Ausgangsspannung mit einem bestimmten Pegel durch Steuern des ersten Stroms gemäß einem Eingangsstrom, der an dem Eingangsanschluß anliegt. Der Widerstand ist zwischen einem Steuerungsanschluß der Treibereinrichtung und dem Ausgangsanschluß geschaltet.

Der zweite invertierende Verstärker weist einen Pull-Up-Transistor und einen Pull-Down-Transistor auf. Der Pull-up-Transistor und der Pull-Down-Transistor sind zwischen die Versorgungsspannung und Masse in Serie geschaltet. Der Pull-Up-Transistor wird durch den Referenzstrom gesteuert, wobei der Pull-Down-Transistor durch die Ausgangsspannung des ersten invertierenden Verstärkers gesteuert wird.

Der dritte invertierende Verstärker weist einen zweiten Pull-Up-Transistor und einen zweiten Pull-Down-Transistor auf. Der zweite Pull-Up-Transistor und der zweite Pull-Down-Transistor sind zwischen die Versorgungsspannung und Masse in Serie geschaltet. Der zweite Pull-Up-Transistor und der zweite Pull-Down-Transistor werden durch ein Ausgangssignal des zweiten invertierenden Verstärkers gesteuert.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

1 ein Schaltungsdiagramm, das eine herkömmliche Stromvergleichseinrichtung zeigt;

2 ein Schaltungsdiagramm, das ein bevorzugtes Ausführungsbeispiel einer Stromvergleichseinrichtung gemäß der vorliegenden Erfindung zeigt;

3 ein Schaltungsdiagramm, das eine Eigenschaft eines Rückkopplungswiderstandswerts bei einer Stromvergleichseinrichtung gemäß der vorliegenden Erfindung zeigt, wobei der Eingangsstrom zu einem Eingangsknoten fließt;

4 ein Schaltungsdiagramm, das eine Eigenschaft eines Rückkopplungswiderstandswerts bei einer Stromvergleichseinrichtung gemäß der vorliegenden Erfindung zeigt, wobei an dem Eingangsknoten kein Strom fließt;

5 ein Schaltungsdiagramm, das eine Eigenschaft eines Rückkopplungswiderstandswerts bei einer Stromvergleichseinrichtung gemäß der vorliegenden Erfindung zeigt, wobei der Eingangsstrom zu einer Masse fließt;

6 ein Diagramm, das ein Ergebnis einer HSPICE-Simulation für eine Stromvergleichseinrichtung gemäß der vorliegenden Erfindung zeigt; und

7 ein Diagramm, das eine Charakteristikkurve der Antwortzeit gibt bezüglich des Eingangsstroms bei einer Stromvergleichseinrichtung der vorliegenden Erfindung zeigt.

2 ist ein Schaltungsdiagramm, das ein bevorzugtes Ausführungsbeispiel einer Stromvergleichseinrichtung gemäß der vorliegenden Erfindung zeigt. Wie es in 2 gezeigt ist, weist eine Stromvergleichseinrichtung der vorliegenden Erfindung drei invertierende Stromquellenverstärker 202, 204 und 206 und einen CMOS-Umrichter 208 auf. Der CMOS-Umrichter 208 ist eine Ausgangsstufe zum Erzeugen eines Vergleichsergebnisses als ein digitalisiertes Logiksignal. Bei dem ersten invertierenden Verstärker 202 wird ein widerstandsmäßiges Rückkopplungsnetzwerk verwendet.
Der erste invertierende Verstärker 202 weist ein Schema auf, das auf einer Stromspiegelschaltung basiert. Zwei PMOS-Transistoren 210 und 212 bilden eine Stromspiegellast. Ein Drain-Anschluß und ein Gate-Anschluß des PMOS-Transistors 210 der Stromspiegellast führen den Referenzstrom Iref von einer Stromquelle 214 zu. Der andere PMOS-Transistor 212 der Stromspiegellast versorgt einen Ausgangsknoten N204 mit einem Drain-Strom ID1, der so groß wie der Referenzstrom Iref ist.
Der Ausgangsknoten N204 ist durch Verbinden eines Drain-Anschlusses des anderen PMOS-Transistors 212 mit einem Drain-Anschluß eines NMOS-Transistors 216 gebildet, der ein Treibertransistor ist. Wenn der NMOS-Transistor 216 durch einen Spannungspegel eines Eingangsknotens N202 angeschaltet ist, senkt derselbe den Strom, der an dem Ausgangsknoten N204 anliegt, zu einer Masse VSS. Der Spannungspegel des Eingangsknotens N202 hängt von dem Wert des Eingangsstroms Iin ab.
Allgemein wird die Spannung an dem Ausgangsknoten N204 durch eine Stromdifferenz zwischen dem Drain-Strom ID1 des PMOS-Transistors 212 und dem anderen Drain-Strom des NMOS-Transistors ID2 entschieden. Bei dem ersten invertierenden Verstärker 202 gemäß der vorliegenden Erfindung wird die Spannung an dem Ausgangsknoten N204 ferner durch den Rückkopplungswiderstandswert des NMOS-Transistors 217 beeinflußt.
Der zweite und der dritte invertierende Verstärker 204, 206 arbeiten, um die Ausgangsspannung V204 des ersten invertierenden Verstärkers 202 ausreichend zu verstärken. Der CMOS-Umrichter 208 ist mit der nächsten Stufe des dritten invertierenden Verstärkers 206 verbunden, um ein Vergleichsergebnis, das durch den ersten bis dritten invertierenden Verstärker 202, 204 und 206 erzeugt ist, in ein digitalisiertes Logiksignal umzuwandeln. Der zweite und der dritte invertierende Verstärker 204 und 206 sind bezüglich des Aufbaus im wesentlichen zueinander identisch. Ein PMOS-Transistor 220 eines Pull-Up-Transistors und ein NMOS-Transistor 222 eines Pull-Down-Transistors 222 sind zwischen die Versorgungsspannung VDD und Masse VSS in Serie geschaltet und bilden den zweiten invertierenden Verstärker 204. Der dritte invertierende Verstärker 206 weist einen PMOS-Transistor 224 als einen Pull-Up-Transistor und einen NMOS-Transistor 226 als einen Pull-Down-Transistor auf, die ebenso zwischen die Versorgungsspannung VDD und Masse VSS in Serie geschaltet ist.
Die PMOS-Transistoren 220 und 224 als Pull-Up-Transistoren bei dem zweiten und dem dritten invertierenden Verstärker 204 und 206 werden durch den Referenzstrom Iref des ersten invertierenden Verstärkers 202 gesteuert. Alle Pull-Up-Transistoren des ersten, zweiten und dritten invertierenden Verstärkers 202, 204 und 206 werden nämlich durch denselben Referenzstrom Iref gesteuert. Dies bewirkt, daß die Gleichspannungsvorspannungspunkte des ersten, zweiten und dritten invertierenden Verstärkers 202, 204 und 206 miteinander identisch sein sollten. In anderen Worten ausgedrückt, wird ein Offset bei jedem invertierenden Verstärker durch Anpassen der Gleichspannungsvorspannungspunkte des ersten, zweiten und dritten invertierenden Verstärkers 202, 204 und 206 minimiert. Der Gleichspannungsvorspannungspunkt muß bestimmt werden, um den zweiten und dritten invertierenden Verstärker 204 und 206 in einen Sättigungsbereich zu bringen, da eine Verstärkung einer hohen Genauigkeit erforderlich ist.
Der CMOS-Umrichter 208 weist einen PMOS-Transistor 228 eines Pull-Up-Transistors und ein NMOS-Transistor 230 eines Pull-Down-Transistors auf, die zwischen die Versorgungsspannung VDD und Masse VSS in Serie geschaltet sind. Ein kleines Ausgangssignal V204 des ersten invertierenden Verstärkers 202 wird durch den zweiten und den dritten invertierenden Verstärker 204 und 206 ausreichend verstärkt, wobei daraufhin der CMOS-Umrichter 208 als eine Ausgangsstufe das verstärkte Signal in eine "logische 1 (hohen Zustand)" oder eine "lo gische 0 (niedriger Zustand)" umwandelt, was ein binäres digitales Signal ist.
Dementsprechend ist der Gleichspannungsvorspannungspunkt bestimmt, um den CMOS-Umrichter 208 dazu zu bringen, in einem linearen Bereich oder einem Sperrbereich zu arbeiten. Wenn der Eingangsstrom Iin größer ist als der Referenzstrom Iref, wird ein Ausgangssignal OUT des CMOS-Umrichters 208 eine logische Ziffer 1 (hoher Zustand). Und wenn der Referenzstrom Iref größer als der Eingangsstrom Iin ist, wird das Ausgangssignal OUT eine logische Ziffer 0 (niedriger Zustand).
3 ist ein Schaltungsdiagramm, das eine Eigenschaft des Rückkopplungswiderstandswerts bei einer Stromvergleichseinrichtung gemäß der vorliegenden Erfindung zeigt, wobei der Eingangsstrom Iin zu einem Eingangsknoten N202 fließt. wie es in 3 gezeigt ist, ist aufgrund des Source-Drain-Spannungsabfalls bei einem NMOS-Transistor 217 der Spannungspegel eines Ausgangsknotens N204 niedriger als derjenige des Eingangsknotens N202. In diesem Fall ist die Spannungsdifferenz proportional zu einem Durchlaßwiderstandswert des NMOS-Transistors 217. Wie es im vorhergehenden erwähnt wurde, ist der Spannungspegel an dem Ausgangsknoten N204 durch den Referenzstrom Iref auf einen vorbestimmten Wert festgelegt. In diesem Zustand verringert sich der Spannungspegel an dem Ausgangsknoten N204 aufgrund des Spannungsabfalls, der durch den NMOS-Transistor 217 bewirkt wird. Der Spannungspegel an dem Ausgangsknoten N204 nimmt nämlich, da der NMOS-Transistor 217 als ein Rückkopplungswiderstandswert arbeitet, und durch das Stromsenken, das durch den anderen NMOS-Transistor 216 bewirkt wird, schnell ab.
4 ist ein Schaltungsdiagramm, das eine Eigenschaft des Rückkopplungswiderstandswerts bei einer Stromvergleichseinrichtung gemäß der vorliegenden Erfindung zeigt, wobei kein Strom an dem Eingangsknoten N202 fließt. Wie es in 4 gezeigt ist, liegt zwischen dem Source-Anschluß und dem Drain-Anschluß des NMOS-Transistors 217 kein Spannungsabfall vor, da an dem Eingangsknoten N202 kein Strom fließt. Folglich behält der Spannungspegel an einem Ausgangsknoten N204 denselben Spannungspegel bei, der durch den Referenzstrom Iref bewirkt ist.
5 ist ein Schaltungsdiagramm, das eine Eigenschaft des Rückkopplungswiderstandswerts bei einer Stromvergleichseinrichtung gemäß der vorliegenden Erfindung zeigt, wobei ein Eingangsstrom Iin zu einer Masse VSS fließt. Wie es in 5 gezeigt ist, ist aufgrund eines Source-Drain-Spannungsabfalls eines NMOS-Transistors 217 ein Spannungspegel an einem Eingangsknoten N202 etwas niedriger als derjenige bei einem Ausgangsknoten N204. In diesem Fall ist die Spannungsdifferenz ebenfalls proportional zu einem Durchlaßwiderstandswert des NMOS-Transistors 217.
Der Spannungspegel an dem Eingangsknoten N204 ist durch einen Referenzstrom Iref auf einen vorbestimmten Wert festgelegt. In diesem Zustand nimmt der Spannungspegel an dem Ausgangsknoten N204 aufgrund des Spannungsabfalls, der durch den NMOS-Transistor 217 bewirkt wird, zu. Der Spannungspegel an dem Ausgangsknoten N204 nimmt nämlich, da der NMOS-Transistor 217 als ein Rückkopplungswiderstandswert arbeitet, und durch das quellenmäßige Stromzuführen, das durch den PMOS-Transistor 212 der Stromspiegellast bewirkt wird, schnell zu.
Eine kleine Variation der Spannung an dem Ausgangsknoten N204 bei dem ersten invertierenden Verstärker 202 wird durch den zweiten und den dritten invertierenden Verstärker 204 und 206, die in 2 gezeigt sind, sehr verstärkt. Dies liegt daran, daß der zweite und der dritte invertierende Verstärker 204 und 206 denselben Gleichspannungsvorspannungspunkt aufweisen und in dem Sättigungsbereich betrieben werden.
Bei dem Entwerfen der Stromvergleichseinrichtung gemäß der vorliegenden Erfindung sollte ein geeigneter Kompromiß zwischen Geschwindigkeit und Leistungsverbrauch getroffen werden. Der Referenzstrom Iref und der Eingangsimpedanzwert Rin der vorliegenden Erfindung sind wohlgesteuerte Parameter. Falls der Wert des Referenzstroms Iref variiert, wird die Geschwindigkeit verbessert (wird schneller), während der Leistungsverbrauch zunimmt, und die Geschwindigkeit nimmt (wird langsamer) ab, während der Stromverbrauch abnimmt.
Im allgemeinen braucht eine Hochgeschwindigkeitsstromvergleichseinrichtung immer einen sehr niedrigen Eingangswiderstandswert für erhöhte Eingangsstrom-Senk- und -Quellenzufuhr-Fähigkeiten. So verwendet die Stromvergleichseinrichtung gemäß der vorliegenden Erfindung das widerstandsmäßige Rückkopplungsnetzwerk bei dem ersten invertierenden Verstärker 202, um den Eingangs- und den Ausgangswiderstandswert zu reduzieren. Unter Verwendung der Niedrigsignalanalyse kann der Eingangs- und der Ausgangswiderstandswert des invertierenden Stromquellenverstärkers mit einem widerstandsmäßigen Rückkopplungsnetzwerk wie folgt angegeben werden.
Bei den Gleichungen 1 und 2 ist γ ein Ausgangswiderstandswert eines Verstärkers, der durch den PMOS-Transistor 212 und den NMOS-Transistor 216 gebildet ist, wobei γ₀ = 1/(g_ds1 + g_ds2) gilt. g_ds1 und g_ds2 sind der Drain-Source-Widerstandswert des PMOS-Transistors 212 bzw. des NMOS-Transistors 216. Ron ist der Durchlaßwiderstandswert des NMOS-Transistors 216, der bei einem linearen Bereich arbeitet. Rs ist der Ausgangswiderstandswert der Eingangsstromquelle 218. Und g_m2 ist die Transkonduktanz des NMOS-Transistors 216.
Durch Vernachlässigen von Ron, dessen Wert viel kleiner als der von Rs oder γ₀ (R_on<<R_s, R₀) ist, erhält man Rin = 1/g_m2 und R_out = 1/g_m2. Folglich sind der Eingangswiderstandswert Rin und der Ausgangswiderstandswert Rout des ersten invertierenden Verstärkers 202 in 2 in etwa gleich. Der reduzierte Widerstandswert verringert den Spannungsausschlag zwischen dem Eingangsknoten N202 und dem Ausgangsknoten N204, und verbessert die Übergangsantwortzeit des invertierenden Verstärkers in der nächsten Stufe.
6 ist ein Diagramm, das ein Ergebnis einer HSPICE-Simulation für eine Stromvergleichseinrichtung gemäß der vorliegenden Erfindung sowie ein Ergebnis der anderen Simulation der herkömmlichen Technik zeigt, wobei ein Eingangssignal ein sinusförmiger Strom von ± 100 nA, eine Versorgungsspannung 3 V und der Referenzstrom Iref 50 μA ist. Wie es in 6A gezeigt ist, ist eine Ausschlagtiefe der Spannung V2 an dem Knoten 2 gemäß der Variation der Spannung V1 an dem Knoten 1 bei der herkömmlichen Technik sehr groß.
Im Gegensatz dazu ist bei der vorliegenden Erfindung eine Ausschlagtiefe der Spannung V202 an dem Eingangsknoten N202 und der Spannung V204 an dem Ausgangsknoten N204 sehr viel kleiner als diejenige der herkömmlichen Technik. Die kleinen Ausschlagtiefen der Spannung V202 an dem Eingangsknoten N202 und der Spannung V204 an dem Ausgangsknoten N204 bewirken sehr viel kleinere Antwortzeiten, wie es in 6B gezeigt ist. Wie es in 6B gezeigt ist, steigt die Ausgangsspannung V204 des ersten invertierenden Verstärkers bei der Stromvergleichseinrichtung der vorliegenden Erfindung viel schneller als die Ausgangsspannung V3 der herkömmlichen Technik an.
7 ist ein Diagramm, das eine Charakteristikkurve der Antwortzeit bezüglich des Eingangsstroms bei einer Stromvergleichseinrichtung der vorliegenden Erfindung zeigt, wobei logarithmische Auftragungen verwendet werden. Wie es in 7 gezeigt ist, wird die erhöhte Geschwindigkeit, die durch das Erhöhen des Eingangsstromes bewirkt ist, unter dem Strompegel von 10 μA um über 100% verbessert. Bei der vorliegenden Erfindung nimmt es weniger als 2 ns in Anspruch, bis der Eingangsstrom 10 μA erreicht. Falls der Referenzstrom Iref erhöht wird, wird die Geschwindigkeit mehr verbessert. Dies liegt daran, daß der erhöhte Ausgangsstrom des ersten invertierenden Verstärkers 202 einen sehr großen Strom liefert, der für die erforderlichen Übergangsantwortcharakteristika des zweiten und des dritten invertierenden Verstärkers 204 und 206 in der nächsten Stufe genug ist.
Der Eingangs- und Ausgangswiderstandswert werden durch die widerstandsmäßige Rückkopplung bei dem ersten invertierenden Verstärker in der Eingangsstufe der Stromvergleichseinrichtung gemäß der vorliegenden Erfindung reduziert. Folglich nimmt die Betriebsgeschwindigkeit erheblich zu, wenn die Fähigkeit des quellenmäßigen Stromzuführens und Stromsenkens zunimmt. Darüber hinaus kann bei dem Entwerfen von Schaltungen ein geeigneter Kompromiß zwischen der Betriebsgeschwindigkeit und dem Leistungsverbrauch durch eine Variation des Referenzstroms getroffen werden.

Claims

Stromvergleichseinrichtung mit: einem ersten und einem zweiten Eingangsanschluß (N200, N202); einem Ausgangsanschluß (N204); einer Referenzstromquelle (214), die dem ersten Eingangsanschluß (N200) einen Referenzstrom (Iref) zuführt; einer Stromspiegelschaltung (210, 212), die dem Ausgangsanschluß (N204) einen ersten Strom zuführt, wobei der erste Strom denselben wert wie der Referenzstrom (Iref) aufweist; einer Treibereinrichtung (216), die eine Ausgangsspannung mit einem bestimmten Pegel gemäß einem Eingangsstrom (Iin), der an dem Eingangsanschluß (N202) anliegt, erzeugt; und einem Widerstand (217), der zwischen einen Steuerungsanschluß der Treibereinrichtung (216) und den Ausgangsanschluß (N204) geschaltet ist; wobei der Wert des Referenzstromes (Iref) variabel ist; und wobei Gate-Anschlüsse sowohl eines ersten PMOS-Transistors (210) als auch eines zweiten PMOS-Transistors (212) durch den Referenzstrom (Iref) gesteuert werden, und bei der die Stromspiegelschaltung (210, 212) über einen Drain-Anschluß des zweiten PMOS-Transistors (212) den Ausgangsanschluß (N204) mit einem Strom versorgt, der denselben Wert wie der Referenzstrom (Iref) aufweist.
Stromvergleichseinrichtung gemäß Anspruch 1, bei der der Widerstand (217) ein NMOS-Transistor (217) ist, an dessen Gate-Anschluß eine Versorgungsspannung (VDD) anliegt, wobei der NMOS-Transistor (217) zwischen den Drain-Anschluß des zweiten PMOS-Transistors (212) und den Steuerungsanschluß der Treibereinrichtung (216) geschaltet ist.
Stromvergleichseinrichtung gemäß Anspruch 2, bei der der NMOS-Transistor (217) in einem linearen Bereich betrieben wird.
Stromvergleichseinrichtung gemäß Anspruch 1, bei der der Widerstand (217) ein passives Element ist, das zwischen einen Drain-Anschluß des zweiten PMOS-Transistors (212) und den Steuerungsanschluß der Treibereinrichtung (216) geschaltet ist.
Stromvergleichseinrichtung gemäß einem der Ansprüche 1 bis 4, mit: einem ersten invertierenden Verstärker (202), der den ersten und den zweiten Eingangsanschluß (N200, N202), den Ausgangsanschluß (N204), die Referenzstromquelle (214), die Stromspiegelschaltung (210, 212), die Treibereinrichtung (216), und den Widerstand (207) aufweist; und einem zweiten invertierenden Verstärker (204) mit einem Pull-Up-Transistor (220); und einem Pull-Down-Transistor (222); wobei der Pull-Up-Transistor (220) und der Pull-Down-Transistor (222) in Serie zwischen eine Leistungsver sorgungsspannung (VDD) und Masse (VSS) geschaltet sind; wobei der Pull-Up-Transistor (220) durch den Referenzstrom (Iref) gesteuert wird; und wobei der Pull-Down-Transistor (222) durch die Ausgangsspannung des ersten invertierenden Verstärkers (202) gesteuert wird.
Stromvergleichseinrichtung gemäß Anspruch 5, bei der zumindest zwei zweite invertierende Verstärker (204, 206) in Serie geschaltet sind.
Stromvergleichseinrichtung gemäß Anspruch 5 oder 6, bei der der zweite invertierende Verstärker (204) vorgespannt ist, um in einem Sättigungsbereich betrieben zu werden.
Stromvergleichseinrichtung gemäß einem der Ansprüche 5 bis 7, mit: einem dritten invertierenden Verstärker (206) mit einem zweiten Pull-Up-Transistor (224); und einem zweiten Pull-Down-Transistor (226); wobei der zweite Pull-Up-Transistor (224) und der zweite Pull-Down-Transistor (226) in Serie zwischen die Versorgungsspannung (VDD) und Masse (VSS) geschaltet sind; und wobei der zweite Pull-Up-Transistor (224) durch den Referenzstrom (Iref) gesteuert wird, und wobei der zweite Pull-Down-Transistor (226) durch ein Ausgangssignal des zweiten invertierenden Verstärkers (204) gesteuert wird.
Stromvergleichseinrichtung gemäß Anspruch 8, bei der zumindest zwei zweite invertierende Verstärker (204, 206) in Serie geschaltet sind.
Stromvergleichseinrichtung gemäß Anspruch 8 oder 9, bei der der zweite invertierende Verstärker (204) im Sättigungsbereich arbeitet, und bei der der dritte invertierende Verstärker (206) im Sättigungsbereich oder linearen Bereich arbeitet.