DE3615925A1 - Integrierender kapazitiv gekoppelter transimpedanzverstaerker - Google Patents

Description

Die Erfindung betrifft Verstärkerschaltkreise für Infrarotdetektoren und insbesondere Verstärkerschaltkreise, die zusammen mit Detektorelementen auf einer einzigen LSI-Struktur gefertigt werden, nach dem Oberbegriff des Anspruchs 1 bzw. 5 bzw. 7.

Es sind bereits eine Anzahl von Anwendungen für infrarote Überwachungssysteme entwickelt worden, die eine auf einer LSI-Struktur angeordnete Gruppe von kryogenisch gekühlten Infrarot-Fotodetektoren verwenden. Bei einigen dieser Anwendung hat die überwachte Quelle nur einen sehr geringen infraroten Photonenausstoß, der sich nur unwesentlich vom Pegel der infraroten Hintergrundstrahlung unterscheidet. Typische Anwendungen dabei sind weltraumgestützte Messungen von regionalen landwirtschaftlichen Bedingungen und absolute radiometrische Messungen.

Gewöhnlich ist jedes infrarote Detektorelement der Gruppe mit einem individuellen Verstärkerschaltkreis verbunden, wobei vorzugsweise sowohl die Detektorgruppe als auch die zugewiesenen Verstärker auf einer einzigen LSI-Struktur gefertigt werden. Aufgrund der Umgebung, in der die infraroten Überwachungssysteme arbeiten, ist es allgemein wünschenswert, den Energieverbrauch und die Wärmeabfuhr zu minimieren.

Infrarote Photodetektoren sind herkömmlicherweise von Transimpedanzverstärkerschaltkreisen aus diskreten Komponenten verstärkt worden, wie in Fig. 1 gezeigt, wobei typischerweise ein diskreter Verstärker mit variabler Vorspannung für den Detektor verwendet wird. Transimpedanzverstärker mit diskreten Komponenten sind jedoch nicht mit der LSI-Technologie kompatibel und erfordern für den Betrieb im allgemeinen zu hohe Leistungen.

Ein anderer konventioneller Detektor-Verstärkerschaltkreis ist der sogenannte synthetische Transimpedanzverstärkerschaltkreis, von dem ein Beispiel in Fig. 2 gezeigt ist. In diesem Schaltkreis ist der Detektor sowohl an ein Puffer-FET als auch an einem Verstärker gekoppelt, wobei der Ausgang des Verstärkers mit dem Gate des Puffer- FET verbunden ist. Der von dem Detektor erzeugte Strom wird direkt in einen Speicherkondensator geführt, und das Potential des Kondensators wird periodisch durch einen externen Schaltkreis abgetastet. Auf diese Weise wird der Ausgangsstrom des Detektors in eine Spannung umgewandelt, die teilweise von der Größe des Speicherkondensators abhängt. Ein Rücksetz-FET, der mit einer Referenzspannung verbunden und von einem Clock-Puls gesteuert ist setzt den Speicherkondensator periodisch zurück. Ein Sourcefolgerverstärker wird zur Pufferung des Speicherkondensators von dem externen Schaltkreis betrieben.

Synthetische Transimpedanzverstärker haben eine Anzahl von Nachteilen, obwohl sie mit LSI-Anwendungen kompatibel sind. Typischerweise wird die Vorspannung an dem Detektor durch eine Vorspannung an dem Puffer-FET-Gate bestimmt. Dies schließt eine optimale Vorspannung des Detektors aus, reduziert die Einheitlichkeit der Detektorvorspannung und vergrößerte das auftretende Detektorrauschen. Die Eingangsimpedanz des synthetischen Transimpedanzverstärkers ist gleich der Spannungsänderung oder dem Detektoreingang, der erforderlich ist, um den Strom um e ¹ zu vergrößern, dividiert durch den Detektorstrom. Auf diese Weise vergrößert sich die Eingangsimpedanz des synthetischen Transimpedanzverstärkers für kleine Detektorströme, was zu einer Verringerung der Effizienz der eingefallenen Strahlung führt.

Somit besteht die Notwendigkeit für einen Verstärkerschaltkreis für infrarote Fotodetektoren, der für die LSI-Struktur geeignet ist, eine unabhängige optimale Vorspannung für die Detektorgruppe zur Verfügung stellt und eine erhöhte Einfallseffizienz hat.

Es ist daher Aufgabe der vorliegenden Erfindung, einen Verstärkerschaltkreis nach dem Oberbegriff des Anspruches 1 bzw. 5 bzw. 7 zu schaffen, der wenigestens einen der oben genannten Nachteile des Standes der Technik ausschließt.

Die Lösung dieser Aufgabe erfolgt durch die kennzeichnenden Merkmale des Anspruches 1 bzw. 5 bzw.7.

Die jeweiligen Unteransprüche haben vorteilhafte Weiterbildungen der Erfindung zum Inhalt.

Erfindungsgemäß wird ein neuartiger Schaltkreis und die Technik zum Betreiben des Schaltkreises zur Verstärkung und zum Lesen von Signalen in einem infraroten Überwachungssystem geschaffen. Der Schaltkreis wird vorzugsweise auf einem Halbleitersubstrat zusammen mit der infraroten Detektorgruppe gefertigt und erzeugt ein Ausgangssignal, das an die externe Elektronik des Überwachungssystems gekoppelt ist.

Allgemein gesprochen weist der Schaltkreis in einer bevorzugten Ausführungsform eine unabhängige Vorspannungsquelle auf, die selektiv mit den infraroten Photodetektoren verbunden ist. In der weiter unten beschriebenen Ausführungsform ist der Detektor kapazitiv an einen integrierenden Verstärker zur Messung des Detektorausganges gekoppelt. Schaltvorrichtungen sind zur selektiven Kopplung des Detektors an die Vorspannungsquelle in einer ersten Zeitperiode und zur Trennung der Vorspannungsquelle von dem Detektor in einer zweiten Zeitperiode vorgesehen, während der der Ausgang des Detektors erfaßt wird.

Da die Vorspannung über dem Detektor von einer externen Quelle anstatt - wie bekannt - von einer an ein FET-Gerät angelegten Vorspannung bestimmt wird, kann die Detektorvorspannung auf einem optimalen Wert gehalten werden, wodurch das Detektorrauschen reduziert und die Linearität der Detektorantwort verbessert wird. Dieser Schaltkreis vergrößert ebenfalls den Arbeitstemperaturbereich durch Reduktion des erforderlichen Widerstandes für die Detektorgruppe.

Weitere Einzelheiten, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen anhand der Zeichnung.

Es zeigt:

Fig. 1 ein schematisches Diagramm eines Transimpedanzverstärkerschaltkreises aus diskreten Komponenten nach dem Stand der Technik;

Fig. 2 ein schematisches Diagramm eines synthetischen Transimpedanzverstärkerschaltkreises nach dem Stand der Technik;

Fig. 3 ein schematisches Diagramm eines verallgemeinerten Schaltkreises, der den vorliegenden erfindungsgemäßen Schaltkreis verkörpert;

Fig. 4 ein schematisches Diagramm einer bevorzugten Ausführungsform des erfindungsgemäßen Schaltkreises;

Fig. 5 ein schematisches Diagramm einer zweiten bevorzugten Ausführungsform des erfindungsgemäßen Schaltkreises; und

Fig. 6 ein schematisches Diagramm einer dritten bevorzugten Ausführungsform des erfindungsgemäßen Schaltkreises.

Mit Bezug auf die Zeichnungen und insbesondere die Fig. 3 wird ein schematisches Diagramm einer Ausführungsform des erfindungsgemäßen Schaltkreises gezeigt. Der Schaltkreis enthält einen Infrarotdetektor 10, der über einen Koppelkondensator 14 mit einer Verstärkerstufe 12, sowie mit einer externen Vorspannungsquelle (nicht gezeigt) über einen Detektor-Rücksetzschalter 16 verbunden ist. Ein integrierender Kondensator 18 ist zwischen einem Eingangsknotenpunkt 20 und einem Ausgangsknotenpunkt 22 der Verstärkerstufe 12 geschaltet, um eine integrierende Verstärkung des Ausganges vom Detektor 10 zu erzeugen. Ein Kondensator-Rücksetzschalter 24 ist zwischen gegenüberliegende Knotenpunkte 26, 28 des Integrationskondensators 18 gelegt. Der Ausgangsknotenpunkt 22 der Verstärkerstufe ist ebenfalls mit dem Abtastschalter 26 einer Ausgangskodierstufe 28 verbunden, die ebenfalls einen Speicherkondensator 30 und einen Sourcefolger-Verstärker 32 enthält. Der Sourcefolger 32 puffert den Speicherkondensator 30 von einem externen signalaufnehmenden und -analysierenden Schaltkreis (nicht gezeigt), der nicht zu der vorliegenden Erfindung gehört. Der Ausgang von der Ausgangskodierstufe 28 wird zwischen Ausgangsknoten 34 a und 34 b gelesen.

Im Betriebszustand sind in einer ersten Zeitperiode der Detektorrücksetzschalter 16 und der Kondensatorrücksetzschalter 24 geschlossen, um zu Beginn den Detektor 10 mit einer Vorspannung zu versehen und die integrierende Verstärkerstufe zu initialisieren. Der Abtastschalter 26 ist anfänglich geöffnet, wodurch die Ausgangskodierstufe 28 während der anfänglichen Vorspannungsperiode des Detektors 10 isoliert ist. Nach dem der Detektor auf ein optimales Potential vorgespannt ist, werden in einer zweiten Zeitperiode der Detektorrücksetzschalter 16 und der Kondensatorrücksetzschalter 24 geöffnet. Dies erzeugt ein anfängliches V(1) an dem Verstärkerausgangsknotenpunkt 22 entsprechend dem mit dem Öffnen des Detektor- und Kondensatorrücksetzschalters 16, 24 verbundenen Schaltrauschens. Der Kondensatorrücksetzschalter 24 wird kurz vor dem Detektorrücksetzschalter 16 geöffnet, um zu vermeiden, daß der Detektor 10 mit einem durch das Öffnen des Kondensatorrücksetzschalters 24 erzeugten Schaltrauschen vorgespannt wird. Der Abtastschalter 26 wird dann kurzzeitig geschlossen, um eine Spannung V(1)′ an den Speicherkondensator 30 proportional zu dem von dem anfänglichen Schaltrauschen verursachten Potential am Ausgangsknotenpunkt 22 zu legen. Der Abtastschalter 26 wird zur Isolierung der Ausgangskodierstufe während der Integration des Ausganges vom Detektor 10 wieder geöffnet. Da der Detektor 10 während der zweiten oder Integrationsperiode von der externen Vorspannungsquelle isoliert ist, kann dieses Zeitintervall genügend kurz gemacht werden, um den Detektor 10 im wesentlichen unbeeinflußt durch die Unterbrechung der Vorspannung zu lassen. Die Spannung V(1)′ am Speicherkondensator 30 wird durch externe Sensorschaltkreise während der Integrationsperiode gemessen und gespeichert.

Am Ende der Integrationsperiode wird der Sensorschalter 26 geschlossen und eine Spannung V(2)′ proportional zur integrierten Ausgangsspannung V(1)′ am Verstärkerausgangsknotenpunkt 22 wird im Speicherkondensator 30 gespeichert. Der Sensorschalter 26 wird wiederum geöffnet und der Detektor 10 und die integrierende Verstärkerstufe 12 werden durch Schließen der Detektor- und Kondensatorrücksetzschalter 16 und 24 rückgesetzt. Während dieser Rücksetzperiode wird die Spannung V(2)′ am Speicherkondensator 30 wiederum von dem externen Sensorschaltkreis abgetastet und gespeichert. Die Differenz der Potentiale V(2)′-V(1)′ ist proportional zu dem auf den Detektor 10 einfallenden integrierten Photonenstrom über der Integrationsperiode.

Ein zweiter Zyklus beginnt, wenn der Detektor- und Kondensatorrücksetzschalter 16 und 24 wieder geöffnet und der Sensorschalter 26 momentan wieder geschlossen wird.

In den folgenden Ausführungsformen enthalten die die Ausgangskodierstufen repräsentierenden Schaltkreise entweder eine Vorrichtung zum Rücksetzen des Speicherkondensators 30 oder es wird alternativ dem Potential über den Speicherkondensator 30 erlaubt, sich der Spannung am Verstärkerausgangsknotenpunkt 22 anzugleichen.

Die Fig. 4, 5 und 6 zeigen verschiedene Realisierungen des oben beschriebenen, integrierenden, kapazitiv gekoppelten Transimpedanzverstärkerschaltkreises. In diesen verschiedenen Realisierungen sind der Detektor- bzw. Kondensatorrücksetzschalter 16 bzw. 24 FETs. Durch Abtasten der Spannungen V(1)′ und V(2)′ an dem Speicherkondensator 30 in der oben erwähnten Art und Weise und Bildung der Spannung V(2)′-V(1)′, die proportional zu dem auf den Detektor 10 einfallenden integrierten Photonenfluß ist, werden verschiedene Rauschquellen im wesentlichen eliminiert. Erstens wird das mit den Rücksetz-FETs verbundene kTC-Schaltrauschen im wesentlichen eliminiert, da dieses Rauschen hauptsächlich die ursprünglich vom Speicherkondensator 30 erhaltene Proportionalspannung V(1)′ ist. Niederfrequentes Substratrauschen und l/f- Rauschen wird stark verringert, da die Abtastrate des Speicherkondensators 30 wesentlich höher sein kann als bei konventionellen Techniken. Außerdem wird, da derselbe Rücksetzvorspannungspegel sowohl an die Rücksetz- als auch an die Signalpegel der Ausgangswellenform angelegt wird, durch Bildung von V(2)′-V(1)′ gemeinsames Rauschen beseitigt. Wie oben erwähnt, erlaubt die Verwendung einer externen Vorspannungsquelle am Detektor 10 eine optimale Vorspannung des Detektors, wodurch sein Antwortverhalten verbessert wird.

Der in Fig. 4 gezeigte Schaltkreis ist im wesentlichen eine FET-Ausführung des in Fig. 3 gezeigten erfindungsgemäßen Verstärkerschaltkreises. In dieser Ausführungsform schalten negative Pulse die verschiedenen FETs durch.

In Fig. 4 ist ein einzelner Infrarotdetektor 39 einer LSI-Struktur zwischen eine Konstantspannungsquelle V(DET) und einen Detektorsignalknotenpunkt 40 geschaltet. Eine rücksetzende Vorspannung wird über den FET-Schalter 41 erzeugt, dessen Anschlüsse entsprechend mit dem Detektorsignalknotenpunkt 40 und einer Konstantspannungsquelle V(SS) verbunden sind. Der schaltende FET 41 enthält zwei mit einer Konstantspannungsquelle V(SCO) verbundene Gates 42 a und 42 b mit konstanten Potential, die gegenüberliegend über einem aktivierenden Gate 44 angeordnet sind, das mit einer ersten Taktspannungsquelle V(DR) verbunden ist. Die Ausführung von FET-Schaltern auf diese Art und Weise ist als eine Methode zur Minimierung des mit dem Öffnen und Schließen des FET-Schalters 41 verbundenen Schaltrauschens bekannt.

Die Leistungsstufe in diesem Schaltkreis enthält einen FET-Verstärker 48, dessen Anschlüsse an einer Konstantspannungsquelle V(SS) und einem Polysilizium-Lastwiderstand 50 liegen, der wiederum mit einer Konstantspannungsquelle V(DD) verbunden ist. Der FET-Verstärker 48 hat ein Source-Drain-abschirmendes Gate 52, das mit einer Konstantspannungsquelle V(SCI) verbunden ist und ein Signalgate 54, das über einen Koppelkondensator 56 mit dem Detektor 39 verbunden ist. Was den FET-Schalter 40 betrifft, sind FET-Verstärkerkonfigurationen mit einem Source-Drain-abschirmenden Gate und einem Signalgate bekannt und brauchen hier nicht ausführlich erläutert werden.

Die integrierende Verstärkung wird über einen integrierenden Kondensator 58 erreicht, der zwischen einem Detektorsignalknotenpunkt 60 und einem Ausgangssignalknotenpunkt 62 der Verstärkerstufe geschaltet ist. Der integrierende Kondensator 58 wird von einem FET-Schalter 64 zurückgesetzt, dessen Anschlüsse an einem Verstärkereingangsknotenpunkt 66 und an einem Ausgangsknotenpunkt 68 liegen. Der schaltende FET 64 hat die gleiche Konfiguration wie der schaltende FET 40 mit zwei mit der Konstantspannungsquelle V(SCO) verbundenen Konstantspannungsgates 70 a und 70 b, die gegenüberliegend über einem aktivierenden Gate 72 angeordnet sind, das wiederum mit einer zweiten Taktspannungsquelle V(AR) verbunden ist.

Eine Ausgangs-Aktivierungsstufe 74 (innerhalb der gestrichelten Linien) enthält einen Speicherkondensator 76, einen FET-Schalter 78, einen Sourcefolger-FET 80 und einen aktivierenden Sourcefolger-FET 82. Der Speicherkondensator 76 liegt zwischen der Konstantspannungsquelle V(SS) und einem Speicherknotenpunkt 84. Der FET-Schalter 78 liegt zwischen dem Verstärkerausgangs-Signalknotenpunkt 62 und dem Speicherknotenpunkt 84. Der schaltende FET 78 ist ähnlich wie die schaltenden FETs 40, 72 konfiguriert, d. h. mit zwei mit der Konstantspannungsquelle V(SCO) verbundenen Konstantspannungsgates 86 a und 86 b und gegenüberliegend angeordnet über einem aktivierenden Gate 88, das mit einer dritten Taktspannungsquelle V(H) verbunden ist.

Ein Speicherknotenpunkt 86 ist mit dem Gerät eines Sourcefolger-FETs 80 verbunden. Das Ausgangssignal des Transimpedanz-Verstärkerschaltkreises wird von einem externen elektronischen Sensor und Speicherschaltkreis zwischen einem Signalknotenpunkt 90, verbunden mit einem Anschluß des Sourcefolger-FETs 80 und der Konstantspannungsquelle V(SS) gelesen. Der aktivierende Sourcefolger- FET 82, dessen Anschlüsse zwischen dem Sourcefolger- FET 80 und der Konstantspannungsquelle V(DD) liegen und dessen Gate mit einer aktivierenden Taktspannungsquelle V(EN) verbunden ist, stellt eine Vorrichtung zum Schalten der verschiedenen Detektoren der Gruppe in Bezug auf den externen elektronischen Sensor und Speicherschaltkreis dar. Eine Ausgangsspannung wird nur dann gelesen, wenn der aktivierende FET 82 einen negativen Puls an seinem Gate von der aktivierenden Spannungsquelle V(EN) enthält.

Im Betriebszustand werden der Detektor 39 und die Verstärkerstufe von negativen Pulsen der Taktspannungsquellen V(DR) und V(AR) zurückgesetzt und die schaltenden FETs 41 und 64 geschlossen. Die aktivierenden und abschaltenden Pulse der Taktspannungsquelle V(AR) sind zur Vermeidung von Rücksetzeinschwingvorgängen am Detektor innerhalb der aktivierenden und abschaltenden Pulse der Taktspannungsquelle V(DR) geschachtelt. Es werden nun beim Pegel V(SS)-V(DEC) des Detektorsignalknotenpunktes 40 die schaltenden FETs 72, 41 entsprechend geöffnet, während der Verstärker-Signalausgangsknotenpunkt 62 und der Verstärker-FET-Eingangsknotenpunkt 66 eine Schaltschwelle unter dem Pegel des Detektorsignalknotenpunktes 40 liegen. Der Pulspegel der Taktspannungsquelle V(H) ist an diesem Punkt niedrig und der schaltende FET 78 geöffnet, so daß die rücksetzende Schaltspannung am Verstärkersignalausgangsknotenpunkt 62 gleich der Spannung am Speicherkondensator 76 ist. Diese Spannung wird am Speicherkondensator 76 gehalten, bis die Taktspannungsquelle V(H) den schaltenden FET 78 öffnet und die Integration des Detektorstroms beginnt. Wenn die Integration beendet ist, wird der schaltende FET 78 geschlossen und die integrierte Spannung am Verstärker-Ausgangssignalknotenpunkt 62 wird an den Speicherkondensator 76 angelegt. Der FET-Schalter 78 wird anschließend wieder geöffnet, um jegliche durch das Schließen des FET-Schalters 78 verursachten Offsets abzuführen. Der Ausgang des Verstärkerschaltkreises wird von der externen Sensor- und Speicherelektronik kurz vor Ende der Integration und nach dem der FET-Schalter 78 nach der Integration wieder geöffnet wurde abgetastet. Die Differenz zwischen den zwei abgetasteten Verstärkerausgangssignalen ist proportional zu dem integrierten Detektorausgang.

Eine andere Ausführungsform des vorliegenden kapazitiv gekoppelten Transimpedanzverstärkerschaltkreises ist in Fig. 5 gezeigt. In diesem Schaltkreis sind der Detektor 39′, der Kondensator 56′, der integrierende Kondensator 58′, die schaltenden FETs 41′, 64′ und die zugehörigen Konstant- und Taktspannungsquellen dieselben, wie in Fig. 4 beschrieben (führende Ziffern und Buchstaben indizieren einander entsprechende Elemente). Jedoch sind eine Verstärkerstufe 100 und eine Ausgangsaktivierungsstufe 102 verschieden.

Die Verstärkerstufe 100 besteht aus einem Verstärker FET 104, einem Puffer-FET 106 und getrennten Polysiliziumwiderständen 108 und 110. Das Impedanzverhältnis zwischen den Widerständen 108/110 ist näherungsweise 1/10. Die Anschlüsse des Verstärker-FET 104 sind entsprechend mit einer Konstantspannungsquelle V(SS)′ und einem Anschluß des Puffer-FET 106 verbunden. Die gegenüberliegenden Anschlüsse des Puffer-FET 106 und ein Anschluß des Lastwiderstandes 110 sind an den Verstärker-Ausgangssignalknotenpunkt 62′ gelegt. Das andere Ende des Lastwiderstandes 110 ist mit einer Konstantspannungsquelle V(DD 1) verbunden. Der Lastwiderstand 108 verbindet eine Konstantspannungsquelle V(DD 2) und einen Knotenpunkt 112 zwischen dem Verstärker-FET 104 und dem Puffer-FET 106. Das Gate des Puffer-FET 106 ist mit der Konstantspannungsquelle V(DD 2) verbunden. Diese Verstärkerstufe erzeugt eine Verstärkungsverbesserung G _m , so daß die Verstärkung auf 50% der Leistung, gegenüber der einer konventionellen, wie in Fig. 4 gezeigten Verstärkerstufe ansteigt.

Es ist günstiger, an der Ausgangsaktivierungsstufe 102 eine Gate-Abtasttechnik zu verwenden, als direkt einen Speicherkondensator mit der Ausgangsspannung der Verstärkerstufe zu laden. Die Ausgangsaktivierungsstufe 102 enthält einen Speicherkondensator 76′, zusammen mit den in Fig. 4 gezeigten Ausgangssignalpuffer- und Schalterelementen einschließlich einem Sourcefolger-FET 90′, einem Aktivierungs-Sourcefolger-FET 82′, einer Aktivierungs- Spannungsquelle V(EN)′ und einer Konstantspannungsquelle V(DD)′. Anstatt eines FET-Schalters wird jedoch ein Gate-abtastender FET 114 verwendet. Die Anschlüsse des Gate-abtastenden FET 114 sind entsprechend an einen Speicherknotenpunkt 86′ und an eine Diffusions- Taktspannungsquelle V(SA) gelegt. Der Gate-abtastende FET 114 hat ein mit dem Verstärker-Ausgangssignalknotenpunkt 62 verbundenes Abtastgate 116 und ein Taktgate 118, das mit einer Taktspannungsquelle V(H)′ verbunden ist.

Im Betriebszustand werden der Detektor und die Verstärkerstufe in der selben Art und Weise zurückgesetzt wie in der in Fig. 4 gezeigten Ausführungsform. Der Detektorsignalknotenpunkt 40′ liegt an dem Spannungspegel V(SS)′- V(DET)′, während der Verstärkersignalausgangsknotenpunkt 62′ und der Verstärker-FET-Eingangsknotenpunkt 66′ auf einem Schwellenwert unter dem Pegel des Detektorsignalknotenpunktes 40′ liegen. Der Ausgangspegel der Taktspannungsquelle V(H)′ ist in diesem Moment niedrig, so daß der Gate-abtastende-FET 114 gesperrt ist. Der Ausgang der Diffusions-Taktspannungsquelle V(SA) wird dann gepulst, und die Spannung an dem Speicherkondensator 76′ steigt auf den Pegel der Pulsspannung. Wenn der Ausgang der Spannungsquelle V(SA) zu seinem niedrigen Wert zurückkehrt, folgt der Spannungspegel des Speicherkondensators 76′, bis er das Oberflächenpotential unter dem Abtastgate 116 erreicht. Dieses Oberflächenpotential ist proportional zu der durch das Öffnen des FET-Schalter 41′, 42′ verursachten Verstärkerstufen-Rücksetzspannung. Der Ausgang der Gatetaktspannungsquelle V(H)′ bekommt dann einen hohen Pegel, so daß der Abtast-FET 114 öffnet, und die Rücksetz-Rauschspannung der Verstärkerstufe an den Speicherkondensator 76′ gehalten wird. In diesem Moment beginnt die Integration des Stromausganges vom Detektor 39′. Am Ende der Integrationsperiode wird der Pegel an der Taktspannungsquelle V(H)′ niedrig und der Speicherkondensator 76′ entlädt sich, bis er das Oberflächenpotential unter dem Abtastgate 116 erreicht. Dieses Oberflächenpotential ist proportional zu dem integrierten Spannungspegel am Verstärker-Ausgangssignalknotenpunkt 62. Der Ausgang am Knotenpunkt 90′ wird einmal unmittelbar vor und nach der Integrationszeit abgetastet. Die Differenz der zwei abgetasteten Werte ist wiederum proportional zu dem integrierten Detektorausgang. Die Vorteile eines Gate-abtastenden ausgangsaktivierenden Schaltkreises liegen darin, daß die Kurvenform der Spannung am Verstärker-Ausgangssignalknotenpunkt 62′ das Gate eines FET-halbleitenden Elementes steuert. Dies trennt die Verstärkersignalausgangsspannungen am Knotenpunkt 62′, so daß das von dem Detektor kommende Signal nicht konstant sein braucht.

Eine weitere Ausführungsform eines kapazitiv gekoppelten Transimpedanz-Verstärkerschaltkreises ist in Fig. 6 gezeigt. In diesem Schaltkreis sind die Detektorelemente, die integrierenden Kondensatoren und die dazugehörenden schaltenden Elemente dieselben, wie die in den Fig. 4 und 5 gezeigten (führende Ziffern und Symbole markieren einander entsprechende Elemente). Die Verstärkerstufe 120 in dem Schaltkreis ist ähnlich der in Fig. 4 gezeigten, mit der Ausnahme, daß der Polysilizium-Lastwiderstand 50 durch einen Sperrschicht-Last-FET 122 ersetzt ist. Die Anschlüsse des Sperrschicht-Last-FET 122 liegen an dem Verstärker-Ausgangssignalknotenpunkt 62′ und einer Konstantspannungsquelle V(DD)′. Das Gate des Sperrschicht- Last-FET 122 ist mit einem Knotenpunkt 124 verbunden, der auf dem gleichen Pegel wie der Verstärker-Ausgangssignalknotenpunkt 62′ liegt. Verstärkerstufen mit Sperrschicht- Last-FETs sind Stand der Technik und müssen nicht ausführlich erläutert werden. Die optische Kodierstufe 128 verwendet einen Schaltkreis, den man als Ladungsverstärkerschaltkreis bezeichnen kann. In dieser Ausgangsstufe sind zwei Speicherkondensatoren 130, 132 entsprechend mit den Anschlüssen eines Isolierschicht-FET 134 verbunden. Die anderen Anschlüsse der Speicherkondensatoren 130, 132 sind beide an eine Konstantspannungsquelle V(SUB) geführt. Ein Abtastgate 136 des Isolierschicht-FET 134 liegt an dem Knotenpunkt 124. Ein Isolierschicht-Gate 138 des FET 134 ist mit einer Taktspannungsquelle V(SA) verbunden. Die gemeinsame Leitung zwischen dem Speicherkondensator 132 und dem Isolierschicht-FET 134 liegen an einem Speicher- Signalknotenpunkt 136. Ein Rücksetz-FET 140 verbindet eine Taktspannungsquelle V(SA) und den Speicher-Signalknotenpunkt 136. Das Gate des Rücksetz-FET 140 ist mit einer anderen Taktspannungsquelle V(RS) verbunden. Der Speichersignalknotenpunkt 136 ist ebenfalls mit dem Gate eines Sourcefolger-FET 142 verbunden, dessen Anschlüssen entsprechend an einen Signalausgangsknotenpunkt 142 und die Konstantspannungsquelle V(DD) geführt ist.

Im Betriebszustand werden der Detektor- und die Verstärkerstufe wie oben in Bezug auf die in den Fig. 4 und 5 gezeigten Schaltkreise erläutert zurückgesetzt. Zu diesem Zeitpunkt führen die Taktspannungsquellen V(H) und V(RS) niedriges Potential oder bekommen niedriges Potential, so daß sowohl der Isolierschicht-FET 134 als auch der Rücksetz- FET 140 sperren. Die Taktspannungsquelle V(SA) wird dann auf hohes Potential gepulst worauf die Ladung in den Speicherkondensatoren 130 und 132 auf diesen Pegel ansteigt. Wenn die Taktspannungsquelle V(SA) wieder auf geringerem Pegel liegt, folgt der Speicherkondensator 130 der Taktspannungsquelle V(SA), bis der Spannungspegel das Oberflächenpotential unter dem Abtastgate 136 erreicht. Dieses Oberflächenpotential ist proportional zur Schalt- Rauschspannung beim Verstärkerrücksetzen am Verstärker- Ausgangssignalknotenpunkt 62′ und dem Sourcefolger- Gate 136. Die Taktspannungsquelle V(H) hat dann einen hohen Pegel, so daß dieser Spannungspegel der proportional zu der Schalt-Rauschspannung beim Verstärkerrücksetzen ist, im Kondensator 130 gespeichert wird und die Integration beginnt. Am Ende des Integrationsvorganges wird die Spannung an der Taktspannungsquelle V(SA) gering, um den Speicherkondensator 132 zu entleeren. Die Taktspannungsquelle V(RS) erzeugt dann eine hohe Spannung, um den Rücksetz-FET 140 durchzuschalten, und die Spannung an der Taktspannungsquelle V(H) wird niedrig, um den Isolierschicht- FET 134 zu sperren. Zu diesem Zeitpunkt liegt der Speicherkondensator-Knotenpunkt 144 auf der Spannung der Schaltrauschspannung beim Verstärkerrücksetzen, und der Verstärker-Ausgangssignalknotenpunkt 62′ liegt auf der verstärkten integrierten Detektorspannung. Der Speicherkondensator 130 liegt nun auf höherem Potential als das Abtastgate 136 und deshalb gelangt die überschüssige Ladung auf den Speicherkondensator 132. Unter der Annahme, daß die Kapazität des Speicherkondensators 130 größer ist, als die des Speicherkondensators 132 wird die Spannungsänderung am Speicherkondensator 132 um den Betrag des Verhältnisses der zwei Kapazitätswerte größer sein, als am Speicherkondensator 130.

Unter Verwendung der oben erläuterten Schaltkreise und Signalabtasttechniken kann ein infraroter Detektorverstärkerschaltkreis gebaut werden, der sich durch verbesserte Detektorempfindlichkeit, geringeren Leistungsverbrauch und geringeren Rauschpegel auszeichnet. Es ist natürlich möglich, das Durchschnittsfachleute auf diesem Gebiet die hier dargestellten Schaltkreise modifizieren können, ohne sich von dem Kennzeichen der vorliegenden Erfindung zu entfernen. Zum Beispiel können alle in den Fig. 4 bis 6 gezeigten Leistungsstufen und Ausgangs-Kodierstufen untereinander ausgetauscht werden.

Claims (8)

1. Ein Verstärkerschaltkreis für einen Infrarotdetektor in einer Gruppe von Detektoren, die auf einer LSI- Struktur angebracht sind, gekennzeichnet durch:
von dem Detektor getrennte Vorspannungs-Vorrichtungen, zur Vorspannung des Detektors,
auf der LSI-Struktur angeordnete Schaltvorrichtungen, zur selektiven Kopplung der Vorspannungsvorrichtungen an den Detektor während einer ersten Zeitperiode und zur Trennung des Detektors während einer zweiten Zeitperiode, und
auf der LSI-Struktur angeordnete Verstärkervorrichtungen, zur Verstärkung des Ausganges des Detektors während der zweiten Zeitperiode.

2. Verstärkerschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß er Speichervorrichtungen aufweist, die auf der LSI-Struktur zur Speicherung des Ausganges der verstärkenden Vorrichtungen angeordnet sind.

3. Verstärkerschaltkreis nach Anspruch 2, gekennzeichnet durch Schaltvorrichtungen, die auf der LSI-Struktur zur selektiven Verbindung und Trennung der Speichervorrichtungen mit bzw. von einem Ausgang der Verstärkervorrichtungen, angeordnet sind.

4. Verstärkerschaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß die Schaltvorrichtung die Speichervorrichtung während der ersten Zeitperiode trennt und kurzzeitig die Speichervorrichtung ein erstes und zweites Mal während der zweiten Zeitperiode verbindet.

5. Ein Verstärkerschaltkreis für einen Infrarotdetektor einer auf einer LSI-Struktur angeordneten Gruppe von Detektoren, gekennzeichnet durch:
Vorspannungsvorrichtungen, getrennt von dem Detektor zur Vorspannung des Detektors,
Schaltvorrichtungen, die auf der LSI-Struktur zur selektiven Verbindung der Vorspannungsvorrichtungen mit dem Detektor während einer ersten Zeitperiode und zur Trennung des Detektors während einer zweiten Zeitperiode angeordnet sind,
Verstärkervorrichtungen, die auf der LSI-Struktur zur Verstärkung des Ausganges des Detektors während der zweiten Zeitperiode angeordnet sind, und
Ausgangsvorrichtungen zur Erzeugung einer Spannung, die proportional zum Ausgang der Verstärkervorrichtungen ist, wobei die Ausgangsvorrichtungen aufweisen:
ein kapazitives Element; und
Vorrichtungen, die zur Steuerung der Spannung an den kapazitiven Element auf den Spannungsausgang der Verstärkervorrichtung ansprechen.

6. Verstärkerschaltkreis nach Anspruch 5, dadurch gekennzeichnet, daß die Spannungs-Steuervorrichtungen einen FET-Transistor aufweisen, der ein Aktivierungsgate und ein Steuerspannungseingangsgate hat, das mit dem Ausgang der Verstärkervorrichtung verbunden ist, wobei der FET-Transistor auf ein Aktivierungssignal an seinem Aktivierungsgate zur Steuerung der Spannung an dem kapazitiven Element in Übereinstimmung mit dem Ausgang der Verstärkervorrichtung reagiert.

7. Verstärkerschaltkreis für einen Infrarotdetektor einer auf einer LSI-Struktur angeordneten Gruppe von Detektoren, gekennzeichnet durch:
von dem Detektor zur Vorspannung des Detektors, getrennte Vorspannungsvorrichtungen
auf der LSI-Struktur angeordnete Schaltvorrichtungen, zur selektiven Verbindung der Vorspannungsvorrichtung mit dem Detektor während einer ersten Zeitperiode und zur Trennung des Detektors während einer zweiten Zeitperiode,
auf der LSI-Struktur angeordnete Verstärkervorrichtungen, zur Verstärkung des Ausganges des Detektors während der zweiten Zeitperiode, und
Ausgangsvorrichtungen zur Erzeugung einer Spannung, die proportional zu dem Ausgang der Verstärkervorrichtungen ist, wobei die Ausgangsvorrichtungen aufweisen:
ein erstes kapazitives Element,
ein zweites kapazitives Element mit einer Kapazität, die kleiner ist als die des ersten kapazitiven Elementes,
Ladungsvorrichtungen zur periodischen Ladung und Entladung der ersten und zweiten kapazitiven Elemente und
Übertragungsvorrichtungen, die die kapazitiven Elemente zur Steuerung des Ladungsflusses zwischen dem ersten und zweiten kapazitiven Element in Übereinstimmung mit dem Ausgang der Verstärkervorrichtungen verbinden, wobei auf dem ersten kapazitiven Element eine Ladung proportional zum Ausgang der Verstärkervorrichtungen gespeichert und dann auf das zweite kapazitive Element übertragen wird.

8. Schaltkreis nach Anspruch 7, dadurch gekennzeichnet, daß die Übertragungsvorrichtungen einen FET-Transistor mit einem Aktivierungsgate und einem Steuerspannungseingangsgate aufweisen, der mit dem Ausgang der Verstärkervorrichtungen verbunden ist, wobei der FET-Transistor auf ein Aktivierungssignal an dem Aktivierungsgate zur Steuerung der Übertragung der Spannung von dem ersten kapazitiven Element zu dem zweiten kapazitiven Element in Übereinstimmung mit dem Ausgang der Verstärkervorrichtungen reagiert.