DE3638020A1 - Abtastdatenintegrator mit umgeschalteter kapazitaet unter verwendung eines verstaerkers mit einer verstaerkung von eins - Google Patents

Description

Die Erfindung betrifft allgemein einen Abtastdatenintegrator mit umgeschalteter Kapazität, insbesondere betrifft die Erfindung einen solchen Integrator, der einen Verstärker mit der Verstärkung von Eins verwendet.

Abtastdatenintegratoren mit umgeschalteter (kommutierter) Kapazität enthalten im allgemeinen einen Abtastkondensator, einen Integrationskondensator, einen Verstärker (Puffer) mit der Verstärkung Eins sowie vier Schalter in Form von MOS-Transistoren. Ein erster und ein zweiter Schalter werden von einem ersten Zeitsteuersignal- oder Taktsignalgenerator gesteuert, während ein dritter und ein vierter Schalter von einem zweiten Zeitsteuersignal- oder Taktsignalgenerator, der mit dem ersten Generator synchronisiert ist, derart gesteuert, daß keine einander überlappenden Signale vorhanden sind. Der erste und der dritte Schalter liegen als Reihenschaltung zwischen einer Eingangssignalquelle und dem Verstärker-Ausgang, während der zweite und der vierte Schalter als Reihenschaltung zwischen Schaltungsmasse und dem positiven Eingang des Verstärkers liegen, welcher mit seinem negativen Eingang über einen Rückkopplungszweig an den Verstärker- Ausgang angeschlossen ist. Der Abtastkondensator ist zwischen gemeinsamen Schaltungsknoten geschaltet, die sich zwischen dem ersten und dem dritten Schalter bzw. zwischen dem zweiten und dem vierten Schalter befinden. Der Integrationskondensator ist zwischen dem positiven Eingang des Verstärkers und Schaltungsmasse gelegt.

In solchen bekannten Integratoren wird während einer ersten Betriebsphase, in der der erste Taktsignalgenerator den ersten und den zweiten Schalter in einen Zustand niedrigen Widerstands bringt, während der zweite Generator den dritten und den vierten Schalter in einen Zustand hohen Widerstands bringt, der Abtastkondensator auf die Spannung des Eingangssignals geladen, während der Integrationskondensator unverändert auf eine Spannung aufgeladen bleibt, die während der vorausgehenden Aktivitätsphase des Integrators am Ausgang des Verstärkers erzeugt wird. In der anschließenden zweiten Betriebsphase, in welcher der erste Generator den ersten und den zweiten Schalter in einen Zustand hohen Widerstands bringt und dadurch die Eingangssignalquelle vom Rest der Schaltung trennt, während der zweite Generator den dritten und den vierten Schalter in einen Zustand niedrigen Widerstands bringt, wird die gesamte, in den Abtastkondensator gespeicherte Ladung zwischen dem Kondensator und dem Integrationskondensator verteilt, wobei die Ladespannung des Integrationskondensators aufgrund der Verstärkung von Eins des Verstärkers wiederum identisch ist mit der Ausgangsspannung des Verstärkers.

Im Hinblick auf die Speicherfähigkeit der Schaltung sollte die Ausgangsspannung des Verstärkers unverändert bleiben, wenn das Eingangssignal beendet wird. Allerdings befindet sich zwischen jedem einzelnen Schaltungsknoten und Schaltungsmasse bei jeder möglichen Schaltungsauslegung eine parasitäre Kapazität, die bei der anschließenden Folge von Zeitsteuer- oder Taktsignalen und insbesondere während der oben erwähnten zweiten Betriebsphase die Neigung haben, den Integrationskondensator zu entladen, mit dem Ergebnis, daß die Ausgangsspannung variiert. Dies stellt eine unerwünschte Beschränkung dieses weitverbreiteten Typs eines Integrators mit umgeschalteter Kapazität dar.

Der Erfindung liegt die Aufgabe zugrunde, einen Integrator mit umgeschalteter Kapazität zu schaffen, der Gebrauch macht von einem Verstärker mit der Verstärkung 1, und der weniger empfindlich gegenüber parasitären Kapazitäten ist als die bekannte Schaltung.

Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst. Eine vorteilhafte Weiterbildung der Erfindung ist in Anspruch 2 angegeben.

Durch die Erfindung wird nicht nur erreicht, daß der Integrator weniger empfindlich gegenüber parasitären Kapazitäten ist, sondern es wird allgemein der Vorteil erzielt, daß die Übertragungsfunktion der Schaltung weniger fehlerbehaftet ist.

Aufgrund der neuen, erfindungsgemäßen Ausbildung des Integrators wird jegliche parasitäre Kapazität, die zwischen dem gemeinsamen Knoten zwischen dem ersten und dem vierten Schalter einerseits und Schaltungsmasse andererseits existiert, während der ersten Phase des Betriebszyklus auf die Ausgangsspannung des Verstärkers vorgeladen, und dadurch wird in der anschließenden zweiten Phase, auch wenn das Eingangssignal nicht vorhanden ist, die Entladung des Integrationskondensators (der dann parallel zu dem Abtastkondensator geschaltet ist) verhindert, mit der Folge, daß Schwankungen der Ausgangsspannung vermieden werden. Der andere Schaltungsknoten ist geerdet und mithin frei von parasitären Kapazitäten.

Da der erfindungsgemäße Integrator im wesentlichen unempfindlich gegenüber parasitären Kapazitäten ist, wird vermieden, daß die Übertragungsfunktion der Schaltung fehlerbehaftet ist.

Im folgenden wird eine Ausführungsform der Erfindung anhand der Zeichnungen näher erläutert.

Die einzige Figur zeigt eine Schaltungsskizze einer Ausführungsform eines erfindungsgemäßen Abtastdatenintegrators.

Ein Verstärker (Puffer) 1 mit der Verstärkung von Eins besitzt zwischen dem Ausgang 2 und seinem negativen (invertierenden) Eingang 3 eine Rückkopplung. Vier Schalter 4, 5, 6, 7 sind jeweils als MOS-Transistoren ausgebildet. Ein erster und ein zweiter Schalter 4, 5 sind mit ihren Gates zusammengeschaltet, und die Gates werden gesteuert von einem ersten Zeitsteuersignal- oder Taktsignalgenerator 8. Ein dritter und ein vierter Schalter 6, 7 sind ebenfalls mit den Gates zusammengeschaltet und werden von einem zweiten Zeitsteuersignal- oder Taktsignalgenerator 9, der mit dem Generator 8 synchronisiert ist, derart gesteuert, daß die zueinander in Beziehung stehenden Signale überlappungsfrei aufeinander folgen.

Der erste und der dritte Schalter liegen in Reihe zwischen einer Eingangssignalquelle 10 und Schaltungsmasse, während der zweite und der vierte Schalter 5, 7 in Reihe zwischen dem Ausgang 2 des Verstärkers 1 und einem positiven (nicht-invertierenden) Eingang 11 des Verstärkers liegen.

Zwischen zwei Schaltungsknoten 13 und 14 zwischen den Schaltern 4, 6 bzw. 5, 7 befindet sich ein Abtastkondensator 12.

Zwischen dem positiven Eingang 11 des Verstärkers 1 und Schaltungsmasse befindet sich ein Integrationskondensator 15.

Aufgrund der oben beschriebenen Schaltungsauslegung lädt sich der Abtastkondensator 12 während einer ersten Betriebsphase, in der der Generator 8 die Schalter 4 und 5 in einen Zustand niedrigen Widerstands bringt und der Generator 9 die Schalter 6, 7 in einen Zustand hohen Widerstands bringt, auf eine Spannung auf, die so groß ist wie die Differenz zwischen der Ausgangsspannung am Ausgangsanschluß 2 und der Eingangsspannung am Eingangsanschluß 10.

Während dieser ersten Betriebsphase wird die parasitäre Kapazität 16, die zwischen dem Schaltungsknoten 14 und Schaltungsmasse existiert und in der Zeichnung durch gestrichelte Linien angedeutet ist, auf die Ausgangsspannung des Verstärkers 1 vorgeladen.

An die oben erwähnte erste Betriebsphase schließt sich ohne Signalüberlappung die zweite Betriebsphase an, bei der der Generator 8 die Schalter 4, 5 in einen Zustand hohen Widerstands bringt und dadurch den Eingang 10 vom Rest der Schaltung abtrennt, während der Generator 9 die Schalter 6, 7 in einen Zustand niedrigen Widerstands bringt. In diesem Zustand schaltet ein stark leitender Pfad die Kondensatoren 12 und 15 parallel, mit der Folge, daß zwischen den Kondensatoren eine Ladungsverteilung erfolgt. Die Ausgangsspannung am Anschluß 2 nimmt folglich einen Wert an, der von der in den beiden Kondensatoren gespeicherten Gesamtladung abhängt.

Während der zweiten Phase bleibt die parasitäre Kapazität 16, auch wenn kein Eingangssignal vorhanden ist, aufgeladen auf die Ausgangsspannung und bewirkt mithin keine Entladung der zwei parallel geschalteten Kondensatoren 12 und 15. Deshalb bleibt die Ausgangsspannung am Anschluß 2 über viele Zyklen hinweg stabil.

Claims (2)

1. Abtastdatenintegrator mit umgeschalteten Kapazitäten, umfassend: einen Abtastkondensator (12), einen Integrationskondensator (15), einen Verstärker mit der Verstärkung von Eins (1) sowie vier Schalter (4, 5, 6, 7), die umschaltbar sind zwischen einem Zustand niedrigen Widerstands und einem Zustand hohen Widerstands, wobei ein erster und ein zweiter Schalter (4, 5) von einem ersten Zeitsteuersignalgenerator (8) und ein dritter und ein vierter Schalter (6, 7) von einem zweiten Zeitsteuersignalgenerator (9), der mit dem ersten Zeitsteuersignalgenerator (8) synchronisiert ist, derart gesteuert werden, daß die zueinander in Beziehung stehenden Zeitsteuersignale überlappungsfrei aufeinanderfolgen, der erste und der dritte Schalter (4, 6) ebenso wie der zweite und der vierte Schalter in Reihe geschaltet sind, der Abtastkondensator (12) zwischen gemeinsamen Schaltungsknoten (13, 14) zwischen den in Reihe geschalteten Schaltern (4, 6) angeschlossen ist und der Integrationskondensator (15) zwischen einen Eingang (11) des Verstärkers (1) und Schaltungsmasse gekoppelt ist, dadurch gekennzeichnet, daß die aus dem ersten und dritten Schalter (4, 6) bestehende Reihe zwischen eine Eingangssignalquelle (10) und Schaltungsmasse eingefügt ist, während die aus dem zweiten und dem vierten Schalter (5, 7) bestehende Reihe zwischen den Ausgang (2) des Verstärkers (1) und den Eingang (11) des Verstärkers (1) eingefügt ist.

2. Integrator nach Anspruch 1, dadurch gekennzeichnet, daß die Schalter (4, 5, 6, 7) aus MOS-Transistoren bestehen.