JPS6043594B2 - 電荷転送素子の出力回路 - Google Patents

Description

【発明の詳細な説明】 本発明は電荷転送素子（ＣＴＤ）、例えはＢＢＤの出力
回路に関する。

ＢＢＤは一般に第１図に示すように構成される。

図において、入力端子１がｐｎｐ形のトランジスタ２の
ベースに接続され、このトランジスタ２のコレクタが接
地され、エミッタが抵抗器３を通じて電源端子４に接続
される。このトランジスタ２のエミッタが逆方向のダイ
オード５を通じてコンデンサＣｏの一端に接続され、こ
のコンデンサＣｏを通じてクロック端子６に接続される
。またコンデンサＣｏの一端がｎｐｎ形のトランジスタ
Ｑ１のエミッタに接続され、このトランジスタＱ、のコ
レクタが次段のｎｐｎ形のトランジスタＱ２のエミッタ
に接続され、以下同様にｎｐｎ形のトランジスタＱ２〜
Ｑ２ｎ（ｎはｏまたは正の整数）のコレクタとエミッタ
とが順次接続される。これらのトランジ。スタＱ２〜Ｑ
２ｎのコレクタとベースとの間にそれぞれコンデンサＣ
２〜Ｃ２ｎが接続される。なお、コンデンサＣ２〜Ｃ２
ｎの容量値は全てコンデンサＣｏに等しく、Ｃとする。
さらに奇数番目のトランジスタＱ、、Ｑ。・・・・・・
Ｑ。ｎ−、のベースがクロック端子７を通じて駆動回路
８に接続され、偶数番目のトランジスタＱ２、Ｑ。・・
・・・・Ｑ２ｎのベースがクロック端子６を通じて駆動
回路８に接続される。そしてクロック端子６、７には、
それぞれ第２図Ａ、Ｂに示すように、ＶＤｃ（５ＶＤｃ
ｆＶｐの電位を取り、デューティー比が５０％で、互い
に逆極性になるクロック信号φ、、φ。

が供給される。なＪお電圧Ｖ、は、電源端子４に供給さ
れる電源電圧Ｖｃｃに対して、Ｖｃｃ＞ＶＤｃ＋２Ｖｐ される。

さらに入力端子１に供給される入力信号の電圧Ｖ、が、
ＶＤＣ＋ＶＰ≦Ｖｓ≦ＶＤｃ＋２Ｖｐの範囲とされる。

この装置において、初期状態では、コンデンサＣ０Ｃ０
〜０ｎはすべて端子電圧がＶ、に充電されている。また
入力信号の電圧Ｖ＄を直流成分ＶＳＤＣと交流成分ＶＳ
ＡＣとに分けると、初期状態では交流成分ＶＳＡＣのみ
０になつている。従つて初期状態において、偶数番目の
コンデンサＣｏ、Ｃ２・・・・・・Ｃ２ｎのホット側は
、第２図Ｃに示すように、信号φ、がＶＤＣ＋ＶＰの期
間に、一旦ＶＤｃ＋２Ｖｐまで上がつた後にＶＳＤＣに
なり、信号φ２がＶＤＣ＋ＶＰの期間に、一旦Ｖｓｐｃ
−Ｖｐまで下がつた後にＶＤｃ−ｆ−Ｖｐになる。

また奇数番目のコンデンサＣｌ、Ｃａ・・・・・・Ｃ２
ｎ−１のホット側は、第２図Ｄに示すように、信号φ１
が■ＤＣ＋ＶＰの期間に、一旦■。。−■Ｐまで下がつ
た後にＶＤＣ＋■Ｐになり、信号φ２がＶＤＯ＋■，の
期間に、一旦■。ｃ＋２Ｖｐまで上がつた後に■ＳＤＯ
になる。そして入力信号が供給された直後の最初の信号
φ１が■。

。＋Ｖ，の期間において、このときの入力信号の電圧を
■＝■．５１１とするとコンデンサＣ。のホット側の電
位は一旦Ｖ。Ｏ＋２Ｖｐまで上がつた後に■，１になる
。すなわちコンデンサＣ。は放電して、（Ｖ，ュー（■
ＤＯ＋■ｐ））Ｃの電荷を蓄える。１このときトランジ
スタＱ１はオフなので、コンデンサＣｌ，Ｃ２・・・・
・・Ｃ２ｎには変化はない。

次に、続く信号φ２が■ＤＯ＋Ｖｐの期間において、ま
ず信号φ１の電位が■。。になるので、コンデンサＣ。
のホット側の電位は■Ｓ１−（■ＤＣ＋■，）＋ＶＤＣ
＝■Ｓ１−■Ｐになる。そしてトランジスタＱ１がオン
するので、コンデンサＣ。のホット側の電位は最終的に
トランジスタＱ１のベース電位（■ＤＯ＋■ｐ）まで上
昇する。このときトランジスタＱ１は能動領域で動作し
ているので、コンデンサＣ。の充電は、端子７→コンデ
ンサＣ１→トランジスタＱ１のコレクタ●エミッタ→コ
ンデンサＣ。の経路で行われる。そしてコンデンサＣＯ
のホット側の電位が■１−■２から■ＤＣ＋■２に変化
するので、コンデンサＣ１のホット側からコンデンサＣ
Ｏのホット側への電荷の移動は、（（ＶＤＯ＋■ｐ）−
（Ｖｓｌ−■ｐ））Ｃ＝（■０ｃ＋２Ｖｐ−■１）Ｃで
与えられる。

これに対してコンデンサＣ１には最初■ｐ−Ｃの電荷が
蓄えられていたので、コンデンサＣ１の最終電荷量は、
Ｖｐ−Ｃ−（■ＤＣ＋２ＶＰ−■，１）Ｃ＝（Ｖ，ｌ−
（■００＋■ｐ））Ｃとなる。

すなわち、信号φ１がＶＤＯ＋ＶＰの期間にコンデンサ
Ｃ。が■Ｓ１−（ＶＤＣ＋Ｖ，）であつたものが、信号
φ２がＶ。ｃ＋■２の期間にコンデンサＣ１に移動し、
コンデンサＣ。は■００＋Ｖｐに戻る。なおトランジス
タＱ２がオフであるので、コンデンサＣ２，Ｃ３・・・
・・・Ｃ２〜Ｃ２ｎには変化はない。さらに、次の信号
φ１がＶ。

。＋Ｖｐの期間において、入力信号の電圧が■，＝■，
２とすると、コンデンサＣ。は■＄２−（■ＤＣ＋ＶＰ
）に充電され、コンデンサＣ１は■。。＋■２に戻され
、コンデンサＣ２は■１−（■ＤＣ＋■ｐ）に充電され
る。なおトランジスタＱ３がオフなのでコンデンサＣ３
以降は変化しない。以上の動作がくり返えされて、信号
は図面の左から右へと、信号φ１，φ２に同期して移動
される。

このような装置において、中間端子を設けて、転送され
る信号の一部を取り出すには、従来は以下のようにされ
ていた。

すなわち第１図において、信号を取り出そうとするコン
デンサＣ２のホット側がエミツタホロアに構成されたＮ
ｐｎトランジスタ９のベースに接続され、このトランジ
スタ９を通じて出力端子１０に信号が取り出される。と
ころが、この回路の場合、トランジスタ９のコレクタ・
ベース間容量ＣＣＢの影響で、クロック信号の実効パル
ス高が減少し、信号のダイナミックレンジが低下してし
まう。すなわち実効パルス高は本来の値のＣＩし；倍の
大きさになつてしまう。また、信号がトランジスタ９の
ベース電流の影響を受けてしまう。本発明はこのような
点にかんがみ、上述の欠点を除去した出力回路を提供す
るものである。

以下図面を参照しながら本発明の一実施例について説明
しよう。第３図において、偶数番目のコンデンサ例えば
コンデンサＣ２のコールド側が端子６から切り離される
。

またコンプリメンタリーなトランジスタ１１，１２のエ
ミッタが互いに接続され、この接続点にコンデンサＣ２
のコールド側が接続されノる。さらにトランジスタ１１
，１２のベースが互いに接続され、この接続点に発振器
１３が接続される。この発振器１３から信号φ１と同位
相で、ＶＯＣ−Ｖ８Ｅと、■ＤＣ＋ＶＰ＋ＶＢＩｌｌ：
（但しＶＢＥはトランジスタ１１，１２のベース・エミ
ッタ間電；圧）の電位を取る信号φ１″が供給される。
そしてＰｎｐ形のトランジスタ１２のコレクタが接地さ
れ、Ｎｐｎ形のトランジスタ１１のコレクタから出力端
子１４が導出される。従つてこの回路において、入力信
号が供給された直後の最初の信号φ１が■。

ｃ＋■２の期間に、コンデンサＣ。に（Ｖｓｌ−（■Ｄ
Ｃ＋■ｐ））Ｃの電荷が充電され、続く信号φ２がＶ。
。＋Ｖｐの期間にコンデンサＣ１に上述のコンデンサＣ
。の電荷が移行される。そして次の信号φ１がＶＤＣ＋
ＶＰの期間に、コンデンサＣ２を通じて矢印１。の方向
に（■Ｃ．ｃ＋２Ｖｐ−Ｖｓｌ）Ｃの電荷が流され、こ
の電流はトランジスタ１１のコレクタを通じて出力端子
１４に流される。 すなわちこの回路において、出力端
子１４から、入力信号に対して１クロック期間τ（＝閥
：ＦＯはクロック周波数）だけ遅らされた信号が、電流
の形で取り出される。さらに２Ｔ，３τ・・・・・・ｎ
τ遅らせる楊合も同様に、それぞれ偶数番目のコンデン
サに上述の回路を接続することにより、信号を電流の形
で取り出すことができる。こうしてＢＢＤから信号が取
り出されるわけであるが、本発明によればコンデンサに
は通常の転送時と同じパルスが供給されているので、Ｂ
ＢＤで転送される信号には全く影響を与えることがない
。

さらに第４図は他の例を示す。

この図において、奇数番目のコンデンサ例えばコンデン
サＣ１のコールド側が端子７から切り離される。またコ
ンプリメンタリーなトランジスタ１５，１６のエミッタ
が互いに接続され、この接続点にコンデンサＣ１のコー
ルド側が接続される。さらにトランジスタ１５，１６の
ベースが互いに接続され、この接続点に発振器１７が接
続される。この発振器１７から信号φ２と同位相で、Ｖ
Ｏｃ−■ＢＥと■。。＋■ｐ＋■ＢＥの電位を取る信号
φ２″が供給される。そしてＮｐｎ形のトランジスタ１
５のコレクタが電源端子４に接続され、Ｐｎｐ形のトラ
ンジスタ１６のコレクタから出力端子１８が導出される
。従つてこの回路において、入力信号が供給された直後
の最初の信号φ１が■ＤＣ＋■Ｐの期間に、コンデンサ
Ｃ。に（■：３１−（■Ｄｃ＋Ｖｐ））Ｃの電荷が充電
され、続く信号φ２が■ＤＣ＋ＶＰの期間にコンデンサ
Ｃ１を通じて矢印１。の方向に（■０ｃ＋２Ｖｐ−Ｖ，
ｌ）Ｃの電荷が流される。そして次の信号φ１が■ＤＣ
＋■Ｐの期間に、コンデンサＣ２を通じて矢印１ェの方
向に（■ＤＣ＋２■２−Ｖ，ｌ）Ｃの電荷が流され、こ
の電流はトランジスタ１６のコレクタも通じて出力端子
１８に流される。すなわちこの回路において、出力端子
１８から、入力信号に対してτだけ遅らされた信号が、
電流で取り出される。

さらに２τ，３τ・・・・・・・ｎτ遅らせる楊合も同
様に、それぞれ奇数番目のコンデンサに上述の回路を接
続することにより、信号を電流の形で取り出すことがで
きる。また第３図に回路において、トランジスタ１１の
コレクタを電源端子４に接続し、トランジスタ１２のコ
レクタから出力を得るようにするか、あるいは第４図の
回路において、トランジスタ１６のコレクタを接地し、
トランジスタ１５のコレクタから出力を得るようにする
ことにより、入力信号に対して、０．５τ，１．５τ，
２．５τ・・・・・・ｎ−０．５τ遅らされた電流出力
を得ることができる。

さらに第３図の回路において出力を電圧で得たい場合に
は第５図のようにすればよい。

すなわち図において、トランジスタ１１のコレクタが抵
抗値Ｒの抵抗器２１を通じて電源端子４に接続される。
そしてこの抵抗器２１を通じて電源端子４に接続される
。そしでこの抵抗器２１とコレクタとの接続点に得られ
る電圧が積分回路を通じて出力端子２３に取り出される
。従つて出力端子２３にはコレクタ電流の平均値にＲを
乗じた電圧が取り出され、出力電圧Ｖ。

ＯＴはとなる。

また第４図の回路において出力を電圧で得たい場合には
第６図のようにすればよい。

すなわち図において、トランジスタ１６のコレクタが抵
抗値Ｒの抵抗器２４を通じて接地される。そしてこの４
抵抗器２４とコレクタとの接続点に得られる電圧が積分
回路２５を通じて出力端子２６に取り出される。従つて
電荷転送素子端子２６にはコレクタ電流の平均値にＲを
乗じた電圧が取り出され、出力電圧■。

ＵＴは、となる。さらに第７図は、第３図の回路におい
て出力を電圧て得る場合の他の例を示す。

図においてトランジスタ１１のコレクタがＮｐｒ彬のト
ランジスタ３１のコレクタ・エミッタを通じて電源端子
４に接続され、このトランジスタ３１のベースがクロッ
ク端子７に接続される。それと共にトランジスタ１１，
３１の接続点に容量値Ｃのコンデンサ３２が接続され、
このコンデンサ３２を通じてクロック端子６が接続され
る。そしてトランジスタ１１，３１の接続点から出力端
子３３が導出される。従つてこの回路において、入力信
号が供給されてからτ後の信号φ１がＶ。

ｃ＋Ｖｐの期間に、コンデンサ３２は■Ｓ１−（■０ｃ
＋■ｐ）に充電され、信号φ１の電位が加算されて、出
力端子３３には、の出力電圧ＶＯＵＴが得られる。

なお上述の回路の場合、ＢＢＤの入力側に設けられたト
ランジスタ２及びダイオード５のために、２■ＢＥの直
流電位の上昇があるので、図中に示すように２段のエミ
ツタホロア回路３４，３５によつて直流電位の調整を行
つてもよい。

この場合には、エミツタホロア回路によつてベース電流
の流出を低く抑えるという効果もある。さらにコンデン
サ３２を破線で示すように端子６ではなく発振器１２に
接続してもよい。

ただしこの場合には、出力電圧は、■。Ｕ，＝Ｖ，ｌ＋
２ＶＢＩＥになる。また第８図は、第４図の回路におい
て出力を電圧で得る場合の他の例を示す。

図においてトランジスタ１６のコレクタがカレントミラ
ー回路を構成する一方のＮｐｎ形のトランジスタ３６の
コレクタ・エミッタを通じて接地され、他方のＮｐｎ形
のトランジスタ３７のエミッタが接地され、コレクタが
Ｎｐｎ形のトランジスタ３８のコレクタ●エミッタを通
じて電源端子４に接続される。このトランジスタ３８の
ベースがトランジスタ１５，１６のエミッタの接続点に
接続される。それと共にトランジスタ３７，３８の接続
点に容量Ｃのコンデンサ３９が接続され、このコンデン
サ３９を通じてクロック端子６が接続される。そしてト
ランジスタ３７，３８の接続点から出力端子４０が導出
される。従つてこの回路において、トランジスタ３８の
ベースには信号φ２と同等の信号が供給される。

そして入力信号が供給されてからγ後の信号がφ１がＶ
［）Ｃ＋ＶＰの期間に、出力端子４０にの出力電圧ＶＯ
ＵＴが得られる。なお第７図の場合と同様、エミツタホ
ロア回路３４，３５にて入力側での直流上昇分を除去し
てもよい。

またトランジスタ３８のベースは破線で示すうに発振器
１７に接続してもよく、この場合の出力電圧は、■０Ｕ
Ｔ＝ＶＳｌ＋ＶＩ３Ｅになる。

さらに第９図、第１０は本発明をＦＥＴ型のＢＢＤに適
用した場合を示す。

図において、ＢＢＤは以下のように構成される。すなわ
ち各ＦＥＴＸｌ，Ｘ２・・・・・・Ｘ．２ｎのドレイン
●ゲート間にコンデンサＣｌ，Ｃ２・・・・・・Ｃ２，
，が設けられ、ＦＥＴＸｌ〜Ｘ２ｎのソース、ドレイン
が順次接続されると共に、ＦＥＴＸｌ〜Ｘ２ｎのゲート
が一つおきにそれぞれ互いに接続され、偶数番目のＦＥ
Ｘ２，Ｘ４・・・・・・Ｘ２。

のゲートの接続点がクロック端子６に接続され、奇数番
目のＦＥＴＸｌ，Ｘ３・・・・・・Ｘ２ｎ−１のゲート
の接続点がクロック端子７に接続され、さらに入力端子
６との間にコンデンサＣ。が接続される。このようなり
ＢＤに対して、出力回路はエンハンスメント形のＭＯＳ
ＦＥＴで構成される。まず第９図はコンデンサＣ２ｌｎ
（ｍはＯまたは正の整数）から出力を得る場合であつて
、上述の第２７図に対応する回路である。そして第７図
のトランジスタ１１，，３１の代りにｎチャンネルのＦ
ＥＴ５ｌ，５３が接続されトランジスタ１２の代りにｐ
チャンネルのＦＥＴ５２が接続される。なおＦＥＴ５ｌ
，５２はコンプリメンタリーにさ７れる。また第１０図
はコンデンサＣ２．ｎ−１から出力を得る場合であつて
、上述の第８図に対応する回路である。

そして第８図のトランジスタ１５，３６，３７，３８の
代りにｎチャンネルのＦＥＴ５４，５６，５７，５８が
接続され、トランジスタ１６の代りにＰチャンネルのＦ
ＥＴ５５が接続される。なおＦＥＴ５４，５５はコンプ
リメンタリーにされる。従つて５４，５５のゲートに供
給される信号φ１，φ２の電位を、ＦＥＴ５ｌ，５４お
導通時のゲート・ソース間電圧降下を■Ｃ，″として、
ＶＤＣ一■。

，″と■ＤＣ＋■９＋■０３にすれば、上述の回路と同
様に出力を得ることができる。さらに第１１図、第１２
図は本発明をＣＣＤに適用した場合を示す。

図において、ＣＣＤの電極ＫＯ，Ｋｌ，Ｋ２・・・・・
・Ｋ２ｎが一つおきに互いに接続され、電極Ｋ。，Ｋ２
・・・・・・Ｋ６の接続点が端子６に接続され、電極Ｋ
ｌ，Ｋ３・・・・・・Ｋ２ｎ−，の接続点が端子７に接
続される。このＣＣＤに対しは第９図、第１０図と同様
にして出力を得ることができる。まず第１１図は電極Ｋ
２ｍから出力を得る場合であつて、上述の第９図と同様
にＦＥＴ５ｌ〜５３等が接続される。また第１２図は電
極Ｋ２ｎ−１から出力を得る場合であつて、上述の第１
０図と同様にＦＥＴ５４〜５８等が接続される。すなわ
ちＣＣＤでは、クロック信号φ１，φ２の供給される電
極？〜Ｋ２ｎとチャンネルとの間に浮遊容量の充放電が
到来信号のレベルに依存している。

従つて上述の回路において、出力を得ようとする電極に
、別途クロック信号を供給することにより、出力を得る
ことができる。こうして本発明によれは、出力を得よう
とするコンデンサまたは電極に別途クロック信号を供給
して出力を得ると共に、この動作は通常の転送と全く等
しいのて、ＢＢＤあるいはＣＣＤを転送される信号には
全く影響を与えることがない。

【図面の簡単な説明】

第１図、第２図はＢＢＤの説明のための図、第３図は本
発明の一例の接続図、第４図〜第１２図は他の例の接続
図である。 １１と１２及び１５と１６はそれぞれコンプリメンタリ
ーなトランジスタ、１３，１７は発振器である。

Claims (1)

【特許請求の範囲】
1. １ 電荷転送素子のクロック信号と同位相の信号を相補
   的な一対の能動素子の制御端子に共通に供給し、これら
   の能動素子の被制御端子を互いに接続し、この接続点を
   上記電荷転送素子の容量のコールド側に接続し、上記能
   動素子を流れる電流を検出して出力を得るようにした電
   荷転送素子の出力回路。