JPS6043595B2

JPS6043595B2 - 電荷転送素子の出力回路

Info

Publication number: JPS6043595B2
Application number: JP54004979A
Authority: JP
Inventors: 尭央土屋; 光生曽根田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1979-01-19
Filing date: 1979-01-19
Publication date: 1985-09-28
Also published as: JPS5597098A

Description

【発明の詳細な説明】本発明は電荷転送素子（ＣＴＤ）、例えばＢＢＤの出
力回路に関する。

ＢＢＤは一般に第１図に示すように構成される。

図において、入力端子１がｐｎｐ形のトランジスタ２の
ベースに接続され、このトランジスタ２のコレクタが接
地され、エミッタが抵抗器３を通じて電源端子４に接続
される。このトランジスタ２のエミッタが逆方向のダイ
オード５を通じてコンデンサＣｏの一端に接続され、こ
のコンデンサＣｏを通じてクロック端子６に接続される
。またコンデンサＣｏの一端がｎｐｎ形トランジスタＱ
１のエミッタに接続され、このトランジスタＱ、のコレ
ークタが次段のｎｐｎ形のトランジスタＱ。のエミッタ
に接続され、以下同様にｎｐｎ形のトランジスタＱ０〜
Ｑ２ｎ（ｎはｏまたは正の整数）のコレクタとエミッタ
とが順次接続される。これらのトランジスタＱ、〜Ｑ２
ｎのコレクタとベースとの間にそれぞれコンデンサＣ、
〜Ｃ、が接続される。なおコンデンサＣ１〜Ｃ２ｎの容
量値は全てコンデンサＣｏに等しく、Ｃとする。さらに
奇数番目のトランジスタＱ、、Ｑ３・・・・・・Ｑ。ｎ
−、のベースがクロック端子７を通じて駆動回路８に接
続され、偶数番目のトランジスタＱ。、Ｑ、・・・・・
・Ｑ２ｎのベースがクロック端子６を通じて駆動回路８
に接続される。そしてクロック端子６、７には、それ
ぞれ第２図Ａ、Ｂに示すように、ＶＤｃ（５ＶＤｃ＋
Ｖｐの電位を取り、デューティ比が５０％で、互いに、
逆極性になるクロック信号φ１、φ２が供給される。

なお電圧Ｖ、は、電源端子４に供給される電源電圧Ｖｃ
ｃに対して、Ｖｃｃ＞ＶＤｃ＋２Ｖｐとされる。

さらに入力端子１に供給される。

入力信号の電圧Ｖ。がＶＤｃｆＶｐ≦Ｖ０≦ＶＤｃ＋２
Ｖｐの範囲とされる。この装置において、初期状態で
は、コンデンサＣｏ−Ｃ２ｎはすべて端子電圧がＶ、に
に充電されている。

また入力信号の電圧り。を直流成分Ｖ、ＤＣと交流成分
とに分けると、初期状態では交流成分Ｖ，ＡＣのみ０に
なつている。従つて初期状態において、偶数番目のコン
デンサＣ。

，Ｃ２・・・・・・Ｃ２ｎのホットエンド側は、第２図
Ｃに示すように、信号φ１がＶＤＣ＋■Ｐの期間に、一
旦ＶＤＯ＋２ＶＰまで上がつた後にＶＳＤＣになり、信
号φ２が■ＤＯ＋■２の期間に、一旦■，ＤＣ−■２ま
で下がつた後にＶＤＣ＋ＶＰになる。また奇数番目のコ
ンデンサＣｌ，Ｃ３・・・・・・Ｃ２ｎ−１のホットエ
ンド側は、第２図Ｄに示すように、信号φ１が■。。＋
■Ｐの期間に、一旦■ＤＯ−■ｐまで下がつた後に■０
０＋■，になり、信号φ２が■。ｃ＋■，の期間に、一
旦■。。＋２Ｖ，まで上がつた後に■，ＤＯになる。そ
して入力信号が供給された直後の最初の信号φ１が■Ｄ
Ｏ＋■２の期間において、このときの入力信号の電圧を
Ｖ，＝■，１とするコンデンサＣ。

のホットエンド側の電位は一旦Ｖ。。＋２Ｖ，まで上が
つたＶＳｌになる。すなわちコンデンサＣ。は放電して
、（■１−（ＶＤＣ＋■ｐ））Ｃの電荷を蓄える。この
ときトランジスタＱ１はオフなので、コンデンサＣｌ，
Ｃ２・・・・・・Ｃ２．，には変化はない。次に、続く
信号φ２が■。。＋■２の期間において、まず信号φ１
の電位が■。。になるので、コンデンサＣ。のホットエ
ンド側の電位は■，１−（ＶＤＯ十■，）＋■ＤＣ＝■
，１−■。。になる。そしてトランジスタＱ１がオンす
るので、コンデンサＣ。のホットエンド側の電位は最終
的にトランジスタＱ１のベース電位（ＶＤＣ＋■ｐ）ま
で上昇する。このときトランジスタＱ１は能動領域で動
作しているので、コンデンサＣ。の充電は、端子７→コ
ンデンサＣ１→トランジスタＱ１のコレクタ・エミッタ
→コンデンサＣ。の経路で行われる。そしてコンデンサ
Ｃ。のホットエンド側の電位が■Ｓ１−■ＰからＶＤＯ
＋Ｖ，に変化するので、コンデンサＣ１のホットエンド
側からコンデンサＣ。のホットエンド側への電荷の移動
は、（（ＶＯｃ＋■ｐ）−（■，１一■ｐ））Ｃ＝（■
００＋２Ｖｐ−■，１）Ｃで与えられる。これに対して
コンデンサＣ１には最初■ｐ−Ｃの電荷が蓄えられてい
たので、コンデンサＣ１の最終電荷量は、Ｖｐ−Ｃ−（
ＶＤＣ＋２ＶＰ−ＶＳｌ）Ｃ＝（■Ｓ１一（■００＋■
ｐ））Ｃとなる。

すなわち、信号φ１がＶＤＣ＋ＶＰの期間にコンデンサ
Ｃ。が■１−（■００＋Ｖｐ）であつたものが、信号φ
２がＶＤＯ＋■Ｐの期間にコンデンサＣ１に移動し、コ
ンデンサＣ。は■ＤＯ＋■Ｐに戻る。なおトランジスタ
Ｑ２がオフであるので、コンデンサＣ２，Ｃ３・・・・
・・Ｃ２ｎには変化はない。さらに、次の信号φ１が■
ＤＣ＋ＶＰの期間において、入力信号の電圧が■，＝■
，２とすると、コンデンサＣ。

は■Ｓ２−（■ＤＣ＋ＶＰ）に充電され、コンデンサＣ
１は■。。＋■，に戻され、コンデンサＣ２は■，１−
（■０ｃ＋■，）に充電される。なおトランジスタＱ３
がオフなのでコンデンサＣ３以降は変化しない。以上の
動作がくり返えされて、信号は図面の左から右へと、信
号φ１，φ２に同期して移動される。

このような装置において、例えばトランスバーサルフィ
ルタを構成する場合には、複数の中間端子を設け、異な
る遅延時間の信号を取り出し、これらを所定の重み付け
をしながら順次加算した出力を得る。

その場合に従来は次のようにされていた。すなわち第１
図において、信号を取り出そうとするコンデンサＣ。

，Ｃ２，Ｃ３のホットエンド側がそれぞれエミツタホロ
アに構成されたＮｐｎ形のトランジスタ９１，９２，９
３のベースに接続される。これらのトランジスタ９１，
９２，９３のエミッタがそれぞれ差動アンプ９４，９５
，９６の一方の入力端子に接続される。またアンプ９４
，９５，９６の他方の入力端子に、定電圧電源９７が共
通に接続される。そしてアンプ９４，９５，９６の出力
端子が互いに接続され、この接続点からエミツタホロア
に構成されたＮｐｎ形のトランジスタ９８を通じて出力
端子１０が導出される。この回路によれば、各中間端子
からの信号がエミツタホロアを通じて取り出され、差動
アンプを通じてアナログ加算される。また差動アンプの
利得を調整して各信号の重み付けを行うこともできる。
ところがこの回路の場合、差動アンプを用いて加算を行
つているので、素子数が極めて多く必要・になり、消費
電力も多く必要になる。

また差動アンプの利得を調整するに、全体のバランスを
相当に追い込まないと、直流電位にばらつきが生じ、入
出力間の直流レベルが不一致になつたり、出力直流電位
の安定が悪くなる。さらに、トランジスタ９１，９２，
９３のコレクタ・ベース間容量ＣＣ８の影響でクロック
信号の実効パルス高が減少し、信号のダイナミックレジ
ンが低下してしまう。

すなわち実効パルス高は本来の値のσ品；の大きさにな
つてしまう。また信号がトランジスタ９１，９２，９３
のベース電流の影響を受けてしまう。本発明はこのよう
な点にかんがみ、上述の欠点を除去した出力回路を提案
するものである。

ところで以下のようにしてもＢＢＤから出力を得ること
ができる。第３図において、サフイツクスが偶数のコン
デンサＣ。

，Ｃ２・・・・・・が分割され、それぞれＣＪ，ＣＯ″
，Ｃ２″，Ｃ２″″ ・・・・とされると共に、これら
の容量値がそれぞれＡ。Ｃ，（１−ＡＯ）Ｃ，ａ２Ｃ，
（１一Ａ２）ｃ・・・・・・とされる。これらの分割さ
れた一方のコンデンサＣ。″，Ｃ２５ζ・・・・・のコ
ールドエンド側が互いに接続され、他方のコンデンサＣ
。″，Ｃ２″″・・・・・のコールドエンド側が端子６
に接続される。またコンプリメンタリーなトランジスタ
１１，１２のエミッタが互いに接続され、この接続点が
コンデンサＣＪ，Ｃ２″・・・の接続点に接続される
。さらにトランジスタ１１，１２のベースが互いに接続
され、この接続点に発振器１３が接続される。この発振
器１３から信号φ１と同位相で■。ｃｍ■ＢＥ（５ＶＤ
０＋ＶＰ＋■ＢＥ（但し■ＢＥはトランジスタ１１，１
２のベース・エミッタ間電圧）の電位を取る信号φ１″
が供給される。そしてＰｎｐ形のトランジスタ１２のコ
レクタが接地され、Ｎｐｎ形のトランジスタ１１のコレ
クタから出力端子１４が導出される。この回路において
、入力信号が供給されていないときは、コンデンサＣ。

″，ＣＯ″，Ｃ２″，Ｃ２″・・・・・は全ての端子電
圧がＶｐになつている。これに対して入力信号が供給さ
れた直後の信号φ１がＶＤＣ＋■２の期間において、こ
の期間の供給された信号の電圧をＶｓ＝■１とすると、
コンデンサＣ。″の端子電圧は■２から■，１−（■０
ｃ＋Ｖｐ）に変化し、この間にＡ。ＣＶｐ−ＡＯＣ（■
，１−・（ＶＤＯ＋Ｖｐ））＝ＡＯＣ（（■Ｄｃ＋２Ｖ
ｐ）−■Ｓ１）の電荷がトランジスタ１１のコレクタを
通じて放電される。次に１クロック期間γ（＝閘：Ｆｃ
はクロック周波数）後の信号がφ１が■Ｃ，Ｏ＋■，の
期間に、コンデンサＣ２″が放電し、このときの放電電
荷は）Ａ２ｃｖＰ−Ａ２ｃ（■＄１−（ＶＤＣ＋ＶＰ）
）＝Ａ２ｃ（（■００＋２■ｐ）一■，１）となり、こ
の電荷がトランジスタ１１のコレクタを通じて放電され
る。

さらに２τ後の信号φ１がＶＤＯ＋■２の期間に、コン
デンサＣ４″が放電し、このときの放電電フ荷は、Ａ４
ｃｖＰ−Ａ４ｃ（■Ｓ１−（■ＤＣ＋■ｐ））＝Ａ４Ｃ
（ＶＯＯ＋２Ｖｐ）−Ｖ，ｌ）となり、この電荷がトラ
ンジスタ１１のコレクタを通じて放電される。そしてこ
れらの全ての放電電荷はトランジスタ１１のコレクタを
流じて流されるので、トランジスタ１１のコレクタを流
れる電荷量ＱＯＵＴは次のようになる。但し、Ｚ＝ＥＳ
τ Ｓ＝ｊω＝Ｊ２πＦｆは入力信号の周波数すなわち
トランジスタ１１のコレクタからは、入力信号を０遅延
、τ遅延、２τ遅延・・・・・化た信号にそれぞれＡ。

，ａ２，ａ４・・・・・・で重み付けした加算信号を得
ることができる。従つてこの回路において、ＡＯ，ａ２
・・・・・・の値を選定することにより、所望のフィル
タを構成することができる。なおトランジスタ１１のコ
レクタ電流の平均値１ＡＶはとなる。また第４図は他の
例を示す。

この図において、サフイツクスが奇数のコンデンサＣｌ
，Ｃ３・・・・・・Ｃ２ｒｌ一１が分割され、それぞれ
Ｃ１″，Ｃ２″″，Ｃ３″，Ｃ３・・・・とされると共
に、これらの容量値がそれぞれＡｌＣ，（１−ａ１）Ｃ
，ａ３Ｃ，（１−Ａ３）Ｃ・・・・・・とされる。これ
らの分割された一方のコンデンサＣｌ，Ｃ３″ ・・・
・のコールドエンド側が互いに接続され、他方のコンデ
ンサＣ１″″，Ｃ３″″・・・・のコールドエンド側が
端子７に接続される。またコンプリメンタリーなトラン
ジスタ１５，１６のエミッタが互いに接続され、この接
続点がコンデンサＣｌ，Ｃ３″・・・の接続点に接続
される。さらにトランジスタ１５，１６のベースが互い
に接続され、この接続点に発振器１７が接続される。こ
の発振器１７から信号φ２と同位相で、■００−■ＢＥ
と■。。＋■２＋ＶＢＥの電位を取る信号φ２が供給さ
れる。そしてＮｐｎ形のトランジスタ１５のコレクタが
電源端子４に接続され、Ｐｎｐ形のトランジスタ１６の
コレクタから出力端子１８が導出される。この回路にお
いて、入力信号が供給されていないときは、コンデンサ
Ｃ／，Ｃ／″，Ｃ３″，Ｃ３″″・・・・・は全ての端
子電圧が■Ｐになつている。これに対して入力信号が供
給された直後の信号φ１が■ＤＣ＋■２の期間、コンデ
ンサＣ。は端子電圧が■１−（ＶＤＣ＋ＶＰ）に充電さ
れ、続く信号φ２が■。ｃ＋■２の期間にコンデンサＣ
１″，トランジスタ１５のコレクタを通じてＡｌＣ（（
■ＤＯ＋２Ｖｐ）−■，１）の電荷が矢印１１の方向に
流される。そしてτ後の信号φ１が■ＤＣ＋■２の期間
に同じ電荷がトランジスタ１６のコレクタを通じて矢印
ちの方向に流される。次に２τの信号φ１が■。

。＋■，の期間に、コンデンサＣ３″からトランジスタ
１６のコレクタを通じてＡ３Ｃ（（■００＋２Ｖ，）−
■，１））の電荷が矢印ちの方向に流される。さらに３
γ後の信号φ１がＶＤＣ＋■ｐの期間に、コンデンサＣ
５″からトランジスタ１６のコレクタを通じてＡ５Ｃ（
（■００＋２Ｖ，）−■，１）の電荷が流される。

そしてトランジスタ１６のコレクタを通じて流される電
荷量ＱＯＵＴは次のようになる。

すなわちトランジスタ１６のコレクタからは、入力信号
をＯ遅延、τ遅延、２τ遅延・・・・・化た信号にそれ
ぞれＡｌ，ａ５・・・・・・で重み付けした加算信号が
得られる。

なおこの回路の場合、出力信号の式の全体にＺ−１がか
かつているので、信号をτ遅延させた信号についてフィ
ルタを構成することになる。しかしながらフィルタの特
性は（ａ１＋Ａ３ｚ−１＋・・・・・・）の項で決定さ
れるので、Ａｌ，ａ３・・・・・の値を選定することに
より、第３図と同等のフィルタを構成することができる
。またトランジスタ１６のコレクタ電流の平均値１ＡＶ
はとなる。

さらに第３図の回路において、トランジスタ１１のコレ
クタを電源端子４に接続し、トランジスタ１２のコレク
タから出力を得るようにしてもよい。

その場合には出力電荷量Ｑ。ｕ，は、 −１となり、上
述と同様の特性が得られる。また第４図の回路において
、トランジスタ１６のコレクタを接地し、トランジスタ
１５のコレクタから出力を得るようにしてもよい。

その場合には出力電荷量Ｑ。Ｏ，は、となり、上述と同
様の特性が得られる。

このような回路においてさらに出力を電圧で得たいとい
う希望がある。

その場合に、例えば第３図の回路において出力を電圧て
得たい場合には第５図のようにすればよい。すなわち図
においてトランジスタ１１のコレクタがＮｐｎ形のトラ
ンジスタ３１のコレクタ・エミッタを通じて電源端子４
”に接続され、このトランジスタ３１のベースがクロッ
ク端子７に接続される。それと共にトランジスタ１１，
３１の接続点に容量値ＣＡのコンデンサ３２が接続され
、このコンデンサ３２を通じてクロック端子６が接続さ
れる。そしてトランジスータ１１，３１の接続点から出
力端子３３が導出される。従つてこの回路において、コ
ンデンサ３２の初期電荷はＶ，●ＣＡになつている。

この電荷に対して上述の電荷量Ｑ。ｔＪＴが移動される
ので、コンデノンサ３２の電荷は信号φ１がＶＤＣ＋Ｖ
，の期間にＶｐＣＡ−（（ＶＤｃ＋２Ｖｐ）一■）Ｃ（
ＡＯ＋Ａ２Ｚ−１＋・・・・）となり、信号φ１の電位
が加算されて、出力電圧■０ＵＴは、となる。

ここで■ｓ＝■ＳＤＣ＋■ＳＡＣとすると、となる。こ
の式において第１項は信号項であつて、第２項以降は直
流成分項である。そして直流成分項においてはｆ＝０で
あるからＺ−１＝Ｚ−２＝・・・・１となり、となる。
なお上述の回路の場合、ＢＢＤの入力側に設けられたト
ランジスタ２及びダイオード５のために、２ＶＢＥの直
流電位の上昇があるので、図中に示すように２段のエミ
ツタホロア回路３４，３５によつて直流電位の調整を行
つてもよい。

この場合には、エミツタホロア回路によつてベース電流
の流出を低く抑えるという効果もある。さらにコンデン
サ３２を破線で示すように端子６ではなく発振器１３に
接続してもよい。

ただしこの場合には、出力電圧は、ＶＯ９Ｔ＝Ｖ，ｌ＋
２Ｖ８１Ｃになるが、このような直流電位変動は容易に
除去可能なので、この場合も上述の出力信号Ｖ。ＵＴの
式は同じである。すなわちこの回路において、信号成分
に関しては？：ー（ＡＯ＋Ａ２Ｚ−１＋・・・）■ＳＡ
Ｃの出力信号が得られる。

そこでこの回路において、信号ゲインを保つて出力を取
り出すには、コンデンサ３２の容量値Ｃ９＝Ｃとすれば
よく、その場合の出力信号の信号成分は、（ＡＯ＋Ａ２
Ｚ−１＋・・・）Ｖ，ＡＯとなる。

ところがこの場合に、出力信号の直流成分は、となり、
入力信号の直流レベルに対して、のレベルシフトが生じ
ている。

従つて上述の回路において、ＣＡ＝Ｃとした場合には、
の直流レベルシフトが生じてしまう。

また第６図は、第４図の回路において出力を電圧で得る
場合の他の例を示す。

図においてトランジスタ１６のコレクタカ幼レントミラ
ー回路を構成する一方のＮｐｎ形のトランジスタ３６の
コレクタ・エミッタを通じて接地され、他方のＮｐｎ形
のトランジスタ３７のエミッタが接地され、コレクタが
Ｎｐｎ形のトランジスタ３８のコレクタ・エミッタを通
じて電源端子４に接続される。このトランジスタ３８の
ベースがトランジスタ１５，１６のエミッタの接続点に
接続される。それと共にトランジスタ３７，３８の接続
点に容量値ＣＡのコンデンサ３９が接続され、このコン
デンサ３９を通じてクロック端子６が接続される。そし
てトランジスタ３７，３８の接続点から出力端子４０が
導出される。従つてこの回路において、トランジスタ３
８のベースには信号φ２と同等の信号が供給される。

そしてコンデンサ３９が信号φ１によつて駆動され、信
号φ１が■。ｃ＋■２の期間にトランジスタ１６，３７
がオンされ、コンデンサ３９が放電ざ゜れる。すなわち
出力電圧ＶＯＵＴは第５図の回路に対応し、となる。

なお第５図の場合と同様、エミツタホロア回路３４，３
５にて入力側での直流上昇分を除去してもよい。

またトランジスタ３８のベースは破線で・示すように発
振器１７に接続してもよく、この場合の出力電圧は、■
０ＵＴ＝■，１＋■ＢＯになる。そしてこの回路におい
て、ＣＡ＝Ｃに選定すると、出力電圧ＶＯＵＴは、とな
り、この回路においても、信号ゲインを保つと、直流レ
ベルシフトが生じてしまう。

本発明はこれらの直流レベルシフトを回路的に除去し、
信号ゲインを保ち、かつ直流レベルシフトのない出力回
路を提案するものである。

以下図面を参照しながら本発明の一実施例について説明
しよう。ます第７図は、第５図の回路（破線の接続によ
る）において、係数の和（ＡＯ＋Ａ２＋・・・・・・）
が１より大きいときの直流レベルシフトを除去する場合
である。

すなわち第５図の回路において、（ＡＯ＋Ａ２＋・・り
〉１のときは、直流レベルシフト量（Ｖｃ，ｃ＋２Ｖｐ
−ＶｓＤｃ）（１−（ＡＯ＋Ａ２＋・・・））が負にな
る。これはトランジスタ１１，１２からコンデンサＣ。
″，Ｃ２″・・・・・に供給される直流電流が多すぎる
ためであり、この直流電流を補償すれば直流レベルシフ
トは除去される。そこで図において、コンプリメンタリ
ートランジスタ４１，４２のベースが互いに接続され、
この接続点が発振器１３に接続される。

またトランジスタ４１，４２のエミッタが互いに接続さ
れ、この接続点が容量値Ｃ″のコンデンサ４３を通じて
接地される。そしてＰｎｐ形のトランジスタ４２のコレ
クタが接地され、Ｎｐｎ形のトランジスタ４１のコレク
タカ幼レントミラー回路４４を構成する一方のＰｎｐ形
のトランジスタ４５のコレクタ及びベースに接続され、
トランジスタ４５のエミッタが抵抗器４６を通じて電源
端子４に接続される。さらに他方のＰｎｐ形のトランジ
スタ４７のベースがトランジスタ４５のベースに接続さ
れ、トランジスタ４７のエミッタが抵抗器４８を通じて
電源端子４に接続される。なお抵抗器４６，４８の抵抗
値は等しくされる。そしてトランジスタ４７のコレクタ
が出力端子３３に接続される。この回路において、コン
デンサ４３の容量値Ｃ″を、とする。

ここでＫは、であり、クロック信号φ１，φ２のパルス
高Ｖｐに対するＢＢＤの各コンデンサのホットエンド側
のピーク値（■Ｄｃ＋２Ｖ，）と入力信号■，の直流成
分■，。

。との差の割合を示す。従つてこの回路において、信号
φ１がＶ。

。＋Ｖ２の期間に、コンデンサ４３には、■，・Ｃ″＝
（ＶＯｃ＋２Ｖｐ−Ｖ，Ｏｃ）（（ＡＯ＋Ａ２＋・・・
）−１）Ｃの電荷が流され、これと同等の電荷がカレン
トミラー回路４４を通じてコンデンサ３２に供給される
。

一方コンデンサ３２の容量値はＣであり、上述の直流レ
ベルシフトによつて充電されるシフト電荷は、であつて
このシフト電荷力幼レントミラー回路４４からの移動電
荷によつて相殺される。

こうしてＢＢＤから信号が取り出されるわけであるが、
本発明によれば、信号ゲインが保たれると共に、直流レ
ベルシフトが除去されるので、良好な出力信号を得るこ
とができる。

さらに第８図は係数の和（ＡＯ＋Ａ２＋・・りが１より
小さいときの直流レベルシフトを除去する場合である。

すなわち第５図の回路において、（ＡＯ＋Ａ２＋・・・
）く１のときは、直流レベルシフト量（■ＤＯ＋２Ｖｐ
−ＶｓＤｃ）（１−（ＡＯ＋Ａ２＋・・り）が正になる
。これはトランジスタ１１，１２からコンデンサＣＪ，
Ｃ２″・・・・・に供給される直流電流が不足するため
であり、この直流電流を補償すれば直流レベルシフトは
除去される。そこで図において、トランジスタ１１，１
２のエミッタの接続点が容量値ＣＩのコンデンサ４９を
通じて接地される。

この回路において、コンデンサ４９の容量値Ｃ″を、と
する。

従つてこの回路において、信号φ１がＶＤＯ＋ＶＰの期
間に、コンデンサ４９には、Ｖ，・Ｃ″＝（■００＋２
Ｖｐ−ＶｓＤｃ）（１−（ＡＯ＋Ａ２＋・・・））Ｃの
電荷が流され、この分余分に電荷が流されて、上述の直
流電流が補償される。

また第９図は出力を電流で取り出す場合である。この図
において、トランジスタ４１から抵抗器４８までの補正
回路と、コンデンサ４９とが共に設けられ、またトラン
ジスタ３１及びコンデンサ３２が除去され、トランジス
タ１１，４７のコレクタの接続点から出力端子５０が導
出される。この回路によれば、出力が電流の形で得られ
ると共に、コンデンサ４３，４９の容量値Ｃ″，Ｃ″を
調整して、任意の直流電流を信号電流に重畳させること
ができる。さらに第１０図は第６図の回路（実線の接続
による）において、係数の和（ＡＯ＋Ａ３＋・・・）が
１より大きいときの直流レベルシフトを除去する場合て
ある。

この図においても、コンデンサ４３の容量値Ｃ″をとす
ることにより、Ｃ″・Ｖｐの電荷がカレントミラー回路
４４から補給されて、負の直流レベルシ．フトが除去さ
れる。

なおこの回路で、コンデンサ３９には発振器１からの信
号φ１″が供給されているが、動作上は影響ない。

また第１１図は第６図の回路において、係数の・和が１
より小さいときの直流レベルシフトを除去する場合であ
る。

この図においても、コンデンサ４９の容量値Ｃ″をとす
ることにより、Ｃ″・Ｖｐの電荷が、トランジスタ１６
，３６，３７を通じて出力信号から流出され、正の直流
レベルシフトが除去される。

さらに第１２図は第６図の回路において出力を電流で取
り出す場合である。この回路においても、出力が電流で
得られると共に、コンデンサ４３，４９の容量値Ｃ″，
Ｃ″を調整して、任意の直流電流を重畳することができ
ノる。

さらに第１３図、第１４図は本発明をＦＥＴ型のＢＢＤ
に適用した場合を示す。

図において、ＢＢＤは以下のように構成される。すなわ
ち各ＦＥＴＸｌ，Ｘ２・・・Ｘ２ｎのドレイン●ゲート
間にコン，デンサＣｌ，Ｃ２・・・Ｃ２ｎが設けられ、
ＦＥＴＸｌ〜Ｘ２ｎのソース、ドレインが順次接続され
ると共に、ＦＥＴＸｌ〜Ｘ２ｎのゲートが一つおきにそ
れぞれ互いに接続され、偶数番目のＦＥＴＸ２，Ｘ４・
・・Ｘ２ｎのゲートの接続点がクロック端子６に接続さ
れ、奇・数番目のＦＥＴＸｌ，Ｘ３・・・Ｘ２ｎ−１の
ゲート接続点がクロック端子７に接続され、さらに入力
回路Ａと端子６との間にコンデンサＣ。が接続される。
このようなりＢＤに対して、出力回路はエンハンスメン
ト形のＭＯＳＦＥＴて構成される。まず第１３図はサフ
イツクスが偶数のコンデンサＣ。，Ｃ２・・・から出力
を得る場合であつて、上述の第９図に対応する回路であ
る。そして第９図のトランジスタ１１，１４の代りにｎ
チャンネルのＦＥＴ５ｌ，５３が接続されトランジスタ
１２，４２，４５，４７の代りにＰチャンネルのＦＥＴ
５２，５４，５６，５７が接続される。なおＦＥＴ５ｌ
と５２及び５３と５４はコンプリメンタリーにされる。
また第１１図はサフイツクスが奇数のコンデンサＣｌ，
Ｃ３・・・から出力を得る場合であつて、上述の第１２
図に対応する回路である。

そして第１２図のトランジスタ１５，３６，３７の代り
にｎチャンネルのＦＥＴ６ｌ，６３，６４が接続され、
トランジスタ１６の代りにＰチャンネルのＦＥＴ６２が
接続される。なおＦＥＴ６ｌ，６２はコンプリメンタリ
ーにされる。従つてこれらの回路においても、ＦＥＴ５
ｌ，５２，５３，５４あるいは６１，６２のゲートに供
給される信号φ１″，φ２″の電位を、ＦＥＴ５ｌ，５
３，６１の導通時のゲート・ソース間電圧降下をＶＯ″
として■。

。−■Ｃ，″とＶ。。＋Ｖｐ＋ＶＯにすれば上述の回路
と同様に信号ゲインが保たれ、直流レベルシフトの除去
された出力を得ることができる。さらに第１５図、第１
６図は本発明をＣＣＤに適用した場合を示す。

図において、ＣＣＤには、それぞれ面積がＳの電極Ｋ。
，Ｋｌ・・・がＫ２ｎが設けられ、これらの電極が一つ
おきに互いに接続され、電極Ｋｌ，Ｋ３・・・Ｋ２Ｏ−
１の接続点が端子７に接続される。このようなＣＣＤか
ら出力を得る場合は以下のように行う。

まず第１５図はサフイツクスが偶数の電極ＫＯ，Ｋ２・
・・から出力を得る場合であつて、これらの各電極Ｋ。

″とＫ。″，Ｋ２″とＫ２″・・・とに分割され、これ
らの面積がＡ。Ｓと（１−ＡＯ）Ｓ，ａ２Ｓと（１−Ａ
２）Ｓ・・・にされる。そしてこれらの分割された一方
の電極Ｋ。″，Ｋ２″・・・が互いに接続され、この接
続点に上述の第１３図と同等のＦＥＴ５ｌ〜５７等から
なる出力回路及び補正回路が接続されると共に、他方の
電極Ｋ。″″，Ｋ２Ｉ・・・が端子６に接続される。ま
た第１６図はサフイツクスが奇数の電極Ｋｌ，Ｋ３・・
・から出力を得る場合であつて、これらの電極が上述と
同様に分割され、一方の電極Ｋｌ，Ｋ３″・・・に第１
４図と同等のＦＥＴ５３〜６４等からなる出力回路及び
補正回路が接続される。

と共に、他方の電極Ｋ１″，Ｋ２″・・・が端子７に接
続される。すなわちＣＣＤでは、クロック信号φ１，φ
２の供給される電極現〜Ｋ２ｎとチャンネルとの間に浮
遊容量が存在し、この浮遊容量の充放電が到来信号のレ
ベルに依存している。

従つて上述の回路において、出力を得ようとする電極を
分割することにより、面積に応じて容量も分割される。
そしてこの分割された電極の一方に別途クロック信号を
供給することにより、ＢＢＤの場合と同様に重み付けさ
れた出力が取り出され、これらが加算されて出力信号と
される。こうして本発明によれば、信号ゲインを保つた
ままで、直流レベルシフトのない出力を得ることができ
る。

従つて出力側で増幅や直流レベルの補正を行う必要がな
く、良好な出力信号が得られる。

【図面の簡単な説明】

ノ第１図、第２図はＢＢＤの説明のための図、第３図
〜第６図は本発明の説明のための図、第７図は本発明の
一例の接続図、第８図〜第１６図は他の例の接続図であ
る。１１と１２及び４１と４２はそれぞれコンプリ門メンタ
リーなトランジスタ、１３，１７は発振器、４３，４９
はコンデンサ、４４はカレントミラー回路である。

Claims

【特許請求の範囲】

１電荷転送素子の複数段の容量をそれぞれ所望比で分
割し、分割された一方の容量のコールドエンド側にクロ
ック信号を供給し、他方の容量のコールドエンド側を互
いに接続すると共に、上記クロック信号と同位相の信号
を相補的な一対の能動素子の被制御端子を互いに接続し
、この接続点を上記他方の容量コールドエンド側の接続
点に接続し、上記能動素子を流れる電流を検出して出力
を得ると共に、上記能動素子に所定値のコンデンサ回路
を接続して上記出力電流値を設定するようにした電荷転
送素子の出力回路。