KR830002298B1 - 전하전송 소자의 클록킹 신호 구동회로 - Google Patents

Abstract

내용 없음.

Description

전하전송 소자의 클록킹 신호 구동회로

제 1 도는 종래기술에 부용되는 유형의 클록킹신호 구동회로들을 갖는 버켓트 브리케이트 소자(BBD)의 개략도.

제 2도 내지 제 2d도는 제 1 도의 BBD내의 제 1 및 제 2 클룩킹 신호들의 수신에 응답하는 의 기수 및 우수 캐패시터들의 정단자에서의 전압의 파형도.

제 3 도는 BBD내의 소정의 캐패시터상의 전화레벨을 결정하도록 종래기술에 사용되는 출력회로를 갖는 BBD개략도.

제 4 도는 여파 회로로서 동작하도록 연결된 BBD와 종래기술에 의한 여파회로로서 사용되는 출력회로를 보이는 개략도.

제 5도, 제6도 및 제7도는 본 발명의 각 실시예들에 의한 클로킹신호 구동회로를 사용하는 전하전송소지(DTD)의 개략도.

제 8도 및 제9도는 BBD의 하나의 캐패시터상의전하레벨을 결정하도록 본 고안에 각 실시예들에 의해 클록킹신호구동회로들을 실시하는 ……의 개략도.

제10도, 제11도, 제12도 및 제13도는 제8도 및 제9도의 것과 동일하나 클록킹신호 구동회로의 한 단자를 통하여 출력전류를 그에 해당하는 출력전압 신호로 변환하기 위한 추가회로를 포함하는 개략도.

제 14도 및 제15도는 제 12도 및 제13도와 동일하나 바이폴라 트랜지스터들 대신에 전개효과 트랜스터들의 사용을 개별적으로 도시한 개략도.

제 16도 및 제17도는 제14도및 제15도에 기술된 개략도의 동일한 출력회로를 갖는 또 다른 전하 결합소자들의 개략도.

제 18도 내지 제27도는 제8도 내지 제17도와 동일하나 여파회로를 형성하도록 각 회로들의 사용을 보이는 개략도.

제 28도 및 제29도는 BBD내에 이송되는 전류레벨내에 발생되는 DC레벨의 변동을 제거하기 위한 그들의 출력소자내에 전류 밀러를 갖는 본 고안에 의한 BBD의 개략도.

본 발명은 일반적으로 전하전송소자에 관한 것으로, 특히, 전하전송소자용의 클록킹 신호 구동회로에 관한 것이다.

종래의 기술로부터 알 수 있듯이, 전하전송소자(Charge Transfer Device: CTD)는 가변의 전하량을 용량적으로 보유할 수 있는 다수의 용량성 축적소자들을 구비하는데, 이러한 용량성 축적소자들은 클록킹신호의 영향하에서 하나의 용량성 축적소자에 축적된 전하가 역속하는 다른 용량성 축적소자에 직렬로 전송되게끔 직렬로 배열되고 접속된다.

이러한 CTD의 공지된 형태로는 버켓 브리게이트 소자Bucket Brigade Device: BBD 및 전하결합소자(Charge Coupled Device: CCD)를 들 수 있다. 이중에서, BBD는 두 개의 극판, 즉, 하나의 직렬결합국판 및 하나의 클로킹 국판을 갖는 일련의 캐패시터들로서 구성되는데, 각 캐패시터의 직렬결합국판들은 전송 트랜지스터에 의해 이웃하는 다른 캐패시터의 직렬 결합국판에 접속되고, 또한 각 캐패시터들의 클록킹국판 및 전송 트랜지스터의 제어전국에는 클록킹신호가 공급되도록 구성되어 있다. 이같은 구성에서, 일련의 캐패시터들중의 제 1 캐패시터의 양단간에는 입력신호전압이 인가되고, 이때, 클록킹신호의 전압은 변하여 제 1 캐패시터와 제 2 캐패시터간의 전송 트랜지스터가 턴온되게 한다. 그결과, 초기에 그의 신호 레벨보다 높은 표준전압 레벨에 충전되어 있는 제 2 캐패시터로부터 제 1 캐패시터로 전하가 전송되기 시작하고, 이러한 전하전송은 제 1 캐패시터양단의 전압이 그의 레벨로부터 표준레벨로 될 때같지 즉, 제 1 캐패시터의 직렬결합국판에 나타나는 전압이 전송트랜지스터의 베이스에 공급되는 클록킹 신호의 전압과 동등하게 되어 전송트랜지스터가 턴 오프될때까지 계속된다. 이렇게 하므로써, 제 1 캐패시터와 동일 용량을 갖는 제 2 캐패시터 양단간의 전압은 표준레벨로부터 그의 레벨로 강화된다. 따라서, 이같은 과정이 클록킹신호의 제어하에 반복되면, 초기에 제 1 캐패시터에 설정된 신호레벨은 하나의 캐패시터로부터 다른 캐패시터에 순차적으로 전송되어 BBD가 소정의 시간동안 제 1 캐패시터에 인가된 신호를 축적 또는 지연을 행할 수 있게한다.

한편, CCD는 일련의 전곡들로 구성되는데, 이들 전극들은 공통의 반도체 채널과 용량적으로 결합되어 있으며, 이를 전극들에는 클록킹신호가 공급되게 구성되어 있다. 이러한 구성에서, 전극들중 제 1 전극과 공통채널간에 입력신호 전압이 인가되면 공통채널에는 전하가 존재하게 되는데, 이대 클록킹 신호들은 제 1 및 제 2 전극들에 인가되는 전압을 다르게 하여 제 1 전극에 먼저 결합된 전하가 제 2 전극쪽으로 이끌어지게 한다. 따라서 이러한 과정을 클록킹 신호의 제어하에 반복시켜 제 1 전국에 초기에 설정된 전하가 한전극으로부터 다른 전극에 순차전극에 전송되게 하면, CCD는 제 1 전극에 인가된 신호를 소정의 시간동안 축적 또는 지연을 행할 수 있게 된다.

상기 BBD 및 CCD의 설명으로부터도 알 수 있듯이, CTD의 용량형 축적소자에 클록킹 신호를 공급하는 클록킹신호 구동회로는 중요하다. 종래 기술에 있어서, 이러한 클록킹신호 구동회로는 하나의 클록킹신호발생기 및 하나 또는 그 이상의 구동회로를 구비하여 이루어지는데, 클록킹신호 발생기는 소망의 주파수 및 위상정보를 가진 하나 또는 그 이상의 제어신호를 발생하고, 구동회로들은 클록킹 제어신호를 수신하고 이 신호에 대해 전류증폭기로의 역할을 행하여 CTD가 적절하게 구동될 수 있게 한다. 이같이 종래 기술에 사용된 구동회로들은 전원과 접지간에 직렬 접속된 한쌍의 NPN 트랜지스터와 하나의 다이오드를 구비하는데, 이 다이오드의 애노우드는 제 1 트랜지스터의 에미터에 접속되고, 캐소드가 제 2 트랜지스터의 콜렉터에 접속되고 제 1 트랜지스터의 베이스는 제 1 전원에 하나의 저항을 통해 접속되고 제 3 NPN 트랜지스터의 콜렉터에 접속되며, 제 2 트랜지스터의 베이스는 저항을 통해 접지되고 제 3 트랜지스터의 에미터에 접속되며, 제 3 트랜지스터의 베이스는 제 4 트랜지스터, 즉 에미터가 클록신호 발생기의 출력에 접속되고 베이스가 저항을 통해 제 1 전원에 접속된 제 4 트랜지스터의 콜렉터에 접속된다.

후술한 바와같이 전술한 회로는 그의 동작과 관련하여 많은 문제점을 나타내는데, 우선적으로 구동회로용으로써 4개의 트랜지스터와 하나의 다이오드를 필요로 하므로 전하전송장치의 제조단가가 높아지고 구동회로가 필요로 하는 전류의 수요가 증대되며, 또한 구동회로가 그의 출력 트랜지스터와 더불어 포화동작을 행하므로, 클록신호를 저레벨의 전압레벨과 고레벨의 전압레벨간에 변화시키는데 필요로 하는 시간이 증대되기 때문에, CTD가 동작할 수 있는 주파수가 감소된다는 불소망의 결과가 초래되며, 게다가, 이같은 구동회로는 CTD용량형 축적소자들의 전하레벨을 측정하기 위한 출력장치로서 사용될 수 없다는 결점이 있다

종래 기술의 전하전송장치에 있어서, 용량성 축적소자의 전하레벨을 측정하기 위한 표준장치는 에미터폴로워로서 동작하도록 접속된 트랜지스터의 베이스에 용량성 축적소자의 전극들중의 하나를 접속하여 에미터 폴로웨 트랜지스터의 에미터 전압이 전하전송장치의 전극, 즉, 에미터 폴로워의 베이스가 접속된 전국에 나타나는 전압의 함수로서 변하게 한다.

그러나, 이러한 측정장치는 후술하는 단점을 갖는다. 즉, 이러한 장치에서 에미터 폴로워 트랜지스터의 콜렉터와 베이스간에 무시못할 정도의 표유용량 CcB가 존재하는데, 이 표유용량은 에미터폴로워 트랜지스터의 베이스가 접속된 용량성 축적소자의 용량을 다른 모든 캐패시터의 용량보다 CcB의 값만큼 크게하여 용량성 축적소자의 전압과 전하간의 균일한 관계를 파괴시켜, 그 결과, 에미터폴로워 트랜지스터가 접속된 용량성 축적소자들로부터 다른 용량성 축적소자로의 전하전송시에, 방전하는 용량 축적소자의 전압감소가 충전되는 용량성 축적소자의 전압증대보다 작아지게 하기 때문에, 에미터 폴로워 트랜지스터에 접속된 용량성 축적소자의 양단간의 최종전압관 에미터폴로워 트랜지스터의 에미터 전압은 충전되는 용량성 축적소자에 먼저 존재하던 전압을 정확히 나타낼 수 없게 된다.

CTD 용량성 축적소자의 전압측정을 위해 에미터폴로워 트랜지스터를 사용하면 베이스 전류로 인해 또다른 문제가 발생된다. 즉, 베이스 전류는 베이스가 접속되는 용량성 축적소자로부터 전하를 방출시켜 반드시 있어야만 할 용량성 축적소자의 양단간 전압을 감소시키므로써, 에미터폴로워 트랜지스터의 에미터에서 측정되는 출력전압에 오차를 초래한다.

또한 CTD용량성 축적소자의 전압측정을 위한 에미터 폴로워 트랜지스터를 공지의 형태로서 여파기 회로의 역활을 행하도록 구성된 CTD와 더불어 사용하면, 소정의 시각에 있어서, CTD의 다른 모든 용량성 축적소자들에 축적된 전하레벨은 CTC에 공급되는 클록킹 주파수 및 CTD로부터의 용량성 축적소자의 순차위치에 따라 각 용량성 축적소자의 전하레벨을 측정하고 측정한 전하레벨을 소망의 비율로 가중화시켜 이들을 함께 가산하는 것에 의해서, CTD에 인가되는 입력신호의 주파수의 함수로서 변하는 값을 인출해 낼수가 있다. 종래 기술에 의한 이같은 여파회로에 있어서, 샘플링될 용량성 축적소자의 전하레벨의 결정은 에미터 폴로워 트랜지스터의 베이스를 상기 용량성 축적소자에 접속함과 동시에 에미터를 차동증폭기 즉, 그의 출력이 자동증폭기를 통해 흐르는 전전류량을 측정하는 장치에 접속된 차동증폭기의 한 입력에 접속하는 것에 행해진다.

이같이 CTD를 구성하는 여파회로로부터 출력을 인출하는 방법은 다음과 같은 결점을 보인다. 즉, 용발성 축적소자에 접속된 에미터폴로워 트랜지스터는 불소망의 표유용량 CcB 및 불소망의 베이스전류, 즉, 캐패시터의 전하레벨 측정에 있어서의 정확도를 감소시킬뿐만 아니라, 전하전송시에 전하레벨의 정확도를 파괴하는 불소망의 효과를 갖게 된다. 또한 이러한 CTD여파회로의 출력회로는 다수의 구성부품을 필요로 하므로 규격이 불필요하게 증대되고 전류의 수요량이 증대되어 제조단가를 높힌다. 게다가, 이러한 여파회로에서는 각 차동증폭기들의 전류증폭도가 정확하게 일정해야만 하는데, 이는 특히, 다수의 차동증폭기를 갖는 여파회로에 있어서는 정말 어려운 일이다.

따라서, 본 발명의 목적은 상술한 바와 같은 종래기술에 따른 클록킹신호 구동회로들에 있어서의 당면과제를 해소한 클록킹신호 구동회로를 제공하는 것이다.

본 발명의 또 다른 목적은 CTD용의 출력장치로서의 역할을 행할 수 있으며, 종래기술에 따른 출력장치에 있어서의 당면과제를 해소한 클록킹신호 구동회로를 제공하는 것이다.

본 발명의 또 다른 목적은 출력이고 전압레벨과 저전압레벨간에서 신속히 절환될 수 있어 고주파수의 CTD구동이 가능한 CTD와 더불어 사용하기 위한 클록킹 신호 구동회로를 제공하는 것이다.

본 발명의 또 다른 목적은 비교적 구성이 간단하여 제조단가, 규격 및 전류 수요량이 감소되는 클록킹신호 구동신호를 제공하는 것이다.

본 발명의 또 다른 목적은 CTD 용량성 축적소자의 전하레벨을 결정하기 위한 장치로서의 역활을 행할수 있는 CTD와 더불어 사용하기 위한 클록킹신호 구동회로를 제공하는 것이다.

본 발명의 또 다른 목적은 용량성 축적소자의 전하레벨을 정확히 결정할 수 있되, 이 전하레벨에 실제적으로 어떤 변화를 초래하지 않는 CTD용의 출력장치를 제공하는 것이다.

본 발명의 또 다른 목적은 트랜스버스(transverse) 여파기로서 작용하여 용량성 축적소자 전하레벨들의 가중화된 합에 비례해서 정확하게 변하는 출력을 생성하되, 종래의 것과는 달리 다수의 부품을 필요로 하지 않으며, 또한 차동증폭기의 균형이 정확하지 않아도 되는 CTD용의 출력장치를 제공하는 것이다.

본 발명에 의하면, 다수의 클록킹신호를 공급하기 위한 클록신호 구동장치와, 시간적으로 샘플링될 입력신호로 표시하는 전하레벨을 순차적으로 보유하기 위한 다수의 연속하는 용량성 축적소자를 구비하되, 상기 용량성 축적소자는 클록킹 신호 및 클록킹 신호에 연속 응동하여 하나의 용량성 축적소자로부터 다른 용량성 축적소자에 전송될 시간적으로 샘플된 입력신호들 표시하는 전하레벨을 수신하기 위한 클록킹 전극을 갖는 CTD에 있어서, 상기 클록킹 신호 구동장치는 클록킹 제어신호가 출력되는 출력을 갖는 클록킹 신호 발생기와, 제각기 제 1, 2 및 제어전극을 갖는 한쌍의 상보성 트랜지스터와, 상보성 트랜지스터들의 제어전극들을 함께 접속함과 동시에 클록킹 신호 발생기의 출력에 접속하는 장치와, 상보성 트랜지스터들의 제 1 전극들을 함께 접속함과 동시에 용량성 축적소자들중의 적어도 하나의 클록킹 전극에 접촉하는 장치로 이루어진 클록킹신호 구동회로를 구비한다.

이러한 클록킹 신호 구동회로가 적어도 하나의 용량성 축적소자의 전하레벨을 나타내기 위한 출력장치로서의 기능을 행할 때, 상보성 트랜지스터들중의 하나는 출력 트랜지스터이고, 본 발명에 따른 클록킹신호 구동회로는 상보성 트랜지스터들의 제 1 전극들이 접속되는 하나 또는 그 이상의 용량성 축적소자들의 클록킹 전극과 직렬로 출력트랜지스터를 통해 흐르는 전류를 검출하기 위해 출력트랜지스터의 제 2 전극에 접속된 검출장치를 구비한다.

이하, 도면을 참조하여 본 발명을 상세히 설명하였다.

제 1 도에는 버켓브리게이트형의 CTD가 도시되어 있는데. 이 CTD는 종래기술에 따른 클록킹 신호 구동회로를 구비하고 있다. 제 1 도를 참조해보면, 입력단자(1)는 PNP 트랜지스터(2)의 베이스에 접속되고, 트랜지스터(2)의 콜렉터는 접지되고, 에미터는 저항(3)을 통해 전원단자(4)에 접속됨과 동시에 다이오드(5)를 통해 캐패시터 (Co)의 일단부 즉, 비클록킹 단부에 접속되고, 캐패시터(Co)의 타단부, 즉, 클록킹 단부는 콜록단자(6)에 접속되어 있음을 볼 수 있다. 또한, 상기 캐패시터(Co)의 일단부 즉, 비클록킹 단부는 NPN 트랜지스터(Q₁)의 에미터에 접속되고, 이 NRN 트랜지스터(Q₁)의 콜렉터는 연속하는 NPN 트랜지스터(Q₂)의 에미터에 접속된다. 이와 마찬가지로 연속하는 트랜지스터(Q₃, Q₄…)들의 콜렉터들 및 에미터들은 접속되는데. 이는 도며에 도시된 바와 같다. 여기서의 트랜지스터들은 모두 동일한 전류이득 β을 갖도록 되어 있는데, 이는 모든 트랜지스터들을 단일의 모노리틱 집전 회로상에 제작하며 용이하게 수행될수 있다. 캐패시터(C₁, C₂, C₃…)들은 트랜지스터(Q₁, Q₂, Q₃, …)의 베이스들과 콜렉터들간에 도시된 바와같이 접속되고, 이들 캐패시터들은 용량들은 캐패서터(Co)의 용량과 동일하게 되어 있다. 기수번째의 트랜지스터(Q₁, Q₃…)들의 베이스들은 모두 클록킹신호 입력단자(7)에 접속되고, 우수번째의 트랜지스터(Q₂, Q₄…)들의 베이스들은 모두 클록킹신호 입력단자(6)에 적속된다. 클록킹신호 ψ₁및 ψ₂는 상호간에 역극성의 관계에 있으며, 50%의 충격계수(duty cycle), V_DC의 저전압 레벨 및 V_DC＋V_P의 고전압 레벨을 갖는다. 전압 V_DC, V_P및 전원단자(4)에 공급되는 전원전압 V_CC간의 관계는 다음식(1)과 같다.

V_CC＞V_DC＋2V_P…………………………………………………………(1)

또한 입력단자(1)에 공급되는 입력신호 V_S는 다음식(2)와 동적범위를 갖는다.

V_DS＋V_P

V_S

V_DS＋2BP……………………………………………(2)

한편 입력신호 V_S는 직류성분 V_SDC와 교류성분로 분리될 수 있는데, 초기상태에서 교류성분 V_SAC는 영의 값을 갖는다.

따라서 초기상태, 즉 입력신호 V_S가 V_SDC인 상태에 있어서, 우수번째 캐패시터(C₀, C₂, C₄…)들의 비클루킹 단부 즉, 클록킹신호 ψ₁이 공급되는 클록킹단부와 대향하는 반대쪽의 비클록킹 단부들은 제2C도에 도시된 바와같이 V_DC＋2V_P의 레벨까지 급속히 상승된 후, 클록킹신호 ψ₁이 제 2 도에 도시된 바와같은 전압 V_DC＋V_P를 갖는 기간동안 서서히 하강되고, 다시 V_SDC-V_P의 레벨까지 급속히 강하된 후, 클록킹 신호 ψ₁이 제 2 도에 도시된 바와같이 V_DC의 전압을 갖는 기간동안 V_DC＋V_P의 레벨까지 서서히 상승되는 전압을 취한다. 또한 기수번째 캐패시터(C₁, C₃……, C_{2n_1})들의 비클록킹 단부들은 제2d도에 도시한 바와같은 전압 즉 제2C도에 도시한 전압과는 진폭이 동일하나 180°의 역극성을 갖는 전압을 취한다. 제2C 및 제2d도에 제각기 도시된 파형은 다음과 같이 간료하게 설명될 수 있다. 즉, 클록킹 신호 ψ₂가 고레벨에 있는 기간동안 트랜지스터(Q₁)는 캐패시터의 비클록킹 단부의 전압레벨이 트랜지스터(Q₁)의 베이스에 인가된 전압 V_DC＋V_P레벨로 될 때까지 도통을 지속한 후, 차단된다. 그런 후 클록킹 신호 φ₁의 값이 변하여 V_DC＋V_P로 되면, 캐패시터(C₀)의 비클록킹 단부의 전압은 캐패시터 C₀의 양단간 전압이 (Q₁)의 베이스에 인가된 전압과 캐패시터(C₀)의 클록킹 단부에 공급된 전압간의 차인 V_P와 같은 관계로 제2C도에 도시된 바와같이 V_DC＋2V_P까지 급속히 상승한다. 그런후 제2C도에 도스된 바와같이, 캐패시터(C₀)로부터 다이오드(5) 및 트랜지스터(2)의 에미터-콜렉터 전로를 통해 전압이 방전되고, 이 방전은 캐패시터(C₀)의 비클록킹 단부의 전압레벨이 V_SDC로 될 때까지 지속한다. 다음, 클록킹 신호 ψ₁이 전압 V_P만큼 강하하여 저레벨 V_DC로 되면, 캐패스터(C₀)의 비클록킹 단부의 전압레벨은 동등량 즉 전압 V_P만큼 강하하여 V_SDC-V_P의 레벨로 된다. 이런후 클록킹 신호 ψ₂가 고레벨을 유지하므로, 트랜지스터(Q₁)는 캐패시터(C₁)로부터 캐패시터(C₀)에 전류를 도통한다. 전술한 바와같이, 이같은 전하이동은 캐패시터(C₀)의 비클록킹 단부의 전압레벨이 트랜지스터(Q₁)의 베이스에 인가된 전압 V_DC＋V_P의 레벨까지 상승될 때까지 지속된다. 캐패시터(C₁)로부터 캐패시터(C₀)로 흘려(C₀)의 비클록킹 단부의 전압을 V_SDC-V_P로 부터 V_DC＋V_P로 상승케하는 전하량은 다음과같다.

[(V_DC＋V_P)-(V_SDC-V_P)]×C=[(V_DC＋2V_P)-V_SDC]C………………(3)

이 식(3)으로부터 알 수 있등이 캐패시터(C₁)로부터 캐패시터(C₀)에 흐르는 전류량은 제2d도에 도시된 비와같이 캐패시터(C₁)의 비클록킹 단부의 전압을 전압레벨 V_DC＋2V_P로부터 V_SDC까지 낮추는데 필요한 송류량이기도하다. 반복되는 클록킹 주기후 캐패시터(C₀) 및 (C₁)상에 전압은 BBD의 모든 캐패시터로 이전되므로, 어느한 클록킹 신호의 전압이 높아지는 기간의 종료시에 하나씩 걸려있는 캐패시터는 그의 양단에 V_P전압과 동일한 전압을 가지며 나머지 캐패시터들의 각각은 그 양단에 V_SDC-(V_DC＋V_P)와 동일한 전압을 갖는다. 만일 입력신호 V_S가 입력단자(1)에 공급된다면, 여기서 ψ₁이 높은 기간동안 V_S가 V_SDC＋V_SAC와 동일해지며 캐패시터 C₀의 좀 더 정단부에서의 전압은 V_DC＋2V_P까지 신속히 상승한 후 전압 V_S로 전압강하될 것이다. 이것은 클록킹 신호 ψ₁이 고레벨동안 전하 V_P×C를 초기에 충전하는 캐패시터(C₀)가 방전되는데, 이는 그 전에 두가지 증빈전 종료시간 사이에 전압차와 동일한 전하, 즉 그들의 용량 또는 V_S-(V_DC＋V_P)C를 충전한 것을 의미한다. 이 기간동안 트랜지스터(Q₁)은 비오통되어 캐패시터(C₁),(C₂)…상에 충전된 전하가 전압(V_S)에 의하여 분변되게 한다. 클록킹 신호 ψ₂가 전압 V_DC＋V_P를 가지고 클록킹 신호 ψ₁의 전압이 전압 V_DC를 가지게 한 연속 기간동안 캐패시터(C₀)의 정단부에서의 전압은 클록킹 신호(ψ₁)의 전압과 같은 동일전압차 만큼 레벨 V_S＋V_P까지 전압 강하된다. 이 기간동안 트랜지스터(Q₁)는 클로신호 ψ₂의 높은 고레벨에 의하여 도통되어 캐패시터 C₀의 정단부에 전압이 트랜지스터(Q₁)의 베이전압 V_DC＋V_P까지 상승시키고 트랜지스터(Q₁)의 베이스-에미터의 작은 편차전압 V_be을 감한 전압으로 될때까지 캐패시터(C₁)으로부터 캐패시터(C₀)까지 전하를 도통시킨다. 이 기간동안 트랜지스터(Q₁)는 작동영역에서 작동하고 캐패시터(C₀)는 클록킹 신호 입력단자(7)로부터 캐패시터(C₁)와 트랜지스터(Q₁)의 클렉터-에미터를 경유하여 캐패시터(C₀)까지 흐르는 전류에 의하여 충전된다. 또한 중요한 것은 이 기간동안 소량의 전류가 단자(7)로부터 트랜지스터(Q₁)의 베이스-에미터 접합부를 경유하여 캐패시터(C₀)로 흐른다.

트랜지스터(Q₁)의 편차(offset)전압를 문시하면 캐패시터 C₀의 정단부의 전압은 클록킹 신호 ψ의 높은 기간동안 상술한 개시레벨 V_S-V_P로부터 V_DC＋V_P의 최종 레벨로 변동하며, 이것은 트랜지스터(Q₁)의 베이스 전압과 동일하다. 따라서, 이 기간동안 캐패시터 C₀내로 층전되는 전전하량은 다음과 같이 표시된다.

[(V_DC＋V_P)-(V_C-V_P)]C=(V_DC＋2V_P-V_S)C………………(4)

이러한 전전하량의

와 동일한 양은 캐패시터(C₁)으로부터 공급되며 이것은 트지스저터(Q₁)을 경유하여 베이스 전류로서 공급된다. 먼저 클록킹 신호(ψ₂)의 높은 기간동안 전하 V_P×C는 클록킹 신호 ψ₁이 높을 때 그 이전이 클록킹 기간등안 록랜패스터(Q₂)의 작동 때문에 캐패시터(C₁)에 축전된다. 캐패시터(C₁)는 ψ₁이 높은 기간동안

와 동일한 전하량으로 방전하기 때문에 이 기간동안 캐패시터(C₁)의 최종 전하는 다음과 같이 표현된다.

상기 방정식은 클록킹 신호(ψ₁)이 높을 때 그 기간의 종료시동안 캐패시터(C₀) 양단의 전압레벨 V_S-(V_DC＋V_P)는 클록킹 신호 ψ₂가 높을 때 전수의 클록킹 기간의 종료시까지 캐패시터 C₁에 이송된다. 그러나, 방정식은 그 이전의 전압 레벨이 캐패시터(C₀)로부터 캐패시터(C₁)까지

의 전송이득과

의 DC레벨의 편이치로써 전송된다.

BBD 트랜지스터의 전류 이득 β는 1보다 훨씬 크므로 베이스 전류가 일단에서 이송될 시에 무시될 수 있으며, 따라서 캐패시터(C₁)상의 최종 전하량은 다음과 같이 표시될 수 있다.

V_P·C-(V_DC＋2V_P-V_S)C=[V_S-(V_DC＋V_P)]C………………(6)

이 방정식은 캐패시터(C₀)양단의 신호전압이 캐패시터 C₁에 전송되는 것을 의미한다.

이 기간동안 클록킹 신호 ψ₂가 전압 V_DC＋V_P를 가질 때 트랜지스터(Q₂)는 비도통되어 캐패시터(C₂)(C₃)…어떠한 영향도 미치지 않는 전압 V_SDC과 상이한 전압 V_S을 발생시키지 않는다.

그 다음 클록킹 주기동안 클록킹 신호 ψ₁이 높을 때 캐패시터(C₁)의 좀 정의 단부에서의 전압은 먼저 V_S-V_P까지 전압강하한 다음 트랜지스터(Q₂)의 베이스 전압의 레벨로 점처 상승하는데 의 레벨은 V_DC＋V_P와 동일하며 이 기간동안 캐패시터(C₁)에 충전되는 량은 다음과 같이 표스될 수 있다.

시간과 동일한 전하량즉, 이총전하량은 캐패시터(C₂)로부터 공급되며 이 총전하량의 나머지는 트랜지스터(Q₂)의 베이스-에미터 전류에 의해 공급된다. 클록킹 신호 ψ₁이 높은 기간동안 캐패시터(C₂)상에 충전되는 초기 전하량은 V_P·C와 동일하며 이 기간동안 캐패시터 C₂상의 최종 전하량은 다음과 같다.

클록킹 신호 ψ₂가 높을 때 다음 클록킹 기간의 종료시에는 동일한 이유에 의해 캐패시터(C₃)상의 최종 전하량은 다음과 같다.

따라서, 트랜지스터(Q_m)의 베이스에 공급되는 클록킹 신호와 캐패시터(C_m)의 클록킹 단부가 높을 때, 클록킹 기간의 종료시에 트랜지스터(Q_m)양단에 연결된 캐패시터 C_m양단의 최종 전량은 다음과 같음을 알수 있다.

여기서, m은 정수임.

대신 X를 대치함으로서 상기 방정식은 다음과 같이 된다.

{a^m[V_S-(V_DC＋V_P)]+(1-α)[1+α+α₂+…α^m-1]V_P}C

={α^m[V_S-(V_DC＋V_P)}+(1-α^m)V_P}C

={α^m[V_SAC-(V_DC＋V_P)]+α^m·V_SDC+(1-α^m)V_P}C………………(11)

상기 방정식으로부터 모든 트랜지스터의 베이스 전류가 무시되고, 따라서 α가 1로 간주될 경우, 캐패시터(C_m)의 최종 전하는 V_S-(V_DC＋V_P)C와 동일하며, 이것은 캐패시터 C₀에 최초로 인가된 전하량과 다르며, 이 이득은 α가 1이하의 수이기 때문에 신호의 세기를 감소시킨다.

심지어 상술한 DC레벨의 편이처와 신호 이득으로서, 제 1 도에 도시된 BBD는 그의 클록킹 신호 ψ₁의 각주기동안 입력신호 V_S를 샘플링하고 매클록킹 신호변화 상태시에 또는 클록킹 신호 주파수에 두배와 동일한 속도로 연속이어직 캐패시터에 샘플된 값을 전송하는 능력이 있다. 따라서 BBD는 클록킹 주파수의 약 1/2와 동일한 주파수를 전송시키는 능력이 있는 아날로그 지연회로로서 사용될 수 있으며, 이러한 회로의 지연시간은 클록킹 신호의 주파수와, 입력으로부터 출력을 분리스키는 캐패시터의 수에 좌우된다.

제 1 도는 클록킹 신호 ψ₁과 ψ₂를 BBD에 공급하기 위해 종래에 사용된 형의 클록킹 신호 구동회로(8')를 도시하고 있다. 클록킹 구동회로(8')는 클럭구동기(9a')와 ψ₂클럭구동기(b')로 구성되어 있으며, 이들은 구동기(9a')가 클록킹 제어신호 ψ₁'는 입력으로서 수신하고 클록킹 신호 ψ₁를 출력되게 한다는 사실 이외에는 서로 동일하다. 반면, 구동회로(9b')는 클록킹 제어신호(ψ₂')를 입력으로서 수신하며 클록킹 신호(ψ₂')를 출력되게 한다. 구동회로(9b')의 소자는 구동회로(9a')의 소자와 일치되는 변호로 도시되어 있다. 두개의 구동회로가 유사하기 때문에 단지 구동회로(9a')의 연결과 동작에 대해서만 설명하겠다.

클록킹 신호발생기(10)는 클록킹신호(ψ₁)과 (ψ₂)와 일치하는 클록킹 제어신호(ψ₁')와 (ψ₂')를 개별적으로 공급한다. 클록킹 신호발생기(10)의 출력(ψ₁)은 NPN 트랜지스터(11)의 에미터에 연결되며, 트랜지스터(11a)의 베이스는 저항(12a)을 경유하여 전원단자(4)에 연결되며, 그의 콜렉터는 NPN 트랜지스터(13a)의 베이스에 연결된다. 트랜지스터(13a)의 콜렉터는 저항(14a)을 경유하여 전원단자(4)에 연결되며 에미터는 저항(15a)를 경유하여 접지된다. 또한 트랜지스터(13a)의 콜렉터는 트랜지스터(16a)의 베이스에 연결되고 트랜지스터(13a)의 에미터는 트랜지스터(17a)의 베이스에 연결된다. 트랜지스터(16a)의 콜렉터는 전원단자 4에 연결되고 트랜지스터(16a)의 에미터는 다이오드(18)를 경유하여 트랜지스터(17a)의 콜렉터에 연결되며 이 다이오드는 트랜지스터(16a)로부터 트랜지스터(17a)까지 정전하를 도통스키기 위한 방향으로 위치되어 있다. 트랜지스터(17a)의 에미터는 접지되며 콜렉터는 클록킹 신호 입력단자(6)에 연결된다.

구동회로(90')의 작동은 다음과 같다. 클록킹 신호 발생기(10)의 출력신호(ψ₁)이 저전압 레벨에 있을 때, 트랜지스터(11a)는 도통하며 따라서 트랜지스터(13a)의 베이스 전압은 레벨로되므로서, 트랜지스터(13a)는 비도통되며, 따라서 그의 콜렉터는 비로서 단자(4)의 레벨에 가까운 전압 레벨에 도달할때까지 저항(4)에 의하여 고레벨에 있게 되어 트랜지스터(16a)을 은시킨다. 이와 동시에, 트랜지스터(13a)의 에미터는 저항(15a)에 의해 낮아지므로 접지 전압을 갖는다. 결국, 트랜지스터(17a)는 오프되어 트랜지스터(17a)의 콜렉터의 출력 전압을 트랜지스터(17a)의 출력에 의해 높아지며 V_ec-2V_be와 거의 동일한 전압을 얻는다. 여기서 V_be는 다이오드(8a)와 트랜지스터(16a)의 베이스-에미터 접합의 편차 전압이다. 여기서의 트랜지스터(16a)는 작동 영역에서 동작하는데 왜냐하면 저항(14a) 양단의 작은 전압 강하가 베이스 콜렉터 접합부를 순방향으로 바이어스하지 못하기 때문이다.

클록킹 제어신호 ψ₁가 고전압 레벨로 스위치 될 때, 트랜지스터(11a)의 베이스-에미터 접합은 역 바이어스되며 트랜지스터는 비도통된다. 그결과 전류는 정전압원(4)으로부터 저항(12a)과 트랜지스터(11a)의 베이스-콜렉터 접합부를 경유하여 트랜지스터(13a)의 베이스까지 흐르게되어 트랜지스터(13a)의 베이스 전압은 상승시켜 트랜지스터를 도통시킨다. 그 결과 트랜지스터(13a)의 콜렉터 전압은 전압 강하하며 트랜지스터의 에미터 전압은 상승한다. 구동회로(9a')는 트랜지스터(13a)가 도통될 때 콜렉터 전압이(V_be) 만큼 에미터 전압보다 더 높아지도록 설계되어 있으므로 트랜지스터(13a)는 동동영역에서 작동될 것이다. 트랜지스터(13a)의 에미터 전압의 상승에 응답하여 에미터에 연결된 트랜지스터(17a)는 도통된다. 이 시간동안 트랜지스터(17a)의 콜렉터 전압은 (2V_bc) 차만큼 트랜지스터(13a)의 콜렉터 전압보다 더 낮으며, 이 전압은 트랜지스터(16a)의 베이스-에미터 접합부 양단과 다이오드(18a) 양단의 전압강하이치이다. 그러나, 트랜지스터(17a)의 베이스는 트랜지스터(13a)의 콜렉터 전압보다(V_bc) 만큼 즉, 트랜지스터(13a)의 베이스-콜렉터 접합 양단의 상술한 전압 강하보다 더 낮다. 따라서 트랜지스터(17a)의 베이스 전압은 콜렉터 전압보다 더 높으며 그러므로 트랜지스터(17a)의 베이스-콜렉터 접합부는 순방향 바이어스되어 트랜지스터를 포화시키도록 한다. 결국, 트랜지스터(17a)의 콜렉터 전압과 콜렉터에서 발생된 클록신호(ψ₁)는 접지 전압과 같다.

구동회로(9a')의 작동으로부터 알 수 있는 바와같이, 클록킹 신호(ψ₁)의 위상은 클록킹 제어신호 ψ₁'의 위상과 반대이다. 마찬가지로 클록킹 신호 ψ₂는 클록킹 제어신호 ψ₂와 반대위상을 가지며, 이 두 클록킹 제어신호들 ψ₁및 ψ₂는 서로 180°위상차를 가지므로 클록킹 신호들 ψ₁과 ψ₂가 서로 고 및 저 레벨에 교대로 있게 한다.

제 1 도에 도시된 구동회로(9a')와 (9b')의 실시예에서는 클록킹 신호 ψ₁과 ψ₂의 레벨이 접지와 어떤 정전압(V_P) 사이에서 바뀌어지며, 이것은 전압 V_DC와 V_DC+V_D간에 교대로 바뀌어지는 제2a도 및 제2b도에 도시된 클록킹 신호와 다르다. 구동회로(9a')와 (9b')에 의해 발생되는 클록킹 신호 ψ₁및ψ₂가 제2a도 및 제2b도에 도시된 전압이 되도록 하기 위해서는 트랜지스터(17a)와 (17b)의 에미터들이 전압 V_DC을 갖는 전원에 연결되어야만 하고, 전원단자(4)는 트랜지스터(17a)와 (17b)의 콜렉터에서의 전압이 트랜지스터(16a)와 (16b)가 도통할 때 V_DC+V_P와 동일하게 되도록 충분히 높은 전압을 공급받아야만 한다.

종래의 클록킹 신호 구동회로(8')는 제 1 도에 도시된 BBD와 같은 CTD를 클록킹 할 수 있으나 그러한 클록킹 신호 구동회로는 여러 단점들을 갖는다. 첫째, 트랜지스터들(17a)와 (17b)는 포화 영역에서 작동되므로 트랜지스터가 은으로부터 오프상태로 변동되는데 걸리는 시간이 상당히 증가된다. 이는 트랜지스터(17a) 또는 (17b)가 포화되는 기간동안 소수 캐리어가 그의 베이스에 과잉축전되므로 트랜지스터(17a)가 혹은 (17b)의 베이스 전압이 낮아진 후라도 트랜지스터가 소수 캐리어들의 비정상적인 고레벨이 제거될 때까지 계속하여 도통하도록 한다. 따라서. 트랜지스터(17a)와 (17b)가 포화 영역 상태로 작동된다는 사실은 구동회로(9a') 및 (9b')내에 발생되는 클록킹 신호가 저부로부터 고레벨로 스위치 될 수 있는 속도를 감소시키므로 그러한 클록킹 신호가 가질 수 있는 최대 주파스를 감소시킨다.

구동회로(9a')와 (9b')의 둘째 단점은 비교적 많은 수의 반도체 소자를 필요로하므로 그러한 구동회로 사용하는 CTD의 간격, 공간 및 전류 조건이 증가한다.

구동회로(9a') 및 (9b')의 다른 단점은 그들이 연결된 CTD의 하나 이상의 용량 축적 소자에 대한 전하레벨을 결정하도록 그들이 사용될 수 없나는 것이다. 이것은 CTD로 부터 출력을 구동시키는 중래의 방법이 이후 기술되는 제 3도 및 제4 도에서와 완전히 만족스럽지 못하기 때문에 좋지 않다.

제 3 도의 회로는 클록킹 신호구동 회로(8')가 계통도로 도시되어 있으며 에미터폴로워 트랜지스터(19)는 그 캐패스터로부터의 출력을 구동시킬 목적으로 캐패시터 C₂의 정 단부에 연결된 베이스에 연결된다. 트랜지스터(19)의 콜렉터는 정 전압원(4)에 연결되며 그의 에미터는 저항을 경유하여 접지에 연결된다. 트랜지스터(19)의 에미터는 출력단자(20)에 연결되며, 이 출력단자에서는 트랜지스터(19)의 베이스에 공급되는 전입으로부터 트랜지스터(19)의 전압 V_be을 감한 전압이 발생된다. 보통, 단자(20)로부터 유도되는 출력은 샘플링 홀드회로(도시안됨)에 공급되므로 출력전압이 좀 더 쉽게 측정될 수 있다.

제 3 도에 도시된 회로에서, 캐패시터(C₂)로부터 유도되는 출력 신호는 하나의 완전한 클록 사이클, 즉 (여기서 T는 1/fc과 동일하며 fc는 클룩킹 신호 주파수이다)에 의해 단자(1)에 공급되는 입력신호에 비해 지연된다. 명백한 것은 에미터 폴로워 트랜지스터(19)를 입력 캐패시터(C₀)로부터 제거된 캐패시터들에 연결함으로서 더욱 지연되게 할 수 있다. 무엇보다 먼저, 그러한 에미터 폴로워 트랜지스터의 사용은 표유용량 C_CB를 발생시키며, 이것은 트랜지스터(19)의 베이스와 콜렉터간의 용량이다. 이 표유용량 C_CB는 캐패시터(C₂)가 모든 다른 캐패시터들(C₀),(C₁),(C₃)…가 갖는 용량 C 대신에 용량 C+C_CB를 가질경우, 동일한 효과를 갖는다. 결국, 모든 다른 캐패시터들(C₀),(C₁),(C₃)…내의 전압과 전하량간에 존재하는 일정한 상호관계가 캐패시터로(C₂)에 존재할 수 없다. 따라서, 클렉신호 ψ₁가 높아지고 전하량이 캐패시터로부터(C₂)으로 이송될 때 그 기간의 종료시에, 캐패시터(C₂) 양단의 최종 전압은 캐패시터(C₁) 양단 전압과 다르며 이것은 캐패시터들(C₁)과 (C₂)간에 전송되는 전압신호(V_S) 내에 발생되는 오차를 의미한다.

에민터 폴로워 트랜지스터(19)의 사용에 따른 다른 단점은 그의 베이스 전류가 전하를 캐패시터(C₂)로부터 회수하는데, 이것은 그 캐패시터로부터 얻는 전압의 정확성을 감소시키며, 또한 연속하는 클룩킹 주기들동안 CTD의 다음 단들로 전송이 될 캐패시터(C₂)상의 전압신호에 오차를 발생시키기 때문이다.

에미터 폴로워 트랜지스터들의 또 다른 단점은 여파기 회로와 같은 작동등을 하도록 설계된 CTD 내의 출력소자들로서 그들을 사용하면 복잡성이 뒤따른다. 공지된 바와같이 전하 전송 소자는 다수의 용량 축적소자들의 전압 레벨을 샘플링하고 샘플된 전압레벨을 비교하여 그들을 함께 가산함으로서 횡여파 회로로서 작용하도록 제조될 수 있다. 이것은 입력신호가 시간의 함수로서 변화되는지의 여부를 결정하는 효과를 갖는다.

제 4 도는 BBD와 종래의 출력회로로 구성된 횡 여파기이다. 제 4 도의 회로는 각각의 우수번째 캐패시터들(C₀),(C₂),(C₄)…가 에미터 폴로워 트랜지스터(21),(22),(23)의 베이스에 개별적으로 연결된 정의 단부를 갖고 있으며, 트랜지스터 각각을 제 3 도의 트랜지스터(19)의 것과 동일한 방식으로 작동하도록 연결되어 있는 것을 제외하고는 제 3 도의 것과 동일하다. 이 에미터폴로워 트랜지스터들의 각 에미터는 차동증폭기(24),(25),(26)…에 개별적으로 연결된다. 차동 증폭기들의 다른 입력은 고정 전압원(27)에 연결되며, 이 각 차동증폭기들의 출력단자는 각각의 단일 에미터 폴로워 트랜지스터(28)의 베이스에 연결되어 있으며, 이 트랜지스터(28)의 에미터는 출력단자(29)에 연결되어 있다. 제 4 도에 도시된 회로에서, 기수변의 캐패시터들 각각의 정단부에서의 출력전압 신호들은 각 에미터 폴로워 트랜지스터의 에미터에서 발생되며 각 차동 증폭기를 통하여 비래전류가 흐르게 하도록 사용된다. 차동 증폭기의 각각은 저항(30)을 경유하는 전류의 흐름에 따라서 트랜지스터(28)의 베이스에 공급되는 기수번째의 패캐시터들의 정단부에서의 각 전압 가산한 전압값과 동일하도록 소정의 체배비를 갖게 설계되어 있다.

이러한 종래의 출력회로의 단점은 제 4 도로부터 명백히 알 수 있다. 소거의 수가 많이들며 따라서, 그것을 사용한 횡 여파기의 경비, 공간 및 전원에 대한 필요 조건이 증가한다. 더우기, 그러한 출력소자는 각 차동증폭기들(24),(25),(26)…내의 전류 이득을 정확히 설정하도록 작동되어야 하는데 이는 매우 어렵다.

그밖에, 각 에미 폴로워 트랜지스터들(21),(22),(23)…은 제 3 도의 트랜지스터(19)에 대하여 상술한 모든 단점들을 갖는다.

본 발명에 의하면, 클록킹 신호 구동회로는 종래의 클록킹 신호 구동회로 및 CTD 출력회로와 클록킹 신호구동 회로에 관련된 많은 문제들을 해결해준다. 제 5 도는 본 발명에 의한 클록킹 신호 구동회로(8)를 나타내고 있다. 이 회로는 두 개의 개별적인 구동회로(9a),(9b)로 구성되어 있으며, 구동회로(9a)는 클록킹신호 발생기(10)으로부터 클록킹 제어신호(ψ₁')를 입력으로 수신하고 클록킹 ψ₁을 출력되게 하는 동시에 구동회로(9b)는 클록신호 발생기(10)으로부터 클록킹 제어신호 ψ₂'를 수신하고 클록킹 신호 ψ₂를 출력되게 하는 것 이외에는 서로 동일하다. 구동회로(9b)의 소자들은 구동회로(9a)의 것들과 동일 번호로 표기된다.

구동회로들은 동일하기 때문에 구동회로(9a)의 연결과 동작에 대해서만 설명하겠다.

구동회로(9a)는 두 개의 상보성 트랜지스터, 트랜지스터(31) 및 PNP 트랜재스터(32)로 구성되어 있다.

트랜지스터(31a) 및 (32a)들의 베이스들은 서로 연결되면서 클록킹 신호 ψ'가 공급되는 클록킹 신호 발생기(10)의 출력에 연결된다. NPN 트래지스터(31a)의 콜렉터는 전원단자(4)에 연결되며, PNP 트랜지스터(32a)의 콜렉터는 접지된다. 트랜지스터(31a)와 (32b)의 에미터들은 그들이 클록킹 신호 ψ₁을 출력으로서 공급되는 클록킹 신호 입력단자(6)에 연결된다.

구동회로(9a)의 작동은 다음과 같다. 클록킹 제어신호 ψ'가 저일때 트랜지스터(31a)는 비도통되며, 트랜지스터(32a)가 도통되며 따라서 단자(6)에 공급되는 클록킹 신호 ψ₁는 저레벨로 된다. 클록킹 제어신호(ψ₁)가 고레벨로 스위치 될 때, 트랜지스터(31a)는 도통되며, 트랜지스터(32a)는 비도통되며, 따라서 클록킹 제어신호 ψ₁는 고전압 레벨을 얻는다. 마찬가지로, 구동회로(9b)에 의회 발생되는 클록킹 신호 ψ₁는 클록킹 제어신호 ψ₂'가 고일 때 고레벨로 되고 클록킹 제어신호가 저일대 저레벨로 된다. 클록킹 제어신호 ψ₁및 ψ₂'는 어느 하나가 고레벨 어느 시간에 고레벨로되므로 서로 반대의 위상을 갖게되며 클록킹 제어신호 ψ₁및 ψ₂가 어느 시간에 단지 어느한 신호를 고레벨로하는 것으로 서로 반대 위상을 갖게 한다.

클록록킹 신호 ψ₁및 ψ₂의 전압 레벨이 V_DC및 V_DC+V_P레벨들 사이에서 변동하도록 하기 위해, 제어신호 ψ₁' 및 ψ₂'의 레벨들은 V_DC+V_P+V_be의 고레벨 전압과 V_DC+V_bc의 저레벨간에 변동하도록 선택된다. 여기서, V_be는 트랜지스터(31a),(31b),(32a) 및 (32b)의 편차전압이다.

클록킹 제어 신호들의 고레벨 전압을 전원단자(4)의 전압 V_CC이하인 V_DC+V_P+V_be로 선택하고 클록킹 제어신호의 저레벨 전압을 접지보다 더 높은 V_DC-V_be로 선택함으로서, 구동회로(9a) 및 (9b)의 트랜지스터들은 항상 활성영역에서 작동하며, 베이스-콜렉터 접합부가 항상 역바이어스되어 때문에 포화되지 않게한다. 결국, 트랜지스터들이 오프될 수 있는 속도가 그들이 포화영역에서 작동될 경우보다 도 높다. 그러므로, 제 5 도에 도시된 클록킹 신호 구동회로(8)의 스위칭 속도는 대단히 빠르며, 이것은 전하 전송장치의 클록킹 주파수가 높아지게 한다. 예를들면, 제 5 도에 도시된 바와같이 클록킹 신호 구동회로는 BBD가 비데오 주파수의 신호들을 전송시키도록 한다.

클록킹 신호 구동회로(8)는 또한 부품 이작게드는 장점이 있으며 따라서 경비, 공간 및 사용되는 CTD장치의 전원에 대한 조건을 완화시킨다.

제 6 도는 BBD의 일부분을 보이는 것으로 바이폴라 트랜지스터들 대신에 전개효과 트랜지스터들을 사용하는 것 이외에는 제 5 도에 도시된 BBD와 거의 동일하다. 제 6 도의 BBD는 일련의 FET들 즉, X_2m내지 X_2m+3으로 도시된 바와같이 구성되며, 여기서, m은 정수이며, 그들의 소오스는 그 이전에 있는 FET의 드레인에 연결된다. 캐패시터는 FET의 게이트와 드레인 간에 연결되며, 모든 다른 FET의 게이트는 함께 연결되는데, 우수번째 FET들의 게이트들은 클록킹 신호 입력단자(6)에 연결되며 우수번째 FET들의 게이트들은 클록킹 신호 입력단자(7)에 연결되어 있다. 클록킹 신호 구동회로(8)는 BBD회로로 구성되는데, 이것은 상보성 바이폴라 트랜지스터들 대신에 엔함스 먼트 상보성들로 구송되는 이외에는 제 5 도에 도시된 것과 동일하다.

클록킹 신호 발생기(10)에 의해 발생되는 클록킹 제어신호 ψ₁'는 상보상 FET (35a)와 (36b)의 게이트들의 연결점에 연결되며 두 FET들의 소오스들은 서로 연결되면서 클록킹 신호 입력단자(6)에 연결된다.

N채널 FET(5a)의 드레인은 전원단자(4)에 연결되며, P채널 FET(36a)의 드레인은 접지된다. 상보성 트랜지스터(35b)와 (36b)는 그들의 게이트들의 클록킹 제어신호 ψ₂'를 클록킹 신호발생기(10)로부터 수신하고 그들의 전원은 클록킹 신호 입력단자(7)에 연결되는 것 이외에는 트랜지스터들(35a)와 (36a)와 동일한 방식으로 연결된다.

상보성 FET(35a),(36a),(35b) 및 (36b)로 구성된 두개의 구동회로들(9a)와 (9b)은 제 5 도의 구동회로(9a)와 (9b)와 동일한 방식으로 작동한다. N채널 FET(35a)와 (35b)의 게이트와 소오스간의 편차 전압이 V_GS이고 P채널 FET(36a)와 (36b)의 게이트와 소오스간의 편차 전압이 V_GS'라고 가정하면, 클록킹 제어신호 ψ₁'및 ψ₂'의 고 및 저 전압 레벨들은 각각 V_DC-V_GS'와 V_DC+V_P+D_GS와 동일하게 되도록 선택된다.

제 7 도는 전하 결합소자(CCD)에 인가되는 제 6 도에 기술된 것과 동일한 FET 클록킹 신호 구동회호(8)을 보이고 있다. 종래에 공지된 바와같이, CCD는 제 7 도에 도시한 일련의 전극들, 즉, K_2m내지 K_2m+3으로 구성되며, m은 양의 정수이다. 이 전극들 각각은 반도체 재료의 공통태널(CH)내의 반재전하를 용량적으로 가지고 있을 수 있다. 인접한 전극들 상의 상대전압을 변동시킴으로서, 전극들 중 하나에 의해 발생된 초기의 전하가 그의 인접한 전극에 전송되도록 하고, 그에 따라 신호가 BBD를 통하여 전하전송과 비슷한 방식으로 CCD를 따라 이동되도록 한다. 제 7 도에서, CCD의 다른 전극은 함께 연결되는 데, 우수번째 전극들은 클록킹 신호 입력단자(6)에 연결되며 기수번째 전극들은 클록킹 신호 입력단자(7)에 연결된다.

클록킹 신호 구동회로(8)는 제 6 도에 도시한 것과 같이 제 7 도와 동일한 방식으로 클록킹 신호 ψ₁과 ψ₂를 단자(6) 및 (7)에 공급하며 이 클록킹 신호들에 응답하여, 전하는 CCD내의 한전극으로부터 다른 전극으로 이동된다.

도시된 바와같이, 본 발명의 클록킹 신호 구동회로는 고주파에서 작동될 수 있으며, 몇개의 트랜지스터들만 필요로하는 요구되는 장점이 있다. 그러나 그밖에 하나 이상의 용량 축적 소자들 CTD상의 신호 레벨을 측정하기 위한 출력소자로써 사용될 수 있는 다른 장점을 갖는다. 제 8 도는 본 발명에 의한 클록킹 신호 구동회로를 보이고 있다.

제 8 도의 회로는 신호 출력을 구동시키는 것이 바람직한 우수번째 캐패시터(C₂)가 에미터 폴로워 트랜지스터에 연결되지 않고 본 고안에 의해 구성된 동록킹 신호 구동회로(40)에 연결되며, 캐패시터(C₂)의 동록킹 단부는 클록킹 신호 입력단자(6)와 연결되지 않고 그 대신 상분성 트랜지스터들(41)과 (42)간의 접합부에 연결되어 있는 것을 제외하고는 제 3 도의 것과 동일하다. 클록킹 신호구동 회로(40)는 제 5 도의 트랜지스터(31a) 및 (32a)과 동일한 상보성쌍의 트랜지스터(41)과 (42)와, 제 1 도 및 제 5 도 내지 제 8 도의 클록킹 신호 발생기(10)와 동일한 클록킹 신호 발생기(10)으로 구성되어 있다. 트랜지스터(41) 및 (42)의 베이스들은 서로 연결되어 있어 클록킹 신호 발생기(43)에 의해 발생된 클록킹 제어신호를 공급받는다. 클록킹 정어신호 ψ₁'는 제 5 도에 도시한 바와 같은 본 발명에 의해 구성될 수 있는 클록킹 신호 구동기(8)에 의해 클록킹 신호 입력단자(6)에 공급되는 클록킹 신호 ψ₁과 동일한 위상을 가진다. 클록킹 제어신호 ψ₁'는 저레벨 전압 V_DV-V_be와 고레벨 전압 V_DC+V_P+V_be사이에서 교대로 변동되며, 여기서 V_be는 상보성 트랜지스터(41) 및 (42)의 베이스-에미터 접합의 편차 전압이다. PNP 트랜지스터(42)의 콜렉터는 접지되며 출력단자(44)는 NPN 트랜지스터(41)의 콜렉터에 연결된다.

작동시에, 제 8 도의 클록킹 신호 구동회로(40)는 클록킹 신호 ψ₁의 진폭과 위상이 동일한 캐패시터(C₂)의 클록킹 단부에 전압을 공급한다. 이 기간동안, 클록킹 신호 ψ₁이 V_be+V_P와 동일하고, 입력신호 V_S1이 입력단자 1에 인가될 때 [V_S1-(V_DC+V_P)]C의 전하는 캐패시터(C₀)내에 충전되며, 연속하는 기간동안, 클록킹 신호 ψ₂가 V_DC+V_P와 동일할 때, 캐패시터(C₀)의 전하 레벨은 캐패시터(C₁)까지 전송된다. 다음 기간중, 클록킹 신호 ψ₁의 V_DC+V_P와 다시 동일할 때, 전하는 출력단자(44)로부터 트랜지스터(41)의 콜렉타에미터경로 즉, 캐패시터(C₂)와 트랜지스터(Q₂)를 경유하여 캐패시터(C₁)까지 제 8 도의 화살표 I₀방향으로 흐른다. 그러므로, 출력단자(44)로부터 캐패시터(C₁)으로 흐르는 전류의 양을 측정함으로서, 입력신호 V_S1에 비례하여 변화하고 클록주기 T 만큼 압력신호에 대하여 지연되는 출력신호를 발생시키는 것이 가능하다. 서여기 T는 1/f_c이며, f_c는 클록킹 신호 주릭수이다. 필요에 따라. 제8도에 도시된 출력회로는 우수번째 캐패시터*C₄), (C₆)…의 클록킹측에 트랜지스터(41)과 (42)에 에미터의 접합부를 연결함으로서 입력신호에 대하여 2T, 3T…씩 지연된 시간으로 신호 V_s1을 결정하도록 사용된 수 있다.

트랜지스터(41) 및 (42)로 구성되는 클록킹 신호 구동회로는 클록킹 신호 ψ₁동일한 전압과 동일한 전압과 위상을 갖는 캐패시터(C₂)의 클록킹 측에 클록킹 신호를 공급하기 때문에. 캐패시터(C₂)상의 전하 및 전압 레벨은 그 캐패시터의 클록킹 신호 입력단자(6)에 연결되었을 경우 존재하는 전하 및 전압것과 동일하다는 것을 알 수 있다. 그러므로 제8도의 출력 회로의 작동은 어쨌든 출력정보를 발생시키는 캐패시터상에 축적되고 그를 경유하는 전하와 전압레벨을 변화시키지 않는다.

제9도에는 본 발명의 다른 실시예가 도시되어 있다. 여기서, 기수번째 캐패시터 예를들면, 캐패시터(C₁)이 클록킹 신호 입력단자 7과 연결되어 있지 않고 트랜지스터(41) 및 (42)의 에미터들의 접합부에 연결되어 있다. 트랜지스터들(41) 및 (42)의 베이스들은 서로 연결되어 있어 발생기(43)으로부터 클록킹 제어신호 ψ₂를 공급받는다. 클록킹 제어신호 ψ₂'는 클록킹 신호 입력단자(7)에 공급되는 클록킹 신호 ψ₂와 동일위상이며, 그것은 V_Dc-V_bc와 V_DC+V_P+V_bc간에서 관대로 변동한다. 결국, 캐패시터(C₁)의 클록킹측에 공급되는 전압은 클록킹 신호 입력단자(7)에 공급되는 전압과 위상이 동일하다. 또한, 제9도에서, NPN 트랜지스터(41)의 콜렉터는 전원단자(4)에 연결되며 출력단자(45)는 PNP 트랜지스터(42)의 콜렉터로부터 출력된다. 이 회로에서, 그 기간동안, 클록킹 신호 ψ₁이 입력신호 V_s1의 입력단자(1)에 공급된 후 즉시 고레벨로 될 때, [V_s1-(V_DD+V_P)]×C의 전하는 캐패시터(C₀)에 충전된다. 이후 연속하는 기터동안 클록킹 신호ψ₂가 고레벨일때, 캐패시터 C(₁)은 전하 V_P×C로부터 캐패시터 ψ₂상의 종전의 전하량까지 방전되므로 CV_DC+2V_p-V_s1와 동일한 총전하량은 단자(4)로부터 트랜지스터(41), 캐패시터(C₁)와 트랜지스터(Q₁)의 콜렉터-에미터 경로를 경유하며 캐패시터 C₀까지 화살표 I₀방향으로 흐른다. 그다음, 그 다음 주기동안 클록킹 신호 Q₁이 다시 고레벨로되고 전압 V_DC+V_P을 가질 때, (V_DC+2V_p-V_s1)×C의 동일한 전하량은 캐패시터(C₂)로부터 트랜지스터(Q₂), 캐패시터(C₁) 및 트랜지스터(42)의 에미터-콜렉터 경로를 경유하여 출력단자(45)까지 화살표 I₁의 방향으로 흐른다.

제8도의 회로와 같은 회로에서, 출력정보는 캐패시터(C₂)가 그의 전하를 캐패시터(C₁)까지 전송하는 기간동안 발생되며, 발생신호는 클록킹 주기 T 만큼씩 입력신호에 대해 지연된다. 명백한 것은 2T, 3T,…의 신호는 캐패시터(C₃), (C₅)…들 중 하나의 클록킹 단부를 트랜지스터(41) 및 (42)의 에미터들에 연결시킴으로서 지연될 수 있다. 또한 제8도의 클록킹 신호 구동회로가 정전원단자에 연결된 트랜지스터(41)의 콜렉터를 가질 경우와 출력 단자가 트랜지스터(42)의 콜렉터로부터 출력될 경우 또는 제9도의 클록킹 신호 구동회로가 트랜지스터(42)의 콜렉터를 접지로 연결하고 트랜지스터(41)의 콜ㄹ게터에 출력단자를 연결함으로서 변경될 경우, 출력신호는 5T, 1.5T, 2.5T…의 선택주기만큼 입력 신호에 대하여 지연됨을 알 수 있다. 제8도 및 제9도의 회로에서, 출력전류가 발생된는 트랜지스터는 포화상태로 되지 않음을 알 수 있다.

제10도를 참조하면, 이 회로는 제8도의 회로와 동일하나 출력전류를 단자(44)를 경위시켜 출력전압으로 변환시키는 장치를 포함하는 것이 다르다. 특히, 제10도의 단자(44)는 저항(51)을 경유하여 전원단자(4)에 연결되며, 단자(44)의 최종 출력전압은 직접회로(52)를 경유하여 출력단자(453)에 공급된다. 출력단자(53)에서 발생된 전압은 저항(51) 졌균 전압강하 양단에 하치를 감한 전원단자(4)의 전압과 동일하다. 따라서 단자(53)의 출력전압 Vout는 다음과 같이 표시될 수 있다.

출력전압은 또한 직접회로(52)대신 샘플링 홀드 회로를 저항(51)과 트랜지스터(41)의 콜렉터간의 접합부 또는 단자(44)에 연결함으로서 얻어질 수 있다.

제11도는 제9도에 도시된 회로와 동일하나 이것은 출력전류를 단자(45)를 경유하여 출력전압으로 변환시키기 위한 제10도에 도시된 회로와 동일한 회로를 포함하고 있다. 제11도에서, 출력단자(45)는 저항값(R)을 갖는 저항(54)을 경유하여 접지에 연결된다. 단자(45)에서 얻어진 전압은 집적회로(55)를 통하여 출력단자(56)에 공급되며, 단자(56)에 유도된 전압 Vout은 다음과 같이 나타낼 수 있다.

제12도는 제8도의 회로와 동일하나, 이 회로는 단자(44)를 경유하여 흐르는 출력전류로부터 출력전압을 발생시키는 제10도 및 제11도에 기술된 것과 다른 장치를 포함하고 있다. 제12도에서, 단자(44)는 클록킹 신호 입력단자(7)에 역결된 베이스를 갖는 NPN 트랜지스터(61)의 콜렉터-에미터 경로를 경유하여 전원단자(4)에 연결되어 있다. 캐패시터(C₀), (C₁), (C₂)…의 모든 용량과 동일한 용량값(C)을 갖는 캐패시터(62)는 그의 일단 또는 전극이 클록킹 신호 입력단자(6)에 연결되며 그의 타단 또는 전극이 단자(44)에 연결되어 있다. 출력단자(63)는 캐패시터(62)의 다른 전극에 연결된어 있다.

제12도의 회로는 캐패시터(62)를 충전 및 방전시키도록 작동시키므로 그의 충전 전압 레벨은 캐피시터(C₂)의 전압레벨과 동일한 진폭한 위상을 갖는다.

₂가 고레벨이며 V_DC+V_P와 동일하며 또한 클록킹 신호

₁이 저레벨이고 V_DC와 동일한 기간동안 캐패시터(62)는 전압 V_P로서 충전된다. 다음 주기동안 클록킹 신호

₁은 입력신호 V_S1이 입력단자(1)에 공급된 후의 시간 T에서 고레벨일 때, (V_DC+2V_P-V_S1)×C의 전하량이 캐피시터(62)의 정단부로부터 트랜지스터(41)의 콜렉터-에미터 경로, 캐패시터(C₂) 및 트랜지스터(Q₂)를 경유하며 캐피시터(C₁)으로 흐른다. 결국, 이 주기의 종료시에 클록킹 신호

₁이 고레벨일 때, 캐패시터(62)양단에 전압은 V_S1-(V_DC+V_P)와 동일하다. 이 기간에, 캐패시터(62)의 클록킹 측에 인가되는 클록킹 신호

의 전압이 V_DC+V_P값을 가지기 때문에 출력단자(63)에 역결되는 캐패시터(62)의 전극은 클록킹 신호

₁전압 더하기 캐패시터(62)양단의 전압과 동일한 전압을 가지며, 여기서 출력전압은 다음과 같이 표시될 수 있다.

V_out=V_s1-(V_DC+V_P)+V_DC+V_P=V_S1…………………………………………(14)

따라서, 출력(63)에 유도된 전압은 입력단자(1)에 최초로 인가된 전압(V_s1)과 실제 동일하다. 그러나, 제12도의 회로에서, BBD의 입력회로의 일부분으로 구성시킨 다이오드(5)와 트랜지스터(2)의 베이스-에미터 접합부양단의 전압강하로 인하여, 출력전압은 2×V_be과 동일한 전압차가 입력단자(1)에 인가되는 실제전압보다 더 높다. 이러한 DC 레벨의 변동을 제거하기 위해서는 출력단자(63)을 제12도에 도시된 바와같은 트랜지스터(64)와 (65)로 구성된 다아링톤 메이터 폴로워 회로에 연결시키는 것이 가능하다. 이 다아링톤 회로는 DC 레벨의 변동을 제거하는 장점을 가질뿐만 아니라 캐패시터(62) 정단부의 출력전압이 다아링톤쌍의 출력단자(63)로부터 발생되는 전류에 의해 실제로 생기는 나쁜 영향을 막아주는 대단히 높은 입력 임피던스를 가진다.

캐패시터(62)의 콜록킹 단부가 클록킹 신호 입력단자(6)에 연결되는 대신에 제12도상의 전선으로 보인 바와 같은 클록킹 신호 발생기(43)의 출력에 연결될 수 있음을 알 수 있다. 그러나, 이렇게 수정할 경우에 단자(63) 또는 (63)르부터 유도되는 출력전압은 2W_be의 전압만큼 증가되는데 이는 왜냐하면, ø¹가 저레벨일 때, 그것은 콜록킹 신호 ø₂의 고전압 이하의 V_P+V_be인 전압을 가지며, 따라서 캐패시터(62)는 단순히 V_P대신에 V_P+V_be전압으로 먼저 충전되기 때문이며, 또한 ø₁가 고레벨일 때의 엑스트라 전압을 캐패시터(62)상의 전하량에 가산한 ø₁보다 더 높은 V_be전압을 갖기 때문이다.

제13도를 참조하면, 이 회로는 제11도의 것과 동일하나 전압 출력신호로 출력단자(45)의 전류를 변환시키는 상이한 장치를 포함하고 있다. 제13도에서, 단자(45)는 트랜지스터(72)를 포함하는 전류 밀러회로내의 다이오드로서 작동하는 트랜지스터(71)의 콜렉터와 베이스에 연결되어 있다. 트랜지스터(71) 및 (72)의 에미터들은 접지되며, 트랜지스터(72)의 베이스는 트랫지스터(71)의 베이스와 콜렉터에 연결되어 있다. 트렌지스터(72)의 콜렉터는 트랜지스터(73)의 콜렉터-에미터 경로를 경유하여 전원단자(4)에 연결되어 있다. 트랜지스터(73)의 베이스는 트랜지스터(41)과 (42)의 에미터들의 접합부에 연결되어 클록킹 신호 ø₂와 동일한 주릭수와 위상을 갖는 신호를 수신한다. 캐패시터(74)는 콜록킹 신호 입력단자(6)에 연결되는 하나의 전극과 트랜지스터(73)의 에미터와 트랜지스터(72)의 콜렉테 사이의 접합부에 연결되는 다른 전극을 갖는다. 캐패시터(74)는 캐패시터(C₀), (C₁), (C₂)…의 용량과 동일한 용량 C을 갖는다. 출력단자(75)는 트랜지스터(72)의 콜렉터에 연결된 캐패시터(74)의 전극에 연결되어 있다. 제13도의 회로는 캐패시터(74)가 캐피시터(C₁)의 것과 동일한 진폭과 위상인 전압 및 전하레벨을 갖게해준다. 콜록킹 신호 ø₂가 전압 V_DC+V_P를 가지며, 콜록킹 신호 ø₁이 전압 V_DC를 갖는 주기동안, 트랜지스터(73)는 도통되어 캐패시터(74) 양단의 V_P의 알고 있는 전하를 공급한다. 다음 주기동안, 클록킹 신호 ø₁은 입력신호 V_S1이 입력단자(1)에 인가된 후 시간 T에서 전압 V_CC+V_P를 가질때, (V_DC+2V_P-V_S1)×C의 전하량은 캐패시터(C₁)로 부터 트랜지스터(Q₂), 캐피시터(C₁), 트랜지스터(42)의 에미터-콜렉터 경로와 트랜지스터(71)의 콜렉터-에미터를 경유하여 흐른다. 결국, 동일한 전하량의 전류는 캐패시터(74)로부터 전류 밀러회로의 트랜지스터(72)를 경유하여 흐르게하므로 R_S1-(V_DC+V_P)의 전압가지 캐패시터를 방전시킨다. 이 시간대에, 캐패시터(74)의 각 전극에 인가되는 클록킹 신호 ø₁의 전압은 V_DC+V_P이다. 따라서, 캐패시터(74)의 다른 전극과 출력단자(75)의 전압은 다음과 같이 표시된다.

Vont=V_S1-(V_DC+V_P)+V_DC+V_P=V_S1………………………………(15)

트랜지스터들(64)와 (65)로 구성된 다아링통쌍회로는, 트랜지스터(2)와 다이오드(5)에 의해 발생되는 DC레벨의 변동을 일으키게할 목적과 출력단자(75)의 전압을 캐패시터(74)로부터 않은 전류를 인출함이 없이 결정되도록할 목적으로 제12도의 출력단자에 연결되는 식으로 제13도에 도시된 회로의 출력단자(75)에 다시 연결된 수 있다. 트랜지스터(73)의 베이스가 트랜지스터(41) 및 (42)의 에미터들의 접합부에 연결되는 대신에 제13도 점선으로 도시와 같은 클록신호 발생기(43)의 출력에 연결될 수 있다. 그러나 그렇게 수정할 경우에, 유도되는 출력신호 Vout는 전압 V_be만큼 상승할 것이다. 왜냐하면, 클록킹제어 신호ø₁가 고레벨일때와 클록킹 신호 V_P이 저레렐일때, V_P보다는 V_P+V_be의 전하가 트랜지스터(73)에 의해 캐패시터(74)에 인가된다.

제14도 및 제15도는 제12도 및 제13도에 기술된 것과 동일한 BBD를 나타낸 것으로, 그러나 이것은 단지 바이폴라 트랜지스터들 대신에 전개 효과 트랜지스터를 사용한다는 것과 다르다. 제14도에서, 출력신호는 캐패시터(C_2m)로부터 발생되며, 여기서 cm은 정의 정수이며, 제12도의 트랜지스터들(41)과 (42)는 상보성 FEY들(81)과 (82)들로 대치되며, 이들은 N채널 및 N 채널 FET이다. 트랜지스터(61)는 N채널 FET(83)로 대치된다. 제15도에서, 출력신호는 캐패시터(C_2m-1)로부터 발생되며, 제13도의 트랜지스터들(41), (42), (71), (72) 및 (73)는 FET들 (81), (82), (84), (85) 및 (86)로 각각 대치대며, 이들 모두는 P채널 FET(82)를 제외하고는 N채널 FET들이다. 여기서, 제14도에서와 같이, FET(81)과 (82)은 상보성 트랜지스터들이다. 제14도 및 제15도의 회로들은 제12도 및 제13도의 회로와 동일한 방식으로 작동한다. V_DC-V_GS와 V_bc+V_GS와 동일하게 되도록 클록킹 제어신호들 ø₁및 ø₂의 고 및 저전압 레벨을 선택함으로서, 동일한 출력전압이 제12도 및 제13도에서와 같이 얻어질 수 있다. 여기서 V_GS는 도통의시에 FET(81)의 게이트와 소오스간의 편차 전압이며, V_GS'는 도통시에 FET(82)의 게이트 및 소오스간의 편차 전압이다.

제16도 및 제17도는 전하 결합자들을 도시하였는데, 제14도 및 제15도의 전계효과 클록킹 신호 구동회로에는 의전극들중 어느 하나의 전하레벨을 결정하도록 개별적으로 이들이 접속되어 있다.

제16도에서, 출력신호는 전극(K_2m)으로부터 발생되며, 이 전극은 클록킹 신호에 응답하여 채널 CH내의 전하가 전극(K_2m-1) 아래로부터 전극(K_2m)으로 이동될 때 상보성 FET(81)과 (82)의 드레인의 접합부에 연결되며, 그에 상응하는 양의 반대 전하는 전극(K_2m-)으로부터 클록킹 회로를 경유하여 전극(K_2m)으로 흐른다. 제16도에사, 이 전류는 캐패시터(62)로부터 전극(K_2m)으로 프르며, 그러한 전류의 량은 캐패시터(K_2m)로 전송되는 전하의 레벨을 나타낸다.

제17도에서, 출력신호는 상보성 FET(81)과 (82)의 드레인들의 접합부에 연결된 CCD 전극(K_2m-1)으로 부터 얻어진다. 클록킹 신호에 응답하여, 채널CH 내의 전하가 전극(K_2m-1)의 아래로 부터 전극(K_2m)으로 전송될때, 그에 해당하는 량의 반대 전하는 전극(K_2m-1)로부터 전극(K_2m)으로 흐른다. 제17도에서 이 전류는 전극(K_2m-1)으로부터 FET (82)의 소오스-드레인 경로를 통하여 트랜지스터(84)와(85)로 구성된 전류밀러 회로의 입력부로 구성되는 다이오드 연결된 FET (84)를 경유하여 접지로 흐른다. 상기의 결과, 일정양의 전류가 전극K_2m으로 전송된 전하의 레벨을 나타내게한 출력단자(75)에서 전압을 발생시키는 캐패시터(74)로부터 트랜지스터(75)를 경유하여 흐른다.

상술한 전하 전송 소자들(CTD)에서, 출력을 발생시키기 위해 사용되는 콜록킹 신호 구동회로는 어떤 시간에 어느 하나의 용량성 충전소자에 연결된다. 그러나, 본 발명에 의한 클록킹 신호 구동 회로의 중요한 특징은 동일 캐패시터가 여러 단으로 연결되어 각각의 용량 충전소자의 신호레벨에 따른 출력을 발생시킨다. 이 경우에, 본 발명은 공간, 비용 및 전류 소비에 대한 그의 조건을 완화하도록 CTD를 비교적 적은 수의 부품들을 갖는 횡역과기로서 작동하도록 장치를 포함한다. 더우기 본 고안에 의한 횡여파기는 포유용량 C_CB, 베이스 전류 및 횡여파기로서 작동하도록 배열된 다수의 에미터-폴로워 회로를 사용하는 종래의 들에서 일련의 차동증폭기들을 적당히 조정해야하는 복잡한 문제점들을 해결한다.

제18도는 제8도에 기술된 것과 동일한 회로이나 우수번째 캐패시터(C₀), (C₂), (C₄)…의 각각은 두개의 부품들C₀', C₀", C₂', C₂", C₄', C₄"…로 개별적으로 분할되어 있다는 사실이다르다. 우수번째 캐패시터의 두 개 부품들의 용량값은 그의 합이 C₁즉C₀'=a₀×c, C₀"=(1-a₀)×c ; C₂'=a₂c ; C₂"=(1-a₂)×c ; C₄'=a×c, C"=(1-a₄)×C…와 동일하도록 선택된다. 이들 일부이 캐패시터들(C₀'), (C₂'), (C₄')…의 클록킹 단자들은 트랜지스터들(41)과 (42), 에미터의 접합부에 모두 연결되어 있으며 그 나머지 캐패시터들(C₀"), (C₂"), (C₄")…의 클록킹 단자들은 클록킹 입력단자(6)에 모두 연결된다. 클록킹 제어신호ø₁'는 클록킹 신호발생기(43)에 의해 트랜지스터들(41) 및 (42)의 베이스에 공급되며, 트랜지스터(42)에 콜렉터는 접지되고 출력단자(44)는 트랜지스터(41)의 콜렉터로 부터 발생한다.

제18도의 작동은 다음과 같다. 클록킹이 입력신호 V_S1를 입력단자(1)에 공급되게 한후에 신호ø₁즉시 고레벨로 될때의 주기동안 캐패시터(C₀') 양단의 전압은 전압 V_P로부터 V_S1-(V_DC+V_P)로 변동되며 결국 전자 전하는 다음 방정식으로 표시된다. 또한 이 전하량은 캐패시터(C₀')로 부터 방전되며 제18도에 화살표 I₀로 도시한 바와같이 출력(44)으로 부터 캐패시터(C₀')까지 트랜지스터(41)의 콜렉터-에미터 경로를 경유하여 흐른다. 하나의 완전한 클록주기(여기서τ=1/fc) 후의 어느 시간에 클록신호ø₁가 다시 레벨일때, 개캐시터 C₂'는 제18도에 I₀로 도시한 경로내에 트랜지스터(41)의 콜렉터-에미터 경로를 경유하여 출력단자(44)로부터 흐르는 아래식과 동일한 전하량만큼 방전한다.

a₂c[V_P-V_S1-(V_DC+V_D)]=a₂c(V_DC+2V_P-V_S1)………………………(17)

동일한 방식으로, 다을 주기동안 클록킹 신호ø₁이 다시 고레벨인때, 즉 입력시호 V_S1이 캐패시터 C₀'에 공급될때, 최초 기간후의 시간 2τ에서, 캐페시터(C₄')는 동일한 아래식의 전하량만큼 방전한다.

a₄c[V_P-V_S1-(V_DC+V_P)]=a₄c(V_DC+2V_P-V_S1)………………………(18)

상기 방정식(16), (17) 및 (18)로 부터 알수 있듯이, 제18도에 I₀로 도시된 방향으로 트랜지스터(41)의 콜렉터-에미터 경로를 경유하여 출력단자(44)로 부터 흐르는 전전하량은 다은과 같이 표시돌 수 있다.

따라서, z=e^sτ·s=f_w=f·2τf(f는 여파기가 동을되는 입력신호의 주파수임), 출력단자(44)내로 흐르는 이러한 전전하량(Qout)은 트랜지스터(41) 및 (42)의 에미터들이 연결되는 각 캐패시터들 전하량이 합과도 동일하다. 샘플된 캐패시터들(C₀'), (C₂'), (C₄')…의 신호들은 어느 시각0, τ, 2τ…씩 제각기 입력단자(1)에 인가된 입력신호의 값에 데해 지연된다. 다라서 필요에 따라 계수를 a₀, a₂, a₄…를 선택함으로서, 제18도의 여파기 회로는 소정의 주파수 응답을 갖도록 할수있다.

단자(44)내로 흐르는 평균 전류는 다음과 같다.

따라서, 평균 출력전류는 전하이송 소자에 공급되는 클록킹 신호들에 주파수 뿐만 아니라 입력신호 V_S의 주파수의 함수가 된다.

제18도로 부터 알수있는 바와같이, 본 고안에 의한 클록킹 구동회로의 장점들중 하나는 용량 충전소자내로 또는 그로부터 흐르는 전류의 량을 측정함으로서 전하 전송 소자의 용량 충전소자내의 신호 레벨을 결정하도록 사용 될수 있다는 것이다. 결국, 본 고안에 의한 콜록킹 신호 구동회로는 그려한 다수의 용량충전 소자로부터 또는 그 내부로 흐르는 전류의 량을 측정 함으로서 단순히 다수의 용량 충전소자내의 신호레 벨을 측정함으로서 단순히 다수의 용량 충전소자내의 신호 레벨을 측정하도록 사용될 수 있다. 더우기 클록킹 신호 구동회로가 연결되는 용량 충전소자의 분할 계수는 적당히 선택됨으로서, 비교가 쉽게 이루어질 수 있다. 따라서 본 고안에 의하며, 횡여파기는 제4도에 도시된 바와같이 종래 기술의 것과 비교하여 구성상 아주 간단한 구성이다. 각각의 분할 캐패시터들의 용량값과 동일하다는 것과 출력소자로서 사용되는 클록킹 신호 구동회로에 의해 공급되는 클록킹 신호가 분할되지 않은 각각의 샘플된 용량들에 공급되는 전압 및 위상이 동일하기 때문에 본 고안에 의한 출력소자는 출력소자가 샘플하는 용량 충전소자를 경유하는 신호들의 전압 또는 전하레벨을 실제로 변동시키기 않는다.

제19도는 본 고안의 또 다른 실시예로서, 여기서 전하 전송소자는 클록킹 신호 구동회로와 관련한 횡여파기로서 동작하도록 연결되어 있다. 제19도의 회로는 제9도의 것과 동일하나 기수 번째 캐패시터(C₁)_rC₃)…는 두개 부품들(C₁'), (C₁"), (C₃'), (C₃")…로 분할되며 이러한 캐패시터의 용량은C₁'=a₁×C, C₁'^r=(1-a₁)×C ; C₃'=a₃×C, C₃"=(1-a₃)×C가 되도록 선택된다. 캐패시터(C₁'), (C₃')…의 클록킹 단자는서로 접속되고 트랜지스터(41)과 (42)의 에미터들의 접합부에 접속되며, 캐패시터들(C₁"), (C_3'")…의 클록킹 단자들은 서로 연결되고 클록킹 신호 입력단자(7)에 연결된다. 트랜지스터(41)과 (42)의 베이스들은 클록단자(7)에 공급되는 클록킹 신호 ø₂와 동일한 위상을 갖는 클록킹 신호 발생기(43)로 부터 클록킹 제어신호ø₂'를 수신한다. NPN 트랜지스터(41)의 콜렉터는 전원단자(4)에 연결되며 출력단자(45)는 PNP 트랜지스터(42)의 콜렉터에 연결된다.

제19도의 회로의 작동은 제18도의 회로와 거의 동일하나 이 회로가 우수번째캐 패시로터부터 전하를 수신하는 시간동안, 제18도의 회로의 직통과 같이 그려한 시간에 우수번째 캐패시터들로 부터 흐르는 전류를 측정하라는 사실이 다르다. 출력단자(45)로 부터 흐르는 총전하량은 다음과 같다.

Q_out=[(V_DC+2V_P)-V_S]C[a₁z^-1+a₃z^-2+…]=[(V_DC+2V_P)-V_S]

c·z^-1(a₁+a₃z^-1+)………………………………………………………(21)

이로써 이 출력 신호의 총전하량은 계수a₁. a₃,…가 계수a₂, a₄,…로 대치된 것 이외에는 회로(18)에서 측정되고 방정식(19)에 의해 주어진 전압값과 동일하다는 것을 알수있다. 따라서, 계수a₁. a₃,…의 값을 선택할으로서, 제19도에 도시된 회로는 소정의 주파수 응답을 갖도록 설계될수 있다.

제20도 및 제21도는 제18도 및 제19도에 기술된 것과 동일하나, 제20도 및 제21도는 제10도 및 제11도에 기술된 전압변환 장치가 추가되어있다. 제20도에서 출력(53)으로 부터 발생된 전압은 다음과 같다.

V_out=V_CC-R·I_AV=V_CC-R·ø_out·fc ……………………………………(22)

=V_CC-R·fc{(V_DC+2V_P)-V_S}C(a₀+a₂z^-1+…)

마찬가지로 제21도에서, 출력(56)으로 부터 발생된 전압은 다음과 같다.

V_out=R·I_AV=R·ø_out·fc

=R·fC{(V_DC+2V_P-V_S)}c·z^-(a₁+a₃z^-1+…)…………………………(23)

제22도 및 제23도는 제18도 및 제19도의 것과 동일하나, 그들은 제12도 및 제13도에 기술된 바와간이 전류 출력 신호로 변환시키기 위한 장치를 포합하고 있다는 것이 다르다.

제22도의 회로의 동작에서, 클록킹 신호 이고레벨일때 그 기간의 종료시에 이 회로내의 캐패시터(62)상의 전하가 갖는 용량C_A는 다음과 같다.

V_P·C_A-{(V_DC+2V_P)-V_S}C(aa₂+z…)^0-1+…………………………(24)

전압 V_DC+V_P가 이 시간에 캐패시터(62)의 한전극에 콜록킹 신호 ø₁로 인가되기 때문에 이 시간에 캐패시터(62)의 다른 전극으로부터 발생된 출력전압은 다음과 같다.

(a₀+a₂z^-1+…)V_S+1C_A(V_PC_A-(V_DC+2V_P)C·(a₀+a₂z^-1+…)

+V_DC+V_P……………………………………………………………(25)

이는 V_S=V_SDC-V_SAC이기 때문에 다음 방전식이라 표시된다.

V_out

(a₀+a₂z^-1+…)V_SAC+

이 마지막 방정식에서 제1조건은 신호 V_S의 가변성분 V_SAC에 응답하여 변하는 신호이어야하며, 나머지 조건은 신호 V_S의 가변 성분에 무관하게 DC레벨이 변동되어야 하기 때문이며 z₁ ^-1,z₂ ^-1…는 모두 1라 동일하게 세트될수 있다. 그러므라, 이 마지막 방정식은 다음과 같이 표시될수 있다.

V_out

(a₀+a₀z^-1+…)V_SAC+

따라서 제22도에서, 출력전압의 신호성분은 다음과 동일하다.

(a₀+a₀z^-1+…)V_SAC……………………………………(28)

그리고 출력신호의 DC레벨 즉, 입력신호 V_S의 가변성분 V_SAC과 무관한 출력신호 부분은 다음과 같다.

입력신호의 DC레벨이 V_SPC이기 때문에, V_outDC-V_SDC의 DC레벨에 따른 변동은 제22도의 회라에서 발생됨을 알수 있다.

제22도에서, 캐패시터(62)의 용량은 (a₀+a₀+…)C와 동일하도록 선택되므라 출력 신호는 다음과 같다.

이 방정식으라 부터 보인바와 같이 출력전압의 DC 레벨은 입력시호 V_S의 DC레벨과 동일한 V_SDC와 동일하다. 따라서, 제22도의 장치가 DC레벨의 변동을 갖지 않게하는 출력을 공급할 수 있음을 알수 있다. 입력과 출력간의 가변 입력 성분 V_SAC의 전송함수 또는 신호 이득H(z)은 다음과 같다.

따라서 제22도의 출력은 여파기 회라라서 사용하기 위한 바람직한 AC 신호 이득을 갖는한편 DC레벨에 대하여 변동되지 않는다, 상기 방정식들은 트랜지스터(2)의 에미터-베이스 의접합부와 다이오드(5) 양단의 총전압강하 2V_be에 의하여 발생되는 DC 레벨에 대한 변동을 고려하지 않았으며, 이러한 변동은 캐패시터(C₀')상에 걸린 전압을 입력단자(1)에 인가되는 전압보다 더 높은 2V_be전압이 발생되게 한다는 것을 알수 있다.

이러한 전압 변동을 없이하기 위해 트랜지스터(64)와 (65)로 구성되는 다아링통 에미터 폴로워 회로는 제 12도에서와 같은 구성으로 될 수 있다.

상술한 바와 같이, 제 23도의 회로는 제19도의 것과 동일하나, 이는 제13도에서 사용된 바와 같은 단자 45의 출력전류를 그에 해당하는 출력전압으로 변환시키기 위한 회로를 갖고 있다. 제23도의 작동은 제22도의 작동과 동일하나, 이는 연속이어진 기수번째 캐패시터들로부터 우수번째 캐패시터상에 흐르는 전류량을 측정하기 보다는 오히려 우수번째 캐패시터들로부터 그 이전에 있는 기수번째의 캐패시터로 흐르는 전류량을 측정한다. 회로(23)내의 캐패시터(74)가 (a₁+a₃+…)C와 동일한 용량을 가지므로 제22도의 설명에서 적용되는 것과 동일한 이유 때문에 이 회로의 출력압은 다음과 같다.

제24도 및 제25도의 회로는 제22도 및 제23도의 것과 동일하나, 제14도 및 제15도의 회로와 같이 이는 바이폴라 트랜지스터들 보다 오히려 전계효과 트랜지스터들로 구성되어 있다는 것이 다르다. 제24도 및 제25도의 두 회로들의 작동은 제22도 및 제23도의 회로의 것과 동일하다.

제26도 및 제27도는 CCD들로 만들어진 횡여파회로 들이다. 제26도 및 제27도의 회로는 제16도 및 제17도의 것과 동일하나, 제 26도에서는 CCD의 우수번째 전극들이 두개 소자들로 각각 나뉘어 있으며 그중 하나는 트랜지스터들 (81)과 (82)의 소오스들의 접합부에 연결되어 있으며, 다른 하나는 클록킹 신호 입력단자 (6)에 연결되어 있다. 마찬가지로 제27도에서는 CCD의 짝수번째 전극들이 모두 두 부분으로 나뉘며, 그중 하나는 트랜지스터들(81)과 (82)의 소오스들의 접합부에 연결되며, 다른 하나는 클록킹 신호 입력단자(7)에 연결된다.

공통 채널(CH)내의 전하가 한 전극과의 용량결합 되고 다음의 전극과의 용량결합될 때 까지 전에는 언제나, 전송 전하와 비례하는 전하는 방전 전극으로부터 멀리 전송되며, 이것은 충전 전극을 향하여 전송전에 채널내의 전하를 먼저 유지하고, 이것은 이송 후 채널내의 전하를 홀드한다. 신호레벨이 두부분(K') 및 (K'')로 샘플되게 하는 각각을 전극들을 분할함으로서, 각각의 샘플 전극상에 흐르거나 그들로 부터의 전전하량의 소정의 부분만이 제 26도 및 제27도의 클록킹 신호 구동회로들에 의해 발생된 출력신호로 가산되게 하는 것이 가능하다. 결국, 제18도내지 제25도의 회로에서와 같이 제27도 및 제27도의 회로에 의하여 소정의 주파수 응답을 갖는 출력신호 발생시키도록 할 수 있다.

제28도의 회로는 제13도의 것과 동일하나, 클록킹 신호 구동장치가 캐패시터(C₁)대신에 캐패시터(C_m ^- ₁)에 연결되며, 그의 전류밀러 회로(90)가 트랜지스터(71)과 (72)의 에미터들과 접지간에 저항값(R₂)를 갖는 저항(92)와 저항값(R₁)을 갖는 저항(91)으로 구성된다는 것이 다르다.

제1도의 회로의 작동에 관하여 상술한 바와 같이, 클록신호 ψ₂가 고레벨일 때 그 기간 동안 캐패시터(C_{m_1})의 전하는 〔V_S-(V_DC+V_P)+(V_DC+2V_P+V_S)(1-α^m)〕과 동일한 값으로 전압 강하한다. 이후 계속되는 기간동안 클록킹 신호 이 고레벨 일때 전하는 캐패시터(C_m)로부터 트랜지스터(Q_m)을 경유하여 흐르므로 캐패시터(C_{m_1})상의 전하는 V_p·C와 동일하게 된다. 따라서, 이 기간동안 캐패시터(C_{m_1}) 내에 충전된 총전하량은 다음과 같다.

{V_P-〔V_S-(V_DC+V_P)+(V_DC+2V_P+V_S)(1-α^m)〕C………………(33)

이 전하량과 동일한 전하는 캐패시터(C_m-1)로부터 트랜지스터(42)의 에미터-콜렉터 경로, 트랜지스터(71)의 콜렉터-에미터 경로와 저항(91)을 경유하여 접지로 흐른다. 전류밀러회로(90)에 저항(91)과 (92)가 있기 때문에 트랜지스터(72)를 경유하여 흐르는 전류의 양은 트랜지스터(71)을 경유하여 흐르는 전류량의 R₁/R₂의 전류량과 동일하다. 결국 클록킹 신호 ψ₁이 고레벨인 기간 동안 트랜지스터(72)를 경유하여 흐르는 전하의 양은 다음과 같다.

R₁/R₂이 1/α^m과 동일하도록 저항 R₁과 R₂의 값이 선택될 경우, 방정식(34)은 다음과 같이 다시 표시될 수 있다.

이 전하량은 캐패시터(74)에 의하여 제거되어 캐패시터(74)의 전하는 V_P·C의 값으로부터 V_P·C-(V_DC+2V_P+V_S)C의 값으로 변화 된다. 결국, 캐패시터(74)양단의 전압은 V_S-(V_DC+V_P)의 레벨로 전압 강하한다. 이때, V_DC+V_P의 전압이 클록킹 신호 ψ₂에 의해 캐패시터(74)의 한 전극에 인가되기 때문에 캐패시터(74)와 출력(75)의 다른 전극의 전압은 V_S와 동일하다.

따라서, 제 28도의 회로는 신호 레벨의 변동이 없는 출력전압을 발생시키기 위한 수단이 설치되어 있는 것을 알 수 있다.

제28도의 회로에서, 저항(91)과 (92)은 전류 밀러 회로(90)의 평형 저항들을 칭한다. 왜냐하면 그들은 출력 트랜지스터(72)의 전류대 입력 트랜지스터(71)의 전류의 비가 저항 R₁대 R₂의 비의 함수로 변화하도록 하기 때문이다. 그러나, 입력과 출력전류간의 비가 평형저항을 사용하지 않고 소정의 값을 갖는 전류밀러 회로를 구성시키는 것이 가능하다. 이것은 입력 및 출력 트랜지스터들(71)과 (72)의 베이스-에미터 접합들의 영역을 특정한 비에 의해 변화시키도록 함으로서 달성된다. 그러나 보통 이 방법은 평형 저항을 사용하는 것보다 좋지 않다. 왜냐하면, 이것은 평형 저항(91)과 (92)의 값을 정확히 결정하기 위한 것이기보다 트랜지스터들의 베이스-에미터 접합의 영역을 정확히 결정하는 것이 어렵기 때문이다.

제28도의 작동 설명시에 그것은 전류밀러 회로(90)의 입력전류대 출력 전류의 비가 저항 R₁대 R₂의 비와 동일하다는 것을 언급하였다. 비록, 이것은 사실이지만 다음과 같은 전류 밀러회로(90)의 입력 및 출력회로간의 비로 설정하는 것이 더 정확하다.

여기서 r_e1및 r_e2는 트랜지스터(71)과 (72)내의 내부 저항이다. 일반적으로 트랜지스터의 내부 저항(R_e)은 다음 방정식으로 정의된다.

여기서 I는 다음과 같은 관계에 의해 결정된다.

결과적으로 다음과 같은 식이 나온다.

따라서

가 된다.

I₀가 베이스-에미터 접합부의 영역에 비례하여 변화하기 때문에 이는 r_e가 베이스-에미터 접합부 영역에 대하여 역비례로 변화되게 한다. 그러므로, 트랜지스터(71)과 (72)의 베이스-에미터 접합부 영역,

즉, A₁및 A₂가

이 되도록 선택될 경우와, 저항 R₁과 R₂의 값은

이 되도록 선택할 경우, 전류 I₁대 I₂의 비는 다음과 같이 된다.

이러한 상태하에서,가 밀러 회로(90)내에 흐르는 전류신호의 레벨에도 불구하고 일정하게 유지되며 따라서 제28도의 출력(75)에서 수신된 전압이 캐패시터(C₀)에 인가된 최초전압과 실지로 동일한 값을 가지는데이는 출력전압이 발생될 때 클록킹 신호구동회로에 흐르는 전류량에 무관하다.

상술한 바와 같이, 트랜지스터(71)과 (72)의 베이스-에미터 접합부의 영역의 비를 정확히 결정해주는 것이 어려우며, 그에 따라 r_e1과 r_e2의 비를 정확히 조정하는 것이 어렵다. 그러나, R₁과 R₂가 r_e2와 r_e1보다 훨씬 더 크도록 선택되기 때문에, 베이스-에미터 접합 영역의 비가 원하는 바와 같이 정확하게 되는 것은 그렇게 어렵지 않다. 또한 전류 I₂와 I₁간의 비는 R₁과 R₂의 값에 의해 주로 결정된다. 왜냐하면 상기 방정식이 I₂와 I₁간의 비를 나타내는 바와 같이 트랜지스터(71)과 (72)의 베이스-에미터 접합의 비를 제어하도록 시도할 경우 소정값에 접근될 수 있기 때문이다.

제29도는 트랜지스터(73), 캐패시터(74) 및 출력 단자(75)가 빠진것을 제외하고는 제28도에 도시된 것과 아주 동일한 BBD를 나타내고 있다. 그 대신 트랜지스터(72)의 콜렉터는 그 콜렉터가 제28도의 캐패시터(74)와 트랜지스터(73)에 연결되는 것과 동일한 방식으로 캐패시터(C_m)의 정 단부와 트랜지스터(Q_m+1)의 에미터에 연결된다. 따라서, 제29도의 회로는 제28도의 회로가 캐패시터(74)에 인가되는 전압 신호로부터의 신호 변동을 제거시키기 위한 장치를 포함되게 하는 식으로 캐패시터(C_m)에 인가되는 전압 신호로부터의 신호 변동을 제거시키기 위한 장치를 구비하고 있다. 결국, 캐패시터(C_m)의 정 단부에 인가된 전압신호 V_S는 캐패시터(C₀)의 정 단부에 최초로 인가되는 전압신호 V_S와 실제로 동일하게 된다. 따라서, 제29도의 회로는 BBD의 캐패시터상에 충전될 수 있는 0와 V_P사이의 범위내에서 캐패시터 C_m양단에 인가되는 전압신호 레벨을 유지시키는 장치는 구비하고 있는다. 이러한 작동은 많은 단들을 갖는 CTD 들에서 특히 중요하다. 왜냐하면 여러단의 다음에 발생하는 DC 및 AC 신호 변동이 CTD의 동작범위를 넘는 초기 신호 레벨을 쉽게 변동시킬 수 있으므로 그러한 신호 레벨의 초기값을 결정하는 것이 불가능하다.

Claims (1)

1. 여러개의 연속적인 용량충전 장치가 시간 샘플된 입력신호를 나타내는 전하레벨을 순차적으로 홀드하게 하고, 각각의 용량 충전 장치가 어느 하나의 상기 클록킹 신호를 수신하는 클록킹 전극을 가지게하며, 전하레벨이 상기의 클록킹 신호에 응답하여 하나의 용량 충전장치로부터 다른 용량 충전장치로 전송되게 하도록 다수의 클록킹 신호를 공급하는 클록킹 신호 구동장치를 구비한 전하전송 장치에 있어서, 적어도 하나 이상의 클록킹 신호 구동회로가 그의 출력부에서 클록킹 제어신호를 발생시키는 클록킹 신호 발생기로 구성되게 하고, 한쌍의 상보성 트랜지스터 각각이 제1, 제2, 및 제3의 전극들을 갖게하며. 상기 상보성 트랜지스터의 제어전극을 서로 연결시키면서 클록킹 신호 발생기의 출력에 연결되게 하고, 상기 상보성 트랜지스터의 제1전극을 서로 연결시키면서 적어도 하나 이상의 상기의 용량 충전 장치의 클록킹 전극에 연결되게 한 장치로 구성시킨 전하 전송장치의 클록킹 신호 구동회로.

Images