DE2357982B2 - Verzögerungsleitung für analoge Signale - Google Patents

Description

5. Verzögerungsleitung nach Anspruch 4, da- 30 lungsprinzip sind beispielsweise aus »Bell System durch gekennzeichnet, daß die weitere Inverter- Technical Journal«, April 1970, S. 587 bis 600 bekannt stufe zwischen der ersten und zweiten verzögernden und gibt es nur in der Technik der monolithisch inte-Stufe eingefügt ist. grierten Isolierschicht-Feldeffekttransistoren. Der Un-

6. Verzögerungsleitung nach einem der Ansprü- terschied zwischen Verzögerungsleitungen der Eimerche 1 bis 5, dadurch gekennzeichnet, daß minde- 35 kettenart und Verzögerungsleitungen nach dem Lastens eine der Inverterstufen zugleich mit einstell- dungskopplungsprinzip besteht darin, daß die bei barem Verstärkungsfaktor verstärkt ist. Eimerketten-Verzögerungsleitungen vorhandenen DiI-

7. Verzögerungsleitung nach einem der An- fusionszonen und mit ihnen sowohl die Kondensprüche 1 bis 6, dadurch gekennzeichnet, daß sie satoren als auch die Emitter- und Kollektorzonen entan der (jeweiligen) Verbindungsstelle zwischen der +0 fallen. Die Leitung besteht somit ausschließlich aus (den) Inverterstufe(n) und ihrem jeweiligen voraus- eng benachbarten, von den Steuerelektroden gesteuergehenden Teil wie an ihrem Ende abgeschlossen ist ten Kanalzonen, die durch Überlappung der Potential- und daß zwischen der (den) Inverterstufe(n) und mulden aneinandergekoppeit sind. Ladungstransport ihrem jeweiligen nachfolgenden Teil eine Eingangs- und Ladungsspeicherung werden ausschließlich von schaltung wie an ihrem Anfang vorgesehen ist. 45 Minoritätsträgern übernommen.

8. Verzögerungsleitung nach einem der An- Die Halbleiteroberfläche unter den Elektroden befinsprüche 1 bis 7, dadurch gekennzeichnet, daß an det sich dabei im sogenannten tiefen Verarmungszuderen Ausgang ein invertierender oder nichtinver- stand (deep depletion mode). Durch ein drittes Takttierender Verstärker mit einstellbarem Verstär- signal wird dafür gesorgt, daß zwischen jeweils drei kungsfaktor angeschaltet ist. 50 benachbarten Elektroden Potentialabstufungen im

9. Verzögerungsleitung nach Anspruch 8 mit Halbleiterkörper entstehen, die die bei Eimerkettenzwei bezüglich gleichartiger Stufen gegenphasig ge- schaltungen in den Kondensatoren erfolgende Latakteten Verzögerungsleitungen als Duplex-Lei- dungsspeicherung übernehmen können.

tung, dadurch gekennzeichnet, daß mittels der Das eingangs erwähnte Problem bei derartigen

beHen am Ausgang jeder Verzögerungsleitung an- 55 Verzögerungsleitungen besteht darin, daß bei Betrieb

geordneten Verstärker die Signalamplituden beider mit veränderlicher Taktfrequenz im verzögerten ana-

Verzögerungsleitungen auf gleiche Größe einge- logen Ausgangssignal eine unerwünschte Komponente

stellt sind und daß die Ausgangssignale der Ver- derjenigen Frequenz auftritt, mit der die Taktfrequenz

stärker einer Addierschaltung zugeführt sind. geändert, also moduliert wird. Diese Modulation ist

10. Verzögerungsleitung nach einem der An- ^6o durch eine auftretende taktfrequenzabhängige Pegelsprüche 1 bis 9, dadurch gekennzeichnet, daß als störung bedingt, für die je nach den Betriebsbedingun-Inverterstufe Differenzverstärker eingesetzt sind. gen verschiedene Ursachen verantwortlich sein

11. Verzögerungsleitung nach einem der An- können.

sprüche I bis 10, dadurch gekennzeichnet, daß als So kann erstens eine Pegelstörung entstehen, wenn

aktive Bauelemente integrierte Isolierschicht-Feld- ⁶5 die Phasenlage der Taktsignale von der Taktfrequenz

effekttransistoren dienen. abhängt und wenn zugleich eine Überschneidung der

Impulsflanken oder ein Überschwingen der Taktsignale

auftritt. Durch eine genaue Taktsignalaufbcreitung

kann diese Ursache weitgehend, jedoch nicht ganz ver- eines Korrektursignals zur Kompensierung der Stö-

mieden werden. rungen überflüssig wird, denn die invertierte Störung

Eine weitere unvermeidliche Ursache für Pegel- selbst wird zu der hinter der Inverterstufe neu ent-

störungen, besonders bei höhe.en Taktfrequenzen, ist stehenden Störung addiert und führt damit zur Kom-

zweitens die taktfrcquenzabhängige Restladung, die 5 pensation der Störung unabhängig von ihrem funk-

im Kondensator jeder Stufe nach dessen Umladung tionellen Zusammenhang mit der Taktfrequenz,

zurückbleibt. Als Ausführungsbeispiei hierzu ist in Fig. 1 eine

Drittens ist es bei niederen Taktfrequenzen und bei nach dem Eimerkettenprinzip aufgebaute Verzöge-

höherea Temperaturen ebenfalls unvermeidlich, daß rungsleitung VL gezeigt. Von den η verzögernden

sich eine Pegelstörung durch Abwanderung des Gleich- io Stufen sind in der Figur die Stufen 0, 1, 2, j, 4, η—2,

pegels von Stufe zu Stufe in Folge von Ladungszufluß η—1 und η mit den Transistoren T₀, T₁, T₂, T₃, T_t,

über Sperrst/öme bemerkbar macht. Schließlich füh- T_n--, T_n-i, T_n, T_y und T_z gezeigt. Die Transistoren

ren viertens bei Verzögerungsleitungen, die mittels T_y, T_z stellen den Abschluß der Leitung VL dar. Das

monolithisch integrierter Isolierschicht-Feldeffekttran- verzögerte Signal wird zwischen den Transistoren T_n

sistoren, also mittels der sogenannten MOS-Technik, 15 und T_v der Leitung entnommen und dem Steueran-

realisiert sind, Oberflächenzustände unter der Oxyd- schluß des Impedanzwandlers T_A zugeführt. Ra ist

schicht der Steuerelektrode der T.ansistoren durch dessen Lastwiderstand. Das Ausgangssignal Ua wird

Aufladung während ihrer Einschaitphase und durch am Ausgang A abgenommen. Die zu den Transistoren

mehr oder weniger vollständige Entladung während 7", bis T_n und zu T_y gehörenden Kondensatoren C

ihrer Ausschaltphase zu einer kumulativen, d. h. von 1° sind jeweils zwischen den Steueranschluß und den

der Stufenzahl abhängigen Pegelabwanderung, die Kollektoranschluß der Transistoren gcschaiiei. An den

ebenfalls frequenzabhängig ist und die in entgegenge- Steueranschlüssen der ungeradzahligen Transistoren

setzter Richtung wie die erwähnte sperrstrombedingte liegt das Taktsignal O₁ und an den Steuerelektroden

Abwanderung vor sich geht. der geradzahligen Transistoren das Taktsignal C)₂.

Aus der Zeitschrift »IEEE Journal of Solid-State as Dem Emitteranschluß des Transistors T₀ ist einer-Circuits«, April 1973, S. 157 bis 168, insbesondere seits über den Eingangskondensator Ceo das zu vcr-S. 157, Fig. 2, ist es bekannt, das Problem, solche zögernde Eingangssignal u_E und andererseits, gegebe-Störungen zu kompensieren, dadurch zu lösen, daß nenfalls über den Widerstands Reo, das Eingangseine zweite Verzögerungsleitung gleicher Stufenzahl gleichpotential L₀ zugeführt. Der zum Transistor T₀ der störungsbehafteten Verzögerungsleitung parallel- 30 gehörende Kondensator C₀ liegt zwischen dem Kollekgeschaltet wird, wobei das Signal jeweils vor dem Ein- toranschluß und dem Schaltungsnullpunkt,
gang und hinter dem Ausgang einer der beiden Lei- Der Kollektoranschluß des letzten Transistors T_z der tungen invertiert wird und das kompensierte Signal Verzögerungsleitung VL ist mit seinem Steueranschluß durch Addition schließlich gewonnen wird. verbunden und bildet somit den gleichspannungs-

Diese Lösung des erwähnten Problems ist jedoch 35 mäßigen Abschluß der Verzögerungsleitung,
sehr aufwendig und führt somit auch zu einem großen Der zeitliche Verlauf der beiden Taktsignale O₁, O₂ Flächenbedarf der entsprechenden integrierten Schal- ist in Fig. I links unten schematisch dargestellt. Wie tung. Die Aufgabe der Erfindung besteht daher darin, eingangs bereits erwähnt, sind die Taktsignale rechtdas erwähnte Problem auf neue Art unter Verringe- eckförmig, wobei die wirksamen Impulse des einen in rung des Schaltungsaufwandes zu lösen. Diese Aufgabe 4° den Lücken zwischen den wirksamen Impulsen des wird durch die im Anspruch 1 gekennzeichnete Erfin- anderen Taktsignals liegen. Die Amplitude der Taktdung gelöst. Vorteilhafte Ausgestaltungen der Erfin- signale ist mit Uc bezeichnet und die Frequenz dung sind in den Unteransprüchen gekennzeichnet. mit/r.

Die Erfindung wird nun an Hand von in den Entsprechend der Erfindung ist nun die Verzöge-

Figuren der Zeichnung dargestellten Ausführungs- 45 rungsleiturig VL zwischen den Transistoren T_n \ und

beispielen näher erläutert. T_n aufgetrennt und an dieser Trennstelle die Inverter-

Fig. 1 zeigt ein erstes Ausführungsbeispiel der Er- stufe / eingefügt. Sie besteht aus dem Verstärkerfindung an Hand einer mittels MOS-Transistoren transistor T_a und aus dem als Arbeitswiderstand dierealisierten Eimerketten-Verzögerungsleitung, nenden Transistor T_b, der mit seinem gesteuerten

Fig. 2 zeigt in mehr schematisierter Darstellung eine 50 Strompfad zum gesteuerten Strompfad des Transistors

Weiterbildung des Ausführungsbeispiels nach Fig. 1, T₀ in Serie geschaltet ist. Dre Lasttransistor Tb und

Fig. 3 zeigt ein Potentialdiagramm der Anordnung damit der gesamte Inverter wird von der Betriebs-

nach Fig. 2 bei symmetrischer Pegelstörung, spannung Ub gespeist, während an der Steuerelektrode

Fig. 4 zeigt ein Potentialdiagramm der Anordnung des Lasttransistors die Gleichspannung U₀ angeschlos-

nach Fig. 2 bei unsymmetrischer Pegelstörung, 55 sen ist. Über diese Gleichspannung kann der Ver-

Fig. 5 zeigt ein weiteres Ausführungsbeispiel der Stärkungsfaktor des Inverters /im Bedarfsfalle beein-

Erfindung und flußt werden.

Fig. 6 zeigt eine sogenannte Duplexleitung nach Am Verbindungspunkt zwischen dem Kellektoran-

dem in Fig. 2 dargestellten Prinzip. schluß des Transistors T_n 1 und dem Invertereingang

Mitteis des in Fig. 1 gezeigten Ausführungsbeispiels ^6o sind die zwei Eimerketten-Abschlußstufen T_Vi und 7a

der Erfindung können die oben erwähnten beiden angeschlossen, die in gleicher Weise geschaltet sind

ersten Störungsursachen beseitigt werden, da diese wie die Abschlußtransistoren T_y und T_z am Ende der

unabhängig von der Stufenanzahl der Verzögerungs- Gesamtleitung. Die Transistoren T_yi und T_z\ dienen

leitung, d. h. nichtkumulativ und in jeder Stufe gleich zum gleichstrommäßigen Abschluß des Leitungsab-

groß sind. Die Kompensation dieser beiden Störungen ⁶S schnittes, der vor der Trennstelle, also der Inverter-

kann daher entsprechend der Erfindung an einer be- stufe /, liegt.

liebigen Stelle innerhalb der Verzögerungsleitung er- Außerdem wird zwischen den Inverterausgang, also

reicht werden, wodurch die getrennte Aufbereitung den Kollektor des Transistors T_a, und den Transistor

T_n noch eine normale Eimerketteneingangsstufe da- In Fig. 2 ist als Beispiel für diese Ausführungsforn

zwischengeschaltet. Diese besteht aus der Serienschal- der Erfindung eine Verzögerungsleitung gezeigt, di

tung von Kapazität C^i und gesteuertem Strompfad in die beiden Hälften VL₁ und VL₂ aufgeteilt ist. Dii

des Transistors T₀₁, deren gemeinsamem Verbindungs- eigentliche Verzögerungsleitung ist dabei in Form de

punkt über einen sehr hochohmigen Widerstand Rb₁ 5 beiden Blöcke n/2 nur schematisch gezeigt. Der Inver

(Größenordnung einige Megohm) das Eingangsgleich- ter I₁ liegt zwischen den beiden Leitungshälften VL

potential U₀ zugeführt ist. Der Verbindungspunkt und KL₂. Der Inverter I₁ besteht aus den Transistorer

zwischen den Transistoren Γ₀₁ und T_n ist über die T_ai und Tn. Der Steueranschluß des Lasttransistors Ti

Kapazität C₀₁ mit dem Schaltungsnullpunkt oder einem wird von der Spannung U_c\ 4- AU_ci gespeist, wobei

anderen Festpotential verbunden. i° der Anteil AU_ci den Unsymmetrieausgleich vornimmt.

Die Zeitkonstante ReiCbi muß größer sein als die Der hintere Teil n/2 der Leitung ist wieder über das

Periodendauer der störenden Frequenz, mit welcher 7?C-Glied Rbi, Ce\ an den Inverter I₁ geschaltet, wobei

die Taktfrequenz moduliert ist. Die Größe von Cei der Vortransistor T₀₁ mit Kondensator C₀₁ nach

wird daher einige Nanofarad oder mehr betragen. Fig. 1 nicht gezeichnet, jedoch vorhanden ist.

Deshalb kann Cei im allgemeinen nicht mitintegriert 15 Im Ausführungsbeispiel nach Fig. 2 ist anstatt der

werden; die Anschlüsse für Cbi werden daher nach Impedanzwandlerstufe mit dem Transistor Ta nach

außen geführt. Fig. 1 ein weiterer als Verstärker dienender Inverter I₂

Die Transistoren T_y und T_n sind genauso geschaltet mit den Transistoren T₀Z und Tj₂ vorgesehen. Der

wie normale Eiinerkettenstufen, d. h. die Steuerelek- Steueranschiuß des Lasttransistors Tm. ist mit der

trode ist mit derjenigen Taktleitung verbunden, die ao Gleichspannung t/_e2 4- AUd gespeist, so daß über die

auch mit der Steuerelektrode des zweiten vorausgehen- damit bewirkte Verstärkerfaktorsteuerung eine ge-

den Transistors verbunden ist. Die Steuerelektrode des wünschte Verstärkung des verzögerten Ausgangssignals

Transistors T_y liegt somit zusammen mit der des Tran- ua erreicht werden kann. An der Trennstelle ist der

sistors T₀₁ am Taktsignal O₂, während die des Tran- vordere Teii n/2 der Leitung mit den den Transistoren

sistors T_n zusammen mit der des Transistors T_n-Z am »5 T_n, T_zl nach Fig. 1 entsprechenden Transistoren ab-

Taktsignal Q₁ liegt. geschlossen, was jedoch nicht gezeichnet ist.

Die Steuerelektroden der Transistoren T_y, T_n sind Die Fig. 3 zeigt in Form eines Pegeldiagrammes die außerdem über je eine Kapazität C mit dem Verbin- Kompensation der erwähnten symmetrischen Pegeldungspunkt zwischen den Transistoren T_y bzw. T_n störungen bei den drei verschiedenen Taktfrequenzen und Tz bzw. T_zi verbunden. Die Steuerelektroden der 3° /n,/c2 und/03. Wie aus der Fig. 3 ersichtlich, wird Transistoren T_z, T_z\ sind mit jeweils dem anderen Takt- an der Trennstelle nach n/2 Stufen aus einer negativ signal und direkt mit dem Kollektoranschluß des gerichteten Pegelstörung eine um den gleichen Betrag Transistors T_z bzw. 7Vi verbunden. Der Transistor T_z erhöhte gegensinnige Abweichung erzeugt, die nach wird somit vom Taktsignal Q₁ und der Transistor Ta «-Stufen die Störung wieder auf den Ausgangspegel U₀ vom Taktsignal 0₂ gesteuert. 35 zurückführt.

Das Ausgangssignal wird zwischen T_n und T_y ab- In Fig. 4 ist ein weiteres Pegeldiagramm gezeigt,

genommen. Der Verbindungspunki zwischen T_n und T_y und zwar für den Fall unsymmetrischer Pegelstörung,

ist deshalb verbunden mit dem Steueranschluß des In diesem Falle ist mittels des Spannungsanteils AU_ci

Transistors T_A, dessen Kollektoranschluß mit der Ver- der Verstärkungsfaktor des Inverters I₁ auf den Quo-

sorgungsspannungsquelle Ub und dessen Emitteran- 4° tienten der beiden Abweichungen AuJAu₁ einzustellen.

Schluß A über den Lastwiderstand Ra mit dem Schal- Setzt sich die Pegelstörung im Gegensatz zu den bis-

tungsnullpunkt verbunden ist. Ta und Ra stellen einen herigen Annahmen aus einer nichtkumulativen und aus

Impedanzwandler, bei bipolaren Transistoren also einer kumulativen Komponente mit verschiedenen

einen Emitterfolger, dar. Das verzögerte Signal wird Frequenzabhängigkeiten zusammen, so reichen die bis-

am Ausgang A herausgeführt. 45 her angegebenen Maßnahmen im einzelnen nicht mehr

Liegen lediglich Pegelstörungen der eingangs er- aus. Zur Lösung dieses Problems invertiert man nach

wähnten ersten und zweiten Art vor, so kann die dem in Fig. 5 gezeigten Ausführungsbeispiel zunächst

Inverterstufe auch zwischen zwei beliebigen anderen ganz am Anfang der Leitung, wo die kumulative Stö-

verzögernden Stufen angeordnet werden. rung noch vernachlässigbar ist, also beispielsweise wie

Bei Pegelstörungen der eingangs erwähnten dritten 50 in Fig. 5 gezeigt zwischen der ersten und der zweiten

und vierten Art wird die Invertierung bzw. Spiegelung verzögernden Stufe. An dieser Stelle, also zwischen

am besten jedoch in der Mitte der Leitung zwischen den Transistoren T₁ und T₂, sind demzufolge der Inver-

den Stufen T_nJ₂ und Γ_η/₂+ι vorgenommen, wobei η als ter Z₁ und die Leitungseingangsschaltung mit Cm, Rbi,

geradzahlig vorausgesetzt ist. In diesem Fall wächst T₀₁ und C₀₁ eingefügt sowie der Leitungsabschluß des nämlich die Störung von Stufe zu Stufe, ist also kumu- 55 vorderen Teils mit den Transistoren T_vi, T_z\ vorge-

lativ, und erreicht in der Mitte der Leitung die Hälfte sehen.

des Wertes am Ausgang. Durch die Inversion in der Mit der Inverterstufe I₁ wird die nichtkumulative Mitte kompensiert sich die Störung gerade am Ausgang, Komponente kompensiert Die verbleibende kumuwenn die Störung jeder Stufe um den gleichen Betrag, lative Komponente wird wie beim Ausführungsbeispiel d. h. längs der Leitung linear, wächst. Diese Linearität ^6o nach Fig. 2 etwa in der Mitte der Leitung, also zwiist unter Umständen nicht immer erfüllt, weshalb es sehen den Stufen Tn/2 und T_n/2-i, kompensiert, wobei zweckmäßig ist, den Verstärkungsfaktor des Inverters im Bedarfsfalle bei Unsymmetrie der Leitungshälften einstellbar zu machen, was mittels der am Steueran- mit Verstärkungsfaktoreinstellung über die Steuerspanschluß des Lasttransistors T_b liegenden Spannung U₀ nung U_c auch die kumulative Störung völlig beseitigt erreicht werden kann. Damit ist es möglich, eine even- ⁶S werden kann. Die Inverterstufe /₂ besteht aus den tuelle Unsymmetrie zwischen der vorderen und der Transistoren T₀Z, Tta, deren Ausgangssignal über das hinteren Leitungshälfte bezüglich der Sperrströme ÄC-Glied Res, Cez dem dem Transistor Γη/1-1 vorge- oder der Oberflächenzustände auszugleichen. schalteten Transistor T₀₂ mit Kondensator C₀₂ züge-

führt ist. Der mittlere Teil der Leitung ist mit den Transistoren Ty₂, Τ_ζζ abgeschlossen.

Bei längeren Verzögerungsleitungen und relativ großer kumulativer Pegelstörung kann diese mit einer einmaligen Inversion in der Mitte der Leitung nicht beseitigt werden, insbesondere nämlich dann nicht, wenn die Störung vergleichbar oder größer als der Aussteuerungshub der Leitung ist. In solchen Fällen hilft eine zwei- oder mehrmalige Inversion. Bei Ar-maliger Inversion, wobei die Inversion nach der ersten Stufe, die zur Eliminierung der nichtkumulativen Komponente dient, nicht mitgezählt ist, und bei einer Verzögerungsleitung mit η Stufen setzt man die erste Inverterstufe nach der Stufe nßk ein, während die restlichen k — 1 Inverterstufen jeweils im Abstand von n/k Stufen eingefügt werden. Die Verstärkungsfaktoreinstellung braucht dann im allgemeinen nur bei der letzten lnverterstufe vorgenommen zu werden, um eine eventuelle Reststörung in Folge ungleichmäßiger Störungsverteilung entlang der Leitung zu beseitigen.

In Fig. 6 ist die Anwendung des Ausführungsbeispiels nach Fig. 2 auf eine sogenannte Dupiex-Verzögerungsleitung gezeigt. Mit einer Duplex-Verzögerungsleitung ist es möglich, bei gleicher Verzögerungszeit und gleicher Taktfrequenz im Vergleich zur einfachen Leitung (Simplex-Leitung) die doppelte Signalbandbreite zu erzielen. Das charakteristische Merkmal einer Duplex-Leitung ist, daß gleichartige Stufen beider Leitungen von je einem der beiden Taktsignale, d. h. also etwa die Stufe η der einen Leitung vom Taktsignal 0, und die gleiche Stufe der anderen Leitung vom Taktsignal 0₂, gesteuert werden. Dies ist im schematischen Schaltbild der Fig. 6 dadurch zum Ausdruck gebracht, daß die zu den Leitungsteilen VL₁, VL₂ bzw. KL₁', VL₂ führenden Taktsignalleitungen zwischen den zur einen Hälfte gehörenden Teilen VL₁, VL₂ bzw. VL₁', VL₂ gekreuzt sind.

Die entsprechenden Inverterstufen I₁ und I₁ sind wieder in der Mitte der jeweiligen Hälfte nach n/2 Stufen wie beim Ausführungsbeispiel nach Fig. 2 eingefügt, wobei die Steueranschlüsse der Lasttransistoren wiederum mit entsprechend variabler Spannung Uc\ + AUci bzw. Ud' + Δΐ/rf' ansteuerbar sind, an der Trennstelle die vorderen Teile entsprechend abgeschlossen sind und die hinteren Teile über eine Stufe T₀₁, C₀₁ angesteuert zu denken sind.

Am Ausgang der beiden Duplex-Leitungshälften ist jeweils der weitere Inverterverstärker I₂ bzw. I₂' nach

ίο Fig. 2 wiederum vorgesehen, dessen Verstärkungsfaktor ebenfalls über die Spannungen i/_c2 + Ai/_c2 bzw. Uc2 + AUa' einstellbar ist. Am Ausgang der beiden Verstärker I₂, I₂ sind die beiden Impedanzwandlerstufen Ta, Ta als Addierschaltung angeschlossen, deren Ausgänge zum gemeinsamen Signalausgang ua führen. Durch die beiden Verstärker I₂, I₂ und deren einstellbaren Verstärkungsfaktor wird außerdem eine optimale Taktunterdrückung im Ausgangssignal ermöglicht.

in den Ausführungsbeispielen nach den Fig. 1, 2, 5 und 6 sind als Transistoren integrierte Isolierschicht-Feldeffekttransistoren gezeichnet, wobei durch Weglassen des Substratpfeiles angedeutet ist, daß im allgemeinen Fall entweder nur/j-Kanal- oder nur n-Kanal-

«5 Transistoren verwendet werden. An Stelle von integrierten Isolierschicht-Feldeffekttransistoren können selbstverständlich auch bipolare Transistoren verwendet werden.
An Stelle der gezeigten Inverterstufen können auch als Inverterstufen geschaltete Differenzverstärker eingesetzt werden, deren einer Eingang dann auf geeignetem Potential liegen muß.

Durch die Erfindung wird somit in wenig aufwendiger Weise ermöglicht, die taktfrequenzabhängigen Pegelstörungen von Verzögerungsleitungen zu kompensieren. Insbesondere ist es nicht erforderlich, eine zweite Verzögerungsleitung zur Nachbildung des gestörten Signals heranzuziehen, wie es vom Stand der Technik noch gelehrt wird.

Hierzu 4 Blatt Zeichnungen

609 538/270

Claims (4)

1 2 Die Erfindung beschäftigt sich mit einem Problem Patentansprüche: das bei Verzögerungsleitungen für analoge Signale, di( aus einzelnen Stufen nach dem Prinzip der Eimer

1. Verzögerungsleitung für analoge Signale, die ketten-Verzögerungsleitungen oder dem Prinzip dei nach dem Prinzip der Eimerketten-Verzögerungs- 5 ladungsgekoppelten Verzögerungsleitungen auigebaui leitungen oder nach dem Prinzip der ladungsge- sind, dann auftritt, wenn sie mit veränderlicher Takt koppelten Verzögerungsleitungen aus mehreren frequenz betrieben werden.

Stufen aufgebaut ist und der im Betrieb ein Ein- Verzögerungsleitungen der Eimerkettenart sind beigangsgleichpotential und das diesem überlagerte spielsweise aus »IEEE Journal of Solid-State Circuits« zu verzögernde Signal sowie Taktsignjle zugeführt io Juni 1969, S. 131 bis 136 bekannt und weisen ein« sind, dadurch gekennzeichnet, daß Vielzahl von gleichartigen Stufen auf, die jeweils au« die Verzögerungsleitung zwischen deren erster und einem Transistor und einem zwischen dessen Steuerletzter Stufe mindestens eine Trennstelle besitzt, anschluß und dessen Kollektoranschluß liegender an der jeweils eine Inverterstufe eingefügt ist, die Kondensator bestehen und derart hintereinandergedas signal- und störungsbehaftete Potential der 15 schaltet sind, daß der Kollektoranschluß des einen mil Verzögerungsleitung bezüglich des Eingangsgleich- dem Emitteranschluß des nächstfolgenden Transistors potentialpegels [U₀) invertiert. verbunden ist. Dabei werden die Steueranschlüsse dei

2. Verzögerungsleitung nach Anspruch I, da- geradzahligen Transistoren von einem ersten rechtdurch gekennzeichnet, daß eine einzige Inverter- eckförmigen Taktsignal und die Steueranschlüsse der stufe etwa in der Mitte der Verzögerungsleitung " ungeradzahligen Transistoren von einem zweiten rechteingefügt ist. eckförmigen und gleichfrequenten Taktsignal gesteuert,

3. Verzögerungsleitung mit (n) Stufen nach An- dessen wirksame Impulse in den Lücken zwischen den spruch 1, dadurch gekennzeichnet, daß mehrere (A) wirksamen Impulsen des ersten Taktsignals liegen.
Inverterstufen eingefügt sind, deren erste nach etwa Eimerketten-Verzögerungsleitungen können entweder (n/2A-)ten Stufe und deren weitere in Abständen »5 der mittels bipolarer monolithisch integrierter Schalvon jeweils etwa njk Stufen eingefügt sind. tungen oder mittels monolithisch integrierter Isolier-

4. Verzögerungsleitung nach Anspruch 2 oder 3, schicht-Feldeffekttransistor-Schaltungen realisiert werdadurch gekennzeichnet, daß an deren Anfang den.

eine weitere Inverterstufe eingefügt ist. Verzögerungsleitungen nach dem Ladungskopp-