DE2813606C3 - Eingangsschaltung fur Eimerkettenschaltungen - Google Patents

Eingangsschaltung fur Eimerkettenschaltungen

Info

Publication number
DE2813606C3
DE2813606C3 DE2813606A DE2813606A DE2813606C3 DE 2813606 C3 DE2813606 C3 DE 2813606C3 DE 2813606 A DE2813606 A DE 2813606A DE 2813606 A DE2813606 A DE 2813606A DE 2813606 C3 DE2813606 C3 DE 2813606C3
Authority
DE
Germany
Prior art keywords
input
bucket chain
input circuit
capacitor
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2813606A
Other languages
English (en)
Other versions
DE2813606B2 (de
DE2813606A1 (de
Inventor
Manfred Fritz Ing.(Grad.) 7809 Denzlingen Ullrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE2813606A priority Critical patent/DE2813606C3/de
Priority to JP2519479A priority patent/JPS54131883A/ja
Priority to IT21225/79A priority patent/IT1112345B/it
Priority to FR7907902A priority patent/FR2421442A1/fr
Publication of DE2813606A1 publication Critical patent/DE2813606A1/de
Publication of DE2813606B2 publication Critical patent/DE2813606B2/de
Application granted granted Critical
Publication of DE2813606C3 publication Critical patent/DE2813606C3/de
Priority to US06/254,707 priority patent/US4356407A/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G11C19/186Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

Die Erfindung betrifft eine Eingangsschaltung für Eimerkettenschaltungen aus Isolierschicht-Feldeffekttransistoren (MOS Eimerketten) mit den im Oberbegriff des Anspruchs genannten Merkmalen.
Bei bekannten Eingangsschaltungen für Eimerkettenschaltungen aus Isolierschicht-Feldeffekttransistoren (MOS-Eimerketten) dieser Art besteht die Eingangsstufe aus dem im Oberbegriff des Anspruchs erwähnten Eingangstransistor und dem Eingangskondensator, dessen einer Anschluß am eingangsabgewandten Ende des gesteuerten Strompfads des Eingangstransistors . und dessen anderer Anschluß am Schaltungsnullpunkt, also beispielsweise an Masse, liegt, vgl. die Zeitschrift »IEEE Journal of Solid-State Circuits«, April 1973, S. 157- 168, insbesondere Fig. 1 auf S. 158. Die Zusammenschaltung von Eingangsiransistor und -kondensator wird dort als Eingangs-Abtaststufe bezeichnet. Über diese Verbindung mit dem Schaltungsnullpunkt, die die einzige derartige Verbindung solcher MOS-Eimerkelten ist — sie sind nämlich bekanntlich taktsignalbetriebene Schaltungen —,können Störungen auf das über die MOS-Eimerkette zu führende Nutzsignal einwirken, z. B. wenn es nicht möglich ist, den Anschlußpunkt des Eingangskondensators mit dem Schaltungsnullpunkt so anzuordnen, daß er ein möglichst ausgleichsstromfreier Potentialpunkt ist.
Die Aufgabe der Erfindung besteht daher darin, die Eingangsschaltung der eingangs genannten Art derart abzuwandeln, daß die über die Verbindung mit dem Schaltungsnullpunkt mögliche Störungseinstreuung beseitigt ist und auf einen Schaltungsnullpunktanschluß derartiger MOS-Eimerketten gänzlich verzichtet werden kann.
Diese Aufgabe wird durch das im kennzeichnenden Teil des Anspruchs genannten Merkmal gelöst.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Figuren der Zeichnung näher erläutert.
F i g. 1 zeigt das Schaltbild einer MOS-Eimerkette mit der bekannten Eingangsschaltung, und
F i g. 2 zeigt das Schaltbild einer MOS-Eimerkette mit einem Ausführungsbeispiel der erfindungsgemäßen Eingangsschaltung.
In Fig. 1 sind die Eingangsschaltung und die ersten drei Stufen der bekannten MOS-Eimerkette gezeigt. Hierbei liegen die gesteuerten Strompfade des Eingangstransistors TO und der Transistoren Tl, T2, TZ in Serie zwischen dem Eingang E und den weiteren, nichtgezeigten Transistoren der MOS-Eimerkette, die eine Stufenzahl von einigen hundert haben kann. Jedem der gezeigten Transistoren ist ein Kondensator zugeordnet, und zwar den Transistoren Tl, T2, T3 die Kondensatoren Ci, Ct, C3, die zwischen Drain und Gate des jeweiligen Transistors gleicher Ziffer angeordnet sind. Der Eingangskondensator CO liegt dagegen mit seinem einen Anschluß am Drain des Transistors TO und mit seinem anderen Anschluß am Schaltungsnullpunkt, also beispielsweise an Masse.
Die Gates der geradzahligen Transistoren TO, T2 sind miteinander verbunden und liegen an einem ersten Taktsignal Fl, während die ebenfalls miteinander verbundenen Gates der ungeradzahligen Transistoren Tl, T3 von einem zweiten Taktsignal F2 betrieben sind. Der Verlauf über der Zeit t dieser Taktsignale Fl, F2 ist in Fig. 1 links unten für den Fall einer N-Kanal-Anreicherungstyp-MOS-Eimerkette gezeigt. Jedes Taktsignal besteht aus einer rechteckförmigen und gleichfrequenten Spannung der Amplitude U, wobei die des einen Taktsignals in der Lücke zwischen den wirksamen Impulsen des anderen Taktsignals liegt und umgekehrt. Wie ersichtlich beträgt das Tastverhältnis derTaküignale Fl, F2 0,5; es ist jedoch selbstverständlich auch möglich, ein von diesem Tastverhältnis abweichendes derart zu wählen, daß zwischen den wirksamen Impulsen der beiden Taktsignale Lücken auftreten, während derer beide Taktsignale 0 sind. Es sei noch erwähnt, daß auch die Rechteckform nicht zwingend ist, sondern daß auch dreieckförmige Taktsignale zum Betrieb geeignet sind.
Zur Realisierung derartiger MOS-Eimerketten sind jeweils hinsichtlich Leitungsart und Steuerungsart gleichartiger MOS-Transistoren zu verwenden, d. h. entweder N-Kanal- oder P-Kanal-Transistoren und entweder Transistoren vom Anreicherungs- oder vom Verarmungstyp, d. h., man hat die Auswahl zwischen vier verschiedenen Transistoren (N-Kanal-Anreicherungstyp, P-Kanal-Anreicherungstyp, N-Kanal-Verarmungstyp, P- Kanal-Verarmungstyp).
Die Wirkungsweise solcher MOS-Eimerketten besteht bekanntlich darin, daß am Ende eines Taktimpulses jede zweite Stufe, also jede ungeradzahlige oder jede geradzahlige Stufe, eine Signalinformation in Form einer im zugehörigen Kondensator gespeicherten Ladungsmenge enthält, während die Kondensatoren der dazwischenliegenden Stufen einen sogenannten neutralen Spannungswert führen und somit keine Information enthalten. Die Potentiale an den entsprechenden Knotenpunkten haben dann nämlich dasselbe Differenzpotential aus der Amplitude Uder Taktsignale und der zwischen Gate und Source des jeweiligen Transistors auftretenden Schwellspannung angenommen. Dadurch ist die Entladung über den jeweils rechts liegenden Transistor zum Stillstand gekommen.
h0 Die MOS-Eimerkette mit dem Ausführungsbeispiel der Erfindung nach F i g. 2 ist bis auf die Eingangsschaltung gleichartig aufgebaut wie die MOS-Eimerkette nach Fig. 1, wie aus den gleichen Bezugszeichen hervorgeht. Der Eingangskondensator CO ist jedoch
(,5 mit seinem Anschluß, der in F i g. 1 mit dem Schaltungsnullpunkt verbunden ist, nunmehr an den Eingang E gelegt. Dadurch treten die eingangs erwähnten Nachteile der Anordnung nicht auf, und es kann auf den
Schaltungsnullpunkt-Anschluß überhaupt verzichtet werden. Insbesondere liegt an dem als Leitbahn ausgebildeten Anschluß des Eingangskondensators CO nur noch ein Nutzsignalpotential und nicht mehr das mit möglichen Störsignalen behaftete Potential des Schaltungsnullpunkts.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Eingangsschaltung für Eimerkettenschaltungen aus Isolierschicht-Feldeffekttransistoren (MOS-Eimerketten), die aus mit ihren gesteuerten Strompfaden in Serie geschalteten Transistoren gleicher Leitungs- und Steuerungsart bestehen, deren Drain und Gate jeweils mit einem Kondensator überbrückt ist, welche Eingangsschaltung aus einem mit seinem gesteuerten Strompfad zu dem des ersten Transistors der MOS-Eimerkette in Serie geschalteten Eingangs-Isolierschicht-Feldeffekttransistor gleicher Leitungs- und Steuerungsart und aus einem Eingangskondensator besteht, dessen einer Anschluß mit dem Verbindungspunkt der gesteuerten Strompfade des ersten und des Eingangstransistors verbunden ist, dadurch gekennzeichnet, daß der andere Anschluß des Eingangskondensators (CO) mit dem Eingang ff,) verbunden ist.
DE2813606A 1978-03-30 1978-03-30 Eingangsschaltung fur Eimerkettenschaltungen Expired DE2813606C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2813606A DE2813606C3 (de) 1978-03-30 1978-03-30 Eingangsschaltung fur Eimerkettenschaltungen
JP2519479A JPS54131883A (en) 1978-03-30 1979-03-06 Input circuit for bucket relay circuit
IT21225/79A IT1112345B (it) 1978-03-30 1979-03-23 Circuito di ingresso per circuiti cosidetti bucket brigate
FR7907902A FR2421442A1 (fr) 1978-03-30 1979-03-29 Circuit d'entree pour dispositif a chaine de seaux
US06/254,707 US4356407A (en) 1978-03-30 1981-04-16 Input circuit for bucket brigade

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2813606A DE2813606C3 (de) 1978-03-30 1978-03-30 Eingangsschaltung fur Eimerkettenschaltungen

Publications (3)

Publication Number Publication Date
DE2813606A1 DE2813606A1 (de) 1979-10-04
DE2813606B2 DE2813606B2 (de) 1980-03-20
DE2813606C3 true DE2813606C3 (de) 1980-11-20

Family

ID=6035693

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2813606A Expired DE2813606C3 (de) 1978-03-30 1978-03-30 Eingangsschaltung fur Eimerkettenschaltungen

Country Status (5)

Country Link
US (1) US4356407A (de)
JP (1) JPS54131883A (de)
DE (1) DE2813606C3 (de)
FR (1) FR2421442A1 (de)
IT (1) IT1112345B (de)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3819953A (en) * 1972-11-22 1974-06-25 Gen Electric Differential bucket-brigade circuit
US3819954A (en) * 1973-02-01 1974-06-25 Gen Electric Signal level shift compensation in chargetransfer delay line circuits
DE2357982B2 (de) * 1973-11-21 1975-09-18 Deutsche Itt Industries Gmbh, 7800 Freiburg Verzögerungsleitung für analoge Signale
US4100513A (en) * 1975-09-18 1978-07-11 Reticon Corporation Semiconductor filtering apparatus
FR2330117A1 (fr) * 1975-10-31 1977-05-27 Ibm France Dispositif permettant de reproduire la quantite de charge d'une capacite dans plusieurs capacites distinctes

Also Published As

Publication number Publication date
FR2421442B1 (de) 1984-06-29
IT1112345B (it) 1986-01-13
DE2813606B2 (de) 1980-03-20
JPS54131883A (en) 1979-10-13
DE2813606A1 (de) 1979-10-04
FR2421442A1 (fr) 1979-10-26
IT7921225A0 (it) 1979-03-23
US4356407A (en) 1982-10-26

Similar Documents

Publication Publication Date Title
DE1512403C3 (de) Bistabile Schaltungsanordnung für jeweils paarweise angelegte komplementäre Eingangssignale
DE2556828C3 (de) Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren
DE2708702A1 (de) Selektionstreiberschaltung
DE2309080C3 (de) Binäruntersetzerstufe
DE2620187B2 (de) Monostabile Multivibratorschaltung
DE2346568C3 (de) Hybrider Zweitakt-Verriegelungsschaltkreis mit Zwischenspeicherung
DE1942420C3 (de) Antivalenz/ Äquivalenz-Schaltung mit Feldeffekt-Transistoren
DE2241267B2 (de) Rückstellbarer binärer Flip-Flop aus Halbleiterbauelementen
DE2835692B2 (de) Binäres logisches ODER-Glied für programmierte logische Anordnungen
EP0321589B1 (de) Digitaler FIFO-Speicher
DE2435454A1 (de) Dynamischer binaerzaehler
DE2813606C3 (de) Eingangsschaltung fur Eimerkettenschaltungen
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE2851111B1 (de) Zweidimensionale Analog-Speicheranordnung
DE2245855A1 (de) Treiberschaltung mit feldeffekttransistor
EP0008674B1 (de) Integrierte Filterschaltung
DE3026361C2 (de)
DE2430349C3 (de) Integrierte Verzögerungsanordnung nach dem Prinzip der Ladungsverschiebeschaltungen
DE3330559C2 (de) Ausgangsschaltung für eine integrierte Halbleiterschaltung
DE2448099A1 (de) Dekodierschaltung mit komplementaeren feldeffekttransistoren
EP0905892A2 (de) RS-Flip-Flop mit Enable-Eingängen
EP0008675A1 (de) Integrierte Filterschaltung
EP0055795B1 (de) Schnelle MOS-Treiberschaltung für Digitalsignale
DE3634332C2 (de)
DE2302652A1 (de) Zweiphasiges schieberegister

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee