DE2357982A1 - Verzoegerungsleitung fuer analoge signale - Google Patents
Verzoegerungsleitung fuer analoge signaleInfo
- Publication number
- DE2357982A1 DE2357982A1 DE2357982A DE2357982A DE2357982A1 DE 2357982 A1 DE2357982 A1 DE 2357982A1 DE 2357982 A DE2357982 A DE 2357982A DE 2357982 A DE2357982 A DE 2357982A DE 2357982 A1 DE2357982 A1 DE 2357982A1
- Authority
- DE
- Germany
- Prior art keywords
- delay line
- stage
- delay
- inverter
- stages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Networks Using Active Elements (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
Deutsche ITT Industries GmbH . F.G. Adam et al 26-2
78 Freiburg, Hans-Bunte-Str. 19 Mo/kn
20. November 1973
DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG
FREIBURG I. BR.
Verzögerungsleitung für analoge Signale
Die Erfindung, beschäftigt sich mit einem Problem, das bei
Verzögerungslextungen für analoge Signale, die aus einzelnen Stufen nach dem Prinzip der Eimerketten-Verzögerungslextungen
oder dem Prinzip der ladungsgekoppelten Verzögerungslextungen aufgebaut sind, dann auftritt, wenn sie mit veränderlicher
Taktfrequenz betrieben werden.
Verzögerungslextungen der Eimerkettenart sind beispielsweise aus "IEEE Journal of Solid-state Circuits", Juni 1969, Seiten
131 bis 136 bekannt und weisen eine Vielzahl von gleichartigen Stufen auf, die jeweils aus einem Transistor und einem
zwischen dessen Steueranschluß und dessen Kollektoranschluß liegenden Kondensator bestehen und derart hintereinandergeschal·
tet sind, daß der Kollektoranschluß des einen mit dem Emitter-
509822/0 451
Fl 782 . F.G. Adam et al 26-2
anschluß des nächstfolgenden Transistors verbunden ist. Dabei werden die Steueranschlüsse der geradzahligen Transistoren von
'einem ersten rechteckförmigen Taktsignal und die Steueranschlüsse
der ungeradzahligen Transistoren von einem zweiten rechteckförmi-,-gen
und gleichfrequenten Taktsignal gesteuert, dessen wirksame Impulse in den Lücken zwischen den wirksamen Impulsen des ersten
Taktsignals· liegen.
Eimerketten-Verzögerungsleitungen können entweder mittels bipolarer
monolithisch integrierter Schaltungen oder mittels monolithisch integrierter Isolierschicht-Feldeffekttransistor-Schaltungen
realisiert werden.
Verzögerungsleitungen nach dem Ladungskopplungsprinzxp sind beispielsweise
aus "Bell System Technical Journal", April 19 70, Seiten 587 bis 600 bekannt und gibt es nur in der Technik der
monolithisch integrierten Isolierschicht-Feldeffekttransistoren.
Der Unterschied zwischen Verzögerungsleitungen der Eimerkettenart und Verzögerungsleitungen nach dem Ladungskopplungsprinzip
besteht darin, daß die bei Eimerketten-Verzögerungsleitungen vorhandenen Diffusionszonen und mit ihnen sowohl die Kondensatoren
als auch die Hnitter- und Kollektorzonen entfallen. Die Leitung besteht somit ausschließlich aus eng benachbarten, von
den Steuerelektroden gesteuerten Kanalzonen, die durch Überlappung der Potentialmulden aneinandergekoppelt sind. Ladungstransport und Ladungsspeicherung werden ausschließlich von Minoritätsträgern
übernommen.
Die Halbleiteroberfläche unter den Elektroden befindet sich dabei im sogenannten tiefen Verarmungszustand (deep depletion mode).
Durch ein drittes Taktsignal wird dafür gesorgt, daß zwischen jeweils drei benachbarten Elektroden Potentialabstufungen im
Halbleiterkörper entstehen, die die bei Eimerkettenschaltungen in den Kondensatoren erfolgende Ladungsspeicherung übernehmen
können.
50M22/0451
Fl 782 F.G. Adam et al 26-2
Das eingangs erwähnte Problem bei derartigen Verzögerungsleitungen
besteht darin, daß bei Betrieb mit veränderlicher Taktfrequenz im verzögerten analogen Ausgangssignal eine unerwünschte
Komponente derjenigen Frequenz auftritt, mit der die Taktfrequenz geändert, also moduliert wird. Diese Modulation
ist durch eine auftretende taktfrequenzabhängige Pegelstörung bedingt, für die je nach den Betriebsbedingungen· verschiedene
Ursachen verantwortlich sein können. .
So kann erstens eine Pegelstörung entstehen, wenn die Phasenlage der Taktsignale von der Taktfrequenz abhängt und wenn zugleich
eine Überschneidung der Impulsflanken oder ein Überschwingen der Taktsignale auftritt. Durch eine genaue Taktsignalaufbereitung
kann diese Ursache weitgehend, jedoch nicht ganz vermieden werden.
Eine weitere unvermeidliche Ursache für Pegelstörungen, besonders bei höheren Taktfrequenzen, ist zweitens die taktfrequenzabhängige
Restladung., die im Kondensator jeder Stufe nach dessen Umladung zurückbleibt.
Drittens ist es bei niederen Taktfrequenzen und bei höheren Temperaturen
ebenfalls unvermeidlich, daß sich eine Pegelstörung durch Abwanderung des Gleichpegels von Stufe zu Stufe infolge
von Ladungszufluß über Sperrströme bemerkbar macht. Schließlich
führen viertens bei Verzögerungsleitungen, die mittels monolithisch integrierter Isolierschicht-Feldeffekttransistoren, also mittels
der sogenannten MOS-Technik, realisiert sind, Oberflächenzustände
unter der Oxydschicht der Steuerelektrode der Transistoren durch Aufladung während ihrer Einschaltphase und durch mehr oder weniger
vollständige Entladung während ihrer Ausschaltphase zu einer kumulativen, d.h. von der Stufenzahl abhängigen Pegelabwanderung,
die ebenfalls frequenzabhängig ist und die in entgegengesetzter Richtung wie die erwähnte sperrstrombeäingte Abwanderung vor
sich geht.
509822/0451
-A-
Fl 782 F.G. Adam et al 26-2
Aus der Zeitschrift "IEEE Journal of Solid-state Circuits", April 1973, Seiten 157 bis 168, insbesondere Seite 167, Fig.IQ,
ist es bekannt, das Problem, solche Störungen zu kompensieren, dadurch zu lösen, daß eine zweite Verzögerungsleitung gleicher
Stufenzahl der störungsbehafteten Verzögerungsleitung parallelgeschaltet
wird, wobei das Signal jeweils vor dem Eingang und hinter dem Ausgang einer der beiden Leitungen invertiert wird
und das kompensierte Signal durch Addition schließlich gewonnen wird.
Diese Lösung des erwähnten Problems ist jedoch sehr aufwendig und führt somit auch zu einem großen Flächenbedarf der entsprechenden
integrierten Schaltung. Die Aufgabe der Erfindung besteht daher darin, das erwähnte Problem auf neue Art unter
Verringerung des Schaltungsaufwändes zu lösen. Diese Aufgabe
wird durch die im Anspruch 1 gekennzeichnete Erfindung gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen
gekennzeichnet.
Die Erfindung wird nun anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert.
Fig. 1 zeigt ein erstes Ausführungsbeispiel der Erfindung anhand einer mittels MOS-Transistoren realisierten
E imerketten-Ver ζ ögerungsIeitung,
Fig. 2 zeigt in mehr schematisierter Darstellung eine Weiterbildung
des Ausführungsbeispiels nach Fig. 1,
Fig. 3 zeigt ein Potentialdiagramm der Anordnung nach Fig. 2 bei symmetrischer Pegelstörung,
Fig. 4 zeigt ein Potentialdiagramm der Anordnung nach Fig. 2 bei unsymmetrischer Pegelstörung#
' 509822/0A51
Fl 782 - F.G. Adam et al 26-2
Fig. 5 zeigt ein weiteres Ausführungsbeispiel der Erfindung und
Fig. 6 zeigt eine sogenannte Duplexleitung nach dem in Fig. 2 dargestellten Prinzip.
Mittels des in Fig. 1 gezeigten Ausführungsbeispiels der Erfindung
können die oben erwähnten beiden ersten Störungsursachen beseitigt werden, da diese unabhängig von der Stufenanzahl der
Verzögerungsleitung, d.h. nichtkumulativ und in jeder Stufe gleich groß sind. Die Kompensation dieser beiden Störungen kann
daher entsprechend der Erfindung an einer beliebigen Stelle innerhalb der Verzögerungsleitung erreicht werden, wodurch die
getrennte Aufbereitung eines Korrektursignals zur Kompensierung
der Störungen überflüssig wird, denn die invertierte Störung selbst wird zu der hinter der Inverterstufe neu entstehenden
Störung addiert und führt damit zur Kompensation der Störung unabhängig von ihrem funktioneilen Zusammenhang mit der Taktfrequenz
.
Als Ausführungsbeispiel hierzu ist in Fig. 1 eine nach dem Eimerkettenprinzip aufgebaute Verzögerungsleitung VL gezeigt.
Von den η verzögernden Stufen sind in der Figur die Stufen 0, 1, 2, 3, 4, n-2, n-1 und η " mit den Transistoren T ,
T1, T2, T3, T4, Tn-2, Τη_χ, Tn, Ty und Tz gezeigt. Die Transistoren
T , T stellen den Abschluß der Leitung VL dar. Das verzögerte Signal wird zwischen den Transistoren T und T der Leitung
entnommen und dem Steueranschluß des Impedanzwandlers TÄ
zugeführt. R ist dessen Lastwiderstand. Das Ausgangssignal ua
wird am Ausgang A abgenommen. Die zu den Transistoren T1 bis T
und zu T gehörenden Kondensatoren C sind jeweils zwischen den Steueranschluß und den Kollektoranschluß der Transistoren geschaltet.
An den Steueranschlüssen der ungeradzahligen Transistoren liegt das Taktsignal 0, und an den Steuerelektroden der
geradzahligen Transistoren das Taktsignal 02·
'509822/0451
Fl 782 F.G. Adam et al 26-2
Dem Emitteranschluß des Transistors TQ ist einerseits über den
Eingangskondensator C^n. das zu verzögernde Eingangssignal u_
und andererseits, gegebenenfalls über den Widerstand Rp0, das
Eingangsgleichpotential U_ zugeführt. Der zum Transistor TQ gehörende
Kondensator C liegt zwischen dem Kollektoranschluß und dem Schaltungsnullpunkt.
Der Kollektoranschluß des letzten Transistors T der Verzögerungsleitung
VL ist mit seinem Steueranschluß verbunden und bildet somit den gleichspannungsmäßigen Abschluß der Verzögerungsleitung.
Der zeitliche Verlauf der beiden Taktsignale 0.. , 0„ ist in
Fig. 1 links unten schematisch dargestellt. Wie eingangs bereits erwähnt, sind die Taktsignale rechteckförmig, wobei die wirksamen
Impulse des einen in den Lücken zwischen den wirksamen Impulsen des anderen Taktsignals liegen. Die Amplitude der Taktsignale
ist mit üc bezeichnet und die Frequenz mit f .
Entsprechend der Erfindung ist nun die Verzögerungsleitung VL zwischen den Transistoren T , und T aufgetrennt und an dieser
n-1 η
Trennstelle die Inverterstufe I eingefügt. Sie besteht aus dem Verstarkertransistor T und aus dem als Arbeitswiderstand die-
nenden Transistor T, , der mit seinem gesteuerten Strompfad zum
gesteuerten Strompfad des Transistors T in Serie geschaltet ist.
Der Lasttransistor T, und damit der gesamte Inverter wird von der Betriebsspannung U gespeist, während an der Steuerelektrode
des Lasttransistors die Gleichspannung U angeschlossen ist. Ober diese Gleichspannung kann der Verstärkungsfaktor des Inverters
I im Bedarfsfalle beeinflußt werden.
Am Verbindungspunkt zwischen dem Kollektoranschluß des Transistors
T _, und dem Invertereingang sind die zwei Eimerketten-
- 7 509822/0451
Fl 782 - F.G. Adam et al 26-2
Abschlußstufen T , und T , angeschlossen, die in gleicher Weise
geschaltet sind wie die Abschlußtransistoren T und T am Ende 3 y ζ
der Gesamtleitung. Die Transistoren T , und T , dienen zum
gleichstrommäßigen Abschluß des Leitungsabschnittes, der vor ,der Trennstelle, also der Inverterstufe I, liegt.
Außerdem wird zwischen den Inverterausgang, also den Kollektor des Transistors T , und den Transistor T noch eine normale
a n
Eimerketteneingangsstufe dazwischengeschaltet. Diese besteht aus der Serienschaltung von Kapazität C- und gesteuertem Strompfad
des Transistors TQ,, deren gemeinsamem Verbindungspunkt
über einen sehr hochohmigen Widerstand R^, (Größenordnung einige
Megohm) das Eingangsgleichpotential U_ zugeführt ist. Der \ Verbindungspunkt zwischen den Transistoren TQ, und T ist über
die Kapazität C , mit dem Schaltungsnullpunkt oder einem anderen Festpotential verbunden.
Die Zeitkonstante R^,C , muß größer sein als die Periodendauer
der störenden Frequenz, mit welcher die Taktfrequenz moduliert ist. Die Größe von C , wird daher einige Nanofarad oder mehr
betragen. Deshalb kann CL1-, im allgemeinen nicht mitintegriert
werden; die Anschlüsse für CL,, werden daher nach außen geführt.
Die Transistoren T und T .· sind genauso geschaltet wie normale
Eimerkettenstufen, d.h. die Steuerelektrode ist mit derjenigen Taktleitung verbunden, die auch mit der Steuerelektrode des
zweiten vorausgehenden Transistors verbunden ist. Die Steuerelektrode des Transistors T liegt somit zusammen mit der des
Transistors T .. am Taktsignal 0„, während die des Transistors T »
zusammen mit der des Transistors T _2 am Taktsignal 0, liegt.
Die Steuerelektroden der Transistoren T , T , sind außerdem über je eine Kapazität C mit dem Verbindungspunkt zwischen den Transistoren
T bzw. T , und T bzw. T , verbunden. Die St'euery
yJ. ζ zi
509822/0451 . - 8 -
Fl 782 F.G. Adam et al 26-2
elektroden der Transistoren T , T .. sind mit jeweils dem anderen
Taktsignal und direkt mit dem Kollektoranschluß des Transistors T bzw. T , verbunden. Der Transistor T wird somit vom Taktsignal
0, und der Transistor T , vom Taktsignal 0 gesteuert.
Das Ausgangssignal wird zwischen T und T abgenommen. Der Verbindungspunkt
zwischen T und T ist deshalb verbunden mit dem Steueranschluß des Transistors T^, dessen Kollektoranschluß mit
der VersorgungsSpannungsquelle UB und dessen Emitteranschluß A
über den Lastwiderstand R mit dem Schaltungsnullpunkt verbunden ist. TA und R- stellen einen Impedanzwandler, bei bipolaren
Transistoren also einen Emitterfolger, dar. Das verzögerte Signal wird am Ausgang A herausgeführt.
Liegen lediglich Pegelstörungen der eingangs erwähnten ersten und zweiten Art vor, so kann die Inverterstufe auch zwischen
zwei beliebigen anderen verzögernden Stufen angeordnet werden.
Bei Pegelstörungen der eingangs erwähnten dritten und vierten Art wird die Invertierung bzw. Spiegelung am besten jedoch in
der Mitte der Leitung zwischen den Stufen T ,_ und T /2+i vorgenommen,
wobei η als geradzahlig vorausgesetzt ist. In diesem Fall wächst nämlich die Störung von Stufe zu Stufe, ist also
kumulativ, und erreicht in der Mitte der Leitung die Hälfte des Wertes am Ausgang. Durch die Inversion in der Mitte kompensiert
sich die Störung gerade am Ausgang, wenn die Störung jeder Stufe um den gleichen Betrag, d.h. längs der Leitung linear, wächst.
Diese Linearität ist unter umständen nicht immer erfüllt, weshalb es zweckmäßig ist, den Verstärkungsfaktor des Inverters
einstellbar zu machen, was mittels der am Steueranschluß des Lasttransistors T, liegenden Spannung D erreicht werden kann.
Damit ist es möglich, eine eventuelle Unsymmetrie zwischen der vorderen und der hinteren Leitungshälfte bezüglich der Sperrströme oder der Oberflächenzustände auszugleichen.
509822/0451 _ g _
Fl 782 - F.G. Adam et al 26-2
In Fig., 2 ist als Beispiel für diese Ausführungsform der Erfindung
eine Verzögerungsleitung gezeigt, die in die beiden Hälften VL, und VL_ aufgeteilt ist. Die eigentliche Verzögerungsleitung
ist dabei in Form der beiden Blöcke n/2 nur schematisch gezeigt. Der Inverter I. liegt zwischen den beiden Leitungshälften VL,
und VL,.. Der Inverter I1 besteht aus den Transistoren T -. und T,,.
2 L al b-L
Der Steueranschluß des Lasttransistors T. wird von der Spannung U , + Δυ , gespeist, wobei der Anteil Δϋ den Unsymmetrieausgleich
vornimmt. Der hintere Teil n/2 der Leitung ist wieder über das RC-Glied Rg-, , C , an den Inverter I, geschaltet, wobei
der Vortransistor T , mit Kondensator CQl nach Fig. 1 nicht gezeichnet,
jedoch vorhanden ist.
Im Ausführungsbeispiel nach Fig. 2 ist anstatt der Impedanzwandlerstufe
mit dem Transistor T nach Fig. 1 ein weiterer als Verstärker dienender Inverter I_ mit den Transistoren T o und T, „
vorgesehen. Der Steueransehluß des Lasttransistors T, 2 ist
der Gleichspannung U2+ Au2 gespeist, so daß über die damit
bewirkte Verstärkerfaktorsteuerung eine gewünschte Verstärkung des verzögerten Ausgangssignals u, erreicht werden kann. An der
Trennstelle ist der vordere Teil n/2 der Leitung mit den den Transistoren T ,, T _ nach Fig. 1 entsprechenden Transistoren abgeschlossen,
was jedoch nicht gezeichnet ist.
Die Fig. 3 zeigt in Form eines Pegeldiagrammes die Kompensation der erwähnten symmetrischen Pegelstörungen bei den drei verschiedenen
Taktfrequenzen f , , f _ und f-r,· Wie aus der Fig. 3
ersichtlich, wird an der Trennstelle nach n/2 Stufen aus einer negativ gerichteten Pegelstörung eine um den gleichen Betrag er~
höhte gegensinnige Abweichung erzeugt, die nach η Stufen die Störung wieder auf den Ausgangspegel U0 zurückführt.
In Fig. 4 ist ein weiteres Pegeldiagramm gezeigt, und zwar für
den Fall unsymmetrischer Pegelstörung. In diesem Falle ist mittels des Spannungsanteils Δ U , der Verstärkungsfaktor des Inverters
I, auf den Quotienten der beiden Abweichungen Δ u~/ Au,
einzustellen. 509822/0451
- 10 -
Fl 782 P.G. Adam et al 26-2
Setzt sich die Pegelstörung im Gegensatz zu den bisherigen Annahmen
aus einer nichtkumulativen und aus einer kumulativen Komponente mit verschiedenen Frequenzabhängigkeiten zusammen,
so reichen die bisher angegebenen Maßnahmen im einzelnen nicht mehr aus. Zur Lösung dieses Problems invertiert man nach dem in
Fig. 5 gezeigten Ausführungsbeispiel zunächst ganz am Anfang der Leitung, wo die kumulative Störung noch vernachlässigbar ist,
also beispielsweise wie in Fig. 5 gezeigt zwischen· der ersten
und der zweiten verzögernden Stufe. An dieser Stelle, also zwischen den Transistoren T, und T3, sind demzufolge der Inverter I, und
die Leitungseingangsschaltung mit C_,, R-,, T , und CQ, eingefügt
sowie der Leitungsabschluß des vorderen Teils mit den Transistoren T , , T , vorgesehen.
Mit der Inverterstufe I- wird die nichtkumulative Komponente' kornpensiert.
Die verbleibende kumulative Komponente wird wie beim Ausführungsbeispiel nach Fig. 2 etwa in der Mitte der Leitung,
also zwischen den Stufen T ._ und T /~.τ# kompensiert, wobei im
Bedarfsfalle bei Unsymmetrie der Leitungshälften mit Verstärkungsfaktoreinstellung
über die Steuerspannttng ü auch die kumulative
Störung völlig beseitigt werden kann. Die Inverterstufe I„ besteht
aus den Transistoren T „, T, _, deren Ausgangssignal über
das RC-Glied Rg2* C E2 dem dem Transistor T /2+i vorgeschalteten
Transistor TQ2 mit Kondensator C _ zugeführt ist. Der mittlere
Teil der Leitung ist mit den Transistoren T _, T 2 abgeschlossen.
Bei längeren Verzögerungsleitungen und relativ großer kumulativer Pegelstörung kann diese mit einer einmaligen Inversion in der
Mitte der Leitung nicht beseitigt werden, insbesondere nämlich dann nicht, wenn die Störung vergleichbar oder größer als der Aussteuerungshub
der Leitung ist. In solchen Fällen hilft eine zwei- oder mehrmalige Inversion. Bei k-maliger Inversion, wobei
die Inversion nach der ersten Stufe, die zur Eliminierung der nichtkumulativen Komponente dient, nicht mitgezählt ist, und
S09822/0451
- 11 -
Fl 782 . F.G. Adam et al 26-2
bei einer Verzögerungsleitung mit η Stufen setzt man die erste
Inverterstufe nach der Stufe n/2k ein, während die restlichen k-1 Inverterstufen jeweils im Abstand von n/k Stufen eingefügt
werden. Die Verstärkungsfaktoreinstellung braucht dann im allgemeinen
nur bei der letzten Inverterstufe vorgenommen zu werden, um eine eventuelle Reststörung infolge ungleichmäßiger Störungsverteilung entlang der Leitung zu beseitigen.
In Fig. 6 ist die Anwendung des Ausführungsbeispiels nach Fig. auf eine sogenannte Duplex-Verzögerungsleitung gezeigt. Mit einer
Duplex-Verzögerungsleitung ist es möglich, bei gleicher Verzögerungszeit und gleicher Taktfrequenz im Vergleich zur einfachen
Leitung (Simplex-Leitung) die doppelte Signalbandbreite zu erzielen.
Das charakteristische Merkmal einer Duplex-Leitung ist, daß gleichartige Stufen beider Leitungen von je einem der beiden Taktsignale,
d.h. also etwa die Stufe η der .einen Leitung vom Taktsignal 0,
und die gleiche Stufe der anderen Leitung vom Taktsignal 0_, gesteuert
werden. Dies ist im schematischen Schaltbild der Fig. dadurch zum Ausdruck gebracht, daß die zu den Leitungsteilen VL,,
VLp bzw. VL-I, VLi führenden Taktsignalleitungen zwischen den zur
einen Hälfte gehörenden Teilen VL-, , VL2 bzw. VLi, VLi gekreuzt
sind.
Die entsprechenden Inverterstufen I, und Il sind wieder in der
Mitte der jeweiligen Hälfte nach n/2 Stufen wie beim Ausführungsbeispiel nach Fig. 2 eingefügt, wobei die Steueranschlüsse der
Lasttransistoren wiederum mit entsprechend variabler Spannung ü , + Δ U1 bzw. U^ + Δ U^ ansteuerbar sind, an der Trennstelle
die vorderen Teile entsprechend abgeschlossen sind und die hinteren Teile über eine Stufe TQ,, C , angesteuert zu denken sind.
Am Ausgang der beiden Duplex-Leitungshälften ist jeweils der
weitere Inverterverstärker I2 bzw. I' nach Fig. 2 wiederum vorgesehen,
dessen Verstärkungsfaktor ebenfalls über die Spannungen
SÖ9822/04S1
- 12 -
Pl 782 F.G. Adam et al 26-2
U ~ + Δϋ , bzw. U' + ΔU1 ο einstellbar ist. Am Ausgang der
c2 c2 c2 cz
beiden Verstärker I_, I' sind die beiden Impedanzwandlerstufen
Tn, T' als Addierschaltung angeschlossen, deren Ausgänge
zum gemeinsamen Signalausgang u führen. Durch die beiden Verstärker
I , I' und deren einstellbaren Verstärkungsfaktor wird außerdem eine optimale Taktunterdrückung im Ausgangssignal ermöglicht
.
In den Ausführungsbeispielen nach den Fig. 1, 2, 5 und 6 sind als Transistoren integrierte Isolierschicht-Feldeffekttransistoren
gezeichnet, wobei durch Weglassen des Substratpfeiles angedeutet ist, daß im allgemeinen Fall entweder nur p-Kanal- oder
nur n-Kanal-Transistoren verwendet werden. Anstelle von integrierten
Isolierschicht-Feldeffekttransistoren können selbstverständlich auch bipolare Transistoren verwendet werden.
Anstelle der gezeigten Inverterstufen können auch als Inverterstufen
geschaltete Differenzverstärker eingesetzt werden, deren einer Eingang dann auf geeignetem Potential liegen muß.
Durch die Erfindung wird somit in wenig aufwendiger Weise ermöglicht,
die taktfrequenzabhängigen Pegelstörungen von Verzögerungsleitungen
zu kompensieren. Insbesondere ist es nicht erforderlich, eine zweite Verzögerungsleitung zur Nachbildung des
gestörten Signals heranzuziehen, wie es vom Stand der Technik noch gelehrt wird.
11 Patentansprüche
4 Blatt Zeichnungen mit 6 Figuren
509822/0451
- 13 -
Claims (11)
1. Verzögerungsleitung für analoge Signale, die aus einzelnen Stufen nach dem Prinzip der Eimerketten-Verzögerungsleitungen
oder nach dem Prinzip der ladungsgekoppelten Verzögerungsleitungen aufgebaut ist und der im Betrieb ein Eingangsgleichpotential
und das diesem überlagerte zu verzögernde Signal sowie Taktsignale zugeführt sind, dadurch gekennzeichnet,
daß die Verzögerungsleitung zwischen deren erster und letzter Stufe mindestens einmal aufgetrennt ist und an der (den)
Trennstelle(n) eine Inverterstufe(n) eingefügt ist (sind),
die das signal- und störungsbehaftete Potential der Verzögerungsleitung bezüglich des Eingangsgleichpötentialpegels (UQ)
invertiert (invertieren).
2. Verzögerungsleitung nach Anspruch 1, dadurch gekennzeichnet, daß eine einzige Inverterstufe etva in der Mitte der Verzögerungsleitung
eingefügt ist.
3« Verzögerungsleitung mit einer beliebigen Anzahl (n) von Stufen nach Anspruch 1, dadurch gekennzeichnet, daß mehrere
(k) Inverterstufen eingefügt sind, deren erste nach etwa
der (n/2k)ten Stufe und deren weitere in Abständen von jeweils etwa n/k Stufen eingefügt sind.
4. Verzögerungsleitung nach Anspruch 2 oder 3, dadurch gekennzeichnet,
daß an deren Anfang eine weitere Inverterstufe eingefügt ist.
5. Verzögerungsleitung nach Anspruch 4, dadurch gekennzeichnet, daß die weitere Inverterstufe zwischen der ersten und zweiten verzögernden Stufe eingefügt ist.
509822/0451 - 14 -
Fl 782 . F.G. Adam et al 26-2
6. Verzögerungsleitung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet,, daß mindestens eine der Inverterstufen
zugleich mit einstellbarem Verstärkungsfaktor verstärkt.
7. Verzögerungsleitung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß sie an der Verbindungsstelle
zwischen der (den) Inverterstufe(n) und ihrem jeweiligen
vorausgehenden Teil wie an ihrem Ende abgeschlossen ist
und daß zwischen der (den) Inverterstufe(n) und ihrem jeweiligen nachfolgenden Teil eine Eingangsschaltung wie an ihrem Anfang vorgesehen ist.
zwischen der (den) Inverterstufe(n) und ihrem jeweiligen
vorausgehenden Teil wie an ihrem Ende abgeschlossen ist
und daß zwischen der (den) Inverterstufe(n) und ihrem jeweiligen nachfolgenden Teil eine Eingangsschaltung wie an ihrem Anfang vorgesehen ist.
8. Verzögerungsleitung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß an deren Ausgang ein invertierender
oder nichtinvertierender Verstärker mit einstellbarem Verstärkungsfaktor angeschaltet ist.
9. Verzögerungsleitung nach Anspruch 8 mit zwei bezüglich
gleichartiger Stufen gegenphasig getakteten Verzögerungsleitungen als Duplex-Leitung, dadurch gekennzeichnet, daß mittels der beiden am Ausgang jeder Verzögerungsleitung angeordneten Verstärker die Signalamplituden beider Verzögerungsleitungen auf gleiche Größe eingestellt sind und daß die Ausgangssignale der Verstärker einer Addierschaltung
zugeführt sind.
gleichartiger Stufen gegenphasig getakteten Verzögerungsleitungen als Duplex-Leitung, dadurch gekennzeichnet, daß mittels der beiden am Ausgang jeder Verzögerungsleitung angeordneten Verstärker die Signalamplituden beider Verzögerungsleitungen auf gleiche Größe eingestellt sind und daß die Ausgangssignale der Verstärker einer Addierschaltung
zugeführt sind.
10. Verzögerungsleitung nach einem der Ansprüche 1 bis 9, dadurch
gekennzeichnet, daß als Inverterstufe Differenzverstärker
eingesetzt sind.
11. Verzögerungsleitung nach einem der Ansprüche 1 bis 10, dadurch
gekennzeichnet, daß als aktive Bauelemente integrierte Isolierschicht-Feldeffekttransistoren dienen.
509822/0451
Leerseite
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2357982A DE2357982B2 (de) | 1973-11-21 | 1973-11-21 | Verzögerungsleitung für analoge Signale |
US05/523,187 US3939364A (en) | 1973-11-21 | 1974-11-12 | Delay line for analogous signals |
NL7414834A NL7414834A (nl) | 1973-11-21 | 1974-11-14 | Vertragingslijn voor analoge signalen. |
IT29521/74A IT1025763B (it) | 1973-11-21 | 1974-11-18 | Linea di ritardo per segnali analogici |
JP49135047A JPS5084153A (de) | 1973-11-21 | 1974-11-21 | |
FR7438287A FR2251952B3 (de) | 1973-11-21 | 1974-11-21 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2357982A DE2357982B2 (de) | 1973-11-21 | 1973-11-21 | Verzögerungsleitung für analoge Signale |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2357982A1 true DE2357982A1 (de) | 1975-05-28 |
DE2357982B2 DE2357982B2 (de) | 1975-09-18 |
Family
ID=5898651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2357982A Pending DE2357982B2 (de) | 1973-11-21 | 1973-11-21 | Verzögerungsleitung für analoge Signale |
Country Status (6)
Country | Link |
---|---|
US (1) | US3939364A (de) |
JP (1) | JPS5084153A (de) |
DE (1) | DE2357982B2 (de) |
FR (1) | FR2251952B3 (de) |
IT (1) | IT1025763B (de) |
NL (1) | NL7414834A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1593863A (en) * | 1977-03-25 | 1981-07-22 | Plessey Co Ltd | Circuit arrangements |
DE2813606C3 (de) * | 1978-03-30 | 1980-11-20 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Eingangsschaltung fur Eimerkettenschaltungen |
US4506288A (en) * | 1982-11-05 | 1985-03-19 | Rca Corporation | CCD Delay line system for translating an analog signal |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3746883A (en) * | 1971-10-04 | 1973-07-17 | Rca Corp | Charge transfer circuits |
US3819953A (en) * | 1972-11-22 | 1974-06-25 | Gen Electric | Differential bucket-brigade circuit |
US3838293A (en) * | 1973-10-11 | 1974-09-24 | Ncr | Three clock phase, four transistor per stage shift register |
-
1973
- 1973-11-21 DE DE2357982A patent/DE2357982B2/de active Pending
-
1974
- 1974-11-12 US US05/523,187 patent/US3939364A/en not_active Expired - Lifetime
- 1974-11-14 NL NL7414834A patent/NL7414834A/xx unknown
- 1974-11-18 IT IT29521/74A patent/IT1025763B/it active
- 1974-11-21 FR FR7438287A patent/FR2251952B3/fr not_active Expired
- 1974-11-21 JP JP49135047A patent/JPS5084153A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
IT1025763B (it) | 1978-08-30 |
FR2251952A1 (de) | 1975-06-13 |
US3939364A (en) | 1976-02-17 |
JPS5084153A (de) | 1975-07-07 |
NL7414834A (nl) | 1975-05-23 |
DE2357982B2 (de) | 1975-09-18 |
FR2251952B3 (de) | 1977-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2926900C2 (de) | ||
DE2833884A1 (de) | Ladungsgekoppelte schaltungsanordnung mit steuerbarer verstaerkung | |
DE3246213A1 (de) | Regelverstaerker | |
DE2224642A1 (de) | Integrierbare driftarme Verstärkeranordnung und Verfahren zur Drift-Kompensation | |
DE2643704C2 (de) | Transversalfilter mit mindestens einem analogen Schieberegister und Verfahren zu dessen Betrieb | |
DE2112723A1 (de) | Schaltkreis mit sehr hoher Eingangsimpedanz | |
DE2425918A1 (de) | Komplementaertransistorverstaerker mit automatischer vorspannung | |
DE3017669A1 (de) | Regelverstaerker | |
DE2248423B2 (de) | Ladungsübertragungssy stern | |
DE2419064C2 (de) | Analoginverter | |
DE2301855A1 (de) | Pegelumsetzer | |
DE2820837C2 (de) | Ladungsgekoppelte Halbleiteranordung und ladungsgekoppelter Filter mit einer derartigen Halbleiteranordnung | |
DE2357982A1 (de) | Verzoegerungsleitung fuer analoge signale | |
DE3615545C2 (de) | Ladungsgekoppeltes Bauelement | |
DE2317253C3 (de) | Eimerkettenschaltung | |
DE3246176A1 (de) | Einrichtung zur offsetkompensation in einer verstaerkerschaltung | |
DE2222182C2 (de) | Isolierter Digital-Analog-Wandler | |
DE2830437A1 (de) | Ladungsgekoppeltes filter | |
DE2317252C2 (de) | Eimerkettenschaltung | |
DE2064977C3 (de) | Impulsübertragungsschaltung mit Aus gleich von Signalamphtudenverlusten Ausscheidung aus 2044008 | |
DE2824466C3 (de) | Ausgangsschaltung für Eimerkettenschaltungen | |
DE2646830A1 (de) | Schaltungsanordnung zum reproduzieren der in einem eingangskondensator gespeicherten ladung in n ausgangskondensatoren | |
DE2317251C3 (de) | Eimerkettenschaltung | |
DE2335989C3 (de) | ||
DE2901079A1 (de) | Phasenschieber |