DE2442133C3

DE2442133C3 - Dynamisches Drei-Transistoren-Speicherelement

Info

Publication number: DE2442133C3
Application number: DE19742442133
Authority: DE
Inventors: Karlheinrich Dipl.-Ing. 8035 Gauting Horninger
Original assignee: Siemens AG
Current assignee: Siemens AG
Filing date: 1974-09-03
Publication date: 1977-02-17

Description

55

Die Erfindung betrifft ein dynamisches Drei-Transistoren-Speicherelement nach dem Oberbegriff des Patentanspruches 1.

Dynamische Speicherelemente mit drei Transistoren sind bekannt. Beispielsweise ist in der Veröffentlichung »New 4,096-bit MOS chip is heart of fast, compact computer memory«, Electronics, December 18, 1972, Seiten 97 bis 103, ein solches Speicherelement beschrieben.

Ein Nachteil eines solchen dynamischen Speicherelementes mit drei Transistoren besteht darin, daß die gespeicherte Information in bestimmten Zeitabständen, beispielsweise in Zeitabständen von 10 bis 100 ms, regeneriert werden muß. Außerdem geht beim Abschalten der Versorgungsspannung die Information verloren.

In der US-PS 37 45 539 ist ein Regenerierkreis beschrieben, bei dem mit einer Bitleitung ein zusätzliches Schaltelement verbunden ist, das lediglich die Aufgabe hat, die Entladung eines Speicherkondensators eines dynamischen Speicherelementes während des Betriebes zu verhindern.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein dynamisches Drei-Transistoren-Speicherelement anzugeben, bei dem die gespeicherte Information über einen längeren Zeitraum, insbesondere beim Abschalten der Versorgungsspannung, gespeichert werden kann.

Diese Aufgabe wird durch ein wie eingangs bereits erwähntes dynamisches Drei-Transistoren-Speicherelement gelöst, das erfindungsgemäß durch die in dem Kennzeichen des Patentanspruches 1 aufgeführten Merkmale gekennzeichnet ist

Ein wesentlicher Vorteil der Erfindung liegt darin, daß durch einen einzigen Impuls die in dem dynamischen Drei-Transistoren-Speicherelement gespeicherte Information in den MNOS-Transistor eingespeichert wird.

Vorteilhafterweise kann die so abgespeicherte Information über einen längeren Zeitraum, beispielsweise über einen Zeitraum bis zu lü Jahren, gespeichert werden.

Ein weiterer Vorteil der Erfindung besteht darin, daß die Funktionsweise des dynamischen Drei-Transistoren-Speicherelementes durch den erfindungsgemäßen MNOS-Speichertransistor in keiner Weise gestört und daß nur bei längeren Speicherdauern die Information in den MNOS-Speichertransistor umgespeichert wird.

Weitere Erläuterungen zur Erfindung gehen aus der Beschreibung und der Figur hervor.

Die Figur zeigt das Schaltbild eines erfindungsgemäßen dynamischen Drei-Transistoi en-Speicherelementes.

In der Figur bilden die Transistoren 1, 2 und 3 und die Kapazität 11 das dynamische Drei-Transistoren-Speicherelement. Dabei sind die Transistoren 2 und 3 in der aus der Figur ersichtlichen Weise in Reihe geschaltet und befinden sich zwischen der Bitleitung 6 und dem Anschluß 9. Vorzugsweise liegt der Anschluß 9 an Massepotential. Der Transistor 1 ist einerseits mit der Bitleitung 6 und andererseits mit dem Gateanschluß des Transistors 3 verbunden. Die Gateanschlüsse der Transistoren 1 und 2 sind miteinander verbunden. Die Gateanschlüsse der Transistoren I und 2 sind mit der Leitung 5, die als Wortleitung dient, verbunden. Erfindungsgemäß ist der MNOS-Speichertransistor 4 in der aus der Figur ersichtlichen Weise an das dynamische Drei-Transistoren-Speicherelement angeschaltet. Dabei ist dieser MNOS-Speichertransistor 4 mit seinem Sourceanschluß in der aus der Figur ersichtlichen Weise mit dem Punkt 10 mit dem Drainanschluß des Transistors 3 und mit dem Sourceanschluß des Transistors 2 verbunden. Der Drainanschluß des MNOS-Speichertransistors 4 ist mit der Leseleitung 7 und der Gateanschluß dieses MNOS-Schalttransistors 4 mit der Gateleitung 8 verbunden. Vorzugsweise liegt die Versorgungsspannung Udd an der Leitung 6 an (-10 V).

Im folgenden soll nun die Funktionsweise des erfindungsgemäßen dynamischen Drei-Transistoren-

Speicherelementes beschrieben werden. Ist in die Kapazität 11 des Speicherelementes eine »1« eingespeichert, so befindet sich der Transistor 3 im leitenden Zustand. Dies bedeutet, daß der Sourceanschluß des Transistors 4 auf dem Potential des Anschlusses 9, vorzugsweise an Massepotential liegt Bei einer gespeicherten »0« sperrt der Transistor 3 dagegen, was bedeutet, daß der Sourceanschluß des MNOS-Speichertransistors 4 potentialfrei ist Wird nun an die Gcteleitung 8 und an die Leseleitung 7, bei der Verwendung eines p-Kaoal-MNOS-Speichertransistors 4, ein negativer Spannungsimpuls angelegt, so verschiebt sich im Falle einer gespeicherten »1« die Einsatzspannung des MNOS-Transistors 4 zu negativen Spannungswerten hin, während bei einer gespeicherten »0« die Einsatzspannung dieses Transiistors auf ihrem ursprünglichen Wert bleibt Dies rührt daher, daß im Falle der gespeicherten »1« die volle negative Spannung am Gate des MNOS-Speichertransistors 4 wirksam wird, während dies im Falle einer gespeicherten »0« nicht der Fall ist Vorzugsweise wird an die Gateleitung S und an die Leseleitung 7 ein negativer Spannungsimpuls von etwa -30 V/10 us angelegt

Beim Auslesen, d.h. wenn die in dem MNOS-Speichertransistor 4 gespeicherte Information in das dynamische Drei-Transistoren-Speicherelement zurückgelesen werden soll, wird die Leseleitung 7 an Masse gelegt, während die Gateleitung 8 an die Lesespannung — Ul gelegt wird. Je nach Art der gespeicherten Information liegt nun die Bitleitung 6 über den Transistor 2 und über den MNOS-Speichertransistor 4 auf Massepotential oder an Versorgungsspannung, wenn der Speichertransistor 4 sperrt Je nachdem, ob der Speichertransistor 4 !eitet oder sperrt fließt über den Transistor 2 und über den Speichertransistor 4 auf die Leitung 7 ein Lesestrom oder nicht

Beim Umschreiben der Information aus dem dynamischen Drei-Transistoren-Speicherelement in den MNOS-Speichertransistor 4 wird die Information invertiert

Ein weiterer Vorteil wird dadurch erreicht, daß der Transistor 1 als MNOS-Transistor ausgeführt wird. Dabei soll jedoch nur die Einsatzspannung des MNOS-Transistors 1 negativer gemacht werden als die Einsatzspannung des Transistors 2, um beim Auslesen ein gleichzeitiges Einschreiben über den Transistor 1 zu verhindern. Somit benötigt man nicht zwei verschiedene Oxyddicken wie sie in dem in der Veröffentlichung »New 4,096-bit MOS chip is heart of fast compact computer memory«, Electronics, December 18, 1972, Seiten 97 bis 103, beschriebenen Speicherelement erforderlich sind.

Bei der Verwendung eines MNOS-n-Kanal-Transistors als Speichertransistor 4 werden zum Einschreiben und zum Auslesen an die Gateleitung 8 und an die Leseleitung 7 die entsprechenden Potentiale der entgegengesetzten Polarität angelegt.

Bei einer Weiterbildung der Erfindung kann das dynamische Drei-Transistoren-Speicherelement auch so aufgebaut sein, daß die Gateleitung der Transistoren 1 und 2 getrennt herausgeführt sind. Dies hat den Vorteil, daß diese Transistoren beim Einschreiben und Auslesen getrennt angesteuert werden können.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Dynamisches Drei-Transistoren-Speicherelement, bei dem ein erster und ein zweiter Transistor zueinander in Reihe geschaltet sind, wobei der SourceanschluB des ersten Transistors mit dem Drainanschluß des zweiten Transistors verbunden ist und wobei der SourceanschluB des zweiten Transistors mit einem Anschluß und der Drainanschluß des ersten Transistors mit einer Bitleitung verbunden ist, und wobei ein dritten Transistor vorgesehen ist, dessen SourceanschluB mit dem Gateanschluß des zweiten Transistors verbunden ist und dessen Drainanschluß mit der Bitleitung verbunden ist, wobei die Gateanschlüsse des driaen und des ersten Transistors miteinander verbunden sind oder getrennt herausgeführt sind und eine Wortleitung oder zwei getrennte WortJeitungen darstellen, dadurch gekennzeichnet, daß ein MJ1J2S- Speichertransistor (4) vorgesehen ist, der mit dem Verbindungspunkt (10) zwischen dem Drainanschluß des zweiten Transistors (3) und dem SourceanschluB des ersten Transistors (2) verbunden ist und der mit seinem Gateanschluß mit einer Gateleitung (8) und mit seinem Drainanschluß mit einer Leseleitung (7) verbunden ist.

2. Dynamische Drei-Transistoren-Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß als erster, als zweiter und als dritter Transistor MOS-Transistoren verwendet sind.

3. Dynamisches Drei-Transistoren-Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß als erster und als zweiter Transistor MOS-Transistoren verwendet sind und daß als dritter Transistor ein MNOS-Transistor verwendet ist

4. Verfahren zum Betrieb eines dynamischen Drei-Transistoren-Speicherelementes nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zum Einschreiben an die Gateleitung (8) und an die Leseleitung (7) ein Spannungsimpuls angelegt wird, wobei der Spannungsimpuls bei einem p-Kanal-MNOS-Transistor (4) negativ und bei einem n-Kanal-MNOS-Transistor (4) positiv ist und daß zum Auslesen die Leseleitung (7) an Masse und die Gateleitung (8) an die Lesespannung Ul gelegt wird, wobei die Lesespannung Ui. bei der Verwendung eines p-Kanal-MNOS-Transistors (4) positiv ist.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zwei verschiedene Informationen, die eine in dem Drei-Transistoren-Soeicherelement und die andere in dem MIihS-Transistor, gespeichert werden.