DE2442131A1 - Dynamisches zwei- transistoren-speicherelement - Google Patents

Dynamisches zwei- transistoren-speicherelement

Info

Publication number
DE2442131A1
DE2442131A1 DE2442131A DE2442131A DE2442131A1 DE 2442131 A1 DE2442131 A1 DE 2442131A1 DE 2442131 A DE2442131 A DE 2442131A DE 2442131 A DE2442131 A DE 2442131A DE 2442131 A1 DE2442131 A1 DE 2442131A1
Authority
DE
Germany
Prior art keywords
transistor
memory
voltage
dynamic
ips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2442131A
Other languages
English (en)
Other versions
DE2442131B2 (de
Inventor
Karlheinrich Dipl In Horninger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19742442131 priority Critical patent/DE2442131B2/de
Priority to DE2442134A priority patent/DE2442134B1/de
Priority to DE2442132A priority patent/DE2442132C3/de
Priority to DE19742442133 priority patent/DE2442133C3/de
Priority claimed from DE19742442133 external-priority patent/DE2442133C3/de
Priority to US05/609,622 priority patent/US4030081A/en
Priority to FR7526879A priority patent/FR2284165A1/fr
Priority to JP50106842A priority patent/JPS5152248A/ja
Publication of DE2442131A1 publication Critical patent/DE2442131A1/de
Publication of DE2442131B2 publication Critical patent/DE2442131B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Shift Register Type Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT München, den 3.9.1974
Berlin und München Wittelsbacherplatz
Dynamisches Zwei-Transistoren-Speicherelement
Die Erfindung bezieht sich auf ein dynamisches Zwei-Transistoren* Speicherelement nach dem Oberbegriff des Patentanspruches 1.
Dynamische Ein-Transistor-Speicherelemente sind bekannt. Beispielsweise ist in der SOS 2 148 896 unter anderem ein solches Ein-Transistor~Speicherelement, das aus einem Kondensator und einem Feldeffekttransistor- besteht, beschrieben. Zum Auslesen von Information aus einem Ein-Transistor-Speicher·- element wird der Transistor dieses Speicherelementes, der einerseits mit der Bitleitung und andererseits mit dem Kondensator verbunden ist, über seinen Gatealischluß, der mit einer Auswahlleitung verbunden ist, leitend geschaltet. Dies bewirkt, daß die in dem Kondensator in Form von Ladung gespeicherte Information über den ausgewählten Feldeffekttransistor auf die Bitleitung fließt.
Ein ITachteil eines solchen dynamischen Siii-Transistor-Speicherelementes besteht darin, daß die gespeicherte Information in Zeitabständen von ca. 1 bis 100 ras regeneriert werden muß. Ein weiterer ITachteil besteht darin, daß beim Abschalten der Versorungsspannung die in dem Ein-Transistor-Speicherelement gespeicherte Information verloren geht.
Eine Aufgabe eier vorliegenden Erfindung besteht daher darin, ein wie eingangs erwähntes Ein-Transistor-Speicherelement anzugeben, bei dem die gespeicherte Information über einen längeren Zeitraum abgespeichert werden kann.
Diese Aufgabe wird durch ein wie eingangs bereits erwähntes Zwei-Transistoren-Speicherelement gelöst, das durch die- in dem
VPA 9/710/4093 d vP/Htr 60 9812/0473
Kennzeichen des Patentanspruches 1 aufgeführten Merkmale
gekennzeichnet ist.
Ein Vorteil eines erfindungsgemäßen Zx^ei-Transistoren-Speieherelements "besteht darin, daß die Funktionsweise des dynamischen Ein-Iransistor-Speicherelernentes im normalen Betrieb durch den erfindungsgeraäß zugeschalteten JÜ^L^S-Transistor nicht gestört wird und daß die Information nur hei längeren Speicherdauern
in den MI^IpS-Transistor umgespeichert wird.
Ein wesentlicher Vorteil der Erfindung besteht darin, daß durch einen einzigen Impuls die in dem dynamischen Ein-Transistor-Speicherelement gespeicherte Information in den Ml^IpS-üransistor uragespeichert wird.
Vorteilhafterweise kann die so in den MI^IpS-Transistor eingespeicherte Information über einen längeren Zeitraum, der bis zu 10 Jahren reichen kajin, gespeichert werden.
Vorteilhafterweise können in dem erfindungsgemäßen Zwei-5ransistoren--Speicherelement gleichzeitig zwei verschiedene
Informationen gespeichert sein, wobei eine Information in dem
Ml-jIpS-Speichertransistor gespeichert ist und wobei die andere Information in demSpeicherkondeiisätor gespeichert ist.
Gemäß eines weiteren Vorteils der Erfindung kann das Einschreiben von Information element-, zeilen- oder auch matrixweise erfolgen. :
Vorteilhafterweise kann die Information 'zeilenweise gelöscht
werden, wobei die Information in den Regenerierverstärkern
zwischengespeichert werden kann.
V/eitere Erläuterungen zur Erfindung gehen aus der Beschreibung und der Pigar hervor.
Me Pigur zeigt das Schaltbild eines erfind imgsgemäßen dynamischer Zwei-Transistoren-Speicherelementes.
VPA 9/710/4093 d 609812/0473
244213V
-V
In der Figur ist der Transistor des Zwei-Transistoren-Speicher-· elementes mit 1 und der Kondensator dieses Speicherelementes mit 2 bezeichnet. Vorzugsweise handelt es sich bei dem Transistor um einen MOS-Feldeffekttransistor. Dieser ist in der aus der Figur ersichtlichen V/eise in dem Punkt 8 mit dem Kondensator 2 verbunden. Der Kondensator 2 ist außerdem mit dem Anschluß 5? an dem vorzugsweise Massepot.ential anliegt, verbunden. Der Gateanschluß des Transistors 1 steht mit der Wortleitung 7 in Verbindung. Der Transistor 1 steht in der aus der Figur ersichtlichen Weise mit der Bitleitung 4 in Verbindung.'·
Erfmlungsgemäß ist nun ein MI.! S~Transistor 3, vorzugsweise ein MOS-Transistor, in aus der Figur ersichtlichen Weise zwischen den Punkt 8 und die Wortleitung 7 geschaltet. Der G-ateanschluß des MNOS-Speichertransistora 3 ist mit ein'er Gateleitung 6 verbunden.
Im folgenden soll nun die Funktionsweise eines erfindungs^mäßen dynamischen Zwei-Transistoren-Speicherelementes beschrieben werden. Ist in das Speicherelement beispielsweise die Information "1" eineeschrieben. so ist der Kondensator 2 geladen und der Sourceanschluß· des MOS-Speichertransistors 3 liegt an negativem Potential, beispielsweise an etwa -15 V. Wia?d nun gleichzeitig während des Einschreibens an die Wortleitung 7 eine Spannung U,, von beispielsweise etwa -15V und an die Gateleitung 6 ein Spannungsimpuls Ug von beispielsweise etwa -30 V angelegt, so'wird sich die Sinsatzspannung des I-WOS-Speichertransistors 3 nicht verschieben. Bei einer ge- -_ speicherten "O" dagegen, wird jedoch die Einsatzspannung des MOS-Speichcrtransistors 3 zu negativen Spannungswerten hin verschoben, da der Sourceanschluß während des Einschreibens an Massepotential liegt.
Zum Auslesen wird an die Wortleitung 7» einen p-Kanal-MOS-Speichertransistor 3 vorausgesetzt,eine Spannung -U7 1 von beispielsweise etwa -15V und an die Gateleitung 6 eine Lese-'spannung -U^ von beispielsweise etwa -8 V angelegt. Besitzt der MNOS-Speichertransistor eine hohe negative Einsatζspannung, so
VPA 9/710/4093 d *) oder knapp danach
609812/0473
sperrt er, und der Kondensator 2 "bleibt ungeladen. Ist die Einsatzspannung des MOS-Transistors 5 dagegen nur leicht negativ, so leitet er beim Anlegen einer G-atespannung von -IL. und lädt
den Kondensator 2 nahezu auf die Spannung -IJ7 1 auf. Auf der Bitleitung tritt dann ebenfalls die Spannung -ILy' auf, da der.
Transistor 1 leitet. Diese Spannung an der Bitleitung entspricht einer gespeicherten "1".
Soll der MNOS-Speichertransistor 3 nicht zur Punktion gelangen, so wird an die Gateleitung 6 das Potential 0 V angelegt.
Auf den üblichen Betrieb des dynamischen Ein-Transistorspeicherelementes hat der erfindungsgeaäße MNOS-Speichertransistor 3 dam vorteilhafterweise keinen Einfluß.
Bei der Verwendung eines n~Kanal--MTOS-Transistors als Speichertransistor J> und Schalttransistor 1 werden zum Einschreiben und Auslesen an die G-ateleitung 6 und an die Wortleitung 7 und an.
die Bitleitung 4 die entsprechenden Potentiale der entgegengesetzten Polarität angelegt.
ξ> Patentansprüche
1 Figur
VPA 9/710/4095 d
609812/047

Claims (1)

  1. _. 5 —
    Pate η t a η s ρ r ü c h e
    (Ty Dynamisches Zwei-Transistoren-Speicherelement, bestehend aus einem Transistor und einem dazu in Reihe geschalteten Kondensator, wobei der Transistor einerseits mit dem Kondensator und andererseits nit einer Bitleitung verbunden ist und wobei der Gateanschluß des Transistors mit einer Wortleitung verbunden ist, dadurch gekennzeichnet , daß zusätzlich ein MI^IpS-Speichertransistor (3) vorgesehen ist, der einerseits mit der Wortleitung (7) und andererseits mit einem Punkt (8), an dem der Transistor (1) und der Kondensator (2) in Reihe geschaltet sind, verbunden ist, und daß der Gateanschluß dieses MI.jIpS-Speichertransistors (3) mit einer Gateleitung (6) verbunden ist.
    2. Dynamisches Zwei-Transistoren-Speicherelement nach Anspruch 1, dadurch gekennzeichnet , daß der Transistor (1) ein MOS-Feldeffekttransistor ist.
    3. Dynamisches Zwei-Transistoren-Speicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß als MI^lpS-Transistor ein MOS-Transistor verwendet ist.
    4. Verfahren zum Betrieb eines dynamischen Zwei-Transistoren-Speichorelementes nach einem der Ansprüche 1 bis 3, dadurch g e kennzeichnet , daß bei der Verwendung eines p-Kanal-IH-jIpS-Spoichertransistors (3) beim Einschreiben von Information in das Zwei-Transistoren-Speicherelement an die Wortleitung (7) eine negative Spannung U7 und an- die Gateleitung (6) ein negativer Spannungsimpuls U,- angelegt wird, wobei die negative Spr-mnung IJ7 und der negative Spannungsimpuls Ug so gewählt werden, daß sich die Einsatzspannung des Ml.IpS-Speichertransistors je nach Art der gespeicherten Information verschiebt oder nicht verschiebt, daß beim Auslesen an die Wortleitung1 (7) eine negative Spannung U7' und an die Gateleitung (6) eine negative Le se spannung -TJ1-angelegt wird, wobei die Lesespannung -Uy und die negative
    VPA 9/710/4093 d 609812/0473
    Spannung U7' so gewählt werden, daß der Speicherkondensator
    (2) bei einer hohen Einsatζ spannung des MI^IpS-Speichertransistors
    (3) ungeladen bleibt und daß der Speicherkondensator (2) bei einer kleinerer. Einsatzspannung des Ml^IpS-Speichertransistors (3) geladen wird, und daß bei der Verwendung eines n-Kanal~ Ml^^S-Speichertransistors (3) beim Einschreiben von Information und beira Auslesen die Spannungen der entgegengesetzten Polarität angelegt werden.
    Verfa.hren zum Betrieb eines Zwei-Transistoren-Speicherelementen nach Anspruch 3, dadurch gekennzeich net , daß an. die Gateleitung (6) Massepotential angelegt wird, wenn der Ml^IpS-Speichertransistor (3) nicht zur Punktion gelangen soll.
    6. Verfahren nach Anspruch 4} dadurch gekennzeich ~ net , daß zwei verschiedene Informationen, die eine in dem dynamischen Speicherelement und die andere in dem gespeichert werden.
    VPA 9/710/4093 d
    609812/0473
DE19742442131 1974-09-03 1974-09-03 Dynamisches ein-transistor-speicherelement Withdrawn DE2442131B2 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19742442131 DE2442131B2 (de) 1974-09-03 1974-09-03 Dynamisches ein-transistor-speicherelement
DE2442134A DE2442134B1 (de) 1974-09-03 1974-09-03 Verfahren zum Betrieb eines Speicherelementes
DE2442132A DE2442132C3 (de) 1974-09-03 1974-09-03 Dynamisches Schieberegister und Verfahren zu seinem Betrieb
DE19742442133 DE2442133C3 (de) 1974-09-03 Dynamisches Drei-Transistoren-Speicherelement
US05/609,622 US4030081A (en) 1974-09-03 1975-09-02 Dynamic transistor-storage element
FR7526879A FR2284165A1 (fr) 1974-09-03 1975-09-02 Element de memoire dynamique a transistors
JP50106842A JPS5152248A (de) 1974-09-03 1975-09-03

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE19742442131 DE2442131B2 (de) 1974-09-03 1974-09-03 Dynamisches ein-transistor-speicherelement
DE2442134A DE2442134B1 (de) 1974-09-03 1974-09-03 Verfahren zum Betrieb eines Speicherelementes
DE2442132A DE2442132C3 (de) 1974-09-03 1974-09-03 Dynamisches Schieberegister und Verfahren zu seinem Betrieb
DE19742442133 DE2442133C3 (de) 1974-09-03 Dynamisches Drei-Transistoren-Speicherelement

Publications (2)

Publication Number Publication Date
DE2442131A1 true DE2442131A1 (de) 1976-03-18
DE2442131B2 DE2442131B2 (de) 1976-07-08

Family

ID=27431888

Family Applications (3)

Application Number Title Priority Date Filing Date
DE19742442131 Withdrawn DE2442131B2 (de) 1974-09-03 1974-09-03 Dynamisches ein-transistor-speicherelement
DE2442134A Withdrawn DE2442134B1 (de) 1974-09-03 1974-09-03 Verfahren zum Betrieb eines Speicherelementes
DE2442132A Expired DE2442132C3 (de) 1974-09-03 1974-09-03 Dynamisches Schieberegister und Verfahren zu seinem Betrieb

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE2442134A Withdrawn DE2442134B1 (de) 1974-09-03 1974-09-03 Verfahren zum Betrieb eines Speicherelementes
DE2442132A Expired DE2442132C3 (de) 1974-09-03 1974-09-03 Dynamisches Schieberegister und Verfahren zu seinem Betrieb

Country Status (4)

Country Link
US (1) US4030081A (de)
JP (1) JPS5152248A (de)
DE (3) DE2442131B2 (de)
FR (1) FR2284165A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52153630A (en) * 1976-06-16 1977-12-20 Matsushita Electric Ind Co Ltd Semiconductor memory device
US4132904A (en) * 1977-07-28 1979-01-02 Hughes Aircraft Company Volatile/non-volatile logic latch circuit
JPS5457875A (en) * 1977-10-17 1979-05-10 Hitachi Ltd Semiconductor nonvolatile memory device
US4128773A (en) * 1977-11-07 1978-12-05 Hughes Aircraft Company Volatile/non-volatile logic latch circuit
DE2824727A1 (de) * 1978-06-06 1979-12-13 Ibm Deutschland Schaltung zum nachladen der ausgangsknoten von feldeffekt-transistorschaltungen
JPS5538664A (en) * 1978-09-08 1980-03-18 Sanyo Electric Co Ltd Nonvolatile memory circuit
JPH01151095A (ja) * 1987-12-09 1989-06-13 Toshiba Corp 半導体メモリ
JPH02199698A (ja) * 1989-01-30 1990-08-08 Kawasaki Steel Corp 半導体集積回路
JP2529885B2 (ja) * 1989-03-10 1996-09-04 工業技術院長 半導体メモリ及びその動作方法
JP2726503B2 (ja) * 1989-08-09 1998-03-11 川崎製鉄株式会社 集積回路
US5598367A (en) * 1995-06-07 1997-01-28 International Business Machines Corporation Trench EPROM

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE788583A (fr) * 1971-09-16 1973-01-02 Intel Corp Cellule a trois lignes pour memoire a circuit integre a acces aleatoir
US3781570A (en) * 1971-11-22 1973-12-25 Rca Corp Storage circuit using multiple condition storage elements
JPS5710516B2 (de) * 1972-12-13 1982-02-26
US3876991A (en) * 1973-07-11 1975-04-08 Bell Telephone Labor Inc Dual threshold, three transistor dynamic memory cell
US3876993A (en) * 1974-03-25 1975-04-08 Texas Instruments Inc Random access memory cell

Also Published As

Publication number Publication date
DE2442133A1 (de) 1976-03-18
DE2442134B1 (de) 1976-02-26
DE2442133B2 (de) 1976-07-08
DE2442132A1 (de) 1976-03-11
DE2442132B2 (de) 1978-04-27
FR2284165A1 (fr) 1976-04-02
DE2442131B2 (de) 1976-07-08
DE2442132C3 (de) 1981-11-05
US4030081A (en) 1977-06-14
JPS5152248A (de) 1976-05-08

Similar Documents

Publication Publication Date Title
DE68920153T2 (de) Hochdichte halbleiterschaltung fuer analogsignalspeicherungs- und abspielsystem.
DE2409058A1 (de) Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb
DE2828698A1 (de) Monolithischer baustein
DE2432684C3 (de) Schaltungsanordnung zur Zwischenspeicherung der in einer Matrix aus Feldeffekt-Transistoren gespeicherten binären Informationen
DE2901233A1 (de) Dynamischer lese-auffrischdetektor
DE2442131A1 (de) Dynamisches zwei- transistoren-speicherelement
DE2129687C3 (de) Digitale Speicherschaltung
DE2347968C3 (de) Assoziative Speicherzelle
DE2001471C3 (de) Bitorientierte Speicheranordnung und Verfahren zur Vermeidung des Einschreibens von Informationen in nur ueber eine Zeilenleitung angesteuerte Speicherzellen einer bitorientierten Speicheranordnung
DE3141555A1 (de) Halbleiterspeicher
DE2332643A1 (de) Datenspeichervorrichtung
EP0100772B1 (de) Elektrisch programmierbare Speichermatrix
DE1959870B2 (de) Kapazitive speicherschaltung
DE2514582B1 (de) Schaltung zur erzeugung von leseimpulsen
DE2622307A1 (de) Elektrische speichervorrichtung
DE3430145C2 (de) Halbleiter-Speichereinrichtung
DE1086463B (de) Matrix-Speicherschaltung
DE2609714A1 (de) Speicherzellenanordnung
DE2351554A1 (de) Halbleiterspeichervorrichtung fuer binaere daten
DE2058869A1 (de) Speichermatrix
DE1959689B2 (de) Elektrische speicherzelle mit niedriger verlustleistung und verfahren zu ihrem betrieb
DE2339289B1 (de) Bistabile Kippstufe mit MNOS-Transistoren
DE3202028A1 (de) Integrieter dynamischer schreib-lese-speicher
DE2132560C3 (de)
DE2148896C3 (de) Halbleiterspeicher mit Ein-Transistor-Speicherelementen und mit Flipflop-Schaltung zur Informationsbewertung und -regenerierung und Verfahren zum Betrieb dieses Speichers

Legal Events

Date Code Title Description
8239 Disposal/non-payment of the annual fee