DE2734987C3

DE2734987C3 - Flip-Flop-Leseverstärker für integrierte Speichereinrichtungen

Info

Publication number: DE2734987C3
Application number: DE2734987A
Authority: DE
Inventors: Vladimir Ivanovič Moskva Solomonenko
Original assignee: Individual
Current assignee: Individual
Priority date: 1976-08-05
Filing date: 1977-08-03
Publication date: 1981-05-07
Also published as: SU928405A1; NL175236C; DE2734987A1; FR2392542B1; DE2734987B2; DD132693A1; JPS5330837A; FR2392542A1; NL7708627A; US4166225A; GB1550316A; NL175236B

Description

Die Erfindung betrifft integrierte Schaltungen mit MOS-Strukturen (Metall-Oxid-Halbleiter-Strukturen), insbesondere einen für integrierte Speichereinrichtungen bestimmten Flip-Flop-Leseverstärker, der in Arbeitsspeichern mit wahlfreiem Zugriff, in Festwert- und unprogrammierbaren Speichern sowie in den auf der Basis von ladungsgekoppelten Elementen (CCD) aufgebauten Speichereinrichtungen benutzt werden kann.

Es ist ein für integrierte Speichereinrichtungen bestimmter Flip-Flop-Leseverstärker bekannt, bei dem die Source zweier Verstärkertransistoren an den ersten Steuersignalanschluß angeschlossen sind und jede Drain dieser Transistoren einzeln an einem von zwei Informationsausgangsanschlüssen liegt, wobei mit jedem dieser Anschlüsse auch die Source eines von zwei Belastungstransistoren verbunden ist, während die Drains der letzteren mit dem zweiten Steuersignalanschluß Verbindung haben und der dritte Steuersignalanschluß mit den Gates der Belastungstransistoren elektrisch verbunden ist (»Electronics«, 1973, Nr. 19, S. 116-121).

In dem bekannten Leseverstärker wird der stabile Zustand während einer Zeit aufrechterhalten, die zur Beendigung der Informationsauslese aus der ganzen Speichereinrichtung erforderlich ist.

Hierbei wird die Energie der Speisequelle von einem Verstärkertransistor und einem Belastungstransistor kontinuierlich verbraucht

Da die Energie, die vom Leseverstärker verbraucht wird, den größeren Teil der Energieaufnahme der ganzen Speichereinrichtung beträgt, geht ein bedeutender Teil dieser Energie beim Lesevorgang nutzlos verloren.

Der Potentialunterschied zwischen den Informationsausgangsanschlüssen kann im stabilen Zustand des Leseverstärkers nicht seinen Maximalwert annehmen, da an einem Informationsausgangsanschluß infolge der Wirkung eines vom leitenden Belastungstransistor und ebenfalls offenen Verstärkertransistor gebildeten Spannungsteilers das Nullpotential nicht erreicht wird, während der Nullwert der Potentialdifferenz zwischen dem anderen Informationsausgangsanschluß und den Drains der Belastungstransistoren infolge der Schwellwertverluste nicht erreicht werden kann, die sich in diesen Transistoren beim stabilen Zustand des Leseverstärkers ergeben.

Dies hat eine wesentliche Begrenzung der Größe des logischen Zustandswechsels (der Differenz zwischen

's den Werten der logischen »Eins« und »Null«) beim Einschreiben der Information in die Speicherelemente der Speichereinrichtung zur Folge.

Beim Einschwingen des Leseverstärkers in den stabilen Zustand steigt das Sourcepotential eines der Belastungstransistoren an. An seinem Gate liegt das Potential unter dem Spannungswert der Speisequelle, da die Gates der Belastungstransistoren mit dem Steuersignalanschluß unmittelbar verbunden sind. Die Folge davon ist eine Verringerung der Potentialdifferenz zwischen dem Gate und der Source des Belastungstransistors, wobei der Übergang in den stabilen Zustand langsamer verläuft und die Arbeitsgeschwindigkeit des Leseverstärkers schlechter wird.
Die Erfindung bezweckt die Entwicklung eines Leseverstärkers, der einen effektiven Betrieb in Speichereinrichtungen mit großem und sehr großem Informationsumfang ermöglicht.

Der Erfindung liegt die Aufgabe zugrunde, einen Leseverstärker für integrierte Speichereinrichtungen zu entwickeln, der ein zusätzliches Mittel zur Steuerung der Belastungstransistoren zwecks forcierter Durchschaltung eines dieser Transistoren und der Sperrung des anderen Belastungstransistors bei Einstellung des stabilen Zustands im Leseverstärker enthält, wobei ein

■»ο geringer Verbrauch der Energie der Speisequelle beim stabilen Zustand, eine größere Potentialdifferenz zwischen den Informationsausgangsanschlüssen und eine bessere Arbeitsgeschwindigkeit des Leseverstärkers erreicht werden sollen.

Diese Aufgabe wird bei einem Flip-Flop-Leseverstärker für integrierte Speichereinrichtungen, in dem die Sources zweier Verstärkertransistoren an den ersten Steuersignalanschluß angeschlossen sind und jede Drain dieser Transistoren einzeln an einen der zwei Informationsausgangsanschlüsse geführt ist, wobei mit jedem dieser Anschlüsse auch die Source eines der zwei Belastungstransistoren separat verbunden ist, während die Drains der letzteren mit dem zweiten Steuersignalanschluß und der dritte Steuersignalanschluß mit den Gates der Belastungstransistoren elektrisch verbunden sind, erfindungsgemäß gelöst durch die Einfügung je eines Kondensators in die jeweilige elektrische Verbindung des dritten Steuersignalanschlusses mit dem Gate des entsprechenden Belastungstransistors, sowie durch zwei Schalttransistoren, deren Drains je einzeln an das Gate eines entsprechenden Belastungstransistors angeschlossen sind, wobei am ersten Informationsausgangsanschluß die Source des ersten und das Gate des zweiten Schalttransistors liegen, während mit dem zweiten Informationsausgangsanschluß die Source des zweiten und das Gate des ersten Schalttransistors verbunden sind.
Die Erfindung wird in der nachstehenden Beschrei-

bung eines konkreten Ausführungsbeispiels und an Hand der Zeichnung näher erläutert, in der ein Funktionsschaltbild des erfindungsgemäß aufgebauten Leseverstärkers für integrierte Speichereinrichtungen dargestellt ist

Der für integrierte Speichereinrichtungen bestimmte Leseverstärker enthält zwei VerstärkfcFtransistoren 1 und 2, deren Sources an den Steuersignalanschluß 3 angeschlossen sind. Jede Drain dieser Transistoren 1 und 2 liegt einzeln an einem der zwei Informaiionsausgangsanschlüsse 4 bzw. 5.

Der Leseverstärker weist zwei Belastungstransistoren 6 und 7 auf, deren Drains mit dem Steuersignalanschluß 8 verbunden sind und deren Source einzeln an einen der zwei Informationsausgangsanschlüsse 4 bzw. 5 angeschlossen ist

Jeder Kondensator 9 bzw. 10 liegt zwischen dem Gate eines der Transistoren 6 bzw. 7 und dem Steuersignalanschluß 11.

Der Leseverstärker enthält weiter zwei Schalttransistoren 12 und 13, wobei die Drain jedes dieser Transistoren einzeln an das Gate des entsprechenden Belastungstransistors 6 bzw. 7 angeschlossen ist

Am Informationsausgangsanschluß 4 liegen die Source des Transistors 12 und das Gate des Transistors 13. Mit dem Informationsausgangsanschluß 5 sind die Source des Transistors 13 und das Gate des Transistors 12 verbunden.

Der für integrierte Speichereinrichtungen vorgesehene Leseverstärker funktioniert wie folgt.

Im Ausgangszustand liegt der Steuersignalanschluß 8 an der in der Zeichnung nicht gezeigten Speisequelle. An die Informationsausgangsanschlüsse 4 und 5 und an den Steuersignalanschluß 3 ist eine Referenzspannung angelegt, und der Steuersignalanschluß 11 weist ein niedriges Potential auf.

Die aus einer Speicherzelle der Speichereinrichtung ausgelesene informative Potentialdifferenz ruft eine Änderung des Potentialunterschieds zwischen den Anschlüssen 4 und 5 hervor.

Nach dem Auslesen wird dem Steuersignalanschluß 3 eine negative Potentialdifferenz und dem Anschluß 11 eine positive Potentialdifferenz zugeführt. Hierbei erreicht die Spannung an den Gates der Belastungstransistoren 6 und 7 gegenüber der Speisespannung einen höheren Wert, wodurch der Betrieb der Belastungstransistoren 6 und 7 im steilen Kennliniengebiet gewährleistet wird.

Dadurch beginnt der Übergang des Leseverstärkers in einen stabilen Zustand, der vom Vorzeichen der informativen Potentialdifferenz bestimmt wird. Sobald der sich zwischen den Anschlüssen 4 und 5 ergebende Potentialdifferenzwert größer als die Schwellwertspannung der Schalttransistoren 12 und 13 wird, zieht einer von diesen Strom, und zwar der Transistor, dessen Gate mit dem unter höherem Potential liegenden Anschluß 4 oder 5 verbunden ist Wird als erster der Transistor 12 leitend, so entlädt sich der Kondensator 9 über diesen Schalttransistor 12 auf den Anschluß 4, der unter einem niedrigeren Potential liegt wobei der Belastungstransi-

stör 6 zu diesem Zeitpunkt gesperrt wird. Nachdem der Leseverstärker in einen stabilen Zustand übergegangen ist, öffnet der Belastungstransistor 7 und wird in den steilen Kennlinienbereich gesteuert wobei er das Potential des entsprechenden Anschlusses 5 auf einem hohen Niveau hält Dabei sind die Transistoren 1 und 12 ebenfalls offen und halten das Potential am entsprechenden Versrärkeranschluß 4 und am Gate des Belastungstransistors 6 auf einem niedrigen Niveau. Die Transistoren 6, 2 und 13 sind hierbei gesperrt, da ihre Gate-Source-Spannungen kleiner als die Schwellwertspannung sind. Die Schaltung weist also keinen Stromkreis auf, der Energie von der Speisequelle verbraucht, und das Ausgangssignal an den Anschlüssen 4 und 5 entspricht größenmäßig der Speisespannung.

Diese Eigenschaft der vorgeschlagenen Schaltung, keine Energie während des stabilen Zustands aufzunehmen, ist für den Aufbau von integrierten dynamischen Speichereinrichtungen mit großer und sehr großer Speicherkapazität sehr wichtig. Die Anwendung dieses Leseverstärkers ergibt eine 2- bis 3fache Herabsetzung der Leistungsaufnahme von Speichereinrichtungen. Die Durchschaltung der Belastungstransistoren 6 und 7 erfolgt in dieser Schaltung mit einer höheren Spannung, wobei eine höhere Arbeitsgeschwindigkeit der Schaltung bei denselben Abmessungen dieser Transistoren 6 und 7 erreicht wird. Für viele Anwendungsfälle ist auch die Vergrößerung des Ausgangsdifferenzsignals von großer Bedeutung. Bei einer Speisespannung von 12 V beträgt z. B. das Ausgangssignal des bekannten Verstärkers 7 V und beim vorgeschlagenen Verstärker ebenfalls 12 V.

Hierzu 1 Blatt Zeichnungen

Claims

Patentanspruch:

Flip-Flop-Leseverstärker für integrierte Speichereinrichtungen, in dem die Sources zweier Verstärkertransistoren an den ersten Steuersignalanschluß angeschlossen sind und jede Drain dieser Transistoren einzeln an einen der zwei Informationsausgangsanschlüsse geführt ist, wobei mit jedem dieser Anschlüsse auch die Source eines der zwei Belastungstransistoren separat verbunden ist, während die Drains der letzteren mit dem zweiten Steuersignalanschluß und der dritte Steuersignalanschluß mit den Gates der Belastungstransistoren elektrisch verbunden sind, gekennzeichnet durch die Einfügung je eines Kondensators (9,10) in die jeweilige elektrische Verbindung des dritten Steuersignalanschlusses (11) mit dem Gate des entsprechenden Belastungstransistors (6 bzw. 7), sowie durch zwei Schalttransistoren (12 und 13), deren Drains je einzeln an das Gate eines entsprechenden Belastungstransistors (6 bzw. 7) angeschlossen sind, wobei am ersten Informationsausgangsanschluß (4) die Source des ersten (12) und das Gate des zweiten (13) Schalttransistors liegen, während mit dem zweiten Informationsausgangsanschluß (5) die Source des zweiten (13) und das Gate des ersten (12) Schalttransistors verbunden sind.