DE2711221A1

DE2711221A1 - Energieunabhaengige speichervorrichtung

Info

Publication number: DE2711221A1
Application number: DE19772711221
Authority: DE
Inventors: Yukimasa Uchida
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1976-03-15
Filing date: 1977-03-15
Publication date: 1977-09-29
Also published as: JPS5634956B2; GB1556528A; JPS52110531A; DE2711221C2

Description

frHfcml wl

Tokyo Shibaura Electric Co., Ltd., D-8000München80 Kawasaki-shi, Japan TeL: 083/982085-87

Tetex: 0529802 hnWd _t Telegramme: eSpsoid

Energieunabhängige Speichervorrichtung

Die Erfindung betrifft eine energieunabhängie Speichervorrichtung, insbesondere eine salche, bei welcher mindestens eine leistungs- bzw. energieunabhängige Dateneinheit und eine energieabhängige Dateneinheit voneinander unabhängig in je einer Speicherzelleneinheit gespeichert werden können, welche eine Speicheranordnung bilden, und bei welcher die energieunabhängige Dateneinheit als energieabhängige Dateneinheit ausgelesen und die energieabhängige Dateneinheit als energieunabhängige Dateneinheit eingeschrieben werden können.

Bei einer Speicherzelleneinheit aus einer Kombination eines bistabilen Schaltkreises und energieunabhängigen Speicherelementen werden bekanntlich energieabhängige Daten im bistabilen Schaltkreis und energieunabhängige Daten in den energieunabhängigen Speicherelessenten gespeichert. Dies bedeutet, daß die energieabhängigen Daten bei eingeschalteter Stromversorgung im

70S839/0Ö67

bistabilen Schaltkreis gespeichert und bei abgeschalteter Stromversorgung die leistungsabhängigen Daten in die leistungslosen Speicherelemente eingeschrieben werden. Wenn sich die Stromversorgung wieder im Einschaltzustand befindet, werden die in die lelstungslosen Speicherelemente eingeschriebenen Baten als leistungsabhängige Daten auf dem bistabilen Schaltkreis ausgelesen. Eine Speicherzelleneinheit dieser Art ist in eine« Artikel "Non-volatile Static Random Access Memory with MNOS Memory Transistors" von S. Sato, N. Endo, Y. Uchida, T. Tanaka, Y. Nishi und K. Taraaru sowie in einem Artikel "Digest of Tech. Papers - The 7th Confi on Solid State Devices, Tokyo", September 1975, A-5-3, S. 57, beschrieben. Bei der genannten Speicherzelleneinheit wird jedoch eine leistungsabhängige Dateneinheit am bistabilen Schaltkreis nur dann in die leistungslosen Speicherelemente eingeschrieben, wenn sich die Stromversorgung im Ausschaltzustand befindet; im Abschaltzustand wird die leistungslose Dateneinheit auf den bistabilen Schaltkreis gelesen, wodurch das Verschwinden der leistungsabhängigen Dateneinheit am bistabilen Schaltkreis verhindert wird.

Bei einem elektronischen Rechner werden andererseits leistungsabhängige Daten zu einem gegebenen Zeitpunkt als leistungslose Daten gespeichert, um eine nicht wieder rückgängig zu machende Vernichtung einer gewünschten Dateneinheit durch Fehlbetätigung des Rechners zu verhindern. Wenn die leistungsabhängige Dateneinheit durch Fehlbehandlung gespeichert wird, wird die gespeicherte leistungslose Dateneinheit als leistungsabhängige Dateneinheit zum bistabilen Schaltkreis surückgeführt, wobei die Nachverarbeitung auf der Grundlage der rückgefUhrten leistungsabhängigen Dateneinheit erfolgt. Bei diesem Verfahren wird jedoch die leistungsabhängige Dateneinheit von einem Hauptspeicher zu einem Hilfsspeicher, z.B. einem Plattenspeicher,

709839/006?

übertragen und in diesem als leistungslose Dateneinheit gespeichert. Jede zu speichernde Dateneinheit, die nicht zu jedem Zeitpunkt benutzt wird, wird zu einem kostensparenden Hilfsspeicher überführt und in diesem gespeichert, so daß ein aufwendiger Hauptspeicher wirksam genutzt werden kann. Das für dieses Verfahren benötigte Datenübertragungssystem ist allerdings sehr kompliziert, und die Datenverarbeitungsoperation des Rechners muß während der für die Datenübertragung erforderlichen Zeitspanne unterbrochen werden. Eine Speichervorrichtung findet ein breites Anwendungsgebiet, wenn in einer (solchen) Speichervorrichtung, bei welcher leistungslose Speicherelemente mit bistabilen Punkten in jeder Speicherzelleneinheit verbunden sind, wenn eine leistungsabhängige Dateneinheit zu einem gewünschten Zeitpunkt als leistungslose Dateneinheit gespeichert und zu einem anderen gewünschten Zeitpunkt als leistungsabhängige Dateneinheit ausgelesen wird.

Aufgabe der Erfindung ist damit die Schaffung einer leistungslosen Speichervorrichtung mit Speicherzelleneinheiten, bei denen zumindest ein Peldeffektelement mit variablem Schwellenwert mit jedem der bistabilen Punkte eines bistabilen Schaltkreises verbunden ist, in welchem eine leistungsabhängige Dateneinheit zu einem gewünschten oder vorgegebenen Zeitpunkt als leistungslose Dateneinheit in das Element eingeschrieben und eine leistungslose Dateneinheit zu einem anderen vorgegebenen Zeitpunkt am bistabilen Punkt im bistabilen Schaltkreis ausgelesen wird.

Diese Aufgabe wird bei einer lelstungslosen Speichervorrichtung mit einer Speicheranordnung in Form einer Vielzahl von in einer Matrix angeordneten Speicherzelleneinheiten, von denen jede einen bistabilen Schaltkreis sowie einen ersten und einen zweiten Schalttransistor aufweist, von denen der bistabile Schaltkreis zwei bistabile Punkte enthält, mit mindestens einem

-4-709839/08B7

Paar von Feldeffektelementen mitvariablem Schwellenwert, von denen jeweils eine erste Elektrode mit einem betreffenden bistabilen Punkt und einem Paar Schalttransistoren verbunden ist und wobei die ersten Elektroden des ersten und des zweiten Transistors an die betreffenden bistabilen Punkte angeschlossen sind, mit mehreren Ziffernleitungspaaren (pairs of digit lines), von denen jedes an eine entsprechende zweite Klemme de? ersten und des zweiten Schalttransistors in jeder Speicherzelleneinheit in Spaltenrichtung der Speichermatrixanordnung angeschlossen ist, mit mehreren Wort leitungen, die jeweils an die Gate-Elektroden des ersten und des zweiten Schalttransistors in jeder Speicherzelleneinheit in Zeilenrichtung der Speichermatrixanordnung angeschlossen sind, mit einem ersten Dekodierer zur Auswahl mindestens eines Paars der zahlreichen Ziffernleitungspaare, mit einem zweiten Dekodierer zur Auswahl mindestens einer der verschiedenen Wortleitungen,mit zwei Datenleitungen zur übertragung von Daten zu mindestens einem Paar der durch das Ausgangssignal des ersten Dekodierers gewählten Ziffernleitungen, mit einer Steuersignal-Generatoreinrichtung zur Lieferung eines Steuersignals an die in jeder Speicherzelleneinheit enthaltenen Feldeffektelemente mit variablem Schwellenwert und mit einer ersten Einrichtung zum Wählen mindestens einer Speicherzelleneinheit über den ersten und den zweiten Dekodierer, erfindungsgemäß dadurch gelöst, daß eine zweite Einrichtung die bistabilen Punkte in der (den) ausgewählten Speicherzelle(n) über die Ziffernleitungen auf einen Bezugspegel zu setzen bzw. einzustellen vermag, wenn die Daten der Feldeffektelemente mit variablem Schwellenwert auf den bistabilen Punkten ausgelesen werden, und daß eine dritte Einrichtung ein Lesesignal von der Steuersignal-Generatoreinrichtung zu jedem dieser Feldffektelemente zu liefern vermag, nachdem die bistabilen Punkte auf den Bezugspegel gesetzt worden sind.

-5-709839/0067

Bei der erfindungsgemäßen Vorrichtung können die in den Feldeffektelementen mit variablem Schwellenwert gespeicherten Daten in einer sehr kurzen Zeitspanne an den bistabilen Punkten im bistabilen Schaltkreis in jeder Speicherzelleneinheit gelesen werden, weil eine Einrichtung vorgesehen ist, welche den Potentialpegel an den bistabilen Punkten im bistabilen Schaltkreis auf einen Bezugspegel einstellt. Infolgedessen können Daten an den bistabilen Punkten, die zu einem vorgegebenen Zeitpunkt in die Feldef'fektelemente eingeschrieben worden sind, zu einem anderen vorgegebenen Zeitpunkt an den bistabilen Punkten ausgelesen werden, ohne daß dies einen Einfluß auf die Datenverarbeitung hätte. Außerdem können mehrere Feldeffektelemente mit variablem Schwellenwert an jedem bistabilen Punkt angeschlossen sein, und eine andere Dateneinheit kann zu einem anderen Zeitpunkt in das entsprechende Paar dieser Feldeffektelemente eingeschrieben werden, so daß entsprechend unterschiedliche Daten zu einem unterschiedlichen Zeitpunkt an jedem der bistabilen Punkte eines bistabilen Schaltkreises in jeder Speicherzelleneinheit ausgelesen werden können.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung an-hand der beigefügten Zeichnung näher erläutert. Es zeigen:

Fig. 1 ein Schaltbild einer Speicherzelleneinheit zur Verwendung bei der leistungslosen Speichervorrichtung gemäß einer Ausführungsform der Erfindung,

Fig. 2 eine graphische Darstellung der Kennlinie eines Feldeffektelements mit variablem Schwellenwert gemäß Fig. 1»

Fig. 3 die Wellenform eines Signals zur Ansteuerung einer bisher üblichen Speicherzelleneinheit,

-6-

709839/0867

'40-

Pig. 4A bis 4C ein Schaltbild einer Ausführungsform der Erfindung,

Fig. 5 ein Zeit- oder Taktsteuerdiagramm für verschiedene Signale bei der Schaltung gemäß Fig. 4A bis 4C und

Fig. 6 ein Schaltbild einer Speicherzelleneinheit für eine leistungslose Speichervorrichtung gemäß einer anderen Ausführungsform der Erfindung.

Die in Fig. 1 dargestellte Speicherzelle weist einen bistabilen Schaltkreis sowie einen ersten und einen zweiten Schalttransistor auf. Der bistabile Schaltkreis enthält Anreicherungs-MOS-Transistoren 2, ~5, 4 und 5* Verarmungs-MOS-Transistoren 6 und sowie Feldeffekttransistoren 8 und 9 mit variablem Schwellenwert. Die Transistoren 2, 4 und 6 sowie die Transistoren 3, 5 und 7 sind in Reihe geschaltet, und eine Elektrode der Transistoren 2 und 3 ist jeweils an eine Leitung 13 für Massespannung Vg_S angeschlossen. Eine Elektrode jedes Transistors 6 und 7 ist mit einer Leitung 12 einer Stromversorgung V_ßD verbunden. Die Gate-Elektroden der Transistoren 4 und 5 sind mit einer Leitung 11 für ein Gate-Steuersignal K verbunden, während die Feldeffekttransisiatoren 8 und 9 mit variablem Schwellenwert, z.B. p-Kanal-MNOS-Transistoren, im folgenden einfach als MNOS-Transistoren bezeichnet, mit den Transistoren 4 bzw. 5 parallelgeschaltet sind. Die Gate-Elektroden der Transistoren 8 und 9 sind an eine Leitung 1o für ein MNOS-Transistor-Steuersignal MG angeschlossen. Bei 14 und 15 sind in Fig. i zwei bistabile Ausgangspunkte angedeutet, die über einen ersten bzw. einen zweiten Schalttransistor 16 bzw. 17 mit Ziffernleitungen D. bzw. ß. (digit lines) verbunden sind, während die Gate-Elektroden der Transistoren 16 und 17 mit einer Wortleitung Xi verbunden sind. Ein Ausgang am bistabilen Punkt 14 ist mit Q und ein Ausgang am bistabilen Punkt 15 mit Q bezeichnet. Die MG-Leitung

-7-

709839/0667

ist an einen nicht dargestellten Steuersignalgenerator angeschlossen, der ein MNOS-Transistorsteuersignal zu liefern vermag, auch wenn die Stromversorgung V_Dj» eingeschaltet ist.

Der MNOS-Transistor 8 oder 9 besitzt die Kennlinie gemäß der graphischen Darstellung gemäß Fig. 2, in welcher die effektive Gate-Spannung V auf der Abszisse und die Schwellenwert spannung auf der Ordinate aufgetragen sind. Wenn ein Impuls von 1 ms Dauer bei 25 V in Bezug auf ein Substratpotential an die Gate-Elektrode des MNOS-Transistors angelegt wird, steigt die Schwellenwertspannung in positiver Richtung auf +2 V an. Wenn andererseits ein Impuls von 1 ms Dauer mit -25 V gegenüber dem Substratpotential an die Gate-Elektrode des MNOS-Transistors angelegt wird, geht die Schwellenwertspannung in negativer Richtung auf einen Wert von -6 V über. Die Schwellenwertspannung wird in der "Setz"-Position gehalten, sofern nicht an die Gate-Elektrode des MNOS-Transistors eine große Spannung gegenüber einem Substrat- bzw. Kanalpotential angelegt wird.

Alle MOS- bzw. MNOS-Transistoren gemäß Fig. 1 können vom n- bzw. p-Kanal-Typ sein. Bei der dargestellten Ausführungsform werden p-Transistoren verwendet, die auf einem n-Typ-Substrat mit einer Fremdatomkonzentration von 1o ^J cm ' ausgebildet sind. In der Anreicherungs-Betriebsart wird eine Schwellenwertspannung von -1,5V benutzt, während in der Verarmungs-Betriebsart eine solche von +5 V angewandt wird. Es sei angenommen, daß die Massespannung V₃₃ glich 0 V beträgt. In diesem Fall wird die Speicherzelleneinheit bei einer Stromquellenspannung V_DD von -2o V betätigt.

Eine bisher übliche Speicherzelleneinheit ähnelt im wesentlichen der gemäß Fig. 1, unterscheidet sich jedoch von letzterer in folgendem Punkt: Bei der bisher üblichen Speicherzelleneinheit wird eine Dateneinheit auf einem bistabilen Punkt in

-8-709639/0867

-I-

MNOS-Transistoren gespeichert, wenn die Stromversorgung abgeschaltet ist, und die gespeicherte Dateneinheit wird den bistabilen Punkten zugeführt, wenn die Stromversorgung wieder eingeschaltet ist. Ein MNOS-Transistorsteuersignal wird nur in Verbindung bzw. Verblockung mit dem Ein- und Ausschalten einer Stromversorgung V^₀ erzeugt.

Im folgenden ist zum besseren Verständnis der Erfindung die Ansteuerung einer bisher üblichen Speicherzelle kurz erläutert.

Fig. 3 zeigt verschiedene Wellenformen, wie sie bei der Steuerung der bisher üblichen Speichereinheit verwendet werden. Hierbei sei zunächst auf Fig. 1 und 2 verwiesen. Es sei angenommen, daß bei Schwellenwertspannungen V_MT1 und V_MT2 der MNOS-Transistoren 8 bzw. 9 eine Dateneinheit "1" in den MNOS-Transistoren 8 und 9 bei V_MT1 = +2 V und V_MT2 = -6 V gespeichert wird, daß eine Dateneinheit "0" in den MNOS-Transistoren 8 und 9 bei V„_T1 = -6 V und V-^₂ = +2 V gespeichert wird und daß die Dateneinheit in den MNOS-Transistoren 8 und 9 bei ^VMT1 ^{= V}MT2 ^{= +2 v} gelöscht wird. Die gespeicherte Dateneinheit des bistabilen Schaltkreises wird in diesem Fall durch eine Kombination von Potentialen V_Q und V_Q der Ausgänge Q und Q, an den bistabilen Punkten 14 und 15 bestimmt. Dies bedeutet, daß der bistabile Schaltkreis ehe Dateneinheit "1" bei V„ = -15V und V_n = -15V sowie V_n = 0 V und eine Dateneinheit "0" bei V₀ = 0 V und V_Q = - 15V speichert. Wenn in diesem Fall die Stromversorgung V_DD abgeschaltet wird, wird diese Dateneinheit gelöscht.

Eine nicht dargestellte Stromquellenspannung-Detektorschaltung vermag festzustellen, ob die Stromversorgung V_DD eingeschaltet (-2o V) oder ausgeschaltet (0 V) ist. Wenn die Stromversorgung V_DD gemäß Fig. 3 eingeschaltet ist, nähert sich ein Potential

-9-

70983S/0867

auf der Leitung 12 für die Stromversorgung V_DD allmählich dem Wert von -2o V. Die Stromversorgung befindet sich bei t = t_Q im AUS-Zustand (0 V) und bei t = t₁ im EIN-Zusünd. Zum Zeitpunkt t₁ wird das Potential praktisch zu -2o V. Während der Zeitspanne t_Q bis t₁ wird durch die genannte Detektorschaltung ein Lesesignal 2o erzeugt, das praktisch das gleiche Gefälle besitzt wie das bei der Erholung bzw. beim Wiedereinschalten der Stromversorgung erzeugte Signal. Das Signal 2o wird der MG-Leitung 1o zugeführt. Bis zum Zeitpunkt t. wird ein der K-Leitung 11 zugeführtes Gate-Steuersignal K auf 0 V gehalten, wobei die MOS-Transistoren 4 und 5 im Sperrzustand bleiben. Die Source- bzw. Stromversorgungspotentiale der MNOS-Transistoren 8 und 9* d.h. die Potentiale an den bistabilen Ausgangspunkten 14 und 15» werden durch die MNOS-Transistoren 8 und 9 entsprechend der Änderung während der Zeitspanne tQ bis t^ der Stromquellenspannung, d.h. eine Änderung der Spannung des Lesesignals 2o, verändert. Wenn die gespeicherten Daten der MNOS-Transistoren 8 und 9 auf dem Pegel "1^M liegen, d.h. V_1n,, = +2 V und V^₂ = -6 V, wird der MOS-Transistor 5 früher durchgeschaltet als der MOS-Transistor 2, wobei das Potential am Punkt 15 zu 0 V wird, während das Potential am Punkt 14 einen negativen Wert annimmt. Infolgedessen speichert der bistabile Schaltkreis eine Dateneinheit "1". Wenn sich dagegen die gespeicherten Daten der MNOS-Transistoren 8 und 9 auf dem Pegel "0" befinden, d.h. V^₁ = -6 V und Vj^ = +2 V, schaltet der MOS-Transistor 2 früher durch als der MOS-Transistor 3, wobei das Potential am Punkt 14 zu 0 V und das Potential am Punkt 15 zu einem negativen Potential wird. Infolgedessen speichert der bistabile Schaltkreis eine Dateneinheit "0", Zum Zeitpunkt t₁ werden daher die in den MNOS-Transistoren gespeicherten Daten zu den bistabilen Punkten übertragen. Wenn das Gate-Steuersignal K zum Zeitpunkt t₁ den Wert -2o V besitzt,

709839/0867

-US-

schalten die MOS-Transistoren 4 und 5 durch, wobei der bistabile Schaltkreis als gewöhnliche statische MOS-Speicherzelle wirkt. Wenn zu irgendeinem Zeitpunkt, z.B. tp zwischen t« bis t,, d.h. im Einschaltzustand der Stromversorgung V__D, ein Löschimpuls 21 von 1 ms Dauer und mit + 25 V an die MG-Leitung 1o angelegt wird, werden die MNOS-Transistoren 8 und 9 in den Löschzustand (d.h. V^ = V^p₂ = + 2 V) in Bereitschaft für das Einschreiben der Daten an den bistabilen Punkten in die MNOS-Transistoren 8 und 9 versetzt. Wenn zum Zeitpunkt t, der Abschaltzustand der Stromversorgung durch die genannte Detektorschaltung festgestellt wird, wird ein 1 ms dauernder Einschreibimpuls 22 von -25 V in Abhängigkeit vom Detektorsignal an die MG-Leitung 1o angelegt, während das Gate-Steuersignal K auf O V geändert wird. Wenn eine Dateneinheit "1" im bistabilen Schaltkreis gespeichert ist, d.h. wenn -15 V am bistabilen Punkt 14 und 0 V am bistabilen Punkt 15 anliegen, sofern ein Einschreibimpuls 22 an der MG-Leitung 1o liegt, verschiebt sich die Schwellenwertspannung V_MT2 auf -6 V, da die Einschreiboperation in dem MNOS-Transistor 9 dann erfolgt, wenn seine Quellen- bzw. Source-Spannung 0 V beträgt. Da andererseits die Quellen- bzw. Source-Spannung des MNOS-Transistors 8 -15 V beträgt, wird die effektive Gate-Spannung des Transisistors 8 zu -25 V - (-15V) = -Io V. Wie aus Fi₄;. hervorgeht, wird die Schwellenwertspannung Vj₁Jm₁ des MNOS-Transistors 8 unverändert auf +2 V gehalten. Dies bedeutet, daß die Daten an den bistabilen Punkten auch bei der Einschreiboperation im richtigen Verhältnis in den MNOS-Transistor eingeschrieben werden.

Wie aus den vorstehenden Ausführungen hervorgeht, werden die Daten bzw. wird die Dateneinheit von den bistabilen Punkten zu den MNOS-Transistoren der Speicherzelleneinheit und umgekehrt übertragen. Bei der bisher verwendeten Speicherzelleneinheit kann daher die Übertragung von in zwei MNOS-Transistoren gespei-

709839/0887

-11-

cherten Daten zu den bistabilen Punkten nur dann erfolgen, wenn der Übergang der Stromversorgung vom AUS- in den EIN-Zustand durch die Stromquellenspannung-Detektorschaltung festgestellt wird. In diesem Fall muß die Detektorschaltung ein Lesesignal erzeugen, das praktisch dieselbe Änderungskurve besitzt, wie sie dann erhalten wird, wenn die Stromversorgung vom AUS- in den EIN-Zustand umgeschaltet wird. Eine derartige Detektorschaltung besitzt jedoch einei komplizierten Aufbau. Hierbei ist wesentlich darauf hinzuweisen, daß bei der bisher üblichen Speicherzelleneinheit die gespeicherten Daten der MNOS-Transistoren nicht zu einem beliebigen Zeitpunkt auf den bistabilen Punkten im bistabilen Schaltkreis ausgelesen werden können, wenn die Stromversorgung im Einschaltzustand verbleibt. Die bisher übliche Speicherzelleneinheit findet daher nur eine begrenzte Anwendbarkeit.

Die erfindungsgemäße Speicherzelleneinheit besitzt das Merkmal, daß die gespeicherten Daten der MNOS-Transistoren zu jedem beliebigen Zeitpunkt während des Einschaltzustands der Stromversorgung auf den bistabilen Punkten im bistabilen Schaltkreis ausgelesen werden können. Wenn die Datenauslesung während der Einschaltzeit der Stromversorgung erfolgt, müssen die Potentiale bzw. Pegel an den bistabilen Punkten im voraus bzw. vorläufig auf ein Bezugspotential von z.B. 0 V gesetzt werden. Bei der bisher üblichen Speichervorrichtung ist keine Einrichtung vorgesehen, welche die bistabilen Punkte in einer beliebigen Speicherzelleneinheit zu einem beliebigen bzw. gewünschten Zeitpunkt auf ein Bezugspotential setzen würde. Da die Daten bei der bisher üblichen Speicherzelleneinheit von den MNOS-Transistoren ausgelesen werden, wenn die Stromversorgung vom AUS-in den EIN-Zustand übergeht, ist eine solche Bezugspegel-Einsteileinrichtung nicht unbedingt erforderlich. Genauer gesagt: Wegen der vergleichsweise langen Dauer des Abschaltzustands

-12-709839/0867

der Stromversorgung wird eine Ladung am bistabilen Punkt beispielsweise entladen, d.h. sie streut in das Substrat neben dem MOS-Transistor, und infolgedessen wird der bistabile Punkt auf einen Bezugspegel, d.h. ein Potential "0", eingestellt. Für den übergang des Potentials am bistabilen Punkt auf ein O-Potential sind jedoch mindestens 1oo ms erforderlich. Aus diesem Grund ist es schwierig, die Daten zu einem passenden Zeitpunkt auszulesen.

Im folgenden ist anhand der Zeichnung eine die Speicherzelleneinheit gemäß Fig. 1 verwendende Ausführungsform der Erfindung erläutert. Bei dieser Ausführungsform ist der Pegel der Stromversorgung V__D als logische "1" (V = - 2o V) und der Massepegel V₃₃ als logische "O" (V₃₃ = 0 V ) dargestellt. Die Schaltung verwendet p-Kanal-Transistoren. Eine Randomspeicher-Matrixanordnung gemäß Fig. 4ß ist in einer 256 (=6x6)-Worte χ 1 Bit-Konfiguration aufgebaut. Die Konstruktion jeder Zelleneinheit 1 ist in Fig. 1 veranschaulicht. In Fig. 4v bezeichnen die Ziffern 2o1 bis 230 Ziffernleitungen (digit lines) der Zelleneinheiten, die in (lotrechter) Spaltenrichtung angeordnet sind und den Leitungen D. oder D, gemäß Fig. 1 entsprechen. Die Ziffern 30I bis 3I6 bezeichnen die Wort leitungen der Speicherzelleneinheiten entsprechend der Leitung Xi gemäß Fig. 1. Als Lasten dienende MOS-Transistoren 50I bis 532 sind an die Ziffernleitungen angeschlossen. Zwei Datenleitungen Ιοί, 1o2 (Daten ausgedrückt als D, D) sind in der Randomspeicher-Matrixanordnung angeordnet, wobei die Ziffernleitungen jeweils über MOS-Transistoren 601 bis 632 an die Datenleitung Ιοί oder 1o2 angeschlossen sind. Y-Dekodierer 70I bis 7I6 sind für die Wahl einer Spalte vorgesehen, welche zu der (dieser) Spalte gehörige Zellen enthält, und die Ausgänge Y. bis Y. ^ der Dekodierer sind an die Gate-Elektroden von paarweise angeordneten MOS-Transistoren (60I, 6o2), (603, 6o4) (631,632) angelegt.

X-Dekodierer 80I bis 816 dienen zur Wahl einer Zeile, welche

709839/0867

die zu dieser Zeile gehörigen Zellen enthält, wobei die Ausgänge X. bis X.g der X-Dekodierer 8o1 bis 816 an Leitungen ^o 1 bis J\6 angelegt sind. Die Eingänge zu den X-Dekodierern

# #·
sind durch A^ bis A_ und die Eingänge zu den Y-DJcodierern durch A^ bis Ay wiedergegeben, doch kann im allgemeinen A. gleich A, oder Ä. sein. Für jeden Dekodierer ist eine Adressenpuff erschaltung gemäß Fig. 4C vorgesehen, welche Eingangsadressensignale A^ (1=0 bix 7) in Signale A₁ und A₁ umzuwandeln vermag.

Jede vorbestimmte Konfiguration von Signalen A. und K. wird den betreffenden X- bzw. Y-Dekodierern eingegeben. Aufgrund der vorbestimmten Kombination der Eingangsadressensignale Aq bis A₇ liefert jeweils ein X-Dekodierer und ein Y-Dekodierer ein Ausgangssignal, wobei die Ausgangssignale der X- und Y-Dekodierer eine gewünschte Speicherzelleneinheit auswählen, die ihrerseits über Datenleitungen 1o1 und 1o2 an einen Eingangs Ausgangskreis 25 angekoppelt ist, um die Durchführung einer Datenlese Einschreiboperation an einer ausgewählten Speicherzelleneinheit zu ermöglichen. In diesem Fall werden die paarweisen Transistoren 16 und 17 der Speicherzelleneinheit zum Durchschalten gebracht. In Fig. 4A bedeuten D. und D _fc eine Eingangsdateneinheit bzw. eine Ausgangsdateneinheit. Da das vorstehend beschriebene Zugriffsystem einem statischen Randomzugriffsystem einer an sich bekannten leistungsabhängigen Speichervorrichtung unter Verwendung bistabiler Schaltkreise ähnlich ist, kann auf eine weitere Erläuterung des Systems verzichtet werden. Als Einrichtung zur Einstellung der bistabilen Punkte auf einen Bezugswert, z.B. dem Pegel V_ss, wenn Daten von den MNOS-Transistoren 8 und 9 an den bistabilen Punkten ausgelesen werden, ist eine Torschaltung 26 an die Datenleitung 1o1 und 1o2 (Fig. 4A) angeschlossen. Diese Schaltung 26 weist MOS-Transistoren 27 und 28 vom Anreicherungstyp auf, deren Drain-Elektroden mit den Datenleitungen 1o1 und 1o2 ver-

709839/0867 _₁₄_

bunden sind, während ihre Source-Elektroden am Bezugspotential, d.h. im vorliegenden Pail an V_s„, liegen und ihre Gate-Elektroden mit einer Leitung I03 verbunden sind, welcher zu einem vorbestimmten Zeitpunkt ein Bezugspegel-Setzsignal NR zugeführt wird. Genauer gesagt: Bei Zufuhr des Signals NR (vergl. Fig. 5) werden die bistabilen Punkte 14 und 15 einer ausgewählten Speicherzelleneinheit über die Datenleitungen Ιοί und 1o2 sowie die an diese angeschlossenen Ziffernleitungen auf den Bezugspegel eingestellt.

Ein MNOS-Transistor-Steuersignal MG wird über die MG-Leitung 1o an die Gate-Elektroden der MNOS-Transistoren 8 und 9 in allen Speicherzelleneinheiten angelegt, während ein Gate-Steuersignal K von einer NAND-Schaltung 29 (Fig. 4A) zu einem vorbestimmten Zeitpunkt über die Sammelleitung an die G^ite-EIektroden der MNOS-Transistoren 4 und 5 angelegt wird, die zu den MNOS-Transistoren 8 bzw. 9 parallelgeschaltet sind. Die NAND-Schaltung 29 vermag das Bezugspegel-Setzsignal NR und ein später noch näher zu erläuterndes Chip-Wählsignal CS aufzunehmen, wobei sie ein einer NAND-Operation unterworfenes Ausgangssignal, d.h. ein Gate-Steuersignal K erzeugt.

Die X-Dekodlerer 80I bis 816 sowie die Y-Dekodierer 7o1 bis 716 bestehen jeweils aus einer NOR-Schaltung. Da die Ausgangs-Gleichspannung einer Zellenwahl-Steuerschaltung Jo zusammen mit den Adressensignalen Ä_Q bis A, an Jeden der X-Dekodierer 80I bis 816 angelegt wird, erzeugen letztere ein elnerMOR-Operatlon unterzogenes Ausgangssignal dieser Eingangssignale. Die Zellenwahl-Steuerschaltung 30 ist eine NAND-Schaltung, welche das genannte Chlp-Wählbefehlssignal CS sowie ein Signal NV (Jj NR eingespeist werden. Das Signal NV φ NR stellt eine exklusive ODER-Logik eines später noch zu erläuternden Signals NV sowie des Bezugspegel-SetzsignaIs NR dar. In der erwähnten Adressenpufferschaltung (Fig. 4c) ist eine Torschal-

709839/0867

tung 33 vorgesehen. Wenn das Bezugspegel-Setzsignal NR ="1" beträgt, stellt die Torschaltung die Eingänge A₁ und A₁ zu jedem Dekoder auf "0", und sie wählt im Zusammenwirken mit der Zellenwahl-Steuerschaltung 3° alle Zellen aus. Das Auslesen der gespeicherten Daten der MNOS-Transistoren 8 und 9 in jeder Zelleneinheit auf den bistabilen Punkten bei im Einschaltzustand befindlicher Stromversorgung V_DD (d.h. V_DD = -2o V) ist im folgenden anhand von Fig. 5 erläutert. Hierzu sei angenommen, daß das Signal NV gemäß Fig. 5-5 und das Bezugspegel-Setzsignal NR gemäß Fig. 5-6 beide zum Zeitpunkt t_Q den Pegel "I" besitzen. Bei NR=I wird die Torschaltung 33 der Adressenpuffersehaltung (Fig. 4C) betätigt, um den Ausgang A₁ der Pufferschaltung auf "0" zu bringen. Infolgedessen befinden sich die Ausgangssignale X₁ (i = 1 bis 16) der Dekodierer 3o1 bis 3¹^ sowie die Ausgangssignale Y. (j = 1 bis 16) der Dekodierer 7o1 bis 716 sämtlich im Pegel "1". Da zum Zeitpunkt T₀ NV = 1 und NR = 1 gilt, liefert die Zellenwahl-Steuerschaltung 30 ein Signal DC mit dem Pegel "0". Da die Ausgangssignale der X-Dekodierer sämtlich auf dem "!"-Pegel liegen, werden die Schalttransistoren 16 und I7 aller Speicherzelleneinheiten durchgeschaltet, so daß die Signale an den bistabilen Punkten 14 und 15 jeder Speicherzelleneinheit an die entsprechenden Ziffernleitungen angekoppelt werden können. In diesem Fall werden die Ziffernleitungen 2o1, 203 .... 231 über die MOS-Transistoren 60I, 603 ··· 631 an die Datenleitung Ιοί und die Ziffernleitungen 2o2, 2o4 ... 232 über die MOS-Transistoren 6o2, 6o4 ... 632 an die Datenleitung 1o2 angekoppelt. Sooft die betreffende Zelle der Matrixanordnung angewählt wird, wird das Chip-Wählbefehlssignal CS gemäß Fig. 5-3 im "1"-Pegel gehalten. Zum Zeitpunkt T_Q wird das Bezugspegel-Setzsignal NR gemäß Fig. 5-6 in den "1^H-Pegel gebracht, während das Ausgangssignal K (Gate-Steuersignal) der NAND-Schaltung zum Zeitpunkt T_Q geeäß Fig. 5-9 vom Pegel "1" auf den Pegel "O"

-16-709839/0867

übergeht. Da die MOS-Transistoren 4 und 5 jeder Zelleneinheit Infolgedessen durchgeschaltet werden, sind die bistabilen Punkte 14 und 15 von der Stromquelle V_Dß elektrisch getrennt. Dp das Bezugspegel-Setzsignal NR gemäß Fig. 5-6 zum Zeitpunkt T_Q auf "1" eingestellt ist, werden die MOS-Transistoren 27 und 28 durchgeschaltet una die bistabilen Punkte 14 und 15 jeder Zelle über die Datenleitungen 1o1 und 1o2, die Ziffernleitungen 2o1 bis 2^2 sowie die MOS-Transistoren 16 und 17 schnell auf den Bezugspegel V₃₃ (Massepotential) eingestellt. Zum Zeitpunkt T₁ wird das Signal NV (Fig. 5-5) auf den "O"-Pegel gebracht, während das Bezugspegel-Setzsignal NR auf den Pegel "1" gehalten wird. Da in diesem Fall fJV 3> NR = O gilt, ändert sich das Ausgangssignal der NAND-Schaltung 30 auf "1". Durch das Zusammenwirken der NAND-Schaltung J>o und der Torschaltung Zö in der Pufferschaltung (Fig. '4C) werden die Ausgangssignale der X-Dekodierer auf den "O"-Pegel gesetzt und alle Zellen elektrisch von den Ziffernleitungen 2o1 bis 232 getrennt. Zum Zeitpunkt T₁, d.h. wenn die bistabilen Punkte 14 und I5 jeder Speicherzelleneinheit von der Stromversorgung V_Dß elektrisch getrennt und auf den Bezugspegel gesetzt und alle Ziffernleitungen gegenüber den bistabilen Punkten elektrisch unterworfen sind, wird ein Lesesignal 2oa mit einer Amplitude von z.B. -Io V von einem Steuersignal-Generator J>k über die MG-Leitung 1o zu den MNOS-Transistoren geliefert (Fig. 5-7). Obgleich das Lesesignal 2oa mit einer geneigten Wellenform dargestellt ist, kann es eine Rechteckwelle von z.B. -4 V sein, d.h. eine Rechteckwelle mit einer negativen Spannung, deren Absolutwert größer ist als der positive Wert einer der Schwellwertspannungen der MNOS-Transistoren 8 und 9. In diesem Fall können die Daten der MNOS-Transistoren bei eingeschalteter Stromversorgung Vßß auf den bistabilen Punkten ausgelesen werden. Wenn zum genannten Datenauslese-Abschlußzeitpunkt T₂ das Bezugspegel-Setzsignal NR auf den "O"-Pegel und das Signal MG (ebenfalls) auf den "O"-Pegel (Fig. 5-7) gebracht wird, erhält das Ausgangssignal K der NAND-Schaltung 29 den Pegel "1". Infolgedessen werden die MOS-Transistoren 4 und 5 in der Speicher-

709839/0867 _₁₇_

zelleneinheit durchgeschaltet, so daß ein Normalbetrieb der bistabilen Schaltung ermöglicht wird. Da das Eingangssignal W (35 ίΠΓ zur Zellenwähl-Steuerschaltung Jo zum Zeitpunkt T₂ ebenfalls den Pegel "1^M erreicht, geht das Ausgangssignal DC auf den "0^w-Pegel (Pig. 5-1 ο) über. Die X-Dekodierer 8o1 bis 816 sowie die Adressenpufferseheltung (Fig. 4C) nehmen aaher ihre Punktion wieder auf. Zu den folgenden Zeitpunkten T₂IBw. kann die Speichervorrichtung als gewöhnlicher statischer M03-P.andomspeicher arbeiten, und die gespeicherten Daten der MNOS-Transistoren 8 und 9 werden auf den bistabilen Punkten ^ⁱ^ und 15 ausgelesen. Die Zeitspanne T_Q bis T₂, welche für diese Datenauslesung erforderlich ist, liegt in der Größenordnung von Mikrosekunden.

Das Einschreiben der Daten auf den bistabilen Punkten der bistabilen Schaltung in die entsprechenden MNOS-Transistoren ist im folgenden näher erläutert.

Zum Zeitpunkt T, geht das Signal NV auf den "Γ'-Pegel (Fig.5-5) über, und ein Löschimpuls 21a sowie ein Einschreibimpuls 22a werden sequentiell von der Steuersignal-Generatorschaltung }4 über die MG-Leitung 1o an die Gate-Elektroden der MNOS-Transistoren 8 und 9 angelegt. Gemäß Fig. 5 geht zum Zeitpunkt T-, das Signal NV auf den T'-Pegel (Fig. 5-5) über, und das Signal NV © NR wird zu "0", während das Bezugspegel-Setzsignal NR im ^M0^w-Pegel bleibt. Infolgedessen erhält das Ausgangssignal DC der Zellenwahl-Steuerschaltung J>o den "1"-Pegel (Fig. 5-I0). Als Ergebnis werden die Ausgangssignale X₁ bis X₁^ der X-Dekodierer 80I bis 816 sämtlich auf den O-Pegel gesetzt, während alle bistabilen Punkte 14 und 15 jeder Zelleneinheit elektrisch von der betreffenden Ziffernleitung getrennt bzw. unterbrochen werden. Wenn zum Zeitpunkt T^ ein Löschimpuls 21a von 1 ms Dauer und z.B. +25 V an die Gate-Elektroden

-18-709839/0867

der MNOS-Transistoren 8 und 9 angelegt wird, werden alle MOS-Transistoren auf vorher beschriebene Weise in den "Lösch"-Zustand versetzt. Wenn zum Zeitpunkt T^ ein Einschreibimpuls 22a von 1 ms Dauer und z.B. -25 V über die MG-Leitung 1o an die Gate-Elektroden der MNOS-Transistoren 8 und 9 angelegt wird, werden die Daten an den bistabilen Punkten in die betreffenden MNOS-Transistoren eingeschrieben.

Obgleich sich die vorstehenden Erläuterungen auf den Fall beziehen, in welchem die Daten an den bistabilen Punkten im bistabilen Schaltkreis alle Zelleneinheiten der Speicheranordnung aus den betreffenden MNOS-Transistoren ausgelesen oder in diese eingeschrieben werden, ist es auch möglich, eine einzige Zelleneinheit zu wählen und die in den MNOS-Transistoren in der Zelle gespeicherten Daten zu den betreffenden bistabilen Punkten der gewählten Zelleneinheit zu verschieben. Zu diesem Zweck braucht lediglich die Torschaltung 53 in der Adressenpufferschaltung (Fig. 4c) weggelassen zi werden. Dies bedeutet, daß zum Zeltpunkt T_Q bis T₁ (Fig. 5) nur eines der Ausgangssignale X* der Dekodierer 8o1 bis sowie der Ausgangssignale Y. der Y-Dekodierer 7o1 bis 716 durch die AusgangsSignale A^, A^ (i = 0 bis 7) der Adressenpuff er se hai tung auf "1" gesetzt werden, während die restlichen Ausgangssignale auf den "0^w-Pegel gesetzt werden. Demzufolge wird nur eine Zelleneinheit gewählt. In diesem Fall sind die beiden, der gewählten Zelle entsprechenden Ziffernleitungen mit den Datenleitungen 1*1 bzw. 1o2 verbunden, und die bistabilen Punkte 14 und 15 in der gewählten Speicherzelleneinheit werden auf den Bezugspegel,z.B. Vgg, gesetzt. Die Potentiale an den bistabilen Punkten jeder der restlichen Speicherzelleneinheiten werden nicht verändert, weil Ladungen an den bistabilen Punkten in einer Streukapazität gespeichert werden. Wenn das Lesesignal 2oa zum Zeitpunkt T₁ an die Gate-Elektroden der MNOS-Transistoren jeder Speicherzellen-

-19-709839/0867

einheit angelegt wird, während die Daten der MNOS-Transistoren der gewählten Speicherzelleneinheit zu den bistabilen Funkten im bistabilen Schaltkreis zurückgeführt, während die Daten an den bistabilen Punkten der nicht gewählten Speicherzelleneinheiten gehalten bzw. gespeichert werden.

Im folgenden ist anhand von Fig. 6 eine weitere Ausführungsform mit mehreren Paaren von MNOS-Transistoren in einer Speicherzelleneinheit erläutert.

Bei der Ausführungsform gemäß Fig. 6 sind 2 MOS-Transistoren 4,5 einmal parallel zu einer Parallelschaltung aus MNOS-Transistoren 81, 82 ... 8n und zu anderen parallel zu einer Parallelschaltung aus MNOS-Transistoren 91, 92 ... 9N geschaltet. Die entsprechenden MNOS-Transistoren (81, 91), (82, 92), ... (SN, 9N) sind jeweils an Leitungen 1o1, 1o2 ... 1oN angeschlossen, wobei MNOS-Transistor-Steuersignale MG1, MG2 ... MGN den Leitungen 1o1, 1o2 ... 1oN zugeführt werden. Aa die Leitungen 1o1, 1o2 ... 1oN können Steuersignal-Generatoren 34 (Fig. 4a) angeschlossen sein, oder ein Steuersignal von einem einzigen Steuersignal-Generator kann mit gewünschter oder zweckmäßiger Taktsteuerung über Schalteinrichtungen für eine ausgewählte Leitung Ιοί, 1o2 ... Ion gewählt werden. Die Daten auf den bistabilen Punkten der Speicherzelleneinheit können zu einem unterschiedlichen Zeitpunkt in jedes der betreffenden MNOS-Transistorpaare eingeschrieben werden, während die Daten des betreffenden MNOS-Transistorpaars zu einem anderen Zeitpunkt auf Jedem bistabilen Punkt der Speicherzelleneinheit gelesen werden können.

Erfindungsgemäß können die gespeicherten Daten eines Feldeffekt· elements mit variablem Schwellenwert, z.B. eines MNOS-Transistors, mit hoher Geschwindigkeit in der Größenordnung von

-2o-709839/0867

• Vt.

Mikrosekunden auf den bistabilen Punkten des bistabilen Schaltkreises in der Speicherzelleneinheit bei im Einschaltzustand befindlicher Stromversorgung ausgelesen werden. Da die bisher übliche Speicherzellenanordnung ohne Abwandlung beibehalten werden kann, ist für die Anordnung dieser Speicherzellen keine große Chip-Fläche erforderlich. Erfindungsgemäß sind Steuerleitungen an die betreffenden Speicherelemente in einer leistungsabhängigen Datenspeicherebene entsprechend einer bistabilen Schaltkreisgruppe und in einer leistungslosen Datenspeicherebene entsprechend einer Feldeffektelementgruppe mit variablem Schwellenwert angeschlossen. Durch Ansteuerung dieser Steuerleitungen können die Daten auf der leistungsabhängigen Datenspeicherebene zur leistungslosen Datenspeicherebene verschoben und in dieser gespeichert werden, wobei diese gespeicherten Daten zu jedem beliebigen Zeitpunkt für die Datenverarbeitung zur leistungsabhängigen Datenspeicherebene verschoben bzw. verlagert werden. Dies bedeutet, daß dann, wenn während einer bestimmten Zeitspanne kein Fehler festgestellt wird, die in der leistungsabhängigen Datenspeicherebene gespeicherten Daten zum nächsten Prüfzeitpunkt zwecks Speicherung auf der leistungslosen Datenspeicherebene eingeschrieben werden. Wird dagegen ein Fehler festgestellt, so werden die in der leistungslosen Datenspeicherebene gespeicherten Daten zur Datenverarbeitung auf den bistabilen Punkten ausgelesen. Bei der Ausführungsform gemäß Fig. 6 werden insbesondere voneinander unterschiedliche Programmdaten im voraus bzw. vorläufig auf der leistungslosen Datenspeicherebene eingeschrieben, wobei zu einem beliebigen Zeitpunkt eine gewünschten Programmdateneinheit auf der leistungsabhängigen Datenspeicherebene ausgelesen werden kann.

-21-

709839/0867

-ar-

Als Peldeffektelement mit variablem Schwellenwert können MIOS-Transistoren oder andere Elemente mit leistungslosem Speichereffekt benutzt v/erden. Beispielsweise können ein MIOS-Transistor, ein Tunnelinjektions-Transistor mit erdfreier Gate-Elektrode und ein Kondensator oder eine Diode mit variabler Schwellenwertspannung-Feldeffektcharakteristik verwendet werden. Ein solches Element mit zwei Klemmen ist am einen Ende mit dem bistabilen Punkt und am anderen Ende mit der Steuersignalleitung (MG) verbunden. Als Mittel zur Einstellung der bistabilen Punkte des bistabilen Schaltkreises auf den Bezugspegel kann die Torschaltung 26 gemäß Fig. 4a mit jedem Paar von Ziffernleitungen verbunden sein.

Die Erfindung ist auch auf den Fall anwendbar, in welchem eines der beiden paarweise angeordneten Feldeffektlemente mit variablem Schwellenwert durch ein Feldeffektelement mit festem Schwellenwert ersetzt ist.

Außerdem ist die Erfindung auch auf den Fall anwendbar, daß die beiden Feldeffektelemente mit variablem Schwellenwert durch Feldeffektelement mit festem Schwellenwert ersetzt sind, deren Schwellenwertspannungen untereinander verschieden sind.

709839/0867

Leerseite

Claims

Henkel. Kern, Fufcr Cr Hinzel Patentanwälte

PATENTANSPRÜCHE

Tokyo Shibaura Electric Co., Ltd., Möhlstraße37

D-8000 München 80

Kawasaki-shi, Japan

Tel.: 089/982085-87 Telex: 0529802 hnktd Telegramme: etipsoid

• t . BErgjieirabkägigs Speichervorrichtung rn.it einer Speicheranordnung in Form einer Vielzahl von in einer Matrix angeordneten Speicherzelleneinheiten, von denen jede einen bistabilen Schaltkreis sowie einen ersten und einen zweiten Sehalttransistor aufweist, von denen der bistabile Schaltkreis zwei bistabile Punkte enthält, mit mindestens einem Paar von Feldeffektelementen mit variablem Schwellenwert» von denen jeweils eine erste Elektrode mit einem betreffenden bistabilen Punkt und einem Paar Schalttransistoren verbunden ist und wobei die ersten Elektroden des ersten und des zweiten Transistors an die betreffenden bistabilen Funkte angeschlossen sind, mit mehreren Zii'fernlei tungs paaren (pairs of digit lines), von denen jedes an eine entsprechende zweite Klemme des ersten und des zweiten Schalttransistors in jeder Speicherzelleneinheit in Spaltenrichtung der Speichermatrixanordangeschlossen ist, mit mehreren Wortleitungen, die

an die Gate-Elektroden des ersten und des zweiten Schalttranslstcrs in jeder Speicherzelleneinheit in Zellenrichtung der Speichermatrixanordnung angeschlossen

Bl/eg

ORIGINAL INSPECTED

sind, mit einem ersten Dekodierer zur Auswahl mindestens eines Paars der zahlreichen Ziffernleitungspaare, mit einem zweiten Dekoaierer zur Auswahl mindestens einer der verschiedenen Wort leitungen, mit zwei Datenleitungen zur Übertragung von Daten zu mindestens einem Paar der durch das Ausgangssignal des ersten Dekodierers gewählter Ziffernleitungen, mit einer Steuersignal-Generatoreinrichtung zur Lieferung eines Steuersignals an die in jeder Speicherzelleneinheit enthaltenen Peldeffektelemente mit variablem Schwellenwert und mit einer ersten Einrichtung zum Wählen mindestens einer Speicherzelleneinheit über den ersten und den zweiten Dekodierer, dadurch gekennzeichnet, daß eine zweite Einrichtung (26NR) die bistabilen Punkte in der (den) ausgewählten Speicherzelle(n) über die Ziffernleitungen (D., D.) auf einem Bezugspegel zu setzen bzw. einzustellen vermag, wenn die Daten der Feldeffektelemente (9, 9; 81, 82 SN; 91, 92 ... 9N) mit variablem Schwellenwert auf den bistabilen Punkten (14, I5) ausgelesen werden, und daß eine dritte Einrichtung ein Lesesignal (2oa) von der Steuersignal-Generatoreinrichtung (}4) zu jedem dieser Feldeffektelemente zu liefern vermag, nachdem die bistabilen Punkte auf den Bezugspegel gesetzt worden sind.
2. Vorrichtung nach Anspruch 1, dadurch g e k e η η zeichnet , daß die zweitgenannte Einrichtung zwei Schalttransistoren (27, 28) umfaßt, deren erste Elektroden mit den beiden Datenleitungen (1o1, 1o2) verbunden sind, während ihre zweiten Elektroden auf dem Bezugswert gehalten sind und ihre Gate-Elektroden durch ein Bezugspegel-Setζ-signal (NR) ansteuerbar sind.
J). Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweitgenannte Einrichtung mehrere Paare von Schalttransistoren aufweist, und daß die ersten Elektroden jedes dieser Paare mit den beiden Ziffernleitungen verbunden sind, während zweite Elektroden auf den Bezugspegel gesetzt oder eingestellt und die G?te-Elektroden durch ein Bezugspegel-Setzsignal (NR) ansteuerbar sind.
4. Vorrichtung nach Anspruch 1, dadurch g e k e η η zeichnet , daß ein Lesesignal (2oa) der dritten Einrichtung den Feldeffektelementen mit variablem Schwellenwert zuführbar ist, wenn die Stromversorgung eingeschaltet ist.
■5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Lesesignal von der dritten Einrichtung zu verschiedenen Zeitpunkten jedem der betreffenden Paare von Feldeffektelementen (81, 91; 82, 92 ... 8n, 9N) zufUhrbar ist.
6. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der bistabile Schaltkreis zwei MOS-Transistoren (4, 5), die mit Feldeffektelementen mit variablem Schwellenwert oder mit an die bistabilen Punkte (14, 15) angeschlossenen Elementen parallelgeschaltet sind, sowie eine Gate-Steuerleitung (11) aufweist, die mit den Gate-Elektroden der genannten beiden MOS-Transistoren zusammen geschaltet ist.
7. Vorrichtung nach Anspruch *, dadurch gekennzeichnet , daß mindestens eines der paarweise vorgesehenen Feldeffektelemente mit variablem Schwellenwert

709839/0667

durch ein Peldeffektelement mit festem Schwellenwert ersetzt ist.

709839/0867