DE69902199T2

DE69902199T2 - Halbleiteranordnung mit einer Pegelverschiebungsschaltung

Info

Publication number: DE69902199T2
Application number: DE69902199T
Authority: DE
Inventors: Masakazu Amanai
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-03-24
Filing date: 1999-03-22
Publication date: 2002-11-21
Anticipated expiration: 2019-03-23
Also published as: EP0945985B1; KR19990078195A; KR100323323B1; DE69902199D1; US6177824B1; JPH11273384A; JP3389856B2; EP0945985A1; CN1229998A

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung:

Die vorliegende Erfindung betrifft ein Halbleiterbauelement und betrifft insbesondere einen Pegel schiebenden Schaltkreis in einem elektrisch schreibbaren und löschbaren Halbleiterbauelement, wie zum Beispiel einem nichtflüchtigen Halbleiter-Speicherbauelement.

2. Beschreibung des Stands der Technik:

Für gewöhnlich speichern Halbleiterbauelemente wie zum Beispiel nichtflüchtige Halbleiter-Speicherbauelemente Informationen durch das Einführen und wieder Entfernen von Elektronen in schwebende Gatter ("floating gates"). Um dies zu verwirklichen, muss eine Potentialdifferenz von ungefähr 20 V zwischen einem Steuergate und einem Drain gegeben sein. Dies erfordert jedoch, dass die hohe Spannung der in den Schaltkreisen des Halbleiterbauelements verwendeten Transistoren erhöht wird, um bei 20 V zu arbeiten. So erhöht sich die Größe der Transistoren.
Ein Trend der letzten Zeit in der Konstuktion von Halbleiterbauelementen ist, eine negative Energieversorgung in das Halbleiterbauelement zu integrieren und dadurch die verwendete Energieversorgungsspannung Vdd relativ herabzusetzen. Genauer gesagt kann das Halbleiterbauelement durch Herabsetzen der verwendeten Energieversorgungsspannung mit Niedrigspannungs-Transistoren konstruiert werden und als Folge sinkt die Transistorgröße.
Beispielsweise werden 11 V an dem Drain und -9 V an der Wortleitung angelegt, um ein Elektron von einem schwebenden Gatter zu entfernen. Andererseits werden 0 V an die Wortzeile angelegt, wenn ein Elektron nicht entfernt werden soll.
Ein Schaltkreis, der bei ungefähr 3 V (Vdd) arbeitet, wird für gewöhnlich verwendet, um zu steuern, ob -9 V oder 0 V zugeführt werden. Daher sind entweder ein Pegel schiebender Schaltkreis oder schaltender Schaltkreis zum Wandeln des Steuersignals mit 0 V oder 3 V in ein Signal mit 0 V oder -9 V notwendig. Diese Art von Pegel schiebendem Schaltkreis oder schaltendem Schaltkreis ist aus der Literatur wohl bekannt.
Im Allgemeinen ist es nicht möglich, einen Pegel schiebenden Schaltkreis zu verwenden, um eine Vielzahl von Steuersignalen mit einem Bereich von 0 V bis zur Energieversorgungsspannung Vdd in Signale mit einem Bereich von 0 V bis -9 V in einem einzigen Arbeitsschritt umzuwandeln. Ein Zwischenschaltkreis zum Überbrücken dieser Umwandlungen ist daher notwendig. Eine optische Koppeleinrichtung wird als ein solcher Zwischenschaltkreis verwendet. Die optische Koppeleinrichtung ist fähig, die Steuersignale mit einem Bereich von 0 V bis Vdd in ein optisches Signal umzuwandeln. Ein Schaltkreis zum Umwandeln in die Signale mit einem Bereich von 0 V bis -9 V empfängt die optischen Signale, um das Steuersignal umzuwandeln. Um eine optische Koppeleinrichtung in ein Halbleiterbauelement einzubauen, ist jedoch ein separates Herstellungsverfahren oder ein anderer Halbleiter erforderlich, folglich ist das Halbleiterbauelement kostspielig.
Es ist auch möglich, einen Pegel schiebenden Zwischenschaltkreis vor einen Pegel schiebenden Schaltkreis zum Umwandeln in die Signale mit einem Bereich von 0 V bis -9 V vorzusehen. In diesem Fall werden die Steuersignale mit einem Bereich von 0 V bis Vdd erst in ein Signal umgewandelt, das von -9 V bis Vdd schwankt, und dann wird das Signal durch den Pegel schiebenden Schaltkreis in das Signal mit einem Bereich von 0 V bis -9 V umgewandelt. Um Eingangssignale mit einem Bereich von 0 V bis Vdd in Signale mit einem Bereich von 0 V bis -9 V umzuwandeln, ist es also notwendig, zuerst einen Pegel schiebenden Zwischenschaltkreis für das temporäre Umwandeln in das Signal mit einem Bereich von -9 V bis Vdd und für das Einstellen eines Bereichs, der in den Spannungswandlungsbereich vor und nach der Umwandlung überlappt, zu verwenden.
Für diesen Pegel schiebenden Zwischenschaltkreis, der mit Spannungen in einem Bereich von -9 V bis Vdd umgeht, muss jedoch ein Transistor mit einer hohen Spannung (Durchbruchsspannung) innerhalb eines Bereichs Vdd bis (Vdd + 9 V) verwendet werden. Dementsprechend ist es unmöglich, das Ziel einer niedrigen Spannung zu erreichen.
Ein Verfahren zur Lösung dieses Problems unter Verwendung einer negativen Energieversorgung mit -4 V, so dass die Betriebsspannung des Pegel schiebenden Zwischenschaltkreises von -4 V bis zur Energieversorgungsspannung Vdd reicht, ist ebenfalls aus der Literatur bekannt.
Da die Amplitude des Pegel schiebenden Zwischenschaltkreises von der Energieversorgungsspannung Vdd bis -4 V reicht, ist jedoch ein Zwischenschaltkreis mit einer Zwischenspannung von -4 V notwendig. Das heißt, es ist nicht möglich, in einem Schritt von 0 V auf -9 V zu schalten, solange die erforderlichen Spannungen 0 V und -9 V sind. Der Pegel schiebende Zwischenschaltkreis wandelt daher eine Spannung von der Energieversorgungsspannung Vdd auf -4 V um, und dann wandelt ein Wandlungs-Schaltkreis (ein Pegel schiebender Schaltkreis der zweiten Stufe) die Zwischenspannung von 0 V bis -9 V um, um den erforderlichen Sperrschicht-Durchbruchsspannungspegel herabzusetzen.
Ein Pegel schiebender Schaltkreis ist daher für das Umwandeln von der Energieversorgungsspannung Vdd auf -4 V erforderlich, und so werden zwei Pegel schiebende Schaltkreise notwendig. Eine Ladungspumpe, die ansonsten unnötig ist, ist für das Ausgeben von -4 V notwendig und die erforderliche Schaltkreisgröße und der Energieverbrauch steigen unvermeidlich an.
Die europäische Patentanmeldung EP 0 703 665 offenbart einen Pegel schiebenden Schaltkreis mit hoher Spannung, der eine Ladeeinrichtung, einen P-Kanal und zwei N-Kanal-MOS-Transistoren aufweist, die zwischen einer hohe Spannungsquelle Vpp und GND in Reihe geschaltet sind. Durch Verwendung von Spannungspegeln nahe Vpp/2, die an die entsprechenden Gates des P-Kanal-MOS-Transistors und eines N-Kanal-MOS-Transistors angelegt werden, wird der Pegel der an die Gate-Oxidfilme der beiden MOS-Transistoren angelegten Spannung unterdrückt, um deren Beschädigung zu vermeiden.

ZUSAMMENFASSUNG DER ERFINDUNG

Eine Aufgabe der vorliegenden Erfindung ist es daher, ein Halbleiterbauelement zu schaffen, das einen Pegel schiebenden Schaltkreis aufweist, bei dem die hohe Transistor-Spannung niedrig ist, ohne dass eine zusätzliche Ladungspumpe verwendet wird.
Um diese Aufgabe zu lösen, ist ein Halbleiterbauelement mit einem Pegel schiebenden Schaltkreis zum Steuern eines Ausgangssignalpegels gemäß einem Eingangssignal, wobei der Pegel schiebende Schaltkreis einen Transistor vom ersten Leitungstyp aufweist, an den ein Eingangssignal gegeben wird, und ein Transistor vom zweiten Leitungstyp, an den das Ausgangssignal von dem Transistor vom ersten Leitungstyp gegeben wird, gemäß der vorliegenden Erfindung dadurch gekennzeichnet, dass der Pegel schiebende Schaltkreis weiter eine Steuereinrichtung zum Steuern der Arbeitsweise des Transistors vom ersten Leitungstyp und eine Spannungsfreigabe-Einrichtung zum Unterdrücken einer an den Transistor vom zweiten Leitungstyp gegebenen Spannung aufweist.
Durch diese Anordnung wird die Arbeitsweise des Transistors vom ersten Leitungstyp, an den ein Eingangssignal gegeben wird, von der Steuereinrichtung gesteuert, und die an den Transistor vom zweiten Leitungstyp, an den das Ausgangssignal des Transistors vom ersten Leitungstyp gegeben wird, gegebene Spannung wird durch die Spannungsunterdrückungs-Einrichtung unterdrückt. Es ist daher möglich, einen Pegel schiebenden Schaltkreis mit Niedrigspannungs-Transistoren zu erhalten, ohne eine ansonsten unnötige Ladungspumpe zu verwenden.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Diese und weitere Aufgaben und Merkmale der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den bevorzugten Ausführungsformen mit Bezug auf die beiliegenden Zeichnungen, in denen gleiche Teile mit gleichen Bezugszeichen versehen sind, leicht verständlich.

Es zeigen:

Fig. 1 ein Schaltdiagramm, das einen typischen Steuerschaltkreis in einem Halbleiterbauelement nach dem Stand der Technik zeigt;
Fig. 2 eine Wahrheitstabelle für den in Fig. 1 gezeigten Steuerschaltkreis;
Fig. 3 ein Schaltdiagramm, das einen Pegel schiebenden Schaltkreis in einem Halbleiterbauelement gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 4 ein Schaltdiagramm eines Vorspannungs-Erzeugungsschaltkreises zum Liefern einer Vorspannung an den in Fig. 3 gezeigten Pegel schiebenden Schaltkreis;
Fig. 5 eine Wahrheitstabelle für den in Fig. 3 gezeigten Pegel schiebenden Schaltkreis;
Fig. 6 ein Schaltdiagramm, das einen Pegel schiebenden Schaltkreis in einem Halbleiterbauelement gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 7 ein Schaltdiagramm, das einen Pegel schiebenden Schaltkreis in einem Halbleiterbauelement gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 8 eine Querschnittsansicht eines Transistors, an den eine hohe Spannung gegeben wird;
Fig. 9 ein Symboldiagramm, das eine Speicherzelle in einem Flashspeicher-Bauelement darstellt, die eine Anwendung für einen Pegel schiebenden Schaltkreis gemäß der vorliegenden Erfindung ist; und
Fig. 10 eine Spannungszustands-Tabelle für jeden Betriebsmodus eines FN-Schreib-/FN-Lösch-Flashspeicher-Bauelements.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Es wird im Folgenden zuerst ein Halbleiterbauelement nach dem Stand der Technik mit Bezug auf die beiliegenden Diagramme beschrieben, von denen Fig. 1 ein Schaltdiagramm ist, das einen typischen Steuerschaltkreis 100 in einem Halbleiterbauelement nach dem Stand der Technik zeigt, und Fig. 2 eine Wahrheitstabelle für den in Fig. 1 gezeigten Steuerschaltkreis ist.
Wie in Fig. 1 gezeigt, weist der Steuerschaltkreis 100 (in Fig. 1 mit 1 bezeichnet) Pegel schiebende Schaltkreise in zwei Stufen auf, die jeweils zwei P-Kanal-Transistoren, zwei N-Kanal-Transistoren und einen Inverter besitzen.
Eine Ladungsspannung von -4 V wird von einer -4 V-Ladungspumpe an die Sourcen der N-Kanal-Transistoren in dem ersten Pegel schiebenden Schaltkreis gegeben, und eine Ladungsspannung von -9 V wird von einer -9 V-Ladungspumpe an die Sources der N-Kanal-Transistoren in dem schiebenden Schaltkreis der zweiten Stufe gegeben.
Der Zustand des Ausgangssignals LSO des Steuerschaltkreises 100 ändert sich gemäß dem logischen Wert des Eingangssignals IN, so dass das Ausgangssignal LSO niedrig ist, wenn das Eingangssignal IN niedrig (L) ist, und das Ausgangssignal LSO hoch ist, wenn das Eingangssignal IN hoch ist. Transfer-Gatter 200 (in Fig. 1 mit 2 bezeichnet), das ein N-Kanal-Transistor ist, wird durch Einstellen des Zustands des Ausgangssignals LSO so gesteuert, dass das Ausgangssignal von der -9 V-Ladepumpe entweder durch das Transfer-Gatter 200 weitergegeben oder nicht weitergegeben wird.
Anders gesagt arbeitet auch die -4 V-Ladungspumpe wie in Fig. 2 gezeigt, wenn die -9 V-Ladungspumpe arbeitet. Dann wird die Ladungsspannung mit -9 V bzw. -4 V von der -9 V-Ladungspumpe und der -4 V-Ladungspumpe ausgegeben. Zu dieser Zeit wird das Spannungsmodus-Auswahlsignal HVON, das an den schiebenden Schaltkreis zweiter Stufe eingegeben wird, hoch (ein hoher Spannungsmodus) und die Sources der P-Kanal-Transistoren in dem schiebenden Schaltkreis zweiter Stufe erreichen 0 V.
Der Knoten A der Pegel schiebenden Schaltkreise erreicht entweder die Energieversorgungsspannung Vdd oder -4 V (der inverse A- Strich ist entweder -4 V oder die Energieversorgungsspannung Vdd), und das Ausgangssignal LSO erreicht ähnlich entweder 0 V oder -9 V. Dabei wird der An-/Aus-Zustand des Transfer-Gatters 2 gesteuert. Folglich gibt das Transfer-Gatter 2 so entweder -9 V aus oder erreicht einen Zustand hoher Impedanz (Hi-Z).
Wenn die -9 V-Ladungspumpe und die -4 V-Ladungspumpe nicht arbeiten, ist jede Ausgangsspannung dort 0 V. Das Spannungsmodus-Auswahlsignal HVON wird somit niedrig (ein normaler Spannungsmodus) und jede Source-Spannung der P-Kanal-Transistoren in den Pegel schiebenden Schaltkreis zweiter Stufe wird zur Energieversorgungsspannung Vdd.
Ein Knoten A des Pegel schiebenden Schaltkreises wird entweder zur Energieversorgungsspannung Vdd oder 0 V (der inverse A-Strich ist entweder 0 V oder die Energieversorgungsspannung), und das Ausgangssignal LSO wird ähnlich entweder zur Energieversorgungsspannung Vdd oder 0 V. Dabei wird der An-/Aus-Zustand des Transfer-Gatters 2 gesteuert. Folglich gibt das Transfer-Gatter 2 also entweder 0 V aus oder erreicht einen Zustand hoher Impedanz (Hi-Z).
Um zu vermeiden, dass übermäßige Spannung an die PN-Sperrschicht der den Pegel schiebenden Schaltkreis bildenden Transistoren gegeben wird, wird daher das Spannungsmodus-Auswahlsignal HVON hoch gesetzt und die Energieversorgungsspannung Vdd an der positiven Seite des schiebenden Schaltkreises zweiter Stufe auf 0 V gesetzt. Anders gesagt arbeitet der schiebende Schaltkreis zweiter Stufe im Bereich von 0 V bis zur Energieversorgungsspannung Vdd, wenn das Spannungsmodus-Auswahlsignal HVON niedrig ist. Wenn das Spannungsmodus-Auswahlsignal HVON hoch ist, arbeitet er zwischen 0 und -9 V. Der Betrieb im Bereich von -9 V bis zur Energieversorgungsspannung Vdd wird somit beseitigt, und die hohe Spannung der Transistoren in dem schiebenden Schaltkreis zweiter Stufe, d. h. die Spannung, die an die PN-Sperrschicht der Transistoren gegeben ist, kann auf einem relativ niedrigen Pegel gehalten werden.
Im Folgenden wird eine erste bevorzugte Ausführungsform der vorliegenden Erfindung mit Bezug auf Fig. 3, ein Schaltdiagramm eines in einem Halbleiterbauelement gemäß einer ersten Version der vorliegenden Erfindung verwendeten Pegel schiebenden Schaltkreises, beschrieben.
Der in Fig. 3 gezeigte Pegel schiebende Schaltkreis wird z. B. in nichtflüchtigen Halbleiter-Speicherbauelementen verwendet, die eine negative Energieversorgungsspannung erfordern, und sitzt normalerweise ziwschen dem Speicherzellen-Steuerschaltkreis und dem Ladungspumpen-Schaltkreis. Abhängig von dem Ausgangssignal des Pegel schiebenden Schaltkreises steuert das Transfer-Gatter N1 so, dass ein Ladungspumpen-Ausgangssignal Vncp (-9 V) an/aus geht.
Wie in Fig. 3 gezeigt steuert der Pegel schiebende Schaltkreis 10 den An-/Aus-Zustand des Transfer-Gatters, das aus dem N-Kanal-Transistor N1 gebildet wird. Wie in Fig. 3 gezeigt weist der Pegel schiebende Schaltkreis 10 ein NAND-Gatter 11, einen P-Kanal-Transistor P2, einen N-Kanal-Transistor N4, einen N-Kanal- Transistor N6, ein NAND-Gatter 13, einen P-Kanal-Transistor P3, einen N-Kanal-Transistor N5 und einen N-Kanal-Transistor N7 auf.
Der P-Kanal-Transistor P2, der N-Kanal-Transistor N4 und der N- Kanal-Transistor N6 sind zwischen den Ausgang des NAND-Gatters 11 und den -9 V-Ladungspumpen-Ausgang Vncp in Reihe geschaltet.
Das Spannungsmodus-Auswahlsignal HVON und das Eingangssignal IN werden an das NAND-Gatter 13 durch Inverter 12 eingegeben. Der P-Kanal-Transistor P3, der N-Kanal-Transistor N5 und der N-Kanal-Transistor N7 sind zwischen den Ausgang des NAND-Gatters 13 und den Ladungspumpen-Ausgang Vncp in Reihe geschaltet.
Der Knoten b1 ist an das Gate des N-Kanal-Transistors N7 angeschlossen. Der Knoten b2 ist an das Gate des N-Kanal-Transistors N6 angeschlossen. Der Knoten b3 ist an das Gate des N-Kanal- Transistors N1 angeschlossen. Das Backgate jedes Transistors P2, P3, und N4 bis N7 ist an deren Source angeschlossen.
Das Eingangssignal IN wird an das Gate des P-Kanal-Transistors P2 eingegeben, Eine Vorspannung Vbias wird an das Gate des N-Kanal-Transistors N4 gegeben. Das Ladungspumpen-Ausgangssignal Vncp wird an die Source des N-Kanal-Transistors N6 gegeben. Das Eingangssignal IN wird auch durch Inverter 12 an das Gate des P- Kanal-Transistors P3 eingegeben. Die Vorspannung Vbias wird an das Gate des N-Kanal-Transistors N5 eingegeben. Das Ladungspumpen-Ausgangssignal Vncp wird an die Source des N-Kanal-Transistors N7 und an die Source des N-Kanal-Transistors N1 eingegeben; das Ausgangssignal OUT wird von dem Drain des N-Kanal-Transistors N1 ausgegeben.
Fig. 4 ist ein Schaltdiagramm eines Vorspannungs-Erzeugungsschaltkreises zum Liefern der Vorspannung Vbias an den in Fig. 3 gezeigten Pegel schiebenden Schaltkreis. Wie in Fig. 4 gezeigt weist dieser Vorspannungs-Erzeugungsschaltkreis 14 einen P-Kanal Transistor P8, einen N-Kanal-Transistor N10 und einen N-Kanal- Transistor N11 auf, die zwischen der Energieversorgungsspannung Vdd und der Masse in Reihe geschaltet sind; sowie einen P-Kanal- Transistor P9, der zwischen der Energieversorgungsspannung Vdd und dem Gate des N-Kanal-Transistors N10 in Reihe geschaltet ist.
Das Gate des P-Kanal-Transistors P8 ist geerdet, die Source ist an die Energieversorgungsspannung Vdd angeschlossen, und der Drain ist an den Drain des N-Kanal-Transistors N10 angeschlossen. Der Drain des N-Kanal-Transistors N10 ist weiter an das Gate dessen angeschlossen und die Source an den Drain des N-Kanal- Transistors N11. Die Source des N-Kanal-Transistors N11 ist geerdet und das Spannungsmodus-Auswahlsignal HVON wird an das Gate des N-Kanal-Transistors N11 und das Gate des P-Kanal-Transistors P9 eingegeben. Das Potential des Drain des N-Kanal-Transistors N10 und das Potential des Drain des P-Kanal-Transistors P9 werden als die Vorspannung Vbias ausgegeben.
Wenn das Spannungsmodus-Auswahlsignal HVON im Vorspannungs-Er¬ zeugungsschaltkreis 14 niedrig ist, schaltet sich der N-Kanal- Transistor N11 ab und der P-Kanal-Transistor P9 wird angeschaltet. Die Vorspannung Vbias wird daher zur Energieversorgungsspannung Vdd.
Wenn das Spannungsmodus-Auswahlsignal HVON hoch ist, schaltet sich der P-Kanal-Transistor P9 ab und der N-Kanal-Transistor N10 und der N-Kanal-Transistor N11 werden angeschaltet. Die Vorspannung Vbias ist in diesem Fall die Schwellenspannung (ungefähr Vtn) des N-Kanal-Transistors N10, die durch den Stromfluss zu dieser Zeit bestimmt wird.
Auf diese Weise wird die Vorspannung Vbias mit dieser Schaltkreisanordnung durch das Spannungsmodus-Auswahlsignal HVON gesteuert und kann entweder auf die Energieversorgungsspannung Vdd oder auf ungefähr die Schwellenspannung Vtn gesetzt werden. Es sollte zur Kenntnis genommen werden, dass die selbe Funktion und Arbeitweise ohne Verwendung des P-Kanal-Transistors P9 erreicht werden kann, wenn die negative Treibekapazität des P-Kanal-Transistors P8 hoch ist.
Fig. 5 ist eine Wahrheitstabelle für den in Fig. 3 gezeigten Pegel schiebenden Schaltkreis. Wenn das Spannungsmodus-Auswahlsignal HVON hoch ist (einen hohen Spannungsmodus auswählt) im Pegel schiebenden Schaltkreis 10, arbeitet eine -9 V-Ladungspumpe, die das Ladungspumpen-Ausgangssignal Vncp (-9 V) ausgibt, und die Vorspannung Vbias (ungefähr Vth) wird gegeben.
Wenn das Eingangssignal IN hoch ist, werden das Source-Potential a1 des P-Kanal-Transistors P2 und das Source-Potential a2 des P- Kanal-Transistors P3 zu 0 V bzw. zur Energieversorgungsspannung; wenn sich der P-Kanal-Transistors P2 abschaltet, wird der P-Kanal-Transistor P3 angeschaltet. Infolgedessen wird der Drain des P-Kanal-Transistors P3 die Energieversorgungsspannung Vdd.
Wenn das Drain-Potential des P-Kanal-Transistors P3 die Energieversorgungsspannung Vdd wird, schaltet sich der N-Kanal-Transistor N6 an und der Drain des N-Kanal-Transistors N4 wird -9 V. Da ich der N-Kanal-Transistor N7 abschaltet, bleibt der Drain des N-Kanal-Transistors N5 am Drain-Potential Vdd des P-Kanal-Transistors P3.
Infolge dieses Vorgangs wird das Ausgangssignal LSO des Pegel schiebenden Schaltkreises 10 zur Energieversorgungsspannung Vdd und das Inverse von LSO (LSO-Strich drunter), d. h. das Knoten- Ausgangssignal der Transistoren P2 und N4, wird -9 V. Das Potential b1 des Knotens zwischen dem N-Kanal-Transistor N4 und dem N-Kanal-Transistor N6 wird zu dieser Zeit -9 V. Das Potential b2 des Knotens zwischen dem N-Kanal-Transistor N5 und dem N-Kanal-Transistors N7 beträgt ungefähr 0 V.
Wenn das Eingangssignal IN niedrig ist, werden das Source-Potential a1 des P-Kanal-Transistors P2 und das Source-Potential a2 des P-Kanal-Transistors P3 zur Energieversorgungsspannung Vdd bzw. zu 0 V; wenn der P-Kanal-Transistor P2 angeschaltet ist, schaltet sich der P-Kanal-Transistor P3 ab. Infolgedessen wird der Drain des P-Kanal-Transistor P2 zur Energieversorgungsspannung Vdd.
Wenn das Drain-Potential des P-Kanal-Transisors P2 zur Energieversorgungsspannung Vdd wird, schaltet sich der N-Kanal-Transistor N7 an und der Drain des N-Kanal-Transistors N5 wird -9 V. Da sich der N-Kanal-Transistor N6 abschaltet, bleibt der Drain des N-Kanal-Transistors N4 auf dem Drain-Potential Vdd des P-Kanal- Transistors P2.
Infolge dieses Vorgangs wird das Ausgangssignal LSO des Pegel schiebenden Schaltkreises 10 -9 V und der LSO-Strich wird zur Energieversorgungsspannung Vdd. Das Potential b1 des Knotens zwischen dem N-Kanal-Transistor N4 und dem N-Kanal-Transistor N6 wird zu dieser Zeit ungefähr 0 V. Das Potential b2 des Knotens zwischen dem N-Kanal-Transistor N5 und dem N-Kanal-Transistor N7 wird -9 V.
Wenn das Spannungsmodus-Auswahlsignal HVON niedrig ist (einen normalen Spannungsmodus auswählt), werden die Ausgangssignale a1 und a2 der NAND-Gatter 11 und 13 zur Energieversorgungsspannung Vdd, unabhängig vom logischen Wert des Eingangssignals IN. Die Vorspannung Vbias wird somit zur Energieversorgungsspannung Vdd. Die Ladungspumpe arbeitet daher nicht und das Ladungspumpen-Ausgangssignal Vncp wird 0 V. Wenn das Eingangssignal IN in diesem Zustand hoch wird, schalten sich die Transistoren P2 und N7 ab, und P3 und N6 schalten sich an. Das Ausgangssignal LSO wird so zur Energieversorgungsspannung Vdd. Umgekehrt schalten sich die Transistoren P2 und N7 an und die Transistoren P3 und N6 schalten sich ab und das Ausgangssignal LSO wird 0 V, wenn das Eingangssignal IN niedrig wird.
Das Ausgangssignal LSO von dem Pegel schiebenden Schaltkreis 10 schwankt so zwischen 0 V und der Energieversorgungsspannung Vdd. Je nachdem, ob die Logik des Eingangssignals IN niedrig oder hoch ist, wird das Ausgangssignal OUT des Transfer-Gatters N1 ein Zustand hoher Impedanz Hi-Z oder ein 0 V-Zustand.
Wenn das Spannungsmodus-Auswahlsignal HVON hoch ist (einen hohen Spannungsmodus auswählt), arbeitet die Ladungspumpe jedoch, und das Ladungspumpen-Ausgangssignal Vncp wird -9 V. Somit wird die Vorspannung Vbias eine Spannung (ungefähr Vtn) nahe der Schwelle der N-Kanal-Transistoren N4 und N5. Wenn das Eingangssignal IN in diesem Zustand niedrig ist, ist das Ausgangssignal LSO des Pegel schiebenden Schaltkreises 10 -9 V, und es besteht eine potentialdifferenz von 9 V zwischen der Source des N-Kanal-Transistors N7 und dem Substrat des P-Kanal-Transistors P3. Wenn das Eingangssignal IN hoch ist, tritt das Gegenteil ein, und das Ausgangssignal LSO des Pegel schiebenden Schaltkreises 10 wird zur Energieversorgungsspannung Vdd.
Wie aus der obigen Beschreibung bekannt ist, wird das Source- und Backgate-Potential der P-Kanal-Transistoren P2 und P3 gemäß dem Eingangssignal mit Hilfe einer Backgate-Steuereinrichtung gesteuert, die aus den NAND-Gattern 11 und 13 und dem Inverter 12 besteht. Dies bedeutet, dass das Source- und Backgate-Potential 0 V ist, auch wenn sich die Transistoren P2 und P3 abschalten und -9 V and dem Drain deren eingegeben werden. Umgekehrt ist die Potentialdifferenz zwischen dem Drain und der Source ungefähr 0 V, wenn sich die Transistoren P2 und P3 anschalten. Das heißt, weil die maximale Potentialdifferenz, die zwischen dem Backgate und dem Drain und der Source der P-Kanal- Transistoren P2 und P3 auftreten kann, 9 V beträgt, kann der Pegel schiebende Schaltkreis unter Verwendung der Niederspannungs- Transistoren erhalten werden.
Ein Spannungsfreigabe-Schaltkreis, der die N-Kanal-Transistoren N4 und N5 aufweist, ist ebenfalls zur Freigabe von Spannung vorgesehen. Infolgedessen ist die maximale Spannung, die an den Drain der N-Kanal-Transistoren N6 und N7 gegeben wird, die Vorspannung Vbias minus die Schwelle Vtn, d. h. 0 V.
Da die Source und das Backgate der Transistoren N6 und N7 -9 V oder 0 V betragen, kann ein Maximum von nur 9 V zwischen dem Drain der N-Kanal-Transistoren N6 und N7 und der Source und dem Backgate auftreten, auch wenn sich die Transistoren N6 und N7 abschalten. Zu dieser Zeit ist eine Potentialdifferenz der Energieversorgungsspannung Vdd das Maximum, das zwischen dem Drain der N-Kanal-Transistoren N4 und N5 und der Source und dem Backgate zu dieser Zeit auftreten kann. Umgekehrt beträgt die Potentialdifferenz zwischen dem Drain und der Source ungefähr 0 V, wenn sich der Transistor N6 oder N7 anschaltet. Infolgedessen können die N-Kanal-Transistoren N4, N5, N6 und N7 unter Verwendung der Niederspannungs-Transistoren erhalten werden.
Wie aus der obigen Beschreibung bekannt ist, können die Spannungen a1 (Vdd und 0 V) und a2 (0 V und Vdd), die an die P-Kanal- Transistoren gegeben werden, und die Spannungen b1 (ungefähr 0 V und -9 V) und b2 (-9 V und ungefähr 0 V), die an die N-Kanal-Transistoren gegeben werden, mit einem Pegel schiebenden Schaltkreis gemäß dieser bevorzugten Ausführungsform der vorliegenden Erfindung überdrückt werden (siehe Fig. 5).
Die Amplitude des Ausgangssignals vom Pegel schiebenden Schaltkreis 10 reicht so von der Energieversorgungsspannung Vdd bis -9 V, aber die maximale Spannung, die an die PN-Sperrschicht jedes Transistors in dem Pegel schiebenden Schaltkreis 10 gegeben wird, beträgt ungefähr 9 V, und der hohe Spannungs-Pegel der Sperrschicht kann daher reduziert werden.
Es ist daher möglich, die zusätzliche Ladungspumpe, die in einem Halbleiterbauelement nach dem Stand der Technik zum Ausgeben von -4 V benötigt wird, wegzulassen und so nur einen einzigen Pegel schiebenden Schaltkreis zu verwenden. Der Energieverbrauch kann deher reduziert werden. Die benötigte Transistorgröße kann auch reduziert werden, und die Größe des letztendlichen Halbleiterbauelements kann reduziert werden, da Transistoren mit dem Niederspannungs-Pegel verwendet werden können, und ein Transfer- Gatter-Schalten möglich ist.
Nachfolgend wird ein in einem Halbleiterbauelement verwendeter Pegel schiebender Schaltkreis gemäß einer zweiten Ausführungsform der vorliegenden Erfindung mit Bezug auf Fig. 6 beschrieben. Wie in Fig. 6 gezeigt ist ein Knoten zwischen dem P-Kanal- Transistor P2 und dem N-Kanal-Transistor N4 mit dem Gatter des N-Kanal-Transistors N7 im Pegel schiebenden Schaltkreis 15 gemäß dieser bevorzugten Ausführungsform verbunden, statt dem Knoten zwischen dem N-Kanal-Transistor N4 und dem N-Kanal-Transistor N6 (Fig. 3).
Zusätzlich ist in dieser bevorzugten Ausführungsform ein Knoten zwischen dem P-Kanal-Transistor P3 und dem N-Kanal-Transistor N5 an das Gate des N-Kanal-Transistors N6 angeschlossen, statt dem Knoten zwischen dem N-Kanal-Transistor N5 und dem N-Kanal-Transistor N7 (Fig. 3). Weitere Aspekte der Anordnung, Arbeitsweise, und Vorteile dieser bevorzugten Ausführungsform sind die selben wie die in dem Pegel schiebenden Schaltkreis 10 gemäß der ersten, oben beschriebenen bevorzugten Ausführungsform, und deren weitere Beschreibung wird daher im Folgenden weggelassen. Die Wahrheitstabelle für diesen Pegel schiebenden Schaltkreis 15 ist ebenfalls die selbe wie die in Fig. 5 gezeigte.
Wie oben beschrieben müssen sich sowohl der N-Kanal-Transistor N5 als auch der N-Kanal-Transistor N7 anschalten, damit das Ausgangssignal LSO 0 V wird, wenn das Spannungsmodus-Auswahlsignal HVON niedrig ist und das Eingangssignal IN in einem Pegel schiebenden Schaltkreis 10 gemäß der ersten bevorzugten Ausführungsform niedrig ist. Die Gate-Spannung Vg (N7) des N-Kanal-Transistors N7 kann daher wie in Gleichung 1 dargestellt werden.
Vg(N7) = Vbias - Vtn(N4)
= Vdd - Vtn(N4) > Vtn(N7)
Das heißt, die Energieversorgungsspannung Vdd muss größer sein als die Summe von Vtn(N4) und Vtn(N7). Wenn sowohl Vtn(N4) als auch Vtn(N7) ungefähr 1 V betragen, liegt die untere Grenze für die Energieversorgungsspannung Vdd bei 2 V und der Pegel schiebende Schaltkreis wird für den Niederspannungs-Betrieb nicht gut geeignet sein.
Bei einem Pegel schiebenden Schaltkreis 15 gemäß dieser wie in Fig. 6 gezeigten bevorzugten Ausführungsform wird jedoch ein hoher Pegel durch den P-Kanal-Transistor P2 an das Vg(N7)-Gate geliefert, wenn die Spannung N niedrig ist. Die Energieversorgungsspannung Vdd wird so als die Vorspannung Vbias an das Gate des N-Kanal-Transistors N5 geliefert. Die Gate Spannung Vg(N7) des N-Kanal-Transistors N7 wird so im Wesentlichen zur Energieversorgungsspannung Vdd und muss größer sein als der Schwellenwert Vtn(N7). Beispielweise ist die Energieversorgungsspannung Vdd auf einem niedrigen Pegel (ungefähr 1,5 V), wenn Vtn(N7) ungefähr 1 V beträgt, und der Betrieb bei einer niedrigen Spannung unter 2 V ist möglich.
Ein in einem Halbleiterbauelement verwendeter Pegel schiebender Schaltkreis gemäß einer dritten Ausführungsform der vorliegenden Erfindung wird im Nächstfolgenden mit Bezug auf Fig. 7 beschrieben. Wie in Fig. 7 gezeigt besitzt dieser Pegel schiebende Schaltkreis 16 eine Backgate-Steuereinrichtung, die einen Inverter 17 aufweist, durch den das Spannungsmodus-Auswahlsignal HVON eingegeben wird; einen Inverter 18, durch den das Eingangssignal IN eingegeben wird; ein ODER-Gatter 19, an das ein erstes Eingangssignal das Ausgangssignal des Inverters 17 ist und ein zweites Eingangssignal das Ausgangssignal des Inverters 18 ist; sowie ein ODER-Gatter 20, zu dem ein erstes Eingangssignal das Ausgangssignal des Inverters 17 ist und ein zweites Eingangssignal das Eingangssignal IN ist. Andere Aspekte der Anordnung, Arbeitsweise und Vorteile dieser bevorzugten Ausführungsform sind die selben wie die des Pegel schiebenden Schaltkreises 10 gemäß der ersten oben beschriebenen bevorzugten Ausführungsform und deren Beschreibung wird daher unten weggelassen. Die Wahrheitstabelle für diesen Pegel schiebenden Schaltkreis 16 ist ebenfalls die selbe wie die in Fig. 5 gezeigte. Wie aus Fig. 7 bekannt ist, muss ein Pegel schiebender Schaltkreis gemäß der vorliegenden Erfindung nicht unbedingt ein NAND-Gatter aufweisen.
Fig. 8 ist eine Schnittansicht eines Transistors, an den eine hohe Spannung gegeben wird. Von den Transistoren in den oben beschriebenen Pegel schiebenden Schaltkreisen 10, 15 und 16 wird übrigens an die Transistoren N1, P2, P3, N4, N5, N5, N7 und N10 eine hohe Spannung gegeben. Wie ebenfalls aus Fig. 8 bekannt ist, sind die Backgates der N-Kanal-Transistoren durch eine tiefe Wanne von dem Substrat isoliert, was ermöglicht, dass eine negative Spannung gegeben wird.
Fig. 9 ist ein Zeichendiagramm von einer Speicherzelle in einem Flash-Speicher-Bauelement, welches ein Anwendungsgebiet für einen wie in den obigen Ausführungsformen beschriebenen Pegel schiebenden Schaltkreis gemäß der vorliegenden Erfindung ist. Fig. 10 ist eine Spannungszustands-Tabelle für jeden Betriebsmodus eines FN-Schreib/FN-Lösch-Flasch-Speicher-Bauelements.
Wie in Fig. 10 gezeigt wird ein Schreibemodus bei -9 V ermöglicht, und Lösch- und Schreibmodi bei 0 V, wenn man bei den Niedrigpegel-Spannungen, die an das Steuergate der in Fig. 9 gezeigten Speicherzelle gegeben werden sollen, vergleicht. Das Steuergate-Potential wird durch einen Niedrigdecoder zum Bilden eines Linien-Auswahlsignals gesteuert. Ein Schaltkreis zum Anlegen einer gemäß dem Betriebsmodus eingestellten Spannung an den Energieversorgungsanschluss des Niedrigdecoders ist ebenfalls notwendig, um den Niedrigdecoder zu betreiben. Eine exemplarische Anwendung für einen der Pegel schiebenden Schaltkreise 10, 15 und 16 gemäß den obenbeschriebenen bevorzugten Ausführungsformen der vorliegenden Erfindung ist zum Steuern der Spannung, die an der Niederpotentialseite des Energieversorgungsanschlusses des Niedrigdecoders gemäß dem Betriebsmodus gegeben wird.
Mit einem wie oben beschriebenen Pegel schiebenden Schaltkreis gemäß der vorliegenden Erfindung wird die Potentialdifferenz zwischen dem Drain und der Source oder dem Backgate in dem Transistor des ersten Leitungstyps, an den ein Eingangsignal gegeben wird, durch eine Backgate-Steuereinrichtung reduziert. Zusätzlich wird die Potentialdifferenz zwischen dem Drain und der Source oder dem Backgate eines Transistors des zweiten Leitungstyps durch eine Spannungsfreigabe-Einrichtung reduziert. Infolgedessen können Transistoren mit einem Niederspannungs-Pegel verwendet werden.
Schaltkreisgröße und Energieverbrauch können ebenfalls reduziert werden, da eine zusätzliche Ladungspumpe nicht notwendig ist, ein Pegel schiebender Zwischenschaltkreis nicht notwendig ist, und ein einziger Pegel schiebender Schalkreis verwendet werden kann. Zusätzlich kann eine hohe Spannung mit einer der Energieversorgungsspannung Vdd entgegengesetzten Polarität unter Verwendung eines Transfer-Gatters mit einem Pegel schiebenden Schaltkreis, der Niedrigspannungs-Transistoren aufweist, geschaltet werden.
Obwohl die vorliegende Erfindung in Verbindung mit ihren bevorzugten Ausführungsformen mit Bezug auf die beiliegenden Zeichnungen beschrieben wurde, ist zu beachten, dass Fachleuten viele Veränderungen und Modifikationen offensichtlich sein werden.

Claims

1. Halbleiterbauelement, das einen Pegel schiebenden Schaltkreis (10; 15) zum Steuern eines Ausgangssignalpegels ansprechend auf ein Eingangssignal aufweist, wobei der Pegel schiebende Schaltkreis (10; 15) einen ersten und einen zweiten P-Kanal-Transistor (P2, P3), an die das Eingangssignal gegeben wird, einen zweiten und einen vierten N-Kanal-Transistor (N6, N7), an die ein Ausgangssignal von dem ersten und dem zweiten P-Kanal-Transistor (P2, P3) gegeben wird, und eine Steuereinrichtung (11, 12, 13) zum Steuern der Arbeitsweise des ersten und des zweiten P-Kanal- Transistors (P2, P3) besitzt, dadurch gekennzeichnet, dass der Pegel schiebende Schaltkreis (10; 15) weiterhin Folgendes auf¬ weist:

eine Spannungsfreigabe-Einrichtung (N4, N5) zur Freigabe einer Spannung, die an den zweiten N-Kanal-Transistor (N6) und den vierten N-Kanal-Transistor (N7) gegeben wird, wobei die Spannungsfreigabe-Einrichtung einen ersten N-Kanal-Transistor (N4) und einen dritten N-Kanal-Transistor (N5) aufweist;

ein erstes NAND-Gatter (11), an das ein Spannungsmodus-Auswahlsignal und das Eingangssignal gegeben werden;

den ersten P-Kanal-Transistor (P2), den ersten N-Kanal-Transistor (N4), und den zweiten N-Kanal-Transistor (N6), die in Reihe zwischen einen Ausgang des ersten NAND-Gatters (11) und einen Ladungspumpenausgang (Vncp) geschaltet sind;

ein zweites NAND-Gatter (13), an das das Spannungsmodus-Auswahlsignal gegeben wird, und an das das Eingangssignal durch einen Inverter (12) gegeben wird;

den zweiten P-Kanal-Transistor (P3), den dritten N-Kanal-Transistor (N5), und den vierten N-Kanal-Transistor (N7), die in Reihe zwischen einen Ausgang des zweiten NAND-Gatters (13) und den Ladungspumpenausgang (Vncp) geschaltet sind; und

den Pegel schiebenden Schaltkreis (10; 15), der den An-/Aus-Zustand eines fünften N-Kanal-Transistors (N1) steuert, der als Transfer-Gatter arbeitet.

2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das Ausgangssignal auf eine Spannung der gleichen Polarität wie das Eingangsignal gesetzt wird, entsprechend dem Eingangssignal.

3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das Ausgangssignal auf eine Spannung der entgegengesetzten Polarität wie das Eingangsignal gesetzt wird, entsprechend dem Eingangssignal.

4. Halbleiterbauelement nach Anspruch 1 bis 3, dadurch gekennzeichnet, dass die Steuereinrichtung eine Source- und ein Backgate-Spannung der ersten und zweiten P-Kanal-Transistoren (P2, P3) steuert, entsprechend dem Eingangssignal.

5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Steuereinrichtung (11, 12, 13) so wirkt, dass eine Spannung zwischen dem Drain-Source-Bereich und dem Backgate des ersten und des zweiten P-Kanal-Transistors (P2, P3) reduziert wird, wenn der erste und der zweite P-Kanal-Transistor (P2, P2) nichtleitend sind.

6. Halbleiterbauelement nach Ansprüchen 1 bis 5, dadurch gekennzeichnet, dass die Steuereinrichtung (11, 12, 13) sowohl das Gate als auch die Source des ersten und des zweiten P-Kanal-Transistors (P2, P3) auf verschiedene logische Pegel steuert.

7. Halbleiterbauelement nach Ansprüchen 1 bis 6, dadurch gekennzeichnet, dass die Steuereinrichtung (11, 12, 13) die Energieversorgungsspannung (Vdd) ausgibt, wenn sie in einem Normalspannungs-Betriebsmodus ist, und ein inverses Signal eines Eingabesignals ausgibt, wenn sie in einem Hochspannungs-Betriebsmodus ist.

8. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Spannungsfreigabe-Einrichtung zwischen einen Ausgangsanschluss und den zweiten und den vierten N-Kanal-Transistor (N6, N7) geschaltet ist, die an eine Energieversorgung mit einer der dem Eingangssignal entgegengesetzten Polarität angeschlossen ist.

9. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, dass die Gates des ersten und des dritten N-Kanal-Transistors (N4, N5) in der Spannungsfreigabe-Einrichtung eine Vorspannung aufweisen, die entsprechend dem Normalspannungs-Betriebsmodus oder dem Hochspannungs-Betriebsmodus unterschiedlich ist.

10. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Steuereinrichtung Folgendes aufweist:

das erste NAND-Gatter

das zweite NAND-Gatter, und

den Inverter.

11. Halbleiterbauelement, das einen Pegel schiebenden Schaltkreis (16) zum Steuern eines Ausgangssignalpegels ansprechend auf ein Eingangssignal aufweist, wobei der Pegel schiebende Schaltkreis (16) einen ersten und einen zweiten P-Kanal-Transistor (P2, P3), an die das Eingangssignal gegeben wird, und einen zweiten und einen vierten N-Kanal-Transistor (N6, N7), an die ein Ausgangssignal von dem ersten und dem zweiten P-Kanal-Transistor (P2, P3) gegeben wird, und eine Steuereinrichtung (11, 12, 13) zum Steuern der Arbeitsweise der ersten und zweiten P- Kanal-Transistoren (P2, P3) besitzt, dadurch gekennzeichnet, dass der Pegel schiebende Schaltkreis (16) des weiteren Folgendes aufweist:

einen ersten Inverter (17), an den ein Spannungsmodus-Auswahlsignal gegeben wird;

einen zweiten Inverter (18), an den das Eingangssignal gegeben wird;

ein erstes ODER-Gatter (19), bei dem ein Ausgang von dem ersten Inverter ein erster Eingang ist und ein Ausgang von dem zweiten Inverter ein zweiter Eingang ist;

ein zweites ODER-Gatter (20), bei dem ein Ausgang von dem ersten Inverter ein erster Eingang ist und das Eingangssignal ein zweiter Eingang ist;

den ersten P-Kanal-Transistor (P2), den ersten N-Kanal-Transistor (N4), und den zweiten N-Kanal-Transistor (N6), die zwischen einen Ausgang des ersten ODER-Gatters und einen Ausgang einer Ladungspumpe (Vncp) in Reihe geschaltet sind;

den zweiten P-Kanal-Transistor (P3), den dritten N-Kanal-Transistor (N5), und den vierten N-Kanal-Transistor (N7), die zwischen einen Ausgang des zweiten ODER-Gatters und den Ausgang der Ladungspumpe (Vncp) in Reihe geschaltet sind;

und den Pegel schiebenden Schaltkreis (16), der einen An-/Aus- Zustand eines fünften N-Kanal-Transistors (N1) steuert, der als Transfer-Gatter arbeitet.

12. Halbleiterbauelement nach Anspruch 11, dadurch gekennzeichnet, dass die Steuereinrichtung Folgendes aufweist:

das erste ODER-Gatter (19),

das zweite ODER-Gatter (20), und

den zweiten Inverter (18).

13. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass:

ein Knoten zwischen dem ersten N-Kanal-Transistor und dem zweiten N-Kanal-Transistor an ein Gate des vierten N-Kanal-Transistors angeschlossen ist,

ein Knoten zwischen dem dritten N-Kanal-Transistor und dem vierten N-Kanal-Transistor an ein Gate des zweiten N-Kanal-Transistors angeschlossen ist,

ein Knoten zwischen dem zweiten P-Kanal-Transistor und dem dritten N-Kanal-Transistor an ein Gate des fünften N-Kanal-Transistors angeschlossen ist, der ein Transfer-Gatter ist, und

Backgates des ersten und des zweiten P-Kanal-Transistors an deren entsprechende Sources angeschlossen sind, während Backgates der ersten bis vierten N-Kanal-Transistoren an deren entsprechende Sources angeschlossen sind.

14. Halbleiterbauelement nach Anspruch 1 oder 11, dadurch gekennzeichnet, dass:

ein Knoten zwischen dem ersten P-Kanal-Transistor und dem ersten N-Kanal-Transistor an ein Gate des vierten N-Kanal-Transistors angeschlossen ist;

ein Knoten zwischen dem zweiten P-Kanal-Transistor und dem dritten N-Kanal-Transistor an ein Gate des zweiten N-Kanal-Transistors angeschlossen ist; und

15. Halbleiterbauelement nach Anspruch 1 oder 11, dadurch gekennzeichnet, dass:

das Eingangssignal durch den Inverter an das Gate des zweiten P- Kanal-Transistors gegeben wird;

eine Vorspannung an das Gate des ersten und des dritten N-Kanal- Transistors gegeben wird;

der Ladungspumpen-Ausgang an die Source des zweiten, des vierten und des fünften N-Kanal-Transistors gegeben wird; und

das Ausgangssignal von dem Drain des fünften N-Kanal-Transistors abgeleitet wird.

16. Halbleiterbauelement nach Anspruch 15, dadurch gekennzeichnet, dass es weiterhin einen Vorspannungs-Erzeugungsschaltkreis (14) zum Liefern der Vorspannung aufweist, und dass der Vorspannungs-Erzeugungsschaltkreis Folgendes aufweist:

einen dritten P-Kanal-Transistor (P8), einen sechsten N-Kanal- Transistor (N10), und einen siebten N-Kanal-Transistor (N11), die zwischen einer Energieversorgungsspannung (Vdd) und der Masse in Reihe geschaltet sind; einen vierten P-Kanal-Transistor (P9), der zwischen die Energieversorgungsspannung und das Gate des sechsten N-Kanal-Transistors geschaltet ist.

17. Halbleiterbauelement nach Anspruch 16, dadurch gekennzeichnet, dass, wenn das Spannungsmodus-Auswahlsignal niedrig ist, sich der siebte N-Kanal-Transistor abschaltet und sich der vierte P-Kanal-Transistor anschaltet, und die Vorspannung im Wesentlichen gleich der Energieversorgungsspannung ist; und

wenn das Spannungsmodus-Auswahlsignal hoch ist, sich der vierte P-Kanal-Transistor abschaltet und sich der sechste und siebte N- Kanal-Transistor anschalten, und eine Schwellenspannung von dem sechsten N-Kanal-Transistor, die durch den Stromwertfluss zu dieser Zeit bestimmt wird, als eine Vorspannung geliefert wird.