KR950009268B1 - 반도체 메모리장치의 고전압 스위치회로 - Google Patents

반도체 메모리장치의 고전압 스위치회로 Download PDF

Info

Publication number
KR950009268B1
KR950009268B1 KR1019930006414A KR930006414A KR950009268B1 KR 950009268 B1 KR950009268 B1 KR 950009268B1 KR 1019930006414 A KR1019930006414 A KR 1019930006414A KR 930006414 A KR930006414 A KR 930006414A KR 950009268 B1 KR950009268 B1 KR 950009268B1
Authority
KR
South Korea
Prior art keywords
high voltage
signal
channel
drive signal
switch circuit
Prior art date
Application number
KR1019930006414A
Other languages
English (en)
Inventor
이성수
이웅무
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019930006414A priority Critical patent/KR950009268B1/ko
Application granted granted Critical
Publication of KR950009268B1 publication Critical patent/KR950009268B1/ko

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음.

Description

반도체 메모리장치의 고전압 스위치회로
제1도는 종래기술에 따른 고전압 스위치회로의 구체회로도.
제2도는 본 발명에 따른 고전압 스위치회로의 제1실시예를 보이는 구체회로도.
제3도는 제2도에 도시한 고전압 스위치회로의 고전압 발생동작을 보이는 동작 타이밍도.
제4도는 제2도에 도시한 고전압 스위치회로의 저전압 발생동작을 보이는 동작 타이밍도.
제5도는 본 발명에 따른 고전압 스위치회로의 제2실시예를 보이는 구체회로도.
* 도면의 주요부분에 대한 부호의 설명
10, 28 : 구동신호입력부 12, 32 : 차단부
14, 30 : 차아지펌프회로 N20 : 출력노드
40, 52 : 신호전달수단
본 발명은 반도체 메모리장치에 관한 것으로 특히 상기 메모리장치내에 탑재되어 고전압이 인가되는 경로를 스위칭하는 고전압 스위치회로에 관한 것이다.
반도체 메모리장치에서는 그 동작모드에 따라 외부에서 인가되는 전원전압보다 더 높은 전위의 고전압을 사용하게 된다. 일례로 이이피롬 등에서는 프로그래밍 또는 소거동작시에 고전압 예컨대 18볼트의 전압이 필요하다. 이러한 고전압은 외부에서 별도전원으로 인가되거나, 또는 외부에서 인가되는 전원전압 예컨대 5볼트를 차아지펌프회로를 통하여 승압함으로써 얻어진다. 메모리장치 내부에서 상기한 고전압의 전달 또는 차단동작은 고전압 스위치회로를 통하여 이루어진다. 통상적인 고전압 스위치회로는 인가되는 소정의 선택신호에 대응하여 구동신호를 출력하는 구동신호입력부와, 상기 구동신호에 응답하여 출력노드에 고전압을 출력하는 차아지펌프회로와, 상기 출력노드의 고전압이 구동신호입력부로 역류됨을 차단하는 차단부로 이루어진다. 이러한 고전압 스위치회로에 대한 종래의 기술이 1991년 4월에 발행된 IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL26, NO.4 페이지 494에 도시되어 있다.
제1도는 상기한 종래의 고전압 스위치회로이다. 제1도의 구성을 살펴보면, 입력신호 INPUT을 받아들여 노드 N10에 구동신호를 출력하는 구동신호입력부(10)와 상기 구동신호에 응답하여 출력노드인 노드N20에 고전압을 출력한는 차아지펌프회로(14)와 상기 출력노드의 고전압이 구동신호입력부(10)로 역류됨을 전기적으로 차단하기 위한 차단부(12)로 이루어져 있다. 상기 차아지펌프회로(14)는 도시하지 아니한 고전압단으로부터 인가되는 Vpp를 채널을 통하여 받아들이며 게이트단자가 출력노드 N20에 접속된 제1엔채널트랜지스터(22)의 채널을 통하여 상기 Vpp를 인가받는 제2엔채널 트랜지스터(26)와, 채널의 양단자가 공통접속되어 펌핑제어신호 øR을 입력하고 게이트단자가 상기 제2엔채널 트랜지스터(26)의 드레인단자에 접속된 디플리션형 펌프캐패시터(24)로 이루어져 있다. 따라서 상기 펌프캐패시터(24)는 펌핑제어신호 øR을 공통입력하는 채널양단의 공통접속부가 펌핑제어노드로 동작하고 게이트단자가 펌핑노드로 동작하므로, 구동신호입력부(10)에서 출력된 구동신호가 논리하이레벨이더라도 상기 차아지펌프회로(14)의 펌프캐패시터(24)에 인가되는 펌핑신호 øR이 펌핑동작을 수행하도록 인가될 때에만 출력노드 N20에 고전압 Vpp가 출력된다. 차단부(12)는 노드 N10과 노드 N20 사이에 채널이 접속되고 게이트단자가 øP신호에 제어되는 디플리션형 엔채널 트랜지스터(20)로 구성되어 있다. 상기 차단부(12)는 차아지펌프회로(14)의 펌핑동작에 따라 출력노드 N20에 발생된 고전압이 구동신호입력부(10)로 역류됨을 차단하도록 동작한다. 따라서 상기 차단부(12)에 인가되는 제어신호 øP는, 출력노드 N20에 고전압이 출력되는 고전압 동작모드시에는 차단부(12)의 채널을 한정하기 위해 기준전위레벨 Vss로 인가되고, 차아지펌프회로(16)가 동작하지 않는 저전압 동작모드시에는 구동신호입력부에서 전달되는 전원전압 Vcc를 출력노드에 충분히 전달하기 위해 채널이 충분히 턴온되도록 Vcc레벨로 인가된다. 실제적인 메모리장치에서는 상기 제1도에 도시한 고전압 스위치회로와 동일한 다수개의 고전압 스위치회로가 Vpp전압과 øR신호 및 øR신호를 공통입력하도록 탑재되는 것으로 이해되어져야 한다.
먼저, 고전압 동작모드에 따른 제1도의 동작을 살펴본다. INPUT신호가 논리하이레벨(이하 "H레벨"이라 칭함)을 유지하다가 논리로우레벨(이하 "L레벨"이라 칭함)로 천이하면 구동신호입력부(10)는 이를 반전시켜 노드 N10에 H레벨의 구동신호를 출력하게 된다. 이때 차단부(12)에 인가되는 제어신호 øP는 기준전위 Vss를 유지시킨다. 따라서 상기 차단부(12)를 형성하는 디플리션형 엔채널 트랜지스터(24)의 특성에 따라, 차단부(12)를 통과하여 노드 N20에 전달되는 H레벨의 구동신호는 상기 디플리션형 엔채널 트랜지스터(20)의 문턱전압 Vtd의 절대값(│Vtd│)으로 제한되므로, 노드 N10에서 출력노드 N20으로 전달되는 신호의 크기는 │Vtd│가 된다. 차아지펌프회로(14)내의 펌프캐패시터(24)에 Vpp전압이 인가되기 위해서는 노드 N20의 전위가 제1엔채널 트랜지스터(22) 및 펌프캐패시터(24) 각각의 문턱전압 Vtn22및 Vtn24를 극복하여야 하므로, 차아지펌프회로(14)가 동작하여 고전압이 발생될 수 있는 조건은 하기의 식(1),
Vcc >│Ttd│> (Vtn22+Vtn24)………………………………………………(1)
로 나타낼 수 있다.
즉, │Vtd│> (Vtn22+Vtn24)의 조건을 만족할 때에 Vpp전압이 펌핑노드에 전달되고, 펌핑제어신호 øR에 따라 펌프개패시터(24)에서 차아지펌핑이 일어나고 그에 따라 노드 N20은 Vpp+ΔV로 충전된다. 상기 ΔV는 펌프캐패시터의 펌핑용량, 펌핑제어신호 øR, Vpp의 크기 등에 따라 결정된다.
다음에, 저전압 동작모드에 따른 제1도의 동작을 살펴본다. INPUT신호가 H레벨을 유지하다가 L레벨로 천이하면 구동신호입력부(10)는 이를 반전시켜 노드 N10에 H레벨의 구동신호를 출력하게 된다. 이때 차단부(12) 제어신호 øP는 전원전압 Vcc를 유지하도록 하고 펌핑제어신호 øR은 Vss레벨로 유지시킨다. 따라서 차아지펌프회로(14)가 동작하지 아니하고, 상기 차단부(12)를 형성하는 디플리션형 엔채널 트랜지스터(20)는 충분히 턴온되므로, 노드 N10의 H레벨, 즉 Vcc레벨이 출력노드 N20에 전달되므로 출력노드 N20에서는 전원전압 Vcc가 출력된다.
그러나 상기 제1도에 도시한 종래의 고전압 스위치 회로는 하술되는 문제점들을 갖고 있다.
제1도에 도시한 고전압 스위치회로는 전원전압이 점차 낮아지게 되면 고전압 발생동작이 어렵다는 문제점을 갖는다. 즉, 상기 차아지펌프회로(14)가 동작하여 고전압을 출력하려면 상술한 식(1)에 보이는 바와 같이 노드 20의 전위가 (Vtn22+Vtn24) 이상이 되어야 하고, 그러기 위해서는 전원전압 Vcc의 전위가 │Vtd│보다 높아야 하며, Vcc의 전위레벨에│Vtd│레벨과 같거나 그 이하일 때에는 차아지펌프회로(14)가 동작하지 않게 되므로 고전압 발생이 불가능하다. 즉, 전원전압이 점점 낮아질수록 고전압 발생에 불리한 영향을 미치게 된다. 일례로│Vtd│가 3볼트의 전위레벨이라면 전원전압은 3볼트보다 높아야 한다. 현재 메모리장치의 전원전압은 점차 저전압화되는 추세이므로, 이러한 문제점은 저전압동작 메모리장치로 발전할수록 심각한 문제점으로 평가될 수 있다.
또한 제1도의 고전압 발생회로가 갖고 있는 다른 문제점은 차단전압(shut-off voltage)의 제어가 곤란하다는 점이다. 즉, 디플리션형 트랜지스터의 문턱전압 Vtd는 제조공정시에 채널영역상의 이온주입 등의 방법에 의해 조절되기 때문에 제조공정상의 변수에 매우 민감하게 된다. 그 결과로, 제1도에 도시한 고전압 스위치회로에서는 고전압 발생동작시 출력노드 n20에서 구동신호입력부(10)로 고전압이 역류되는 것을 방지하기 위한, 디플리션형 엔채널 트랜지스터(20)의 문턱전압 Vtd에 의해 결정되는 차단전압의 정확한 제어가 매우 어렵다는 문제점을 갖게 된다. 또한 고전압 스위치회로의 차단동작을 제어하기 위하여, 상기 차단부(12)에는 고전압 출력시에는 Vss레벨의 차단제어 신호가, 저전압 출력동작시에는 Vcc레벨의 차단제어 신호가 각각 인가됨에 따라 별도의 제어신호를 사용하게 되는 불편이 있다.
상기 제1도에 도시한 종래의 고전압 스위치회로가 갖고 있는 또다른 문제점은, 다수개의 고전압 스위치 회로들이 고전압단에 공통접속되고 펌프제어신호 øR 및 차단부 제어신호 øP에 공통제어되도록 구성된 고전압 스위치회로단에서, 어느 하나의 고전압 스위치회로가 선택되어 고전압 동작을 수행할 때에 선택되지 않은 나머지 고전압 스위치회로에서는 상기 고전압단에서 차단부를 통하여 접지단으로 흐르는 리크전류가 발생되어, 불필요한 전력소비를 갖을 뿐만 아니라 선택된 고전압 스위치회로의 고전압 스위칭동작에 나쁜영향을 미친다는 점이다. 즉, 차아지펌프회로(14)의 펌프캐패시터(24)가 상시 채널이 존재하는 디플리션형엔채널 트랜지스터로 이루어짐에 따라 채널이 항상 턴온 상태를 갖게 되므로, 펌핑제어신호 øR이 펄스열의 형태로 인가됨에 펌프캐패시터(24)가 커플링되어 출력노드 N20의 전위를 상승시키게 되므로, 그에 의해 고전압단으로부터 차아지펌프회로 및 차단부(12)를 거쳐 구동신호입력부(10)의 엔채널 트랜지스터(18)를 통하여 접지단으로 흐르는 리크전류가 발생된다. 따라서 고전압단에서 공급되는 Vpp가 전압강하되므로 고전압 출력특성이 나빠진다.
따라서 본 발명의 목적은 낮은 전원전압에서도 고전압발생이 가능한 고전압 스위치회로를 제공하는데 있다.
본 발명의 다른 목적은 고전압 역류방지를 위한 차단부의 차단특성이 우수한 고전압 스위치회로를 제공하는데 있다.
본 발명의 또다른 목적은 고전압단에서 공급되는 고전압을 강하시키는 리크전류를 제거하여 우수한 고전압 출력특성을 가지는 고전압 스위치회로를 제공하는데 있다.
상기한 목적들에 따라 본 발명은, 인가되는 소정의 선택신호에 대응하여 구동신호를 출력하는 구동신호입력부와, 펌핑제어신호에 응답하여 펌핑동작하는 펌프캐패시터를 가지며 상기 구동신호입력부에서 인가되는 구동신호에 응답하여 출력노드에 고전압을 출력하는 차아지펌프회로와, 상기 출력노드의 고전압이 구동신호 입력부로 역류됨을 차단부를 구비하는 고전압 스위치회로에 있어서 : 상기 차단부가 채널을 통하여 상기 구동신호를 상기 차아지펌프회로에 전달하는 패스 트랜지스터와, 전원전압을 소정크기 이상으로 증폭하여 상기 패스 트랜지스터의 게이트단자에 공급하는 전압증폭수단으로 이루어짐을 특징으로 한다.
따라서 본 발명에 따르게 되면 차단부의 구동신호 전달능력이 향상되어, 구동신호입력부에서 출력하는 Vcc레벨의 구동신호가 차단부의 패스 트랜지스터에서 전압강하되는 것을 감소시킬 수 있다. 따라서 종래의 기술에 비해 상태적으로 낮은 전원전압에서도 고전압 발생동작이 가능한 고전압 스위치회로를 제공한다.
또한 본 발명은, 인가되는 소정의 선택신호에 대응하여 구동신호를 출력하는 구동신호 입력부와, 펌핑제어신호에 응답하여 펌핑동작하는 펌프캐패시터를 구비하고 상기 구동신호입력부에서 인가되는 구동신호에 응답하여 출력노드에 고전압을 출력하는 차아지펌프회로와, 상기 출력노드의 고전압이 구동신호입력부로 역류됨을 차단하는 차단부를 구비하는 고전압 스위치회로에 있어서, 상기 펌핑제어신호를 입력하고 상기 펌프캐패시터에 이를 전달하는 신호전달수단을 더 구비하고, 상기 신호전달수단이 상기 구동신호입력부에 인가되는 선택신호에 응답하여 전달동작을 수행함을 특징으로 한다.
따라서 본 발명에 따르게 되면, 선택신호에 의해 스위칭동작이 지정되는 고전압 스위치회로의 펌핑캐패시터만이 펌핑제어신호를 인가받게 되므로, 고전압단으로부터 고전압 스위치회로 내를 통과하여 접지단으로 흐르는 리크전류의 경로가 제거된다. 따라서 종래의 고전압 스위치회로에 비하여 상대적으로 우수한 고전압 스위칭특성을 가질 뿐만 아니라, 리크전류에 기인하는 불필요한 실시예 및 그에 대한 상세한 설명이 첨부된 도면 제2도 내지 제5도를 참조하여 설명될 것이다. 하기 설명에서 특정상세들이 본 발명의 보다 전반적인 이해를 제공하기 위하여 나타나 있다. 이들 특정 상세들 없어도 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다. 또한 하술되는 실시예들은 본 발명에 따른 바람직한 실시예를 보이는 것으로 본 발명은 하술되는 실시예들에 국한되지 않으며, 본 발명의 기술적 사상의 범주에 속하는 것은 모두 본 발명에 속하는 것임을 알아두기 바란다.
제2도 내지 제5도의 회로에는 디플리션형 트랜지스터를 사용하고 있지 않으므로, 이하에서 별도의 채널타입을 기재하지 아니한 트랜지스터는 모두 인헨스먼스형 트랜지스터로 이해하기 바란다.
제2도는 본 발명에 따른 고전압 스위치회로의 제1실시예를 보이는 구체회로도이다. 상기 제2도의 구성을 살펴보면, 선택신호 INPUT을 반전수단을 통하여 받아들여 노드 N10에 구동신호로 출력하는 구동신호 입력부(28)와, 펌핑제어신호에 응답하여 펌핑동작하는 펌프캐패시터(46)가 상기 구동신호입력부(28)에서 인가되는 구동신호에 응답하여 출력노드 N20에 고전압을 출력하는 차아지펌프회로(30)와, 상기 구동신호부(28)에서 출력된 구동신호를 상기 출력노드 N20에 전달하며 반대로 출력노드 N20에 발생된 고전압이 상기 구동신호입력부(28)로 역류함을 차단하는 차단부(32)와, 상기 구동신호에 대응하여 차아지펌프회로(40)으로 구성되어 있다.
상기 구동신호입력부(28)는 선택신호 INPUT을 받아들이는 씨모오스 인버터로 구성되며, 상기 선택신호가 L레벨로 인가될 때에 노드 N10이 H레벨로 인가되어 전체회로의 동작이 개시된다. 상기 노드 N10에 출력된 구동신호는 차단부(32)를 통하여 출력노드 N20과 신호전달수단(40)에 입력된다.
상기 차아지펌프회로(30)는 펌프캐패시터(46)로 인헨스먼트형 엔채널 트랜지스터를 사용하는 것을 제외하고는 상기 제1도의 그것과 동일하므로, 이에 대한 설명은 전술한 제1도에 도시한 차아지펌프회로의 구성 및 동작설명을 참조하기 바란다.
상기 차단부(32)는 채널의 양단자가 노드 N10과 출력노드 N20사이에 접속되고 게이트단자가 노드 N15에 접속된 엔채널 트랜지스터(34)와, 전원전압 Vcc와 상기 노드 N15 사이에 채널의 양단자가 접속되고 케이트단자가 상기 전원전압 Vcc에 접속된 바이어스 트랜지스터(36)와, 전원전압 Vcc와 상기 노드 N15에 채널의 양단자가 접속되고 게이트단자가 상기 노드 N15에 접속된 차단 트랜지스터(38)로 이루어져 있다.
상기 엔채널 트랜지스터(34)는 노드 N10에서 노드 N20으로 구동신호를 전달하는 패스 트랜지스터로 동작하며 Vt34의 문턱전압을 갖는다. 상기 바이어스 트랜지스터(36)는 상기 노드 N15를 자기-증폭(self-noosting)시키도록 동작하며 Vt36의 문턱전압을 갖는다. 상기 차단 트랜지스터(38)는 노드 N20의 전압이 노드 N10으로 역류됨을 방지하는 차단(shut-off)작용을 하며 Vtn38의 문턱전압을 갖는다. 상기 바이어스 트랜지스터(36)와 차단 트랜지스터(38)로 이루어진 구성이 전원전압을 증폭하는 하나의 증폭수단으로 동작하며, 그에 따라 노드 N15의 전위는 Vcc+Vtn38의 크기로 증폭된다. 상기 차단 트랜지스터(38)의 문턱전압 Vtn38는 패스 트랜지스터로 동작하는 엔채널 트랜지스터(34)의 문턱전압 Vtn34보다 낮아야 한다. 그러한 이유는, 차아지펌프회로(30)의 동작에 의해 노드 N20에 발생된 고전압이 구동신호입력부(28)측 으로 역류됨을 차단하려면 엔채널 트랜지스터(34)의 게이트단자(노드 N15)와 소오스단자(노드 N10)간의 전압차 Vgs(=(Vcc+Vtn38)-Vcc=Vtn38)가 자신의 문턱전압 Vtn34보다 낮아야 하므로, 즉 하기의 식(2)
Vtn38<Vtn34…………………………………………………(2)
의 조건을 만족할 때에 차단동작이 이루어지기 때문이다.
상기 신호전달수단(40)은 게이트단자가 전원전압 Vcc에 제어되고 채널의 일단 이 상기 노드 N10에 접속되어 구동신호를 입력하는 엔채널 트랜지스터(42)와, 상기 엔채널 트랜지스터(42)의 채널 타단을 통하여 게이트단자에 노드 N10의 구동신호를 입력하며 자신의 채널을 통하여 펌핑제어신호 øR을 펌프캐패시터(46)의 펌핑제어노드에 전달하는 엔채널 트랜지스터(44)로 이루어져 있다. 따라서 상기 구동신호가 H레벨로 출력될 때 즉 고전압 스위치회로가 동작하도록 선택신호가 입력될 때에만 상기 엔채널 트랜지스터(44)가 턴온되고 그에 따라 펌핑제어신호 øR이 펌프캐패시터(46)의 펌핑제어노드에 전달된다. 따라서 종래 기술의 고전압 스위치회로에서 선택되지 않은 차아지펌프회로에서 리크전류를 유발하는 문제점이 본 발명에 따른 고전압 스위치회로에서는 발생하지 않는다.
또한 본 발명에 따른 상기 제2도의 고전압 스위치회로에서는 디플리션형 트랜지스터를 사용하지 않으므로, 제1도에 도시한 종래의 기술에서 고전압의 역류를 차단하는데 필요한 차단전압이 제조공정조건에 민감하게 변동하는 문제점이 본 발명에서는 발생되지 않는다. 또한 디플리션형 트랜지스터를 사용하는 종래의 고전압 스위치회로에 비해 제조공정이 단순해지는 장점도 갖는다.
제3도는 제2도에 도시한 고전압 스위치회로의 고전압 발생동작을 보이는 동작타이밍도이고, 제4도는 제2도에 도시한 고전압 스위치회로의 저전압 발생동작을 보이는 동작 타이밍도이다.
먼저 제3도를 참조하여 제2도에 도시한 고전압 스위치회로의 고전압 발생동작을 살펴본다. INPUT신호가 L레벨로 인가되면 노드 N10에는 구동신호입력부(28)의 출력 즉 구동신호가 H레벨로 출력된다. 이때 차단부(32)내 엔채널 트랜지스터(34)의 게이트단자에 접속된 노드 N15는 바이어스 트랜지스터(36)에 의해 Vcc+Vtn38레벨로 증폭되어 있으므로, 차단부(32)를 통과하여 출력노드 N20에 전달된 구동신호의 전위레벨은 Vcc+Vtn38-Vtn34로 된다. 제1도의 동작설명에서 상술한 바와 같이, 차아지펌프회로(30)가 동작하기 위한 조건은 노드 N20의 전위레벨이 엔채널 트랜지스터(48)의 문턱전압 Vtn48및 펌프캐패시터(46)의 문턱전압 Vtn46의 합보다 높아야 하므로, 고전압 발생조건을 아래의 식(3),
Vcc+Vtn38-Vtn34>Vtn48+Vtn46
즉, Vcc>(Vtn48+Vtn46+Vtn34-Vtn38) ………………………………… (3)
으로 정의된다. 예컨대, 차단 트랜지스터(38)의 문턱전압 Vtn38이 0.5볼트이고, 그외의 문턱전압 Vtn48, Vtn46, Vtn34은 모두 1.0볼트 일 때, 상기 (3)식에 따르면 전원전압 Vcc가 2.5볼트보다 높으면 고전압 발생동작이 가능하다. 상기 출력노드 N20의 전위가 상기한 식(3)의 조건을 만족하고, 신호전달수단(40)의 엔채널 트랜지스터(44)가 턴온되어 펌핑제어신호 øR이 펄스열로 인가되면 펌프캐패시터(46)가 펌핑동작을 개시하여 최초 출력노드 N20에 인가된 전압 Vcc+Vtn38-Vtn34를 Vpp+ΔV로 승압하게 되고, 그 결과 출력노드 N20은 Vpp+ΔV 크기의 고전압을 출력하게 된다.
다음에, 제4도를 참조하여 제2도에 도시한 고전압 스위치회로의 저전압 발생동작을 살펴본다. 이때에는 펌핑제어신호 øR는 L레벨을 유지하고 Vpp전압도 전원전압 Vcc레벨로 인가된다. 따라서 차아지펌프회로(30)가 동작하지 않게 되고, 그에 따라 차단부(32)를 통과한 구동신호가 출력노드 N20에 출력된다. 선택신호가 L레벨로 인가됨에 따라 구동신호입력부(28)에서 노드 N10에 출력되는 구동신호는 H레벨 즉 Vcc레벨이 된다. 이때 상기 차단부(32)의 동작은 전술한 고전압 동작시와 동일하다. 따라서 차단부를 통과하여 출력노드 N20에 전달되는 구동신호의 전위레벨은 Vcc+Vtn38-Vtn34가 된다. 예를 들어 전원전업 Vcc가 5볼트, Vtn38이 0.5볼트, Vtn34가 1.0볼트라 하면 출력노드의 전압은 4.5볼트가 될 것이다.
제5도는 본 발명에 따른 고전압 스위치회로의 제2실시예를 보이는 구체회로도이다. 제5도의 구성은 상기 제2도의 구성과 비교하여 볼 때, 신호전달수단(52)을 제외한 구동신호 입력부(28) 및 차단부(32) 그리고 차아지펌프회로(30)의 구성은 상기 제2도와 동일하다. 제5도에 도시한 신호전달수단(52)은, 피채널 제어단자 및 엔채널 제어단자가 각각 구동신호입력부(28)의 입/출력단자에 접속되고 공통채널이 펌핑제어신호 øR을 입력하는 씨모오스 전달게이트로 이루어져 있다. 상기 씨모오스 전달게이트는 선택신호 INPUT이 L레벨로 인가될 때 즉 구동신호가 H레벨로 출력될 때에 턴온되고, 그에 따라 펌프캐패시터(46)의 펌핑제어노드에 펌핑제어신호 øR을 전달하게 된다. 상기 제5도에 도시한 고전압 스위치회로는 상기 제2도에 도시한 제1실시예와 동일한 동작을 수행하므로 그 동작설명을 생략한다.
상술한 바와 같이, 본 발명에 따른 고전압 스위치회로는 낮은 전압전압에서도 고전압 발생이 가능하고, 고전압단에서 공급되는 고전압으로부터 접지단으로 흐르는 리크전류도 제거되므로 우수한 고전압 출력특성을 갖는다.
또한 본 발명에 따른 고전압 스위치회로는 차단부에 디플리션형 트랜지스터를 사용하지 않으므로 차단전압의 제어가 용이하고, 구동신호입력부를 제외한 나머지 구성의 소자를 엔채널 트랜지스터를 사용함에 따라 제조공정이 단순해지는 장점도 갖는다.

Claims (9)

  1. 인가되는 소정의 선택신호에 대응하여 구동신호르 출력하는 구동신호입력부와, 펌핑제어신호에 응답하여 펌핑동작하는 펌프캐패시터가 상기 구동신호입력부에서 인가되는 구동신호에 응답하여 출력노드에 고전압을 출력하는 차아지펌프회로와, 상기 출력노드의 고전압이 구동신호입력부로 역류됨을 차단하는 차단부를 구비한 고전압 스위치회로에 있어서: 상기 차단부가 채널을 통하여 상기 구동신호를 상기 차아지펌프회로에 전달하는 패스 트랜지스터와, 전원전압을 소정크기 이상으로 증폭하여 상기 패스 트랜지스터의 게이트단자에 공급하는 전압증폭수단으로 이루어짐을 특징으로 한는 고전압 스위치회로.
  2. 제1항에 있어서, 상기 전압증폭수단이, 전원전압 Vcc와 상기 패스 트랜지스터의 게이트단자 사이에 채널의 양단자가 접속되고 게이트단자가 상기 전원전압 Vcc에 접속된 바이어스 트랜지스터와, 전원전압 Vcc와 상기 패스 트랜지스터의 게이트단자 사이에 채널의 양단자가 접속되고 게이트단자가 상기 패스 트랜지스터의 게이트단자에 접속된 차단 트랜지스터로 이루어짐을 특징으로 하는 고전압 스위치회로.
  3. 인가되는 소정의 선택신호에 대응하여 구동신호를 출력하는 구동신호입력부와, 펌핑제어신호에 응답하여 펌핑동작하는 펌프캐패시터가 상기 구동신호입력부에서 인가되는 구동신호에 응답하여 출력노드에 고전압을 출력하는 차아지펌프회로와, 상기 출력노드의 고전압이 구동신호입력부로 역류됨을 차단하는 차단부를 구비하는 고전압 스위치회로에 있어서 : 상기 펌핑제어신호를 상기 펌프캐패시터에 전달하는 신호전달수단을 더 구비하고, 상기 신호전달수단이 상기 구동신호에 응답하여 전달동작을 수행함을 특징으로 하는 고전압 스위치회로.
  4. 제3항에 있어서, 상기 신호전달수단이, 게이트단자가 상기 구동신호에 제어되고 채널을 통하여 펌핑제어신호를 펌프캐패시터의 펌핑제어노드에 전달하는 엔채널 트랜지스터로 구성됨을 특징으로 하는 고전압 스위치회로.
  5. 제3항에 있어서, 상기 신호전달수단이, 피채널 제어단자 및 엔채널 제어단자가 각각 구동신호입력부의 입/출력단자에 접속되고 공통채널을 통하여 펌핑제어신호를 상기 펌프캐패시터에 전달하는 씨모오스 전달게이트임을 특징으로 하는 고전압 스위치회로.
  6. 고전압 스위치회로에 있어서, 인가되는 소정의 선택신호에 대응하여 구동신호를 출력하는 구동신호입력부(28)와, 펌핑제어신호에 응답하여 펌핑동작하는 펌프캐패시터(46)가 상기 구동신호입력부(28)에서 인가되는 구동신호에 응답하여 출력노드(N20)에 고전압을 출력하는 차아지펌프회로(30)와, 상기 구동신호에 응답하여 상기 펌프캐패시터(46)에 펌핑제어신호를 전달하는 신호전달수단(40)과, 채널을 통하여 상기 구동신호를 상기 차아지펌프회로(30)에 전달하는 패스 트랜지스터(34) 및 전원전압을 소정크기 이상으로 증폭하여 상기 패스 트랜지스터의 게이트단자에 공급하는 전압증폭수단으로 이루어진 차단부(32)를 구비함을 특징으로 하는 고전압 스위치회로.
  7. 제6항에 있어서, 상기 전압증폭수단이, 전원전압과 상기 패스 트랜지스터(34)의 게이트단자 사이에 채널의 양단자가 접속되고 게이트단자가 상기 전원전압에 접속된 바이어스 트랜지스터(36)와, 전원전압과 상기 패스 트랜지스터(34)의 게이트단자 사이에 채널의 양단자가 접속되고 게이트단자가 상기 패스 트랜지스터(34)의 게이트단자에 접속된 차단 트랜지스터(38)로 이루어짐을 특징으로 하는 고전압 스위치회로.
  8. 제6항에 있어서, 상기 신호전달수단(40)이, 게이트단자가 상기 구동신호에 제어되고 채널을 통하여 펌핑제어신호를 펌프개패시터(46)의 펌핑제어노드에 전달하는 엔채널 트랜지스터(44)로 구성됨을 특징으로 하는 고전압 스위치회로.
  9. 제6항에 있어서, 상기 신호전달수단(40)이, 피채널 제어단자 및 엔채널 제어단자가 각각 구동신호입력부의 입/출력단자에 접속되로 공통채널을 통하여 펌핑제어신호를 상기 펌프캐패시터에 전달하는 씨모오스 전달게이트(52)임을 특징으로 하는 고전압 스위치회로.
KR1019930006414A 1993-04-16 1993-04-16 반도체 메모리장치의 고전압 스위치회로 KR950009268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930006414A KR950009268B1 (ko) 1993-04-16 1993-04-16 반도체 메모리장치의 고전압 스위치회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930006414A KR950009268B1 (ko) 1993-04-16 1993-04-16 반도체 메모리장치의 고전압 스위치회로

Publications (1)

Publication Number Publication Date
KR950009268B1 true KR950009268B1 (ko) 1995-08-18

Family

ID=19354050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930006414A KR950009268B1 (ko) 1993-04-16 1993-04-16 반도체 메모리장치의 고전압 스위치회로

Country Status (1)

Country Link
KR (1) KR950009268B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483298B1 (ko) * 2001-01-09 2005-04-15 미쓰비시덴키 가부시키가이샤 차지 펌프 회로 및 이것을 이용한 비휘발성 메모리의 동작방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483298B1 (ko) * 2001-01-09 2005-04-15 미쓰비시덴키 가부시키가이샤 차지 펌프 회로 및 이것을 이용한 비휘발성 메모리의 동작방법

Similar Documents

Publication Publication Date Title
US5128560A (en) Boosted supply output driver circuit for driving an all N-channel output stage
US5321324A (en) Low-to-high voltage translator with latch-up immunity
US4978870A (en) CMOS digital level shifter circuit
US6307398B2 (en) Low power, high speed level shifter
KR100363142B1 (ko) 3상태논리게이트회로를갖는반도체집적회로
CA1197574A (en) Substrate bias control circuit and method
US5973552A (en) Power savings technique in solid state integrated circuits
US6043681A (en) CMOS I/O circuit with high-voltage input tolerance
US5521546A (en) Voltage boosting circuit constructed on an integrated circuit substrate, as for a semiconductor memory device
US6259299B1 (en) CMOS level shift circuit for integrated circuits
US4443714A (en) Semiconductor buffer circuit having compensation for power source fluctuation
US20020131306A1 (en) Reducing level shifter standby power consumption
US5786723A (en) Voltage switching circuit for a semiconductor memory device
JP3176339B2 (ja) レベルシフト回路及びこれを備える不揮発性メモリ
US4716303A (en) MOS IC pull-up circuit
US6617916B1 (en) Semiconductor integrated circuit
KR950009268B1 (ko) 반도체 메모리장치의 고전압 스위치회로
US6147519A (en) Low-voltage comparator with wide input voltage swing
JPH09204798A (ja) 信号発生回路
US6288603B1 (en) High-voltage bidirectional switch made using high-voltage MOS transistors
KR950000533B1 (ko) 데이타 출력버퍼
KR100344830B1 (ko) 전압 스위치
KR100244490B1 (ko) 레벨 시프팅 인버터 회로
US6198316B1 (en) CMOS off-chip driver circuit
JPH1174772A (ja) 電源電圧切換回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee