KR100244490B1 - 레벨 시프팅 인버터 회로 - Google Patents

레벨 시프팅 인버터 회로 Download PDF

Info

Publication number
KR100244490B1
KR100244490B1 KR1019970037500A KR19970037500A KR100244490B1 KR 100244490 B1 KR100244490 B1 KR 100244490B1 KR 1019970037500 A KR1019970037500 A KR 1019970037500A KR 19970037500 A KR19970037500 A KR 19970037500A KR 100244490 B1 KR100244490 B1 KR 100244490B1
Authority
KR
South Korea
Prior art keywords
mos transistor
turned
drain
pull
input signal
Prior art date
Application number
KR1019970037500A
Other languages
English (en)
Other versions
KR19990015395A (ko
Inventor
김연옥
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970037500A priority Critical patent/KR100244490B1/ko
Publication of KR19990015395A publication Critical patent/KR19990015395A/ko
Application granted granted Critical
Publication of KR100244490B1 publication Critical patent/KR100244490B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 레벨 시프팅 인버터 회로에 관한 것으로, 드레인은 출력단자(OUTA)로 하며, 입력신호(A)에 따라 온/오프되는 풀다운모스트랜지스터(Q5)와; 상기 입력신호(A)를 반전하여 출력하는 인버터(INV1)와; 상기 인버터(INV1)의 출력신호에 따라 온/오프되는 풀다운모스트랜지스터(Q4)와; 드레인은 상기 출력단자(OUTA)에 접속되며, 상기 모스트랜지스터(Q4)에 동기하여 온/오프되는 전원전압(VCH)에 풀업된 모스트랜지스터(Q3)와; 상기 입력신호(A)에 따라 온/오프되는 전원전압(VCC)에 풀업된 모스트랜지스터(Q1)와; 상기 모스트랜지스터(Q1)의 게이트와 드레인 사이에 접속되어 상기 모스트랜지스터(Q1) 턴온시 출력전압(VCC)을 충전하는 펌프커패시터(Q6)와; 소스는 상기 모스트랜지스터(Q1)의 드레인에 접속되고, 드레인은 상기 모스트랜지스터(Q3)의 게이트에 접속되어, 상기 인버터(INV1)의 출력신호에 따라 상기 펌프커패시터(Q6)의 충전전압을 전달하는 모스트랜지스터(Q2)로 구성한다. 이와같이 풀업 피모스트랜지스터 중 하나는 낮은 구동전압(VCC)을 사용하고, 나머지 하나에만 높은 구동전압(VCH)을 사용하고, 펌핑원리를 이용한 펌프콘덴서의 충전전압을 이용하여 스위칭 시 관통전류가 흐르지 못하도록 함으로써 전류소모를 줄일 수 있고, 레벨시프터의 기능과 인버터의 기능을 동시에 수행할 수 있는 효과가 있다.

Description

레벨 시프팅 인버터 회로
본 발명은 낮은 구동전압(VCC)을 높은 구동전압(VCH)로 바꿀 때 사용되는 레벨 시프터 회로에 관한 것으로, 특히 펌핑원리를 이용하여 풀업 피모스트랜지스터의 관통전류를 차단하는 구조를 가지도록 함으로써 전력소모를 줄이는데 적당 하도록 한 레벨 시프팅 인버터 회로에 관한 것이다.
도1은 종래 레벨 시프트 회로도로서, 이에 도시된 바와같이 입력신호(A)를 반전하여 '하이'신호(VCC) 또는 '로우'신호(VSS)를 출력하는 인버터(INV1)와; 소스는 접지되고 입력신호(A)에 따라 온/오프되는 엔모스트랜지스터(Q5)와; 드레인은 상기 엔모스트랜지스터(Q5)의 드레인에 접속되고, 입력신호(A)에 따라 온/오프되는 피모스트랜지스터(Q3)와; 소스는 접지되고, 드레인은 출력단자(OUTA)로 하며, 상기 인버터(INV1)의 출력신호에 따라 온/오프되는 엔모스트랜지스터(Q6)와; 드레인은 상기 엔모스트랜지스터(Q6)의 드레인에 접속되고, 상기 인버터(INV1)의 출력신호에 따라 온/오프되는 피모스트랜지스터(Q4)와; 소스는 전원전압(VCH)에 접속되고, 드레인은 상기 피모스트랜지스터(Q3)의 드레인에 접속되며, 게이트는 상기 출력단자(OUTA)에 접속된 피모스트랜지스터(Q1)와; 소스는 전원전압(VCH)에 접속되고, 드레인은 상기 피모스트랜지스터(Q4)의 소스에 접속되며, 게이트는 상기 엔모스트랜지스터(Q5)의 드레인에 접속되어 구성된다.
이와같이 구성된 종래 회로의 동작을 첨부한 도면을 참조하여 설명하면 다음과 같다.
먼저, 입력신호(A)가 '로우'신호(VSS)이면 이는 인버터(INV1)를 통해 '하이'신호(VCC)로 반전되어 엔모스트랜지스터(Q6)의 게이트에 인가된다.
따라서 상기 엔모스트랜지스터(Q6)가 턴온되어 출력(OUTA)으로는 '로우'신호(VSS)가 출력된다.
반대로, 입력신호(A)가 '하이'신호(VCC)이면 엔모스트랜지스터(Q5)가 턴온되어, 피모스트랜지스터(Q2)의 게이트에 '로우'신호(VSS)가 인가된다.
그리고 상기 입력신호(A)는 인버터(INV1)를 통해 '로우'신호(VSS)로 반전되어 피모스트랜지스터(Q4)의 게이트에 인가된다.
이로인해 피모스트랜지스터(Q2)와 피모스트랜지스터(Q4)가 턴온되어 출력(OUTA)으로 는 '하이'신호(VCH)가 출력된다.
상기 입력신호(A)와 출력신호(OUTA)의 전압크기를 비교하면 도2에 도시된 바와같고, 풀업 모스트랜지스터(Q1,Q2)의 전류의 피크치는 도3에 도시된 바와같다.
이상에서 설명한 바와같이 종래의 회로는 두 개의 풀업 피모스트랜지스터의 전원전압으로 높은 구동전압을 사용하였고, 스위칭시 관통전류가 흘러 전류소모가 많은 문제점이 있었다.
본 발명의 목적은 이러한 종래의 문제점을 해결하기 위해 풀업 피모스트랜지스터 중 하나는 낮은 구동전압을 사용하고, 나머지 하나에만 높은 구동전압을 사용하고, 펌핑원리를 이용한 펌프콘덴서의 충전전압을 이용하여 스위칭 시 관통전류가 흐르지 못하도록 함으로써 전류소모를 줄일 수 있도록 한 레벨 시프팅 인버터 회로를 제공하는데 있다.
도 1은 종래 레벨 시프트 회로도.
도 2는 입력신호(A)와 출력전압(OUTA)과의 관계를 나타낸 파형도.
도 3은 풀업 모스트랜지스터의 전류 피크치를 나타낸 파형도.
도 4는 본 발명의 일 실시예시도.
도 5는 도4에 있어서, 입력신호(A)와 출력전압(OUTA)과의 관계를 나타낸 파형도.
도 6은 도4에 있어서, 풀업 모스트랜지스터의 전류 피크치를 나타낸 파형도.
상기 본 발명의 목적을 달성하기 위한 레벨 시프팅 인버터 회로는 드레인은 출력단자로 하며, 입력신호에 따라 온/오프되는 제1풀다운모스트랜지스터와; 상기 입력신호를 반전하여 출력하는 인버터와; 상기 인버터의 출력신호에 따라 온/오프되는 제2풀다운모스트랜지스터와; 드레인은 상기 출력단자에 접속되며, 상기 제2풀다운모스트랜지스터에 동기하여 온/오프되는 높은 전원전압에 풀업된 제1풀업모스트랜지스터와; 상기 입력신호에 따라 온/오프되는 낮은 전원전압에 풀업된 제2풀업모스트랜지스터와; 상기 제2풀업모스트랜지스터의 게이트와 드레인 사이에 접속되어 상기 제2풀업모스트랜지스터 턴온시 낮은 전원전압을 충전하는 펌프커패시터와; 소스는 상기 제2풀업모스트랜지스터의 드레인에 접속되고, 드레인은 상기 제1풀업모스트랜지스터의 게이트에 접속되어, 상기 인버터의 출력신호에 따라 상기 펌프커패시터의 충전전압을 전달하는 모스트랜지스터로 구성한다.
이하, 본 발명의 작용 및 효과에 관하여 일 실시예를 들어 설명하면 다음과 같다.
도4는 본 발명의 일 실시예시도로서, 이에 도시한 바와같이 소스는 접지되고, 드레인은 출력단자(OUTA)로 하며, 입력신호(A)에 따라 온/오프되는 엔모스트랜지스터(Q5)와; 상기 입력신호(A)를 반전하여 '하이'신호(VCC) 또는 '로우'신호(VSS)를 출력하는 인버터(INV1)와; 소스는 접지되고, 상기 인버터(INV1)의 출력신호에 따라 온/오프되는 엔모스트랜지스터(Q4)와; 소스는 전원전압(VCH)에 접속되고, 드레인은 상기 출력단자(OUTA)에 접속되며, 상기 엔모스트랜지스터(Q4)가 온되면 같이 온되는 피모스트랜지스터(Q3)와; 소스는 전원전압(VCC)단에 접속되고, 상기 입력신호(A)에 따라 온/오프되는 피모스트랜지스터(Q1)와; 상기 피모스트랜지스터(Q1)의 게이트와 드레인에 접속되어 상기 피모스트랜지스터(Q1) 턴온시 출력전압(VCC)을 충전하는 펌프커패시터(Q6)와; 소스는 상기 피모스트랜지스터(Q1)의 드레인에 접속되고, 드레인은 상기 피모스트랜지스터(Q3)의 게이트에 접속되어, 상기 인버터(INV1)의 출력신호에 따라 온/오프되어 상기 펌프커패시터(Q6)의 충전전압을 전달하는 피모스트랜지스터(Q2)로 구성한다.
이와같이 구성한 본 발명의 일 실시예의 동작을 살펴보면 다음과 같다.
입력신호(A)가 '로우'신호(VSS)이면, 인버터(INV1)는 이를 반전하여 '하이'신호(VCC)로 출력하는데, 이로인해 엔모스트랜지스터(Q4)가 턴온된다.
상기 엔모스트랜지스터(Q4)가 턴온됨으로 인해 접지측 전원(VSS)을 게이트에 인가받은 피모스트랜지스터(Q3)가 턴온되어 출력(OUTA)으로는 '하이'신호(VCH)가 출력된다.
이때, 상기 입력신호(A)에 의해 피모스트랜지스터(Q1)도 턴온되는데, 이로인해 전원전압(VCC)이 펌프커패시터(Q6)에 충전된다.
반대로 입력신호(A)가 '하이'신호(VCC)이면, 엔모스트랜지스터(Q5)가 턴온되어 출력(OUTA)으로는 '로우'신호(VSS)가 출력된다.
이때, 상기 입력신호(A)를 반전하여 출력하는 인버터(INV1)의 출력신호에 의해 피모스트랜지스터(Q2)가 턴온되어 상기 펌프커패시터(Q6)에 의해 펌핑된 전압(VCC+VCC 〉 VCH)이 피모스트랜지스터(Q3)의 게이트에 인가된다.
이로인해 피모스트랜지스터(Q3)의 관통전류를 막아 준다.
상기 입력신호(A)와 출력신호(OUTA)의 전압크기를 비교하면 도5에 도시된 바와같고, 풀업 모스트랜지스터(Q1,Q3)의 전류의 피크치는 도6에 도시된 바와같다.
이상에서 상세히 설명한 바와같이 본 발명은 풀업 피모스트랜지스터 중 하나는 낮은 구동전압을 사용하고, 나머지 하나에만 높은 구동전압을 사용하고, 펌핑원리를 이용한 펌프콘덴서의 충전전압을 이용하여 스위칭 시 관통전류가 흐르지 못하도록 함으로써 전류소모를 줄일 수 있고, 레벨시프터의 기능과 인버터의 기능을 동시에 수행할 수 있는 효과가 있다.

Claims (3)

  1. 드레인은 출력단자(OUTA)로 하며, 입력신호(A)에 따라 온/오프되는 풀다운모스트랜지스터(Q5)와; 상기 입력신호(A)를 반전하여 출력하는 인버터(INV1)와; 상기 인버터(INV1)의 출력신호에 따라 온/오프되는 풀다운모스트랜지스터(Q4)와; 드레인은 상기 출력단자(OUTA)에 접속되며, 상기 모스트랜지스터(Q4)에 동기하여 온/오프되는 전원전압(VCH)에 풀업된 모스트랜지스터(Q3)와; 상기 입력신호(A)에 따라 온/오프되는 전원전압(VCC)에 풀업된 모스트랜지스터(Q1)와; 상기 모스트랜지스터(Q1)의 게이트와 드레인 사이에 접속되어 상기 모스트랜지스터(Q1) 턴온시 출력전압(VCC)을 충전하는 펌프커패시터(Q6)와; 소스는 상기 모스트랜지스터(Q1)의 드레인에 접속되고, 드레인은 상기 모스트랜지스터(Q3)의 게이트에 접속되어, 상기 인버터(INV1)의 출력신호에 따라 상기 펌프커패시터(Q6)의 충전전압을 전달하는 모스트랜지스터(Q2)로 구성한 것을 특징으로 하는 레벨 시프팅 인버터 회로.
  2. 제1항에 있어서, 모스트랜지스터(Q1,Q2,Q3)는 피모스트랜지스터인 것을 특징으로 하는 레벨 시프팅 인버터 회로.
  3. 제1항에 있어서, 풀다운모스트랜지스터(Q4,Q5)는 엔모스트랜지스터인 것을 특징으로 하는 레벨 시프팅 인버터 회로.
KR1019970037500A 1997-08-06 1997-08-06 레벨 시프팅 인버터 회로 KR100244490B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970037500A KR100244490B1 (ko) 1997-08-06 1997-08-06 레벨 시프팅 인버터 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970037500A KR100244490B1 (ko) 1997-08-06 1997-08-06 레벨 시프팅 인버터 회로

Publications (2)

Publication Number Publication Date
KR19990015395A KR19990015395A (ko) 1999-03-05
KR100244490B1 true KR100244490B1 (ko) 2000-02-01

Family

ID=19516961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970037500A KR100244490B1 (ko) 1997-08-06 1997-08-06 레벨 시프팅 인버터 회로

Country Status (1)

Country Link
KR (1) KR100244490B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486119B1 (ko) * 1997-11-28 2005-07-07 주식회사 하이닉스반도체 고속대칭 버퍼형 반도체집적회로의 전압레벨 쉬프터
KR100908654B1 (ko) * 2002-11-27 2009-07-21 엘지디스플레이 주식회사 레벨 쉬프터 및 그를 내장한 래치

Also Published As

Publication number Publication date
KR19990015395A (ko) 1999-03-05

Similar Documents

Publication Publication Date Title
EP0817385B1 (en) Voltage-level shifter
US4978870A (en) CMOS digital level shifter circuit
US5896045A (en) Static pulsed cross-coupled level shifter and method therefor
KR100363142B1 (ko) 3상태논리게이트회로를갖는반도체집적회로
US5384493A (en) Hi-speed and low-power flip-flop
KR100535346B1 (ko) 반도체 집적회로장치
KR100218336B1 (ko) 레벨 시프터
US6259299B1 (en) CMOS level shift circuit for integrated circuits
KR910015114A (ko) 반도체 디지탈 회로
US20040207450A1 (en) Voltage level shifter and system mounting voltage level shifter therein
US6225838B1 (en) Integrated circuit buffers having reduced power consumption requirements
US6369632B1 (en) CMOS switching circuitry
EP0055073B1 (en) Improvements in or relating to electronic clock generators
KR930018822A (ko) 저전력 레벨 변환기
KR100244490B1 (ko) 레벨 시프팅 인버터 회로
KR19980058191A (ko) 저전력 소비 입력 버퍼
KR100221757B1 (ko) 신호 레벨 변환 회로
US6501298B1 (en) Level-shifting circuitry having “low” output during disable mode
US6459300B1 (en) Level-shifting circuitry having “high” output during disable mode
KR0159221B1 (ko) 전류구동 능력이 큰 게이트 드라이버회로
KR100369346B1 (ko) 저전력레벨쉬프터
KR950009268B1 (ko) 반도체 메모리장치의 고전압 스위치회로
KR100186345B1 (ko) 레벨시프트 회로
KR0173943B1 (ko) 볼테이지 더블러
KR900002789B1 (ko) 시모스를 이용한 고 전류 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee