JP2013247732A - 電源装置 - Google Patents

Abstract

【課題】高効率であってかつＥＭＩノイズを低減可能な力率改善回路を備えた電源装置を提供する。
【解決手段】電源装置１０は、第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１と第３の整流素子Ｄ３からなる第１の直列回路と、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２と第４の整流素子Ｄ４からなる第２の直列回路と、一端が第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１の接続点に接続され、他端が第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２の接続点に接続されたリアクトルＬ１とを含む力率改善回路１を備えており、交流電源Ｖａｃは、その一端が第１のスイッチング素子Ｑ１と第３の整流素子Ｄ３との接続点に接続され、他端が、第２のスイッチング素子Ｑ２と第４の整流素子Ｄ４との接続点に接続され、交流電源Ｖａｃを力率改善回路１の出力グランドからフローティングとしないことにより、ＥＭＩノイズを低減する。
【選択図】図１

Description

本発明は、電源装置に関し、特に、高効率の力率改善回路を備えた電源装置に関する。

従来、入力交流電源の交流電圧を整流後、所望の交流または直流電圧に変換して負荷に供給する電源装置が広く用いられている。このような電源装置には、その力率を改善し、また、装置から発生するＥＭＩノイズを低減するために、力率改善回路を設けることが要求される。そのため、電源装置の一般的な構成では、その入力段に、ダイオードブリッジからなる整流回路と、昇圧コンバータ回路からなる力率改善回路が実装される。

近年、電源装置において、整流回路を一体化した力率改善回路も提案されている（例えば、特許文献１参照）。特許文献１に記載の電力変換装置では、図１１に示す電力変換装置１００のように、ダイオード１０３ａ〜１０３ｄと、ＭＯＳ−ＦＥＴ１０４ａ、１０４ｂと、リアクトル１０２とにより、整流回路を一体化した力率改善回路が構成されている。また、特許文献１には、この回路構成から、ダイオード１０３ｃ、１０３ｄを削除して、ダイオード１０３ａ〜１０３ｄからなる整流回路を、いわゆるブリッジレス化してもよいことが記載されている。

このような力率改善回路は、電源装置の入力段を簡易な回路により構成し、かつ、ダイオードの導通損失を低減して効率を向上することが可能な点で、整流回路と力率改善回路とを個別に設けた構成よりも有利なものである。

特開２０１１−１０９７４１号公報（図１、図３）

しかしながら、図１１に示す力率改善回路には、交流電源１０１の出力端のうちリアクトル１０２に接続される側が、力率改善回路のグランドに対してフローティングとなるとなるため、ＥＭＩノイズが増大するという問題があった。

本発明は、上記課題に鑑みてなされたものであり、高効率であってかつＥＭＩノイズを低減可能な力率改善回路を備えた電源装置を提供することを目的とする。

以下の発明の態様は、本発明の構成を例示するものであり、本発明の多様な構成の理解を容易にするために、項別けして説明するものである。各項は、本発明の技術的範囲を限定するものではなく、発明を実施するための最良の形態を参酌しつつ、各項の構成要素の一部を置換し、削除し、又は、さらに他の構成要素を付加したものについても、本願発明の技術的範囲に含まれ得るものである。

（１）第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）と第３の整流素子（Ｄ３）あるいは第３のスイッチング素子（Ｑ３）とからなる第１の直列回路と、第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）と第４の整流素子（Ｄ４）あるいは第４のスイッチング素子（Ｑ４）とからなり、前記第１の直列回路に並列接続される第２の直列回路と、前記第１及び第２の直列回路及び負荷回路に並列接続される平滑コンデンサ（Ｃ１）と、一端が前記第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）の接続点に接続され、他端が前記第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）の接続点に接続されるリアクトル（Ｌ１）と、を含む力率改善回路と、
前記交流電源（Ｖａｃ）の交流電圧および前記負荷回路に出力される出力電圧を入力するとともに、前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）あるいは前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）と前記第３及び第４のスイッチング素子（Ｑ３、Ｑ４）のスイッチング動作を制御する制御回路部と、を備えており、
前記交流電源（Ｖａｃ）は、その一端が前記第１のスイッチング素子（Ｑ１）と第３の整流素子（Ｄ３）あるいは第３のスイッチング素子（Ｑ３）との接続点に接続され、他端が、前記第２のスイッチング素子（Ｑ２）と第４の整流素子（Ｄ４）あるいは第４のスイッチング素子（Ｑ４）との接続点に接続されていることを特徴とする電源装置（請求項１）。

（２）（１）項に記載の電源装置において、前記制御回路部は、前記第１のスイッチング素子（Ｑ１）および前記第２のスイッチング素子（Ｑ２）を、前記第１のスイッチング素子（Ｑ１）と前記第２のスイッチング素子（Ｑ２）とが同期してスイッチング動作するように制御することを特徴とする電源装置（請求項２）。

（３）（１）項に記載の電源装置において、前記制御回路部は、前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）を、前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）のうち前記交流電源（Ｖａｃ）の高電圧側の端子に接続している方のスイッチング素子がオン状態を持続し、他方のスイッチング素子がスイッチング動作するように制御することを特徴とする電源装置（請求項３）。

（４）（２）または（３）項に記載の電源装置において、前記制御回路部は、前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）のうち、前記交流電源（Ｖａｃ）の高電圧側の端子に接続している方のスイッチング素子に対して、前記交流電源（Ｖａｃ）の両端間電圧が正電圧として重畳された駆動電圧を出力することを特徴とする電源装置（請求項４）。

（５）（１）〜（４）のいずれか１項に記載の電源装置において、前記第１の直列回路は、前記第１の整流素子（Ｄ１）と前記第１のスイッチング素子（Ｑ１）と前記第３のスイッチング素子（Ｑ３）とからなり、前記第２の直列回路は、前記第２の整流素子（Ｄ２）と前記第２のスイッチング素子（Ｑ２）と前記第４のスイッチング素子（Ｑ４）とからなり、前記制御回路部は、前記第３及び第４のスイッチング素子（Ｑ３、Ｑ４）を、前記第３及び第４のスイッチング素子（Ｑ３、Ｑ４）のうち前記交流電源（Ｖａｃ）の高電圧側の端子に接続している方のスイッチング素子がオフ状態を持続し、他方のスイッチング素子がスイッチング動作するように制御することを特徴とする電源装置（請求項５）。

本発明に係る力率改善回路は、以上のように構成したため、高効率であってかつＥＭＩノイズを低減可能な力率改善回路を備えた電源装置を提供することが可能となる。

本発明の第１の実施形態における電源装置を示す回路構成図である。 図１に示す電源装置の第１の制御方法において、装置要部の動作を示す波形図である。 図１に示す電源装置の第１の制御方法における電流経路を示す図であり、（ａ）は正の半周期における電流経路、（ｂ）は負の半周期における電流経路を示す図である。 （ａ）は、図１に示す電源装置の第１の制御方法において、リアクトル電流を示す波形図であり、（ｂ）は（ａ）のＡ１部拡大図、（ｃ）は（ａ）のＢ１部拡大図である。 電源装置のＥＭＩノイズを測定した結果を示すグラフであり、（ａ）は、比較例として従来の電源装置の実測データを示すグラフ、（ｂ）は、本発明の第１の実施形態における電源装置の実測データを示すグラフである。 図１に示す電源装置の第２の制御方法において、装置要部の動作を示す波形図である。 本発明の第２の実施形態における電源装置を示す回路構成図である。 図７に示す電源装置の第３の制御方法において、装置要部の動作を示す波形図である。 図７に示す電源装置の第３の制御方法における電流経路を示す図であり、（ａ）は正の半周期における電流経路、（ｂ）は負の半周期における電流経路を示す図である。 図７に示す電源装置の第４の制御方法において、装置要部の動作を示す波形図である。 従来の電源装置の一例を示す回路構成図である。

以下、本発明の実施形態を添付図面に基づいて説明する。
図１は、本発明の第１の実施形態における電源装置１０を示す回路構成図である。電源装置１０は、力率改善回路１を備え、力率改善回路１の後段に接続される負荷回路２に電力を供給している。力率改善回路１は、交流電源Ｖａｃから入力される交流電圧を整流、昇圧、及び力率改善し、負荷回路２に印加する機能を担うものである。負荷回路２は、典型的には、ＤＣ−ＤＣコンバータ回路またはＤＣ−ＡＣコンバータ回路から構成され、電源装置１０は、その入力段に力率改善回路１を備えたＡＣ−ＤＣコンバータまたはＡＣ−ＡＣコンバータをなす。但し、本発明は、負荷回路２の具体的構成によって限定されるものではなく、任意の適切な回路とすることができる。

力率改善回路１は、第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１と第３の整流素子Ｄ３からなる第１の直列回路（必要な場合、符号「Ｄ１−Ｑ１−Ｄ３」を付す）と、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２と第４の整流素子Ｄ４からなる第２の直列回路（必要な場合、符号Ｄ２−Ｑ２−Ｄ４を付す）とを備えている。

力率改善回路１では、第１〜第４の整流素子Ｄ１〜Ｄ４としてダイオードが用いられ、第１、第２のスイッチング素子Ｑ１、Ｑ２としてＭＯＳ−ＦＥＴが用いられており、第１の直列回路は、第１の整流素子Ｄ１のアノード端子と第１のスイッチング素子Ｑ１のドレイン端子とを接続し、さらに、第１のスイッチング素子Ｑ１のソース端子と第３の整流素子Ｄ３のカソード端子を接続してなり、第２の直列回路は、第２の整流素子Ｄ２のアノード端子と第２のスイッチング素子Ｑ２のドレイン端子とを接続し、さらに、第２のスイッチング素子Ｑ２のソース端子と第４の整流素子Ｄ４のカソード端子を接続してなる。

第１の直列回路と第２の直列回路は、第１、第２の整流素子Ｄ１、Ｄ２のカソード端子同士を接続し、また、第３、第４の整流素子Ｄ３、Ｄ４のアノード端子同士を接続して、互いに並列に接続されている。さらに、第１、第２の整流素子Ｄ１、Ｄ２のカソード端子同士の接続点には、平滑コンデンサＣ１の一端が接続され、また、第３、第４の整流素子Ｄ３、Ｄ４のアノード端子同士の接続点には、平滑コンデンサＣ１の他端が接続されており、このように、平滑コンデンサＣ１は、第１の直列回路及び第２の直列回路と並列に接続される。そして、平滑コンデンサＣ１と並列に負荷回路２が接続される。

また、力率改善回路１は、リアクトルＬ１を備えており、リアクトルＬ１の一端は、第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１の接続点に接続され、他端は、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２の接続点に接続される。電源装置１０において、交流電源Ｖａｃの一端Ｌ（以下、Ｌ側の端子ともいう）は、第１のスイッチング素子Ｑ１と第３の整流素子Ｄ３との接続点に接続され、他端Ｎ（以下、Ｎ側の端子ともいう）は、第２のスイッチング素子Ｑ２と第４の整流素子Ｄ４との接続点に接続されている。

以上のように構成された電源装置１０において、第３、第４の整流素子Ｄ３、Ｄ４のアノード端子と平滑コンデンサＣ１の一端の接続ラインが、力率改善回路１の出力電圧のグランドを構成する。

電源装置１０は、さらに、第１、第２のスイッチング素子Ｑ１、Ｑ２のスイッチング動作（オン・オフ動作）を制御する駆動制御回路（制御回路部の一例）３を備えている。駆動制御回路３には、力率改善回路１から負荷回路２に出力される出力電圧Ｖｏが入力され、この出力電圧Ｖｏに応じて第１、第２のスイッチング素子Ｑ１、Ｑ２のスイッチング動作を制御することにより、力率改善回路１の所望の出力電圧を達成する。また、駆動制御回路３には、交流電源Ｖａｃの交流電圧が、Ｌ側の端子電圧Ｖｉ３とＮ側の端子電圧Ｖｉ４として入力されており、これによって、駆動制御回路３は、後述するように第１、第２のスイッチング素子Ｑ１、Ｑ２に対する適正な駆動信号（この場合、ゲート駆動電圧Ｓ１、Ｓ２）を生成する。

ここで、本発明では、交流電源Ｖａｃの極性について、交流電源Ｖａｃの両端Ｌ、ＮのうちＬ側の端子電圧がＮ側の端子電圧よりも高電圧となる半周期間の極性を正極性といい、Ｎ側の端子電圧がＬ側の端子電圧よりも高電圧となる半周期間の極性を負極性というものとする。そして、電源装置１０は、交流電源Ｖａｃの正負の極性を判別するためのＡＣ極性検出回路４を備えており、ＡＣ極性検出回路４には、交流電源Ｖａｃの交流電圧が入力され、駆動制御回路３には、交流電源Ｖａｃの極性を示すＡＣ極性信号Ｖｉ１、Ｖｉ２が入力されている。

以上のような構成された電源装置１０が備える力率改善回路１は、駆動制御回路３から出力されるスイッチング素子の駆動信号Ｓ１、Ｓ２に従って、第１、第２のスイッチング素子Ｑ１、Ｑ２をスイッチング動作させることにより、第１、第２のスイッチング素子Ｑ１、Ｑ２を共有するブリッジレス整流回路と昇圧回路とが一体化された力率改善回路として機能するものである。

以下、図１とともに図２〜図４を参照して、電源装置１０の第１の制御方法における動作について説明する。尚、第１の制御方法は、以下に説明するように交流電源Ｖａｃの全周期にわたって第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２を同期してスイッチング動作させるものであるため、少なくともそのスイッチング動作のために、駆動制御回路３において交流電源Ｖａｃの極性の正負を判別する必要はない。したがって、電源装置１０を第１の制御方法で動作させる場合には、図１に示す回路構成からＡＣ極性検出回路４を削除することができる。

ここで、図２に示す各波形は、（ａ）が、交流電源Ｖａｃの両端間の電圧波形、（ｂ）が、第１のスイッチング素子Ｑ１に対する駆動信号（以下、ゲート駆動電圧ともいう）Ｓ１、（ｃ）が、第２のスイッチング素子Ｑ２に対する駆動信号（以下、ゲート駆動電圧ともいう）Ｓ２、（ｄ）がリアクトルＬ１に流れるリアクトル電流ＩＬ１である。また、図３（ａ）は、交流電源Ｖａｃが正極性となる半周期間の電流経路Ｗ１、Ｗ２を示す図、図３（ｂ）は、交流電源Ｖａｃが負極性となる半周期間の電流経路Ｗ３、Ｗ４を示す図である。

尚、図２において、（ａ）に示す交流電源Ｖａｃの電圧波形は、その中性点を基準（０）として示したものであり、図２（ｂ）、（ｃ）に示すゲート駆動電圧Ｓ１、Ｓ２は、力率改善回路１の出力電圧のグランドを基準（０）として示された電圧波形である。
また、図２（ｄ）において、リアクトル電流ＩＬ１は、第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１との接続点側の一端から、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２との接続点側の一端へ向かって流れる方向を正方向として示されている。

まず、交流電源Ｖａｃが正極性となる半周期では、第１及び第２のスイッチング素子Ｑ１、Ｑ２のゲート駆動電圧Ｓ１、Ｓ２がハイレベルとなり、これらのスイッチング素子がターンオンされると、交流電源ＶａｃのＬ側の端子から、第１のスイッチング素子Ｑ１のソース−ドレイン間、リアクトルＬ１、第２のスイッチング素子Ｑ２のソース−ドレイン間を経て、交流電源ＶａｃのＮ側の端子に至る入力電流の電流経路Ｗ１（図３（ａ））が形成され、リアクトルＬ１に流れる正方向のリアクトル電流ＩＬ１が次第に増大するとともに、リアクトルＬ１にその電流値に応じたエネルギーが蓄積される。

次いで、第１及び第２のスイッチング素子Ｑ１、Ｑ２がターンオフされると、交流電源ＶａｃのＬ側の端子から、第１のスイッチング素子Ｑ１の寄生ダイオード、リアクトルＬ１、第２の整流素子Ｄ２を通じて、平滑コンデンサＣ１を充電するように入力電流が流れる電流経路Ｗ２（図３（ａ））が形成され、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン期間にリアクトルＬ１に蓄積されたエネルギーが平滑コンデンサＣ１に移送される。この間に、リアクトル電流ＩＬ１は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のターンオフ直前の値をピーク値として、次第に減少する。そして、電源装置１０において、この電流経路Ｗ２の交流電源ＶａｃのＮ側端子へのリターンパスは、第４の整流素子Ｄ４を通じて提供される。

次いで、駆動制御回路３は、所定の期間の経過後、再び第１及び第２のスイッチング素子Ｑ１、Ｑ２をターンオンさせ、正の半周期の間、このような第１及び第２のスイッチング素子Ｑ１、Ｑ２の同期したスイッチング動作を繰り返すことになる。この際、典型的には、各スイッチング動作におけるターンオン期間は、駆動制御回路３に入力される出力電圧Ｖｏ等に基づいて制御され、これによって、力率改善回路１から所望の直流電圧を負荷回路２に供給する。

また、電源装置１０では、交流電源Ｖａｃの正極性の半周期間、上述した電流経路Ｗ１、Ｗ２が形成されることにより、交流電源ＶａｃのＮ側の端子は、第４の整流素子Ｄ４を通じて力率改善回路１の出力グランドに接地されることになる。したがって、駆動制御回路３に入力される交流電源ＶａｃのＮ側の端子電圧Ｖｉ４はグランド電位に保持され、高電圧であるＬ側の端子電圧Ｖｉ３は、力率改善回路１の出力グランドを基準とする交流電源Ｖａｃの両端間電圧となる。

そして、電源装置１０において、駆動制御回路３は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のゲート駆動電圧Ｓ１、Ｓ２として、第１及び第２のスイッチング素子Ｑ１、Ｑ２の仕様に基づく所定のゲート−ソース間電圧に対して、それぞれ入力される交流電源Ｖａｃの端子電圧Ｖｉ３、Ｖｉ４を重畳して出力するように構成されている。したがって、交流電源Ｖａｃが正極性となる半周期間において、ソース端子が交流電源Ｖａｃの高電圧側の端子Ｌに接続されている第１のスイッチング素子Ｑ１には、所定のゲート−ソース間電圧に対して交流電源Ｖａｃの両端間電圧が正電圧として重畳されたゲート駆動電圧Ｓ１が出力され、ソース端子が低電圧側の端子Ｎに接続されている第２のスイッチング素子Ｑ２には、所定のゲート−ソース間電圧がゲート駆動電圧Ｓ２としてそのまま出力される。電源装置１０では、これによって、第１及び第２のスイッチング素子Ｑ１、Ｑ２の両方に対して、スイッチング動作のために適切なレベルのゲート駆動電圧Ｓ１、Ｓ２が供給される。

次に、交流電源Ｖａｃが負極性となる半周期では、第１及び第２のスイッチング素子Ｑ１、Ｑ２のゲート駆動電圧Ｓ１、Ｓ２がハイレベルとなり、これらのスイッチング素子がターンオンされると、交流電源ＶａｃのＮ側の端子から、第２のスイッチング素子Ｑ２のソース−ドレイン間、リアクトルＬ１、第１のスイッチング素子Ｑ１のソース−ドレイン間を経て、交流電源ＶａｃのＬ側の端子に至る入力電流の電流経路Ｗ３（図３（ｂ））が形成され、リアクトルＬ１に流れる負方向のリアクトル電流ＩＬ１が次第に増大するとともに、リアクトルＬ１にその電流値に応じたエネルギーが蓄積される。

次いで、第１及び第２のスイッチング素子Ｑ１、Ｑ２がターンオフされると、交流電源ＶａｃのＮ側の端子から、第２のスイッチング素子Ｑ２の寄生ダイオード、リアクトルＬ１、第１の整流素子Ｄ１を通じて、平滑コンデンサＣ１を充電するように入力電流が流れる電流経路Ｗ４（図３（ｂ））が形成され、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン期間にリアクトルＬ１に蓄積されたエネルギーが平滑コンデンサＣ１に移送される。この間に、リアクトル電流ＩＬ１は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のターンオフ直前の値をピーク値として、次第に減少する。そして、電源装置１０において、この電流経路Ｗ４の交流電源ＶａｃのＬ側端子へのリターンパスは、第３の整流素子Ｄ３を通じて提供される。

次いで、駆動制御回路３は、所定の期間の経過後、再び第１及び第２のスイッチング素子Ｑ１、Ｑ２をターンオンさせ、負の半周期の間、このような第１及び第２のスイッチング素子Ｑ１、Ｑ２の同期したスイッチング動作を繰り返すことになる。この際、典型的には、各スイッチング動作におけるターンオン期間は、駆動制御回路３に入力される出力電圧Ｖｏ等に基づいて制御され、これによって、力率改善回路１から所望の直流電圧を負荷回路２に供給する。

また、電源装置１０では、交流電源Ｖａｃの負極性の半周期間、上述した電流経路Ｗ３、Ｗ４が形成されることにより、交流電源ＶａｃのＬ側の端子は、第３の整流素子Ｄ３を通じて力率改善回路１の出力グランドに接地されることになる。したがって、駆動制御回路３に入力される交流電源ＶａｃのＬ側の端子電圧Ｖｉ３はグランド電位に保持され、高電圧であるＮ側の端子電圧Ｖｉ４は、力率改善回路１の出力グランドを基準とする交流電源Ｖａｃの両端間電圧となる。

これによって、交流電源Ｖａｃが負極性となる半周期間において、ソース端子が交流電源Ｖａｃの高電圧側の端子Ｎに接続されている第２のスイッチング素子Ｑ２には、所定のゲート−ソース間電圧に対して交流電源Ｖａｃの両端間電圧が正電圧として重畳されたゲート駆動電圧Ｓ２が出力され、ソース端子が低電圧側の端子Ｌに接続されている第１のスイッチング素子Ｑ１には、所定のゲート−ソース間電圧がゲート駆動電圧Ｓ１としてそのまま出力される。これによって、電源装置１０では、負の半周期においても、第１及び第２のスイッチング素子Ｑ１、Ｑ２の両方に対して、スイッチング動作のために適切なレベルのゲート駆動電圧Ｓ１、Ｓ２が供給される。

尚、図２（ｂ）〜（ｄ）において、ゲート駆動電圧Ｓ１、Ｓ２及びリアクトル電流ＩＬ１は、動作を分かりやすくすることを目的として、比較的低周波数の波形として模式的に示されている。電源装置１０の実際の動作では、図４（ａ）及びそのＡ１部分の拡大図（図４（ｂ））及びＢ１部分の拡大図（図４（ｃ））に、リアクトル電流ＩＬ１の電流波形を示すように、ゲート駆動電圧Ｓ１、Ｓ２のパルス周波数（第１及び第２のスイッチング素Ｑ１、Ｑ２のスイッチング周波数）及びそれに伴うリアクトル電流ＩＬの電流波形の振動周波数は、典型的には、交流電源Ｖａｃの交流電圧の周波数に対して、非常に高い周波数を有するものである。なお、本実施例は、臨界モードでの動作例を示したが、これに限定されるものではなく、動作モードは連続モードあるいは不連続モードであってもよい。

このように、電源装置１０は、低廉かつ簡素な力率改善回路１を用いて、交流電源Ｖａｃから入力される交流電圧を整流、昇圧するとともに、力率改善を実施するものである。その際、電源装置１０では、交流電源Ｖａｃが力率改善回路１の出力電圧のグランドからフローティングとならない構成としたことにより、従来の電源装置と比較して、ＥＭＩノイズを低減することが可能となる。

図５に、電源装置のＥＭＩノイズを測定した実測データの一例を示す。図５（ａ）は、比較例として、従来の電源装置のＥＭＩノイズの実測データ、図５（ｂ）は、本発明の第１の実施形態に係る電源装置１０のＥＭＩノイズの実測データである。図５から、広い周波数帯域にわたって、電源装置１０のＥＭＩノイズのレベルが低減していることが分かる。

次に、図１とともに図６を参照して、電源装置１０の第２の制御方法における動作について説明する。ここで、図６に示す各波形は、図２と同様に、（ａ）が、交流電源Ｖａｃの両端間の電圧波形、（ｂ）が、第１のスイッチグ素子Ｑ１に対するゲート駆動電圧Ｓ１、（ｃ）が、第２のスイッチグ素子Ｑ２に対するゲート駆動電圧Ｓ２、（ｄ）がリアクトルＬ１に流れるリアクトル電流ＩＬ１である。

第２の制御方法は、上述した第１の制御方法と比較して、駆動制御回路３が、第１及び第２のスイッチング素子Ｑ１、Ｑ２を、第１及び第２のスイッチング素子Ｑ１、Ｑ２のうち、交流電源Ｖａｃの高電圧側の端子に接続している方のスイッチング素子がオン状態を持続し、他方のスイッチング素子がスイッチング動作するように制御する点で相違するものである。

具体的には、駆動制御回路３は、交流電源Ｖａｃが正極性となる半周期間では、交流電源Ｖａｃの高電圧側の端子Ｌに接続されている第１のスイッチング素子Ｑ１に対して、常時、所定のゲート−ソース間電圧に対して交流電源Ｖａｃの両端間電圧が正電圧として重畳されたゲート駆動電圧Ｓ１を出力することによって、第１のスイッチング素子Ｑ１をオン状態に保持し、一方、第２のスイッチング素子Ｑ２に対しては、図２（ｃ）に示すゲート駆動電圧Ｓ２と同様のゲート駆動電圧Ｓ２を出力することによって、スイッチング動作させる。

これによって、第２の制御方法では、第２のスイッチング素子Ｑ２がターンオフされ、リアクトル電流ＩＬ１により平滑コンデンサＣ１が充電される段階においても、図３（ａ）に示す電流経路Ｗ２に相当する電流経路が、第１のスイッチング素子Ｑ１の寄生ダイオードではなく、そのソース−ドレイン間を通じて形成される。

同様に、駆動制御回路３は、交流電源Ｖａｃが負極性となる半周期間では、交流電源Ｖａｃの高電圧側の端子Ｎに接続されている第２のスイッチング素子Ｑ２に対して、常時、所定のゲート−ソース間電圧に対して交流電源Ｖａｃの両端間電圧が正電圧として重畳されたゲート駆動電圧Ｓ２を出力することによって、第２のスイッチング素子Ｑ２をオン状態に保持し、一方、第１のスイッチング素子Ｑ１に対しては、図２（ｂ）に示すゲート駆動電圧Ｓ１と同様のゲート駆動電圧Ｓ１を出力することによって、スイッチング動作させる。

これによって、第２の制御方法では、第１のスイッチング素子Ｑ１がターンオフされ、リアクトル電流ＩＬ１により平滑コンデンサＣ１が充電される段階においても、図３（ｂ）に示す電流経路Ｗ４に相当する電流経路が、第２のスイッチング素子Ｑ２の寄生ダイオードではなく、そのソース−ドレイン間を通じて形成される。

電源装置１０を第２の制御方法に従って動作させた場合、第１の制御方法に従って動作させた場合と同等の作用効果を奏することに加えて、電流経路Ｗ２、Ｗ４において、第１及び第２のスイッチング素子Ｑ１、Ｑ２の寄生ダイオードに電流が流れないため、電力損失を低減して効率を向上させ、かつ、第１及び第２のスイッチング素子Ｑ１、Ｑ２の温度上昇を防ぐことが可能となる。

尚、第２の制御方法では、駆動制御回路３が交流電源Ｖａｃの極性の正負を判別可能なことが必須となる。電源装置１０において、この判別は、ＡＣ極性検出回路４から駆動制御回路３に入力されるＡＣ極性信号Ｖｉ１、Ｖｉ２に基づいて実施される。例えば、ＡＣ極性信号Ｖｉ１、Ｖｉ２は、交流電源Ｖａｃの端子電圧Ｖｉ３、Ｖｉ４またはこれらの端子電圧Ｖｉ３、Ｖｉ４を適切な分圧回路により分圧した電圧であってもよい。但し、ＡＣ極性検出回路４及びＡＣ極性信号Ｖｉ１、Ｖｉ２は、駆動制御回路３が交流電源Ｖａｃの極性の正負を判別可能な限り、任意の適切な回路及び信号とすることが可能である。例えば、ＡＣ極性信号は、交流電源Ｖａｃの極性の正及び負に応じてハイレベル及びローレベルとなる１出力の信号であってもよい。

次に、図７〜図１０を参照して、本発明の第２の実施形態における電源装置１０ａ及びその動作について説明する。尚、以下の説明では、上述した第１の実施形における電源装置１０と共通の部分に関する説明は適宜省略し、主として電源装置１０との相違点について説明する。電源装置１０ａの構成は、図７に示すように、第１の実施形態における電源装置１０に対して、第１の直列回路の構成要素である第３の整流素子Ｄ３が第３のスイッチング素子Ｑ３に置き換えられ、第２の直列回路の構成要素である第４の整流素子Ｄ４が第４のスイッチング素子Ｑ４に置き換えられた力率改善回路１ａを備えるとともに、駆動制御回路３が、第１及び第２のスイッチング素子Ｑ１、Ｑ２とともに、ゲート駆動電圧Ｓ３、Ｓ４に従って第３、第４のスイッチング素子Ｑ３、Ｑ４のスイッチング動作を制御する点で相違するものである。

電源装置１０ａにおいて、第３及び第４のスイッチング素子Ｑ３、Ｑ４は、ＭＯＳ−ＦＥＴからなり、第１の直列回路の第１のスイッチング素子Ｑ１のソース端子は、第３のスイッチング素子Ｑ３のドレイン端子に接続され、第２の直列回路の第２のスイッチング素子Ｑ２のソース端子は、第４のスイッチング素子Ｑ４のドレイン端子に接続されている。

次に、電源装置１０ａの第３の制御方法における動作について説明する。この第３の制御方法は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のスイッチング動作に関して上述した第１の制御方法と同様の制御方法である。

図８には、電源装置１０ａの第３の制御方法に従った動作における交流電源Ｖａｃの両端間の電圧波形（図８（ａ））、第１のスイッチング素子Ｑ１に対するゲート駆動電圧Ｓ１（図８（ｂ））、第２のスイッチング素子Ｑ２に対するゲート駆動電圧Ｓ２（図８（ｃ））、第４のスイッチング素子Ｑ４に対するゲート駆動電圧Ｓ４（図８（ｄ））、第３のスイッチング素子Ｑ３に対するゲート駆動電圧Ｓ３（図８（ｅ））、及び、リアクトルＬ１に流れるリアクトル電流ＩＬ１（図８（ｆ））が示されている。
また、図９（ａ）は、交流電源Ｖａｃが正極性となる半周期間の電流経路Ｗ５、Ｗ６を示す図、図９（ｂ）は、交流電源Ｖａｃが負極性となる半周期間の電流経路Ｗ７、Ｗ８を示す図である。

第３の制御方法は、駆動制御回路３が、第３及び第４のスイッチング素子Ｑ３、Ｑ４を、第３及び第４のスイッチング素子Ｑ３、Ｑ４のうち交流電源Ｖａｃの高電圧側の端子に接続している方のスイッチング素子がオフ状態を持続し、他方のスイッチング素子がスイッチング動作するように制御することを特徴とするものである。

具体的には、交流電源Ｖａｃが正極性となる半周期では、交流電源Ｖａｃの高電圧側の端子Ｌに接続されている第３のスイッチング素子Ｑ３に対するゲート駆動電圧Ｓ３はローレベルに保持され（図８（ｅ））、第３のスイッチング素子Ｑ３はオフ状態に維持される。一方、図８（ｂ）、（ｃ）、（ｄ）に示すように、第４のスイッチング素子Ｑ４に対しては、駆動制御回路３から、第１及び第２のスイッチング素子Ｑ１、Ｑ２に対するゲート駆動電圧Ｓ１、Ｓ２とは相補的なパルス電圧であるゲート駆動電圧Ｓ４が出力され、これによって、第４のスイッチング素子Ｑ４は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のスイッチング動作と相補的なスイッチング動作を実行する。

したがって、第１及び第２のスイッチング素子Ｑ１、Ｑ２のゲート駆動電圧Ｓ１、Ｓ２がハイレベルとなり、これらのスイッチング素子がターンオンされている間（第３及び第４のスイッチング素子Ｑ３、Ｑ４はターンオフ）には、交流電源ＶａｃのＬ側の端子から、第１のスイッチング素子Ｑ１のソース−ドレイン間、リアクトルＬ１、第２のスイッチング素子Ｑ２のソース−ドレイン間を経て、交流電源ＶａｃのＮ側の端子に至る入力電流の電流経路Ｗ５（図９（ａ））が形成され、リアクトルＬ１に流れる正方向のリアクトル電流ＩＬ１が次第に増大するとともに、リアクトルＬ１にその電流値に応じたエネルギーが蓄積される。

次いで、第１及び第２のスイッチング素子Ｑ１、Ｑ２がターンオフされ、かつ、第４のスイッチング素子Ｑ４がターンオンされると、交流電源ＶａｃのＬ側の端子から、第１のスイッチング素子Ｑ１の寄生ダイオード、リアクトルＬ１、第２の整流素子Ｄ２を通じて、平滑コンデンサＣ１を充電するように入力電流が流れる電流経路Ｗ６（図９（ａ））が形成され、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン期間にリアクトルＬ１に蓄積されたエネルギーが平滑コンデンサＣ１に移送される。この間に、リアクトル電流ＩＬ１は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のターンオフ直前の値をピーク値として、次第に減少する。そして、電源装置１０ａにおいて、この電流経路Ｗ６の交流電源ＶａｃのＮ側端子へのリターンパスは、ターンオンされている第４のスイッチング素子Ｑ４のソース−ドレイン間を通じて提供される。

また、交流電源Ｖａｃが負極性となる半周期では、交流電源Ｖａｃの高電圧側の端子Ｎに接続されている第４のスイッチング素子Ｑ４に対するゲート駆動電圧Ｓ４はローレベルに保持され（図８（ｄ））、第４のスイッチング素子Ｑ４はオフ状態に維持される。一方、図８（ｂ）、（ｃ）、（ｅ）に示すように、第３のスイッチング素子Ｑ３に対しては、駆動制御回路３から、第１及び第２のスイッチング素子Ｑ１、Ｑ２に対するゲート駆動電圧Ｓ１、Ｓ２とは相補的なパルス電圧であるゲート駆動電圧Ｓ３が出力され、これによって、第３のスイッチング素子Ｑ３は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のスイッチング動作と相補的なスイッチング動作を実行する。

したがって、第１及び第２のスイッチング素子Ｑ１、Ｑ２のゲート駆動電圧Ｓ１、Ｓ２がハイレベルとなり、これらのスイッチング素子がターンオンされている間（第３及び第４のスイッチング素子Ｑ３、Ｑ４はターンオフ）には、交流電源ＶａｃのＮ側の端子から、第２のスイッチング素子Ｑ２のソース−ドレイン間、リアクトルＬ１、第１のスイッチング素子Ｑ１のソース−ドレイン間を経て、交流電源ＶａｃのＬ側の端子に至る入力電流の電流経路Ｗ７（図９（ｂ））が形成され、リアクトルＬ１に流れる負方向のリアクトル電流ＩＬ１が次第に増大するとともに、リアクトルＬ１にその電流値に応じたエネルギーが蓄積される。

次いで、第１及び第２のスイッチング素子Ｑ１、Ｑ２がターンオフされ、かつ、第３のスイッチング素子Ｑ３がターンオンされると、交流電源ＶａｃのＮ側の端子から、第１のスイッチング素子Ｑ１の寄生ダイオード、リアクトルＬ１、第１の整流素子Ｄ１を通じて、平滑コンデンサＣ１を充電するように入力電流が流れる電流経路Ｗ８（図９（ｂ））が形成され、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン期間にリアクトルＬ１に蓄積されたエネルギーが平滑コンデンサＣ１に移送される。この間に、リアクトル電流ＩＬ１は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のターンオフ直前の値をピーク値として、次第に減少する。そして、電源装置１０ａにおいて、この電流経路Ｗ８の交流電源ＶａｃのＬ側端子へのリターンパスは、ターンオンされている第３のスイッチング素子Ｑ３のソース−ドレイン間を通じて提供される。

以上のように、電源装置１０ａを第３の制御方法に従って動作させた場合、電源装置１０を第１の制御方法に従って動作させた場合と同等の作用効果を奏することに加えて、電流経路Ｗ６、Ｗ８において、第３及び第４の整流素子Ｄ３、Ｄ４ではなく、第４及び第３のスイッチング素子Ｑ４、Ｑ３のソース−ドレイン間に電流が流れるため、電力損失を低減して効率を向上させることが可能となる。

さらに、本実施形態における電源装置１０ａは、第４の制御方法に従って動作させるものであってもよい。第４の制御方法は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のスイッチング動作に関して上述した第２の制御方法と同様の制御方法であり、図１０には、第４の制御方法に従って電源装置１０ａを動作させた場合の、図８と同様の波形が示されている。

第４の制御方法は、交流電源Ｖａｃが正極性となる半周期間では、第１及び第２のスイッチング素子Ｑ１、Ｑ２のうち、第２のスイッチング素子Ｑ２のみがスイッチング動作し（図１０（ａ）、（ｂ））、交流電源Ｖａｃが負極性となる半周期間では、第１及び第２のスイッチング素子Ｑ１、Ｑ２のうち、第１のスイッチング素子Ｑ１のみがスイッチング動作する（図１０（ａ）、（ｂ））ことに応じて、交流電源Ｖａｃが正極性となる半周期間では、第４のスイッチング素子Ｑ４は第２のスイッチング素子Ｑ２のスイッチング動作と相補的にスイッチング動作し（図１０（ｃ）、（ｄ））、交流電源Ｖａｃが負極性となる半周期間では、第３のスイッチング素子Ｑ３は第１のスイッチング素子Ｑ１のスイッチング動作と相補的にスイッチング動作する（図１０（ｂ）、（ｅ））点を除いて、上述した第３の制御方法と同様のものである。

電源装置１０ａを第４の制御方法に従って動作させた場合、第３の制御方法に従って動作させた場合と同等の作用効果を奏することに加えて、電流経路Ｗ６、Ｗ８において、第１及び第２のスイッチング素子Ｑ１、Ｑ２の寄生ダイオードに電流が流れないため、電力損失を低減して効率を向上させ、かつ、第１及び第２のスイッチング素子Ｑ１、Ｑ２の温度上昇を防ぐことが可能となる。

以上、本発明を好ましい実施形態を用いて説明してきたが、本発明に係る電源装置は、上述した実施形態に限定されるものではない。例えば、第１〜第４のスイッチング素子Ｑ１〜Ｑ４は、ＭＯＳ―ＦＥＴに限定されず、例えばＩＧＢＴ等の任意の適切なスイッチング素子を用いることが可能である。さらに、本発明に係る電源装置において、第１〜第４のスイッチング素子Ｑ１〜Ｑ４として寄生ダイオードを有しないスイッチング素子を用いた場合には、寄生ダイオードに電流を流す替わりに、必要に応じてスイッチング素子をターンオンさせるように制御すればよいことは言うまでもない。

１，１ａ：力率改善回路、２：負荷回路、３：駆動制御回路（制御回路部の一例）、４：ＡＣ極性検出回路、Ｃ１:平滑コンデンサ、Ｄ１：第１の整流素子、Ｄ２：第２の整流素子、Ｄ３：第３の整流素子、Ｄ４：第４の整流素子、Ｌ１：リアクトル、Ｑ１:第１のスイッチング素子、Ｑ２:第２のスイッチング素子、Ｑ３：第３のスイッチング素子、Ｑ４：第４のスイッチング素子

Claims (5)

1. 第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）と第３の整流素子（Ｄ３）あるいは第３のスイッチング素子（Ｑ３）とからなる第１の直列回路と、第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）と第４の整流素子（Ｄ４）あるいは第４のスイッチング素子（Ｑ４）とからなり、前記第１の直列回路に並列接続される第２の直列回路と、前記第１及び第２の直列回路及び負荷回路に並列接続される平滑コンデンサ（Ｃ１）と、一端が前記第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）の接続点に接続され、他端が前記第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）の接続点に接続されるリアクトル（Ｌ１）と、を含む力率改善回路と、
   前記交流電源（Ｖａｃ）の交流電圧および前記負荷回路に出力される出力電圧を入力するとともに、前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）あるいは前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）と前記第３及び第４のスイッチング素子（Ｑ３、Ｑ４）のスイッチング動作を制御する制御回路部と、を備えており、
   前記交流電源（Ｖａｃ）は、その一端が前記第１のスイッチング素子（Ｑ１）と第３の整流素子（Ｄ３）あるいは第３のスイッチング素子（Ｑ３）との接続点に接続され、他端が、前記第２のスイッチング素子（Ｑ２）と第４の整流素子（Ｄ４）あるいは第４のスイッチング素子（Ｑ４）との接続点に接続されていることを特徴とする電源装置。
2. 前記制御回路部は、前記第１のスイッチング素子（Ｑ１）および前記第２のスイッチング素子（Ｑ２）を、前記第１のスイッチング素子（Ｑ１）と前記第２のスイッチング素子（Ｑ２）とが同期してスイッチング動作するように制御することを特徴とする請求項１に記載の電源装置。
3. 前記制御回路部は、前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）を、前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）のうち前記交流電源（Ｖａｃ）の高電圧側の端子に接続している方のスイッチング素子がオン状態を持続し、他方のスイッチング素子がスイッチング動作するように制御することを特徴とする請求項１に記載の電源装置。
4. 前記制御回路部は、前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）のうち、前記交流電源（Ｖａｃ）の高電圧側の端子に接続している方のスイッチング素子に対して、前記交流電源（Ｖａｃ）の両端間電圧が正電圧として重畳された駆動電圧を出力することを特徴とする請求項２または３に記載の電源装置。
5. 前記第１の直列回路は、前記第１の整流素子（Ｄ１）と前記第１のスイッチング素子（Ｑ１）と前記第３のスイッチング素子（Ｑ３）とからなり、前記第２の直列回路は、前記第２の整流素子（Ｄ２）と前記第２のスイッチング素子（Ｑ２）と前記第４のスイッチング素子（Ｑ４）とからなり、前記制御回路部は、前記第３及び第４のスイッチング素子（Ｑ３、Ｑ４）を、前記第３及び第４のスイッチング素子（Ｑ３、Ｑ４）のうち前記交流電源（Ｖａｃ）の高電圧側の端子に接続している方のスイッチング素子がオフ状態を持続し、他方のスイッチング素子がスイッチング動作するように制御することを特徴とする請求項１から４のいずれか１項に記載の電源装置。

Images