JP2014124084A

JP2014124084A - 力率改善回路

Info

Publication number: JP2014124084A
Application number: JP2013261989A
Authority: JP
Inventors: Yueqing Wang; ワン、ユエチン
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2012-12-20
Filing date: 2013-12-19
Publication date: 2014-07-03
Anticipated expiration: 2033-12-19
Also published as: US9270166B2; US20140177307A1; CN103887962A; JP6255974B2; CN103887962B

Abstract

【課題】ブリッジ損失を減少し、コモンモードノイズを低減できる、サイズが小さい力率改善回路を提供する。
【解決手段】本発明の力率改善回路は、それぞれ一つのスイッチ素子と一つの整流素子とが直列接続された２つの直列回路と、前記２つの直列回路のそれぞれにおける前記スイッチ素子の一端と前記整流素子の一端との間に接続される、単相交流電源の入力端と、２つの前記スイッチ素子（Ｓ１，Ｓ２）の他端間に接続されたインダクタ素子（Ｌ１）と、２つの前記スイッチ素子（Ｓ１，Ｓ２）の前記他端と出力端間にそれぞれ接続された２つの整流素子（Ｄ１，Ｄ２）と、前記直列回路中の整流素子の他端と前記出力端間に接続されたコンデンサ素子（Ｃ１）とを備える。
【選択図】図７

Description

本発明は力率改善回路に関する。

いわゆる昇圧型力率改善回路である従来の力率改善回路１００（下記の特許文献１参照）では、図１に示すように、ブリッジ１０１が交流入力電圧を直流電圧に変換する。このような力率改善回路では、従来、ソフト・スイッチングや同期整流の技術により効率の向上がなされてきたが、現在の高効率な力率改善回路においては、ブリッジにおける損失が主要部品の損失の中で大きな割合を占めるようになってきている。

米国特許出願公開第２００７／０２７９９５５号明細書

そこで、ブリッジにおける損失を減少又は無くすために、上記の特許文献１に記載されているようなさまざまな回路構成が提案されている。

図２に示す力率改善回路２００では、入力される交流電流のプラス周期はダイオード２０１を通るルートを通り、スイッチ素子２０３がスイッチング動作をする。入力される交流電流のマイナス周期はダイオード２０２を通るルートを通り、スイッチ素子２０４がスイッチング動作をする。このような回路構成では、ルート中に含まれるダイオードの数が少なく、効率は比較的高い。しかしながら、この回路構成ではコモンモードノイズが大きいという問題が残る。

図３に示す力率改善回路３００では、入力される交流電流のプラス周期はスイッチ素子３０１の寄生ダイオードを通るルートを通り、スイッチ素子３０２がスイッチング動作をする。入力される交流電流のマイナス周期はスイッチ素子３０２の寄生ダイオードを通るルートを通り、スイッチ素子３０１がスイッチング動作をする。しかしながら、スイッチ素子３０１及びスイッチ素子３０２の寄生ダイオードのリカバリーの問題から、その動作は電流不連続モードに制限される。

図４に示す力率改善回路４００は、入力される交流電流のプラス周期はスイッチ素子４０１がスイッチング動作をする。入力される交流電流のマイナス周期はスイッチ素子４０２がスイッチング動作をする。この回路構成では、ダイオード４０３，４０４及びインダクタ素子４０５，４０６により、コモンモードノイズの問題が解決されるが、二つのインダクタ素子が必要であり、回路のサイズが大きくなってしまう。

図５に示す力率改善回路５００は図４と同様に、入力される交流電流のプラス周期はスイッチ素子５０１がスイッチング動作をする。入力される交流電流のマイナス周期ではスイッチ素子５０２がスイッチング動作をする。この回路構成では、ダイオード５０３，５０４及びトランス５０５により、コモンモードノイズの問題が解決されるが、やはり二つのインダクタ素子が必要であり、回路のサイズが大きくなってしまう。

図６（Ａ）に示す力率改善回路６００は、入力される交流電流のプラス周期はスイッチ素子６０１がスイッチング動作をする。入力される交流電流のマイナス周期ではスイッチ素子６０２がスイッチング動作をする。この回路構成では、ブリッジの損失を減少することができるが、図６（Ｂ）に示すように、駆動のグランド６０３がグランドの節点Ｎ（Ｎ端子）に対して、半分の周期においてスイッチング頻度（高周波数）で揺れる（ホッピングする）ため、コモンノードノイズが発生しやすく、駆動回路の抗干渉性が高く要求される。同時に、この駆動のグランドの揺れによるコモンモードノイズが駆動給電システムにより、システムコモンモードノイズに変換されてしまうという問題がある。

本発明は、上記の課題を解決するためになされたものであり、ブリッジ損失を減少し、コモンモードノイズを低減できる、サイズが小さい力率改善回路を提供することを目的とする。

本発明の第１の態様に係る力率改善回路は、それぞれ一つのスイッチ素子と一つの整流素子とが直列接続された２つの直列回路と、前記２つの直列回路のそれぞれにおけるスイッチ素子の一端と整流素子の一端との間に接続される、単相交流電源の入力端と、２つのスイッチ素子の他端間に接続されたインダクタ素子と、２つのスイッチ素子の他端と出力端間にそれぞれ接続された２つの整流素子と、前記直列回路中の前記整流素子の他端と前記出力端間に接続されたコンデンサ素子とを備える力率改善回路である。

上記本発明の力率改善回路によれば、ダイオード損失を減少させると共に、コモンモードノイズを低減することができる。さらに、回路中に１つのインダクタ素子のみを備えるため、適切に回路サイズを小さくできる。

また、本発明の第２の態様に係る力率改善回路は、少なくとも２つの力率改善回路モジュールを並列接続したものであり、その並列接続される力率改善回路モジュールは第１の態様に係る力率改善回路である。このように構成することにより、本発明の第２の実施形態では、出力電流及び出力パワーが大きな力率改善回路を提供することができる。

また、上記第２の態様に係る力率改善回路では、並列構成されるそれぞれの力率改善回路モジュールにおいて、直列接続されたスイッチ素子と整流素子のうちの整流素子を、それぞれの力率改善モジュールで共有してもよい。このように構成することで、出力電流及び出力パワーを大きくするとともに、回路のサイズをさらに小さくすることができる。

また、上記第２の態様に係る力率改善回路では、少なくともｎ個（ｎ：２以上の整数）の力率改善モジュールを並列接続し、それぞれの力率改善モジュールの動作周波数の位相を３６０／ｎ度ずらすようにしてもよい。このように構成することで、さらに出力電流及び出力パワーを大きくできるとともに、入出力のリップル電流を減少し、入力のＥＭＩノイズを減少し、出力の電解コンデンサの寿命を高める。

また、本発明に係る力率改善回路では、スイッチ素子がダイオードを内蔵しなくてもよい。このように構成することで、スイッチ素子に対するディバイスの選択範囲が広がる。

また、本発明の力率改善回路では、スイッチ素子がダイオードを内蔵してもよい。このように構成することで、より簡単にスイッチ素子を制御できる。

また、本発明の力率改善回路では、前記単相交流電源の一端の電圧が他端より高い時に、該一端と接続されたスイッチ素子が導通され、該他端と接続されたスイッチ素子が動作周波数で切り替わる。このようにすることで、各種のスイッチ素子デバイスについて、適切に力率改善回路を制御できる。

また、本発明の力率改善回路では、前記単相交流電源の一端の電圧が他端より高い時に、該一端と接続されたスイッチ素子がオフされ、該他端と接続されたスイッチ素子が動作周波数で切り替わる。このようにすることで、スイッチ素子が並列ダイオード（寄生ダイオード又は外接ダイオード）を備える場合にも、適切に力率改善回路を制御することができる。

また、本発明の力率改善回路は、前記スイッチ素子が動作周波数で切り替わる。このようにすることで、スイッチ素子が並列ダイオード（寄生ダイオード又は外接ダイオード）を備える場合にも、適切に力率改善回路を制御することができる。

また、本発明の力率改善回路は、前記直列回路における前記整流素子が遅い逆回復特性を有し、その逆回復時間が前記出力端に接続された前記整流素子の逆回復時間より長くなっている。また、本発明の力率改善回路は、前記直列回路における前記整流素子が示すスイッチ特性が前記単相交流電源の周波数と一致している。このようにすることで、コモンモードノイズを改善でき、駆動回路のグランドの相対的な安定を実現できる。

また、本発明の力率改善回路は、前記直列回路における前記整流素子に、制御スイッチが並列され、該制御スイッチが前記単相交流電源の周波数で同期制御している。このようにすることで、コモンモードノイズを改善でき、駆動回路のグランドを相対的に安定させることができる。

また、本発明の力率改善回路は、前記単相交流電源の入力端と前記出力端との間に接続されるコンデンサ素子と、前記直列回路における前記整流素子の両端に接続されるコンデンサ素子と、のうちの少なくとも一つを備える。このようにすることで、単相交流電源、及び直列回路における整流素子の電圧変動が緩和され、コモンモードノイズを一層改善でき、駆動回路のグランドの相対的な安定を実現することができる。

従来技術の１つの種類の力率改善回路１００を示す回路図である。従来技術のほかの種類の力率改善回路２００を示す回路図である。従来技術のほかの種類の力率改善回路３００を示す回路図である。従来技術のほかの種類の力率改善回路４００を示す回路図である。従来技術のほかの種類の力率改善回路５００を示す回路図である。（Ａ）は従来技術のほかの種類の力率改善回路６００を示す回路図である。（Ｂ）は（Ａ）に示す回路６００中の交流電流及び駆動のグランドの波形図である。本発明の第１の実施形態に係る力率改善回路１Ａを示す回路図である。本発明の第１の実施形態に係る力率改善回路１Ａの動作状態１の電流ルートを示す図である。本発明の第１の実施形態に係る力率改善回路１Ａの動作状態１の電流ルートを示す図である。本発明の第１の実施形態に係る力率改善回路１Ａの動作状態２の電流ルートを示す図である。本発明の第１の実施形態に係る力率改善回路１Ａの動作状態２の電流ルートを示す図である。本発明の第１の実施形態に係る力率改善回路１Ａの動作状態３の電流ルートを示す図である。本発明の第１の実施形態に係る力率改善回路１Ａの動作状態３の電流ルートを示す図である。本発明の第１の実施形態に係る力率改善回路１Ａの動作状態４の電流ルートを示す図である。本発明の第１の実施形態に係る力率改善回路１Ａの動作状態４の電流ルートを示す図である。本発明の第２の実施形態に係る力率改善回路１Ｂを示す回路図である。本発明の第３の実施形態に係る力率改善回路１Ｃを示す回路図である。本発明の第３の実施形態に係る力率改善回路１Ｃに電流サンプリング回路を追加した回路を示す回路図である。本発明の第４の実施形態に係る力率改善回路１Ｄを示す回路図である。本発明の第５の実施形態に係る力率改善回路１Ｅを示す回路図である。本発明の第６の実施形態に係る力率改善回路１Ｆを示す回路図である。本発明の第７の実施形態に係る力率改善回路１Ｇを示す回路図である。

以下において、添付の図面を参照し、本発明の例としての実施の形態を説明する。

［第１の実施形態］
図７に示すように、本発明の第１の実施形態に係る力率改善回路１Ａは、スイッチ素子Ｓ１とダイオードＤ４とを直列接続した直列回路と、スイッチ素子Ｓ２とダイオードＤ３とを直列接続した直列回路と、２つの直列回路のそれぞれにおけるスイッチ素子の一端とダイオードの一端との間に接続される単相交流電源の入力端１ａ，１ｂと、２つのスイッチ素子Ｓ１，Ｓ２の他端間に接続されたインダクタ素子Ｌ１と、２つのスイッチ素子Ｓ１，Ｓ２の他端と出力端ｏｕｔの間にそれぞれ接続された２つのダイオードＤ１，Ｄ２と、直列回路中のダイオードＤ３，Ｄ４の他端と前記出力端ｏｕｔの間に接続されたコンデンサ素子Ｃ１とを備えている。図７において、単相交流電源の入力端１ａはＬ端子、単相交流電源の入力端１ｂはＮ端子と定義される。

第１の実施形態において、スイッチ素子Ｓ１，Ｓ２は、並列ダイオードが寄生されたもの（寄生ダイオードを有するもの）であり、例えば、ＦＥＴ、特にＭＯＳＦＥＴが用いられてもよい。また、スイッチ素子の両端にダイオードを並列に接続して（外付けのダイオードを設けて）もよく、これにより寄生ダイオードと同じ効果がえられる。

なお、直列回路におけるダイオードＤ３，Ｄ４は、遅い逆回復特性を有し、その逆回復時間は出力端ｏｕｔと接続されたダイオードＤ１，Ｄ２の逆回復時間より長いことが好ましい。更に、直列回路における前記ダイオードＤ３，Ｄ４が示すスイッチ特性が単相交流電源の周波数と一致することが好ましい。これにより、コモンモードノイズを改善でき、駆動回路のグランドの相対的な安定を実現できる。

以下、力率改善回路１Ａの動作原理を説明する。

状態１：Ｌ端子の電圧がＮ端子の電圧より高い時、スイッチ素子Ｓ２が導通され、スイッチ素子Ｓ１が導通、オフ又はスイッチングのいずれの１つの状態となる。その際、スイッチ素子Ｓ１が導通されると、電流が図８のようにスイッチ素子Ｓ１、インダクタ素子Ｌ１、スイッチ素子Ｓ２を介して流れる。スイッチ素子Ｓ１がオフされると、電流が図９のようにスイッチ素子Ｓ１と並列するダイオード、インダクタ素子Ｌ１、スイッチ素子Ｓ２を介して流れる。この時、交流電源のエネルギーがインダクタ素子Ｌ１に蓄積される。

状態２：Ｌ端子の電圧がＮ端子の電圧より高い時、スイッチ素子Ｓ２がオフされ、スイッチ素子Ｓ１が導通、オフ又はスイッチングのいずれの１つの状態となる。その際、スイッチ素子Ｓ１が導通されると、電流が図１０のようにスイッチ素子Ｓ１、インダクタ素子Ｌ１、ダイオードＤ１、コンデンサ素子Ｃ１、ダイオードＤ３を介して流れる。スイッチ素子Ｓ１がオフされると、電流が図１１のようにスイッチ素子Ｓ１と並列するダイオード、インダクタ素子Ｌ１、ダイオードＤ１、コンデンサ素子Ｃ１、ダイオードＤ３を介して流れる。この時、交流電源及びインダクタ素子Ｌ１からのエネルギーがコンデンサ素子Ｃ１に転送される。

状態３：Ｌ端子の電圧がＮ端子の電圧より低い時、スイッチ素子Ｓ１が導通され、スイッチ素子Ｓ２が導通、オフ又はスイッチングのいずれの１つの状態となる。その際、スイッチ素子Ｓ２が導通されると、電流が図１２のようにスイッチ素子Ｓ２、インダクタ素子Ｌ１、スイッチ素子Ｓ１を介して流れる。スイッチ素子Ｓ２がオフされると、電流が図１３のようにスイッチ素子Ｓ２と並列するダイオード、インダクタ素子Ｌ１、スイッチ素子Ｓ１を介して流れる。この時、交流電源のエネルギーがインダクタ素子Ｌ１に蓄積される。

状態４：Ｌ端子の電圧がＮ端子の電圧より低い時、スイッチ素子Ｓ１がオフされ、スイッチ素子Ｓ２が導通、オフ又はスイッチングのいずれの１つの状態となる。その際、スイッチ素子Ｓ２が導通されると、電流が図１４のようにスイッチ素子Ｓ２、インダクタ素子Ｌ１、ダイオードＤ２、コンデンサ素子Ｃ１、ダイオードＤ４を介して流れる。スイッチ素子Ｓ２がオフされると、電流が図１５のようにスイッチ素子Ｓ２と並列するダイオード、インダクタ素子Ｌ１、ダイオードＤ２、コンデンサ素子Ｃ１、ダイオードＤ４を介して流れる。この時、交流電源及びインダクタ素子Ｌ１からのエネルギーがコンデンサ素子Ｃ１に転送される。

上記各スイッチ素子の導通及び切断は、常用の制御チップにより制御される。スイッチ素子の動作周波数は、例えば２０ｋＨｚなどの交流電源の周波数よりはるかに高い周波数である。つまり、Ｌ端子の電圧がＮ端子の電圧より高い時、制御チップはスイッチ素子Ｓ２が動作周波数で切り替わるように制御し、スイッチ素子Ｓ１は任意の状態にあってよい。また、Ｌ端子の電圧がＮ端子の電圧より低い時、制御チップはスイッチ素子Ｓ１を動作周波数で切り替わるように制御し、スイッチ素子Ｓ２は任意の状態であってよい。なお、スイッチ素子Ｓ１及びスイッチ素子Ｓ２を同期する動作周波数で切り替えても良い。このように、各スイッチ素子の導通及び切断は、制御チップより、簡単に制御できる。

上記力率改善回路１Ａの動作中、電流は最大で２つのダイオード及び１つのスイッチ素子を通過する。図１に示す従来技術に比べると、通過する素子としては、導通する時は、ダイオードが２つ少なく、スイッチ素子が１つ多くなり、オフする時は、ダイオードが１つ少なく、スイッチ素子が１つ多くなる。スイッチ素子の抵抗は十分小さいため、上記力率改善回路１Ａの効率は、図１に示す回路より高くなる。

また、上記力率改善回路１Ａおよび図３〜５に示す力率改善回路３００〜５００において導通時及びオフ時に通過する素子の数を表１に示す。スイッチ素子の導通抵抗は十分小さいため、スイッチ素子の導通電圧降下を無視してもよい。図４，５に示す力率改善回路４００，５００に比べて、力率改善回路１Ａが導通する時に、通過するダイオードが１つ少なくなる。また、力率改善回路１Ａは、図３に示す力率改善回路３００に比べて、導通時とオフ時とを合わせた全体期間では通過するダイオードの数が同じであるが、図３の力率改善回路３００自身がダイオードのリカバリーに制限され、その動作モードが制限されている。しかも、ダイオードのリカバリーも回路効率の低下の原因になる。従って、上記力率改善回路１Ａの効率は、図３〜５に示す力率改善回路３００〜５００よりも高い。

また、本実施形態の力率改善回路１Ａは、図２の回路と比べると、効率は高くないが、交流入力端とグランドとの間に電圧の揺れ（ホッピング）がないので、図２に示す回路に存在していた顕著なコモンモードノイズの問題を解決することができる。そして、本実施形態の力率改善回路１Ａは、図６の回路と比べても、その駆動回路のグランドが相対的に安定しているために、駆動のグランドの揺れによるコモンモードノイズが発生せず、システム全体のコモンモードノイズを減少できる。

また、本実施形態の力率改善回路１Ａは、図４，５の回路と比べて、インダクタ素子を一つしか含まないため、回路のサイズを縮小できる。

また、本実施形態の力率改善回路１Ａは、図３の回路に比べて、連続及び不連続モードのいずれにおいても動作できるので、その応用範囲がより大きい。

［第２の実施形態］
図１６は本発明の力率改善回路の第２の実施形態を示す図である。本発明の第２の実施形態に係る力率改善回路１Ｂは、スイッチ素子Ｓ１，Ｓ２が並列のダイオードが備えない点で、第１の実施形態に係る力率改善回路１Ａと主に相違している。

第２の実施形態に係る力率改善回路１Ｂは、スイッチ素子Ｓ１とダイオードＤ４とを直列接続した直列回路と、スイッチ素子Ｓ２とダイオードＤ３とを直列接続した直列回路と、２つの直列回路のそれぞれにおけるスイッチ素子の一端とダイオードの一端との間に接続される単相交流電源の入力端１ａ，１ｂと、２つのスイッチ素子Ｓ１，Ｓ２の他端間に接続されたインダクタ素子Ｌ１と、２つのスイッチ素子Ｓ１，Ｓ２の他端と出力端ｏｕｔの間にそれぞれ接続された２つのダイオードＤ１，Ｄ２と、直列回路中のダイオードＤ３，Ｄ４の他端と前記出力端ｏｕｔの間に接続されたコンデンサ素子Ｃ１とを備えている。図１６において、単相交流電源の入力端１ａはＬ端子、単相交流電源の入力端１ｂはＮ端子と定義される。

第２の実施形態において、スイッチ素子Ｓ１，Ｓ２は、並列ダイオードを備えないものであり、例えばＢＪＴやＩＧＢＴが用いられ得る。以下、力率改善回路１Ｂの動作原理を説明する。

状態１：Ｌ端子の電圧がＮ端子の電圧より高い時、スイッチ素子Ｓ１が導通され、スイッチ素子Ｓ２が導通される。電流は、図８のようにスイッチ素子Ｓ１、インダクタ素子Ｌ１、スイッチ素子Ｓ２を介して流れる。この時、交流電源のエネルギーがインダクタ素子Ｌ１に蓄積される。

状態２：Ｌ端子の電圧がＮ端子の電圧より高い時、スイッチ素子Ｓ１が導通され、スイッチ素子Ｓ２がオフされる。電流は、図１０のようにスイッチ素子Ｓ１、インダクタ素子Ｌ１、ダイオードＤ１、コンデンサ素子Ｃ１、ダイオードＤ３を介して流れる。この時、交流電源及びインダクタ素子Ｌ１からのエネルギーがコンデンサ素子Ｃ１に転送される。

状態３：Ｌ端子の電圧がＮ端子の電圧より低い時、スイッチ素子Ｓ１が導通され、スイッチ素子Ｓ２が導通される。電流は、図１２のようにスイッチ素子Ｓ２、インダクタ素子Ｌ１、スイッチ素子Ｓ１を介して流れる。この時、交流電源のエネルギーがインダクタ素子Ｌ１に蓄積される。

状態４：Ｌ端子の電圧がＮ端子の電圧より低い時、スイッチ素子Ｓ１がオフされ、スイッチ素子Ｓ２が導通される。電流は、図１４のようにスイッチ素子Ｓ２、インダクタ素子Ｌ１、ダイオードＤ２、コンデンサ素子Ｃ１、ダイオードＤ４を介して流れる。この時、交流電源及びインダクタ素子Ｌ１からのエネルギーがコンデンサ素子Ｃ１に転送される。

上記各スイッチ素子の導通及び切断は、常用の制御チップにより制御される。スイッチ素子の動作周波数は、例えば２０ｋＨｚなどの交流電源の周波数よりはるかに高い周波数である。つまり、Ｌ端子の電圧がＮ端子の電圧より高い時、制御チップはスイッチ素子Ｓ１が導通され、且つスイッチ素子Ｓ２が動作周波数で切り替わるように制御する。Ｌ端子の電圧がＮ端子の電圧より低い時、制御チップは、スイッチ素子Ｓ２が導通され、且つスイッチ素子Ｓ１が動作周波数で切り替わるように制御する。このような動作方式によれば、スイッチ素子に対するディバイスの選択範囲を広げることができる。

第２の実施形態に係る力率改善回路１Ｂによれば、第１の実施形態の力率改善回路１Ａと同様に、ブリッジ損失を減少し、コモンモードノイズを低減し、回路サイズを小さくすることができる。

［第３の実施形態］
図１７は本発明の力率改善回路の第３の実施形態を示す図である。第３の実施形態に係る力率改善回路１Ｃは、少なくとも２つの力率改善回路モジュールを並列接続し、この並列接続される力率改善回路モジュールは第１実施形態に係る力率改善回路１Ａである。なお、図示はしないが、第２実施形態に係る力率改善回路１Ｂを並列接続して力率改善回路１Ｃを構成することもできる。

本発明の第３の実施形態では、２つの力率改善回路モジュールを並列接続することにより、出力電流を大きくすることができる。また、各力率改善回路モジュールの電流をサンプリングするために、図１８のように、電流サンプリング回路を追加できる。電流サンプリング回路は、抵抗、変流器又は他のサンプリング形態であってもよい。図１８には、例としてサンプリング抵抗Ｒ１，Ｒ１’を示した。サンプリング抵抗Ｒ１，Ｒ１’の両端の電圧を測定することにより、各モジュールに流れる電流が得られる。

なお、本実施形態では、２つの力率改善回路モジュールを並列する例を示したが、複数（３つ以上）の力率改善回路モジュールを並列しても良く、その場合には、さらに大きな出力電流が得られる。

なお、各力率改善回路モジュールにおいて、スイッチの動作周波数の位相をずらすことが望ましい。例えば、２つの力率改善回路モジュールを並列する場合、位相を１８０度ずらす。３つの力率改善回路モジュールを並列する場合、位相を１２０度ずらす。４つの力率改善回路モジュールを並列する場合、位相を９０度ずらす。即ち、位相ずれ度数×並列数＝３６０度となるようにする。

具体的に、ｎ個（ｎが２以上の整数）の力率改善回路モジュールを並列する場合、上記動作状態１，２において、各スイッチ素子Ｓ２，Ｓ２’・・・の位相が３６０／ｎ度ずらされる。上記動作状態３、４において、各スイッチ素子Ｓ１，Ｓ１’・・・の位相が３６０／ｎ度ずらされる。このように、各モジュールの動作時間をずらして出力にエネルギーを転送することで、出力電流及び出力パワーを一層に高く、効率も高くなるとともに、入出力のリップル電流を減少し、入力のＥＭＩノイズを減少し、出力の電解コンデンサの寿命を高められる。

［第４の実施形態］
図１９は本発明の力率改善回路の第４の実施形態を示す図である。第４の実施形態に係る力率改善回路１Ｄは、並列構成されるそれぞれの力率改善回路モジュールにおいて、直列接続されたスイッチ素子Ｓ１，Ｓ２とダイオードＤ３，Ｄ４のうち、ダイオードＤ３，Ｄ４をそれぞれの力率改善モジュールで共有する点で、第３の実施形態に係る力率改善回路１Ｃと主に相違している。即ち、第４の実施形態では、各力率改善モジュールにおいて独立したダイオードＤ３’，Ｄ４’を設置せず、各モジュールがダイオードＤ３，Ｄ４を共有する。このようにすることで、第３の実施形態に比べて、デバイス数を減少し、回路のサイズを小さくしながら、大きな出力電流を得ることができる。

なお、本実施形態では、２つの力率改善回路モジュールを並列する例を示したが、複数（３つ以上）の力率改善回路モジュールを並列し、且つダイオードＤ３，Ｄ４を共有しても良く、その場合には、さらに大きな出力電流が得られる。

なお、本実施形態において、ｎ個（ｎが２以上の整数）の力率改善回路モジュールを並列する場合、第３実施形態と同様に、上記動作状態１，２において、各スイッチ素子Ｓ２，Ｓ２’・・・の位相を３６０／ｎ度ずらしている。また、上記動作状態３，４において、各スイッチ素子Ｓ１，Ｓ１’・・・の位相を３６０／ｎ度をずらしている。このように、各モジュールの動作時間をずらして出力にエネルギーを転送することで、出力電流及び出力パワーを一層に高く、効率も高くなる。

［第５の実施形態］
図２０は本発明の力率改善回路の第５の実施形態を示す図である。第５の実施形態に係る力率改善回路１Ｅは、ダイオードＤ３，Ｄ４の両端にスイッチ素子Ｓ３，Ｓ４が並列接続され、スイッチ素子Ｓ３，Ｓ４が交流電源の周波数で同期制御されている点で、第１の実施形態に係る力率改善回路１Ａと主に相違している。このように構成することで、コモンモードノイズを改善でき、駆動回路のグランドを相対的に安定させることができる。

また、ダイオードＤ３，Ｄ４がスイッチ素子Ｓ３，Ｓ４の寄生ダイオードであっても良い。こうすることで、ダイオード上の損失をさらに低減し、効率を向上することができる。

また、第５の実施形態に係る力率改善回路１Ｅを、上記第３及び第４の実施形態に応用してもよい。

［第６の実施形態］
図２１は本発明の力率改善回路の第６の実施形態を示す図である。第６の実施形態に係る力率改善回路１Ｆは、以下の点で、第１の実施形態に係る力率改善回路１Ａと主に相違している。即ち、力率改善回路１Ｆは、さらに、Ｌ端子と出力端ｏｕｔとの間に接続されるコンデンサ素子Ｃ２と、Ｎ端子と出力端ｏｕｔとの間に接続されるコンデンサ素子Ｃ３と、直列回路におけるダイオードＤ３，Ｄ４の両端にそれぞれ並列接続されるコンデンサ素子Ｃ４，Ｃ５と、のうちの少なくとも一つを備える。

第６の実施形態に係る力率改善回路１Ｆによれば、交流電源及びダイオードＤ３，Ｄ４の電圧変動が緩和され、コモンモードノイズを一層改善でき、駆動回路のグランドの相対的な安定を実現することができる。

また、第６の実施形態に係る力率改善回路１Ｆを、上記第３〜５の実施形態に応用してもよい。

［第７の実施形態］
図２２は本発明の力率改善回路の第７の実施形態を示す図である。第７の実施形態に係る力率改善回路１Ｇは、Ｌ端子と出力端ｏｕｔとの間に接続されるダイオードＤ５と、Ｎ端子と出力端ｏｕｔとの間に接続されるダイオードＤ６と、をさらに備える点で、第１実施形態に係る力率改善回路１Ａと主に相違している。

通常、スイッチ素子Ｓ１，Ｓ２及びダイオードＤ１，Ｄ２は突入電流に弱いため、ダイオードＤ５，Ｄ６を増設することにより突入電流をバイパスして、スイッチ素子Ｓ１，Ｓ２及びダイオードＤ１，Ｄ２を保護することができる。

以上において、図面及び実施の形態を用いて本発明を説明したが、本発明は、上記に説明された実施の形態に限定されるものではない。当業者は、本発明の実質的な趣旨や範囲内において、必要に応じて、様々な変形や応用をすることができる。それらの変形や応用は本発明の技術的範囲に属する。例えば、上記では、スイッチ素子の全てが並列ダイオード（寄生ダイオード又は外付けのダイオード）を備える場合（第１実施形態）及びスイッチ素子の全てが並列ダイオードを備えない場合（第２実施形態）を説明したが、スイッチ素子の少なくとも１つが並列ダイオード（寄生ダイオード又は外付けのダイオード）を備える形態も本発明に応用できる。また、実施形態では整流素子としてダイオードを用いる例を挙げたが、ほかの整流できる素子を使用してもよい。

１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１Ｇ力率改善回路
１ａ，１ｂ入力端
Ｃ１〜Ｃ５コンデンサ素子
Ｄ１〜Ｄ６，Ｄ１’〜Ｄ４’ ダイオード
Ｌ１インダクタ素子
Ｓ１，Ｓ２，Ｓ１’，Ｓ２’ スイッチ素子

Claims

それぞれ一つのスイッチ素子と一つの整流素子とが直列接続された２つの直列回路と、
前記２つの直列回路のそれぞれにおける前記スイッチ素子の一端と前記整流素子の一端との間に接続される、単相交流電源の入力端と、
２つの前記スイッチ素子の他端間に接続されたインダクタ素子と、
２つの前記スイッチ素子の前記他端と出力端間にそれぞれ接続された２つの整流素子と、
前記直列回路中の前記整流素子の他端と前記出力端間に接続されたコンデンサ素子とを備える力率改善回路。
少なくとも２つの力率改善回路モジュールを並列接続した力率改善回路であって、
並列接続される力率改善回路モジュールは請求項１に記載の力率改善回路であることを特徴とする力率改善回路。
請求項２記載の力率改善回路であって、
並列構成される前記それぞれの力率改善回路モジュールにおいて、前記直列接続されたスイッチ素子と整流素子のうち該整流素子をそれぞれの力率改善モジュールで共有することを特徴とする力率改善回路。
少なくともｎ個（ｎ：２以上の整数）の力率改善モジュールを並列接続した力率改善回路であって、
それぞれの力率改善モジュールの動作周波数の位相は３６０／ｎ度ずれていることを特徴とする請求項２又は３に記載の力率改善回路。
前記スイッチ素子はダイオードを内蔵しないことを特徴とする請求項１〜４のいずれか一項に記載の力率改善回路。
前記スイッチ素子はダイオードを内蔵することを特徴とする請求項１〜４のいずれか一項に記載の力率改善回路。
前記単相交流電源の一端の電圧が他端より高い時、該一端と接続されたスイッチ素子が導通され、該他端と接続されたスイッチ素子が動作周波数で切り替わることを特徴とする請求項１〜６のいずれか一項に記載の力率改善回路。
前記単相交流電源の一端の電圧が他端より高い時、該一端と接続されたスイッチ素子がオフされ、該他端と接続されたスイッチ素子が動作周波数で切り替わることを特徴とする請求項１〜６のいずれか一項に記載の力率改善回路。
前記スイッチ素子が動作周波数で切り替わることを特徴とする請求項１〜６のいずれか一項に記載の力率改善回路。
前記直列回路における前記整流素子が遅い逆回復特性を有し、その逆回復時間が前記出力端に接続された前記整流素子の逆回復時間より長いことを特徴とする請求項１〜９のいずれか一項に記載の力率改善回路
前記直列回路における前記整流素子が示すスイッチ特性が前記単相交流電源の周波数と一致していることを特徴とする請求項１〜１０のいずれか一項に記載の力率改善回路。
前記直列回路における前記整流素子に、制御スイッチが並列され、該制御スイッチが前記単相交流電源の周波数で同期制御していることを特徴とする請求項１〜１１のいずれか一項に記載の力率改善回路。
前記単相交流電源の入力端と前記出力端との間に接続されるコンデンサ素子と、
前記直列回路における前記整流素子の両端に接続されるコンデンサ素子と、のうちの少なくとも一つを備えることを特徴とする請求項１〜１２のいずれか一項に記載の力率改善回路。