JP2011166903A - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP2011166903A JP2011166903A JP2010025226A JP2010025226A JP2011166903A JP 2011166903 A JP2011166903 A JP 2011166903A JP 2010025226 A JP2010025226 A JP 2010025226A JP 2010025226 A JP2010025226 A JP 2010025226A JP 2011166903 A JP2011166903 A JP 2011166903A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- power supply
- mos type
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】スイッチ素子の損失を低減してできるだけ多くの電力を出力することが可能なスイッチング電源装置を提供する。
【解決手段】商用電源Eからの正弦波状の第1の交流電圧を入力とし、この第1の交流電圧よりも低い第2の交流電圧に変換するトランス1と、印加する電圧と流れる電流が線形の特性を持つスイッチ素子としてMOS型FET11とを備える。電流指令値生成回路15と制御用IC8は、第2の交流電圧波形と略相似である平均電流波形に対し、MOS型FET11を流れる平均電流のピーク値を小さく抑制する。そのため、MOS型FET11に流れる電流は、正弦波のピークを抑制したものとなり、同じ電力を負荷に供給する上で、MOS型FET11に流れる電流の実効値を減らすことができる。
【選択図】図1
【解決手段】商用電源Eからの正弦波状の第1の交流電圧を入力とし、この第1の交流電圧よりも低い第2の交流電圧に変換するトランス1と、印加する電圧と流れる電流が線形の特性を持つスイッチ素子としてMOS型FET11とを備える。電流指令値生成回路15と制御用IC8は、第2の交流電圧波形と略相似である平均電流波形に対し、MOS型FET11を流れる平均電流のピーク値を小さく抑制する。そのため、MOS型FET11に流れる電流は、正弦波のピークを抑制したものとなり、同じ電力を負荷に供給する上で、MOS型FET11に流れる電流の実効値を減らすことができる。
【選択図】図1
Description
本発明は、交流電圧を入力とするスイッチング電源装置に関し、特に入力電流が大きなスイッチング電源装置において、高効率を実現するスイッチング電源装置に関する。
図11は、正弦波状の交流電圧を入力とするスイッチング電源装置の一般的な回路図である。同図において、1は降圧用のトランス、2はダイオードブリッジからなる整流器、3は昇圧チョッパ型の力率改善回路で、ここでは商用電源Eからの交流入力電圧をトランス1により降圧し、その電圧を整流器2に入力する構成を採用している。
力率改善回路3は、チョークコイル4,主スイッチング素子であるMOS型FET(電界効果トランジスタ)5,整流素子であるダイオード6,および出力コンデンサ7により構成され、整流器2の一方の出力端にチョークコイル4の一端を接続し、チョークコイル4の他端にMOS型FET5のドレインを接続し、チョークコイル4とMOS型FET5との接続点にダイオード6のアノードを接続し、ダイオード6のカソードに出力コンデンサ7の一端を接続し、MOS型FET5のソースおよび出力コンデンサ7の他端に整流器2の他方の出力端を接続して、出力コンデンサ7の一端と他端に、出力端子+Voutと出力端子GNDをそれぞれ接続している。
また、8はMOS型FET5のゲートにパルス駆動信号を供給して、当該MOS型FET5をスイッチング動作させる制御用ICであり、MOS型FET5がオンすると、ダイオード6はオフし、整流器2からの整流電圧がチョークコイル4に印加され、このチョークコイル4にエネルギーが蓄えられる一方で、MOS型FET5がオフすると、ダイオード6はオンし、整流器2の整流電圧にチョークコイル4の逆起電圧を加えた電圧が、ダイオード6を介して出力コンデンサ7に供給される。これにより、力率改善回路3は入力電圧(整流器2の整流電圧)よりも高い出力電圧を、出力端子+Vout,GND間に接続する図示しない負荷に供給することができる。
さらに制御用IC8は、スイッチング電源装置の出力電圧を安定化させ、且つ入力電圧波形に入力電流波形が近似するようなパルス駆動信号を生成することにより、力率の改善を図っている。ここでは、商用電源Eから交流入力電圧が印加されることにより、入力平均電流が正弦波であるため、ダイオード6にも正弦波状に変化する平均電流が流れる。
ところで、上記図11の回路構成では、降圧用のトランス1を有する関係で、整流器2ひいては力率改善回路3に対する入力電流が大きく、ダイオード6を流れる電流も大きくなって、電力損失が大きくなる。
こうした問題に対して、図12に示すように、整流素子としてのダイオード6を、スイッチ素子である例えばMOS型FET11に置き換え、制御用IC8からのパルス駆動信号により、MOS型FET5とMOS型FET11を対称にオン・オフさせる同期整流方式の力率改善回路3が、例えば特許文献1などに提案されている。この場合、図11と同様の動作を実現するのに、MOS型FET11はMOS型FET5と対称にオン・オフすることになるが、MOS型FET11にある程度の大電流が流れても、整流素子をダイオード6からMOS型FET11に置き換えることで、整流素子での電力損失を低減することができ、スイッチング電源装置の効率を改善することが可能になる。
上記従来技術において、図11に示すようなダイオード整流方式によるダイオード6の電力損失Pdiodeは、次の式のように求められる。
ここで、VFはダイオード6の順電圧、IFは順電流である。順電圧VFと順電流IFは非線形な特性を有している。
一方、図12に示すような同期整流方式によるスイッチ素子、例えばMOS型FET11の電力損失(導通損失)Pmosfetは、次の式のように求められる。
ここで、RonはMOS型FET11のドレイン−ソース間オン抵抗、Idはドレイン電流であり、MOS型FET11のドレイン−ソース間に印加する電圧とドレイン電流Idは線形の特性を有している。
図13は、ダイオード6の電力損失PdiodeまたはMOS型FET11の電力損失Pmosfetと、負荷に供給する出力電流Ioとの関係を示す特性図である。同図において、波線はダイオード6の特性を示し、実線はMOS型FET11の特性を示しているが、出力電流IoがI’oよりも少ない領域では、ダイオード6の電力損失PdiodeよりもMOS型FET11の電力損失Pmosfetが低く、同期整流方式による電力損失低減の効果が得られる。
しかし、出力電流IoがI’oよりも多い領域では、ダイオード6の電力損失PdiodeよりもMOS型FET11の電力損失Pmosfetが高くなって、同期整流方式による電力損失低減の効果が得られない。
図12のような回路構成において、スイッチング電源装置として負荷に出力できる電力は、トランス1の電力容量によって制限されるが、その電力容量に対して最大限に電力を出力するためには、スイッチング電源装置の電力損失を低減し、入力電力からできるだけ多くの電力を取り出すことが必要とされる。
そこで本発明は、スイッチ素子の損失を低減してできるだけ多くの電力を出力することが可能なスイッチング電源装置を提供することを、その目的とする。
本発明は、上記目的を達成するために、第1の交流電圧を、前記第1の交流電圧よりも低い第2の交流電圧に変換するトランスと、印加する電圧と流れる電流が線形の特性を持つスイッチ素子とを備えたスイッチング電源装置において、前記第2の交流電圧波形と略相似である平均電流波形に対し、前記スイッチ素子を流れる平均電流のピーク値を小さく抑制する制御回路を備えたことを特徴とする。
これにより、スイッチ素子に流れる平均電流は、入力する第2の交流電圧と同じ正弦波ではなく、正弦波のピークを抑制したものとなり、同じ電力を負荷に供給する上で、スイッチ素子に流れる電流の実効値を減らすことができる。したがって、スイッチ素子の損失を低減してできるだけ多くの電力を出力することが可能になる。
また、本発明の制御回路は、前記交流電圧を監視して電流指令値を生成し、その電流指令値に追従して前記正弦波のピークを抑制した平均電流が前記スイッチ素子に流れるように制御を行なう構成を有する。
これにより、スイッチ素子には、制御回路が入力電圧に基づき生成した電流指令値に従って、正弦波のピークを抑制した平均電流が流れるようになり、それによりスイッチ素子の損失を低減することが可能になる。
代わりに、本発明の制御回路は、出力電力を監視して当該出力電力に比例したリミット値を生成し、前記正弦波のピークを制限した平均電流が前記スイッチ素子に流れるように制御を行なう構成を有する。
これにより、スイッチ素子には、制御回路で生成される出力電力に比例したリミット値で、正弦波のピークを制限した平均電流が流れるようになり、それによりスイッチ素子の損失を低減することが可能になる。
本発明のスイッチング電源装置によれば、スイッチ素子の損失を低減してできるだけ多くの電力を出力することが可能になる。
図1は、本発明で提案するスイッチング電源装置の好適な回路例を示すものである。同図において注目すべきは、力率改善回路3に印加する正弦波状の入力電圧を監視して、その正弦波のピークを抑制した平均電流がMOS型FET11のドレイン電流として流れるような電流指令値を生成する電流指令値生成回路15が付加されていることにある。制御用IC8は、電流指令値生成回路15からの電流指令値を受けて、力率改善回路3を流れる電流波形が電流指令値に追従するようなパルス駆動信号を生成し、MOS型FET5,11のスイッチング動作を制御する(平均電流モード制御)。その他の構成は、従来技術における図12の回路構成と共通している。
図1の回路構成では、商用電源Eからの正弦波状の入力電圧がトランス1により降圧され、その降圧した交流電圧が整流器2で全波整流される。この整流電圧は、力率改善回路3の入力電圧として印加される。制御用IC8は、MOS型FET5,11を互いに対称にオン・オフさせるようなパルス駆動信号を供給し、MOS型FET5がオンし、MOS型FET11がオフすると、整流器2から整流電圧がチョークコイル4に印加され、このチョークコイル4にエネルギーが蓄えられる一方で、MOS型FET5がオフし、MOS型FET11がオンすると、整流器2の整流電圧にチョークコイル4の逆起電圧を加えた電圧が、MOS型FET11を介して出力コンデンサ7に供給される。したがって、力率改善回路3は入力電圧よりも高い出力電圧を、出力端子+Vout,GND間の負荷(図示せず)に供給することができる。
また上記一連の動作において、電流指令値生成回路15は、正弦波状に変化する力率改善回路3への入力電圧を監視し、MOS型FET11を通して流れる電流のピークが、一定値に抑制されるような電流指令値を生成して、これを制御用IC8に出力する。制御用IC8は、電流指令値生成回路15からの電流指令値と、力率改善回路3の出力電圧を検出して得た電圧検出信号とを乗算し、その乗算した結果を基準信号として、当該基準信号とチョークコイル4を流れる電流を検出して得た電流検出信号との誤差を増幅した信号に基づき、MOS型FET5,11にパルス幅変調したパルス駆動信号を与える。これにより、スイッチング電源装置として出力電圧の安定化が図られ、同時に力率改善回路3を流れる電流を、電流指令値生成回路15で生成した電流指令値に追従するような平均電流モードの制御が実現する。電流指令値生成回路15が正弦波のピークを抑制した電流指令値を生成することで、力率改善回路3を流れる電流波形もこれに追従したものとなり、MOS型FET11にピークを抑制した平均電流を流すことができる。
ここで、MOS型FET11を流れる平均電流波形に関し、従来技術と本実施例における違いを図2および図3の各波形図で説明する。図2は、従来の図12の回路構成において、MOS型FET11を流れる平均電流波形を示しているが、力率改善回路3によってスイッチング電源装置への入力電流は正弦波状に波形整形されているため、MOS型FET11にも正弦波状の平均電流が流れる。
一方、図3は本実施例におけるMOS型FET11を流れる平均電流波形を示している。ここではスイッチング電源装置への入力電流のピークを一定値に抑制する制御が行われているので、MOS型FET11にも正弦波のピークを抑制した略台形状の波形を有する平均電流が流れる。これによって、同じ電力を負荷に供給するために、図2に示す電流波形と図3に示す電流波形の平均値を等しくして比較すると、従来のMOS型FET11を正弦波の平均電流が流れる場合に比べて、ピークを抑制した電流が流れることで、その電流の実効値を減らすことができ、MOS型FET11の損失を低減することができる。
一例として、図2に示す正弦波電流の実効値が例えば15Aであったとすると、MOS型FET11の電力損失(導通損失)Pmosfetは、前述のオン抵抗Ronが20mΩの場合に4.5Wとなる。これに対して、図3に示すピークを抑制した電流の実効値は14.1Aで、MOS型FET11の電力損失Pmosfetは、同じ素子特性である場合に3.98Wとなり、同じ電力を負荷に出力する上で、MOS型FET11を流れる電流のピークを抑制することにより損失の低減を図ることができる。
以上のように本実施例では、商用電源Eからの正弦波状の第1の交流電圧を入力とし、この第1の交流電圧よりも低い第2の交流電圧に変換するトランス1と、印加する電圧と流れる電流が線形の特性を持つスイッチ素子として、例えばMOS型FET11とを備えたスイッチング電源装置において、第2の交流電圧波形と略相似である平均電流波形に対し、MOS型FET11を流れる平均電流のピーク値を小さく抑制する制御回路としての電流指令値生成回路15と制御用IC8を備えている。
この場合、MOS型FET11に流れる平均電流は、入力する交流電圧と同じ正弦波ではなく、正弦波のピークを抑制したものとなり、同じ電力を負荷に供給する上で、MOS型FET11に流れる電流の実効値を減らすことができる。したがって、本実施例のようにトランス1を設けて入力電流を多くした回路構成であっても、MOS型FET11の損失を低減してできるだけ多くの電力を出力することが可能になる。
また特に、本実施例の制御回路は、前記第2の交流電圧、または直流電圧に基づいて電流指令値を生成し、その電流指令値に追従して前記正弦波のピークを抑制した平均電流がMOS型FET11に流れるように、スイッチング電源装置の主回路である力率改善回路3に対する制御を行なっている。
このようにすると、MOS型FET11には、制御回路である電流指令値生成回路15が入力電圧に基づき生成した電流指令値に従って、正弦波のピークを抑制した平均電流が流れるようになり、それによりMOS型FET11の損失を低減することが可能になる。
ここで、電流指令値生成回路15の具体例を図4や図5に示す。図4の電流指令値生成回路15は、入力電圧端子Vinと出力端子GNDとの間に直列接続された分圧用の抵抗21,22と、抵抗22の両端間に接続する定電圧素子としてのツェナーダイオード23とを備え、抵抗21,22の接続点に接続するツェナーダイオード23のカソードを、制御用IC8の指令値入力端子ICに入力する構成となっている。前記入力電圧端子Vinは、整流器2の一方の出力端に接続される。
これにより、整流器2からの正弦波状の整流電圧は、抵抗21,22からなる直列回路によって分圧されるが、その分圧した電圧はツェナーダイオード23で定まる値でクランプされ、ピークを抑制した電圧波形が電流指令値として生成される。この電流指令値が、電流指令値生成回路15から制御用IC8の指令値入力端子ICに与えられることで、正弦波のピークを抑制した平均電流をMOS型FET11に流すことができる。
図5の電流指令値生成回路15は、前記指令値入力端子ICと出力端子GNDとの間に直流電源25を接続して構成され、制御用IC8の指令値入力端子ICに与えられる電流指令値は、直流電源25からの直流電圧となる。制御用IC8は、電流指令値生成回路15からの電流指令値と力率改善回路3への入力電流とを比較し、力率改善回路3の入力電圧が低い正弦波のゼロクロス付近では、力率改善回路3への入力電流が電流指令値を下回ることにより、入力電流に基づいた電流制御が行なわれる一方で、力率改善回路3の入力電圧が高い正弦波のピーク値付近では、力率改善回路3への入力電流が電流指令値を上回ることにより、電流指令値に基づいた電流制御が行なわれ、MOS型FET11にピークを抑制した電流を流すことができる。
上記図1では、力率改善回路3を流れる電流の平均値を、電流指令値生成回路15で生成した電流指令値に追従させる平均電流モード制御のスイッチング電源装置を示したが、それ以外の平均電流モード制御のスイッチング電源装置について、種々の変形例を図6〜図8に示す。
図6は、整流器2を設けないブリッジレスの力率改善回路13を組み込んだ回路例である。同図において、力率改善回路13は、主スイッチング素子として一対のMOS型FET5A,5Bを有すると共に、整流素子として一対のダイオード6A,6Bを有し、トランス1の一方の出力端にチョークコイル4の一端を接続し、チョークコイル4の他端にMOS型FET5Aのドレインとダイオード6Aのアノードを接続し、トランス1の他方の出力端にMOS型FET5Bのドレインとダイオード6Bのアノードを接続し、ダイオード6A,6Bのカソードに出力コンデンサ7の一端を接続し、MOS型FET5A,5Bのソースに出力コンデンサ7の他端を接続して、出力コンデンサ7の一端と他端に、出力端子+Voutと出力端子GNDをそれぞれ接続している。
制御用IC8は、MOS型FET5A,5Bに同じパルス駆動信号を供給する。したがって、トランス1の一方の出力端に正極性の電圧が発生する期間において、MOS型FET5A,5Bがオンすると、トランス1からの降圧電圧がチョークコイル4に印加され、チョークコイル4の一端から他端に向けて電流が流れて、当該チョークコイル4にエネルギーが蓄えられる一方で、MOS型FET5A,5Bがオフすると、トランス1からの降圧電圧にチョークコイル4の逆起電圧を加えた電圧が、MOS型FET5Bに内蔵するダイオードと、ダイオード6Aを介して出力コンデンサ7に供給される。また、トランス1の一方の出力端に負極性の電圧が発生する期間において、MOS型FET5A,5Bがオンすると、トランス1からの降圧電圧がチョークコイル4に印加され、チョークコイル4の他端から一端に向けて電流が流れて、当該チョークコイル4にエネルギーが蓄えられる一方で、MOS型FET5A,5Bがオフすると、トランス1からの降圧電圧にチョークコイル4の逆起電圧を加えた電圧が、MOS型FET5Aに内蔵するダイオードと、ダイオード6Bを介して出力コンデンサ7に供給される。これにより、力率改善回路13はトランス1からの降圧電圧である入力電圧よりも高い出力電圧を、出力端子+Vout,GND間の負荷(図示せず)に供給することができる。
なお、上記一連の動作で、MOS型FET5A,5Bに内蔵するダイオードを通して電流が流れるのを防ぐために、トランス1の一方の出力端に正極性の電圧が発生する期間にはMOS型FET5Aをオン・オフさせるパルス駆動信号を、MOS型FET5Aに供給する一方で、MOS型FET5Bをオンさせ続ける駆動信号を、MOS型FET5Bに供給し、トランス1の一方の出力端に負極性の電圧が発生する期間には、MOS型FET5Bをオン・オフさせるパルス駆動信号を、MOS型FET5Bに供給する一方で、MOS型FET5Aをオンさせ続ける駆動信号を、MOS型FET5Aに供給するように、制御用IC8を構成してもよい。こうすれば、MOS型FET5A,5Bに内蔵するダイオードには電流が流れず、損失を低減できる。
そしてこの場合も、電流指令値生成回路15は、正弦波状に変化する力率改善回路13への入力電圧(トランス1の降圧電圧)を監視し、ダイオード6Aまたはダイオード6Bを通して流れる平均電流のピークが、一定値に抑制されるような電流指令値を生成して、これを制御用IC8に出力する。制御用IC8は、電流指令値生成回路15からの電流指令値と、力率改善回路13の出力電圧を検出して得た電圧検出信号とを乗算し、その乗算した結果を基準信号として、当該基準信号とチョークコイル4を流れる電流を検出して得た電流検出信号との誤差を増幅した信号に基づき、MOS型FET5A,5Bにパルス幅変調したパルス駆動信号を与える。これにより、スイッチング電源装置として出力電圧の安定化が図られ、同時に力率改善回路31を流れる電流を、電流指令値生成回路15で生成した電流指令値に追従するような平均電流モードの制御が実現する。電流指令値生成回路15が正弦波のピークを抑制した電流指令値を生成することで、力率改善回路13を流れる電流波形もこれに追従したものとなり、ダイオード6Aまたはダイオード6Bにピークを抑制した平均電流を流すことができる。
図7は、同じく平均電流モード制御のスイッチング電源装置の変形例を示すもので、これは図1における整流器2のダイオードブリッジを、それぞれMOS型FET2A,2B,2C,2Dに置き換えたものである。この場合、各MOS型FET2A,2B,2C,2Dのゲートに、商用電源Eからの入力電圧に同期した駆動信号を供給する駆動回路18が付加される。ここでは、トランス1の一方の出力端に、MOS型FET2AのソースとMOS型FET2Bのドレインを接続し、トランス1の他方の出力端に、MOS型FET2CのソースとMOS型FET2Dのドレインを接続し、MOS型FET2A,2Cのドレインをチョークコイル4の一端に接続し、MOS型FET2B,2DのソースをMOS型FET5のソースに接続して構成される。
駆動回路18は、トランス1の一方の出力端に正極性の電圧が発生する期間に、MOS型FET2A,2Dをオンにし、トランス1の他方の出力端に正極性の電圧が発生する期間に、MOS型FET2B,2Cをオンにして、トランス1からの降圧電圧を整流する。その他の構成や動作は、図1に示す回路構成と全く共通しているので、重複する説明は省略する。
図8は、図6の回路構成において、整流素子であるダイオード6A,ダイオード6BをMOS型FET11A,11Bにそれぞれ置き換えて損失の低減を図ったものであり、ここでの制御用IC8は、MOS型FET5A,11Aを互いに対称にオン・オフさせ、且つMOS型FET5B,11Bを互いに対称にオン・オフさせるようなパルス駆動信号を供給する。その他の構成や動作は、図6に示す回路構成と全く共通しているので、重複する説明は省略する。
図9は、本発明の第2実施例におけるスイッチング電源装置の好適な回路例を示している。ここでは、MOS型FET5のドレイン電流を検出するために、MOS型FET5のソースから整流器2の他方の出力端に至るライン間に電流検出器としての抵抗22を接続しており、制御用IC8は、この抵抗22を通して流れる電流を電圧値に変換した電流検出信号と、図示しない出力電圧検出回路により検出して得た力率改善回路3の出力電圧の電圧検出信号とを乗算して、負荷に供給する出力電力を算出し、その出力電力に比例したリミット値を設定して、力率改善回路3を流れる電流のピーク値がリミット値に制限されるようなパルス駆動信号を生成して、MOS型FET5,11のスイッチング動作を制御するものである(ピーク電流モード制御)。その他の構成や動作は、図1に示す実施例と共通している。
そして本実施例では、MOS型FET5がオンする期間に、チョークコイル4を流れる電流を抵抗22で検出し、制御用IC8に電流検出信号が与えられる。これにより制御用IC8は負荷への出力電流を算出して、上記電圧検出信号との乗算により負荷に供給する出力電力を算出し、その出力電力に比例したリミット値を設定して、力率改善回路3を流れる電流のピーク値がリミット値に制限されるようなパルス駆動信号を、MOS型FET5,11のゲートにそれぞれ供給する。これにより、スイッチング電源装置として出力電圧の安定化が図られ、同時に力率改善回路3を流れる電流のピーク値がリミット値により制御され、MOS型FET11にピークを抑制した電流を流すことができる。
以上のように本実施例でも、商用電源Eからの正弦波状の第1の交流電圧を入力とし、この第1の交流電圧よりも低い第2の交流電圧に変換するトランス1と、印加する電圧と流れる電流が線形の特性を持つスイッチ素子として、例えばMOS型FET11とを備えたスイッチング電源装置において、第2の交流電圧波形と略相似である平均電流波形に対し、MOS型FET11を流れる平均電流のピーク値を小さく抑制する制御用IC8を備えている。
この場合、MOS型FET11に流れる平均電流は、入力する交流電圧と同じ正弦波ではなく、正弦波のピークを抑制したものとなり、同じ電力を負荷に供給する上で、MOS型FET11に流れる電流の実効値を減らすことができる。したがって、本実施例のようにトランス1を設けて入力電流を多くした回路構成であっても、MOS型FET11の損失を低減してできるだけ多くの電力を出力することが可能になる。
また特に、本実施例の制御用IC8は、スイッチング電源装置の出力電力を監視して当該出力電力に比例したリミット値を生成し、前記正弦波のピークを前記リミット値で制限した電流がMOS型FET11に流れるように制御を行なうように、スイッチング電源装置の主回路である力率改善回路3に対する制御を行なっている。
このようにすると、MOS型FET11には、制御用IC8で生成される出力電力に比例したリミット値で、正弦波のピークを制限した電流が流れるようになり、それによりMOS型FET11の損失を低減することが可能になる。
上記図9では、力率改善回路3を流れる電流のピーク値を、制御用IC8で生成されるリミット値に制限するピーク電流モード制御のスイッチング電源装置を示したが、それ以外のピーク電流モード制御のスイッチング電源装置について、図10に変形例を示す。
図10は、整流器2を設けないブリッジレスの力率改善回路13を組み込んだ回路例である。前述の図6と異なる点は、電流指令値生成回路15の代わりとして、MOS型FET5A,5Bのドレイン電流を検出するために、MOS型FET5AのソースからGNDに至るライン間に、電流検出器としての抵抗22Aを接続すると共に、MOS型FET5Bのソースから出力端子GNDに至るライン間にも、同じく電流検出器としての抵抗22Bを接続し、さらに抵抗22A,22Bの何れかから電流検出信号を選択的に制御用IC8に供給する選択回路として、MOS型FET5Aと抵抗22Aとの接続点にカソードを接続し、アノードを制御用IC8に接続した第1の選択素子に相当するダイオード23Aと、MOS型FET5Bと抵抗22Bとの接続点にカソードを接続し、アノードを制御用IC8に接続した第2の選択素子に相当するダイオード23Bとを備えていることにある。これにより、トランス1の一方の出力端に正極性の電圧が発生する期間には、抵抗22BからMOS型FET5Bに向けて流れる電流によりダイオード23Bがオンし、抵抗22Bの両端間に発生する電圧がダイオード23Bを通して電流検出信号として制御用IC8に供給され、トランス1の一方の出力端に負極性の電圧が発生する期間には、抵抗22AからMOS型FET5Aに向けて流れる電流によりダイオード23Aがオンし、抵抗22Aの両端間に発生する電圧がダイオード23Aを通して電流検出信号として制御用IC8に供給されるようになっている。
制御用IC8は、抵抗22Aまたは抵抗22Bを通して流れる電流を電圧値に変換した電流検出信号と、図示しない出力電圧検出回路により検出して得た力率改善回路3の出力電圧の電圧検出信号とを乗算して、負荷に供給する出力電力を算出し、その出力電力に比例したリミット値を設定して、力率改善回路13を流れる電流のピーク値がリミット値に制限されるようなパルス駆動信号を生成して、MOS型FET5A,5Bのスイッチング動作を制御する。その他の構成や動作は、図6に示す実施例と共通している。
そして本実施例では、チョークコイル4を流れる電流を抵抗22Aまたは22Bで検出し、制御用IC8に電流検出信号が与えられると、制御用IC8は負荷への出力電流を算出して、上記電圧検出信号との乗算により負荷に供給する出力電力を算出し、その出力電力に比例したリミット値を設定して、力率改善回路3を流れる電流のピーク値がリミット値に制限されるようなパルス駆動信号を、MOS型FET5A,5Bのゲートにそれぞれ供給する。これにより、スイッチング電源装置として出力電圧の安定化が図られ、同時に力率改善回路13を流れる電流のピーク値がリミット値により制御され、ダイオード6A,6Bにピークを抑制した電流を流すことができる。
なお本発明は、本実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば上記各実施例に共通して、スイッチ素子は何れもMOS型FETに限定されるものではなく、他の制御端子付き半導体素子であってもよい。また、スイッチング電源装置の主回路として、力率改善回路3,13以外の各種チョッパ回路を採用してもよい。
8 制御用IC(制御回路)
11 MOS型FET(スイッチ素子)
15 電流指令値生成回路(制御回路)
11 MOS型FET(スイッチ素子)
15 電流指令値生成回路(制御回路)
Claims (3)
- 第1の交流電圧を、前記第1の交流電圧よりも低い第2の交流電圧に変換するトランスと、印加する電圧と流れる電流が線形の特性を持つスイッチ素子とを備えたスイッチング電源装置において、
前記第2の交流電圧波形と略相似である平均電流波形に対し、前記スイッチ素子を流れる平均電流のピーク値を小さく抑制する制御回路を備えたことを特徴とするスイッチング電源装置。 - 前記制御回路は、前記第2の交流電圧または直流電圧に基づいて電流指令値を生成し、その電流指令値に追従した制御を行なうものであることを特徴とする請求項1記載のスイッチング電源装置。
- 前記制御回路は、出力電力を監視して当該出力電力に比例したリミット値を生成した制御を行なうものであることを特徴とする請求項1記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010025226A JP2011166903A (ja) | 2010-02-08 | 2010-02-08 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010025226A JP2011166903A (ja) | 2010-02-08 | 2010-02-08 | スイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011166903A true JP2011166903A (ja) | 2011-08-25 |
Family
ID=44596909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010025226A Pending JP2011166903A (ja) | 2010-02-08 | 2010-02-08 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011166903A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014132589A1 (en) * | 2013-02-28 | 2014-09-04 | Asahi Kasei Microdevices Corporation | A power factor correction converter with current regulated output |
JP2015012798A (ja) * | 2013-06-28 | 2015-01-19 | 現代自動車株式会社 | ブリッジレスpfcブーストコンバータ |
JP2015139301A (ja) * | 2014-01-23 | 2015-07-30 | サンケン電気株式会社 | 力率改善回路 |
JP2017038496A (ja) * | 2015-08-12 | 2017-02-16 | ニチコン株式会社 | スイッチング電源装置および電磁石電源システム |
JP2018520633A (ja) * | 2015-07-21 | 2018-07-26 | ダイソン・テクノロジー・リミテッド | バッテリ充電器 |
JP2018520632A (ja) * | 2015-07-21 | 2018-07-26 | ダイソン・テクノロジー・リミテッド | バッテリ充電器 |
JP2019129670A (ja) * | 2018-01-26 | 2019-08-01 | 新電元工業株式会社 | 力率改善回路及び力率改善回路の制御方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04331467A (ja) * | 1991-04-26 | 1992-11-19 | Sony Corp | スイッチング電源装置 |
JP2008182870A (ja) * | 2007-03-28 | 2008-08-07 | Kaga Electronics Co Ltd | 電源システム |
-
2010
- 2010-02-08 JP JP2010025226A patent/JP2011166903A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04331467A (ja) * | 1991-04-26 | 1992-11-19 | Sony Corp | スイッチング電源装置 |
JP2008182870A (ja) * | 2007-03-28 | 2008-08-07 | Kaga Electronics Co Ltd | 電源システム |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014132589A1 (en) * | 2013-02-28 | 2014-09-04 | Asahi Kasei Microdevices Corporation | A power factor correction converter with current regulated output |
US8884548B2 (en) | 2013-02-28 | 2014-11-11 | Asahi Kasei Microdevices Corporation | Power factor correction converter with current regulated output |
JP2015012798A (ja) * | 2013-06-28 | 2015-01-19 | 現代自動車株式会社 | ブリッジレスpfcブーストコンバータ |
JP2015139301A (ja) * | 2014-01-23 | 2015-07-30 | サンケン電気株式会社 | 力率改善回路 |
JP2018520633A (ja) * | 2015-07-21 | 2018-07-26 | ダイソン・テクノロジー・リミテッド | バッテリ充電器 |
JP2018520632A (ja) * | 2015-07-21 | 2018-07-26 | ダイソン・テクノロジー・リミテッド | バッテリ充電器 |
JP2017038496A (ja) * | 2015-08-12 | 2017-02-16 | ニチコン株式会社 | スイッチング電源装置および電磁石電源システム |
JP2019129670A (ja) * | 2018-01-26 | 2019-08-01 | 新電元工業株式会社 | 力率改善回路及び力率改善回路の制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3994953B2 (ja) | 力率改善回路 | |
JP5446137B2 (ja) | スイッチング電源 | |
WO2016139745A1 (ja) | 電力変換器 | |
JP5330084B2 (ja) | 電流検出回路及びこれを用いたスイッチングレギュレータ | |
JP2011166903A (ja) | スイッチング電源装置 | |
JP5418893B2 (ja) | 電力変換装置 | |
JP6712104B2 (ja) | 直流電源装置および空気調和機 | |
US9831786B2 (en) | Switching power-supply device | |
JP2015046973A (ja) | スイッチングレギュレータ | |
US20150194900A1 (en) | Power converter with modulated secondary-side synchronous rectification | |
US20120014149A1 (en) | Power conversion apparatus and method | |
JP2006025579A (ja) | 電源回路 | |
US20130099768A1 (en) | Control circuit and electronic apparatus using the same | |
US20230299665A1 (en) | Power converting device | |
JP2014099948A (ja) | スイッチング電源装置 | |
JP2009261040A (ja) | スイッチング電源 | |
US9287783B2 (en) | Power supply device | |
JP2016220342A (ja) | スイッチング電源装置 | |
JP2016123148A (ja) | スイッチング電源装置 | |
JP5169679B2 (ja) | 共振型電力変換装置 | |
WO2011058665A1 (ja) | 電力変換装置 | |
CN110754032B (zh) | 交流-直流转换 | |
JP5754020B2 (ja) | 直流電源装置 | |
JP5588393B2 (ja) | 同期整流型コンバータ、その試験システム | |
WO2021028972A1 (ja) | 電力変換装置の制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120905 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120910 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130122 |