JP5418893B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP5418893B2 JP5418893B2 JP2009164663A JP2009164663A JP5418893B2 JP 5418893 B2 JP5418893 B2 JP 5418893B2 JP 2009164663 A JP2009164663 A JP 2009164663A JP 2009164663 A JP2009164663 A JP 2009164663A JP 5418893 B2 JP5418893 B2 JP 5418893B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- mosfet
- voltage
- current
- power converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
Description
この従来の電力変換装置は、交流入力端1a,1bに入力される図示していない交流電源からの交流電圧を全波整流するブリッジダイオード回路15と、このブリッジダイオード回路15の出力に接続された昇圧チョッパ回路とを有する。昇圧チョッパ回路は、インダクタ7、MOSFET13、ダイオード14、平滑キャパシタ8を備え、MOSFET13のオンオフ動作によってブリッジダイオード回路15の出力を昇圧する。この昇圧チョッパ回路が発生する直流電圧は、出力端2a,2bから出力される。
MOSFET13は、直流出力端2a,2bから出力される直流電圧が一定になるように図示していない制御回路によってそのオンデューティが制御される。また、力率改善を行う場合は、さらに交流入力端1a,1bに流れる電流が正弦波状になるようにする制御も行われる。なお、符号13aは、MOSFET13のボディダイオードを示す。
図10に示すように、この電力変換装置は、MOSFET3,4の直列回路とダイオード5,6の直列回路を並列接続してなるブリッジ回路17を備えている。このブリッジ回路17は、一方の入力(MOSFET3,4の共通接続点)がインダクタ7を介して交流入力端1aに接続され、他方の入力(ダイオード5,6の共通接続点)が交流入力端1bに接続されている。また、このブリッジ回路の出力には、平滑キャパシタ8が接続されている。このような構成によれば、整流に関わる損失が図9の回路の1/2となる。
なお、ブリッジ回路には一般的にファーストリカバリダイオードが用いられるが、これは一般整流ダイオード(低速ダイオード)に比べて破損し易い。交流電源の投入時やこの交流電源の瞬断復帰時に発生する突入電流がMOSFET3,4やダイオード5,6に流れた場合、これらの素子が破損する恐れがある。ダイオード10,11は、このような不都合を回避するために設けた一般整流ダイオードであり、上記突入電流となる平滑キャパシタ8への充電電流をバイパスさせる役目をなす。
この場合、前記第1のインダクタと前記第2のインダクタを磁気結合してもよい。
また、平滑キャパシタへの突入電流をバイパスさせるバイパス手段を設けることにより、電源投入時や交流電源の瞬停復帰時等において発生する過大な突入電流からブリッジ回路を構成するMOSFETやダイオードを保護することができる。これは、信頼性を向上する上で有利である。
なお、インダクタ7は、交流入力端1aとMOSFET3,4の共通接続点との間に介在させてあるが、これに代えて、交流入力端1bとダイオード5,6の共通接続点との間に介在させてもよい。
また、交流入力端1aとMOSFET3,4の共通接続点との間にインダクタ7を介在させることに加えて、交流入力端1bとダイオード5,6の共通接続点との間に別の同等のインダクタ介在させることも可能である。そして、この場合、双方のインダクタを磁気結合させてもよい。
MOSFET4にH(ハイ)レベルのゲート電圧VGS4が印加されているので、該MOSFET4がダイオード5とともにオンしている同期整流動作の状態となっている。また、MOSFET3にはL(ロー)レベルのゲート電圧VGS3が印加されているので、該MOSFET3はオフしている。このとき、図3に示すような経路で電流が流れる。
時刻T1でMOSFET4のゲート電圧VGS4がL(ロー)レベルとなるので、MOSFET3,4の双方がオフするデッドタイム期間となる。すなわち、時刻T1から時刻T2に至る時間Tdが、MOSFET4がオフしてからMOSFET3をオンさせるゲート電圧VGS3が印加されるまでのオンディレイ時間として設定される。MOSFET3は、上記デッドタイム期間を規定するこのオンディレイ時間Tdが経過する間においてオフ状態を継続し、その結果、MOSFET3とMOSFET4が同時にオンして短絡電流(貫通電流)が流れるという不都合が回避される。MOSFET3のゲート電圧VGS3は、上記デッドタイム期間の終了時点T2においてH(ハイ)レベルになる。
一方、時刻T1では、MOSFET4のボディダイオード4aが導通して、それまでMOSFET4が流していた電流を肩代わりして流す。従って、このときのMOSFET4のドレイン−ソース間電圧VDS4は、ボディダイオード4aの順方向降下電圧である0.7〜1V程度となる。なお、このボディダイオード4aの順方向降下電圧は回路動作上ほぼ零と見做せるので、図2には明示していない。
MOSFET4のボディダイオード4aが導通すると、後でその逆回復に要する時間が問題となる。上記デッドタイムがなければボディダイオード4aの逆回復時間を短縮するという本発明の課題は生じないことになるが、短絡電流防止のためにデッドタイムは絶対に必要である。
この期間において、ダイオード9の蓄積キャリアが消滅する。
時刻T4でダイオード9の蓄積キャリアが消滅すると、この時刻T4から時刻T5に至る期間において電流IFがダイオード9の接合容量を充電し、その結果、該ダイオード9の両端電圧VKAが上昇する。なお、MOSFET4のボディダイオード4aの蓄積キャリアは、時刻T4を過ぎても消滅しない。このため、ボディダイオード4aは、時刻T4後もその蓄積キャリアを消滅させながらダイオード9の接合容量の充電電流に相当する微小電流を時刻T5まで流し続ける。
ダイオード9の働きにより、時刻T5でMOSFET4のボディダイオード4aに流れる電流は零になる。しかし、時刻T4からT5の期間内にボディダイオード4aの蓄積キャリアを消滅させきれないので、このボディダイオード4aの接合容量を充電してその両端電圧を上昇させる段階までは進まない。この結果、MOSFET4は、その両端電圧VDS4がほぼ零となって、逆回復損失を発生しない。見方を変えれば、MOSFET4のボディダイオード4aは、T5の時点で完全には逆回復していないことになる。
時刻T5、つまり、時刻T3からダイオード9の逆回復時間Trrが経過した時点においては、ダイオード9の逆回復電流が零となって、MOSFET3のターンオン動作が完了する。この結果、図4に示すような経路で電流が流れる。
図2においては、ダイオード9を接続しない場合の動作波形が点線で示されている。時刻T3から時刻T4’に至る期間は、MOSFET4のボディダイオード4aの蓄積キャリアが消滅するまでの期間である。時刻T4’でMOSFET4のボディダイオード4aの蓄積キャリアが消滅すると、その両端電圧VDS4が上昇する。この場合、ダイオード9がないので、MOSFET4のボディダイオード4aに最後まで電流が供給され、その結果、ボディダイオード4aの蓄積キャリアが消滅→ボディダイオードの接合容量を充電してボディダイオードの両端電圧を上昇させる、という最後の段階まで進んでしまうことになる。
この場合、MOSFET4のボディダイオードの逆回復電流は、時刻T3から逆回復時間Trr’が経過した後の時刻T5’で零となる。そして、この時刻T5’の時点でMOSFET3のターンオン動作が完了することになる。
なお、ダイオード5,6には、インダクタ7を流れる電流と同じ電流、つまり、急峻な電流変化を示さない電流が流れる。したがって、ダイオード5,6には、一般整流ダイオードを適用することができるが、順方向降下電圧の低いものを用いて導通損失を小さくすることが望ましい。
すなわち、交流入力端1a,1bに入力される交流電源電圧の瞬時値が平滑キャパシタ8の両端電圧よりも高いときには、交流入力端1a→ダイオード10→平滑キャパシタ8→ダイオード5→交流入力端1bという経路、または、交流入力端1b→ダイオード12→平滑キャパシタ8→ダイオード11という経路が形成され、これによって、平滑キャパシタ8への充電電流がバイパスされる。従って、本実施形態の電力変換装置によれば、上記突入電流によるMOSFET3,4やダイオード5,6の劣化や損傷を回避することができる。
なお、ダイオード10〜12は、通常動作時に電流が流れない。このため、ダイオード10〜12として数アンペア程度の電流定格の一般整流ダイオードを使用した場合でも、突入電流に対する耐量を充分確保できる。
この制御回路100は、電圧誤差増幅器101、乗算器102、電流誤差増幅器103、PWMコンパレータ104、PWMキャリア信号発生回路105、パルス分配回路106、過電流基準信号107、過電流検出コンパレータ108、絶対値回路109を備えている。
電圧誤差増幅器101は、出力電圧(平滑キャパシタ8の両端電圧)に対応するフィードバック信号(検出した出力電圧そのもの、該出力電圧の分圧値、該出力電圧をレベルシフトしたもの、など)と、基準出力電圧信号Vrefとの差を増幅して、その差に対応する第1の誤差信号を出力する。
電流誤差増幅器103は、上記乗算器102の乗算結果である電流指令値Irefと、電流検出器16で検出されるインダクタ電流(交流入力電流)に対応する信号値との差を増幅して、その差に対応する第2の誤差信号を出力する。
過電流検出コンパレータ108は、電流検出器16の出力信号を絶対値回路109を介して入力し、すなわち、インダクタ7に流れる正負の電流の絶対値を入力し、この絶対値が過電流基準信号107で設定された所定値を超えた場合に、過電流検出信号をパルス分配回路106に出力する。なお、正の電流に対応する過電流検出コンパレータと負の電流に対応する過電流検出コンパレータとをそれぞれ設け、それらの過電流検出コンパレータから出力される過電流検出信号をオア処理することによって得られる信号をパルス分配回路106に出力するようにしても良い。
この制御回路100によれば、交流入力電圧(交流入力端1a,2b間の電圧)および入力電流を加味しながら、この入力電流が正弦波状になるように、かつ、出力電圧(平滑キャパシタ8の両端電圧)が目標電圧Vref(に相当する電圧)を維持するようにMOSFET3,4をオンオフ制御することができる。
すなわち、交流入力端1a,1bにおける電圧の大小関係が逆転すると、制御信号G1,G2の意味合いが逆転する。例えば、交流入力端1aが正電圧のときに、ゲート信号G1およびゲート信号G2のオン時比率がそれぞれ70%および30%である場合、交流入力端1aが負電圧に逆転すると、ゲート信号G1およびゲート信号G2のオン時比率をそれぞれ30%および70%に入れ替える(もしくは、ゲート信号G1とG2を入れ替える)必要がある。交流入力端1a,1bの電圧の大小関係を実際に検出し、逆転が起きた場合にゲート信号G1およびゲート信号G2のオン時比率を入れ替えるという処理(もしくは、ゲート信号G1,G2を入れ替えるという処理)を実行するための手段はかなり複雑になる。
しかし、上記のように電圧誤差増幅器101および電流誤差増幅器103の応答速度を設定しておけば、交流入力端1a,1bの大小関係が逆転した直後におけるゲート信号G1およびゲート信号G2のオン時比率は正規のものの反対となるものの、この状況が電流誤差増幅器103により素早くフィードバックされるため、上記ゲート信号G1およびゲート信号G2のオン時比率がすぐに正規の時比率になるよう修正されることになる。つまり、上記のような処理を実行する特別な手段を設けることなく、交流入力端1a,1bにおける電圧の大小関係の逆転に対応することができる。
2a,2b 直流出力端
3,4,13 MOSFET
3a,4a,13a MOSFETのボディダイオード
5,6,9,10,11,12,14 ダイオード
7 インダクタ
8 平滑キャパシタ
15 ブリッジダイオード回路
16 電流検出器
17 ブリッジ回路
100 制御回路
101 電圧誤差増幅器
102 乗算器
103 電流誤差増幅器
104 PWMコンパレータ
105 PWMキャリア信号発生回路
106 パルス分配回路
107 過電流基準信号
108 過電流検出コンパレータ
109 絶対値回路
Claims (6)
- 第1のMOSFETと第2のMOSFETの直列回路に第1のダイオードと第2のダイオードの直列回路を並列接続してなるブリッジ回路と、平滑キャパシタとを備え、前記第1のMOSFETと第2のMOSFETの共通接続点と前記第1のダイオードと第2のダイオードの共通接続点との間にインダクタを介して交流電圧を入力することによって、この交流電圧を整流した電圧を前記両直列回路の並列接続点から出力させ、この整流した電圧を前記平滑キャパシタで平滑する電力変換装置であって、
前記交流電圧を整流した電圧を第3のダイオードを介して前記平滑キャパシタに出力するように構成し、
前記第3のダイオードとしてファーストリカバリダイオードまたはショットキーバリアダイオードを使用することを特徴とする電力変換装置。 - 前記第1と第2のダイオードとして一般整流ダイオードを使用することを特徴とする請求項1に記載の電力変換装置。
- 前記平滑キャパシタへの突入電流が前記ブリッジ回路に流れることを回避するためのバイパス手段をさらに備えることを特徴とする請求項1に記載の電力変換装置。
- 前記バイパス手段は、前記交流電圧が入力される各交流入力端と前記平滑キャパシタとの間に介在させた複数のダイオードによって構成されることを特徴とする請求項3に記載の電力変換装置。
- 前記インダクタは、前記第1のMOSFETと第2のMOSFETの共通接続点と前記交流電圧が入力される各交流入力端のうちの一方の交流入力端との間に介在される第1のインダクタと、前記第1のダイオードと第2のダイオードの共通接続点と前記各交流入力端のうちの他方の交流入力端との間に介在される第2のインダクタとを含むことを特徴とする請求項1に記載の電力変換装置。
- 前記第1のインダクタと前記第2のインダクタを磁気結合したことを特徴とする請求項5に記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009164663A JP5418893B2 (ja) | 2009-07-13 | 2009-07-13 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009164663A JP5418893B2 (ja) | 2009-07-13 | 2009-07-13 | 電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011024285A JP2011024285A (ja) | 2011-02-03 |
JP5418893B2 true JP5418893B2 (ja) | 2014-02-19 |
Family
ID=43633835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009164663A Expired - Fee Related JP5418893B2 (ja) | 2009-07-13 | 2009-07-13 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5418893B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104024030B (zh) | 2011-11-04 | 2017-04-12 | 丰田自动车株式会社 | 电源系统、具备该电源系统的车辆以及电源系统的控制方法 |
JP6032393B2 (ja) * | 2012-04-06 | 2016-11-30 | 富士電機株式会社 | 整流回路 |
WO2014069483A1 (ja) * | 2012-11-05 | 2014-05-08 | 旭硝子株式会社 | 振動型発電装置、電源モジュール |
US9431896B2 (en) * | 2013-12-19 | 2016-08-30 | Texas Instruments Incorporated | Apparatus and method for zero voltage switching in bridgeless totem pole power factor correction converter |
JP6518506B2 (ja) * | 2015-05-19 | 2019-05-22 | 日立ジョンソンコントロールズ空調株式会社 | 電源装置、並びにそれを用いる空気調和機 |
JP2017028878A (ja) * | 2015-07-23 | 2017-02-02 | 東芝テック株式会社 | 電力変換装置 |
JP6045664B1 (ja) * | 2015-08-20 | 2016-12-14 | 三菱電機株式会社 | 電力変換装置 |
JP6877898B2 (ja) * | 2016-06-28 | 2021-05-26 | 日立ジョンソンコントロールズ空調株式会社 | 電力変換装置、及びこれを備える空気調和機 |
JP2018042340A (ja) * | 2016-09-06 | 2018-03-15 | シャープ株式会社 | 整流回路、及びスイッチング電源装置 |
CN114270690B (zh) * | 2019-08-30 | 2024-04-05 | 三菱电机株式会社 | 直流电源装置、马达驱动装置、鼓风机、压缩机以及空调机 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3269532B2 (ja) * | 1999-01-25 | 2002-03-25 | サンケン電気株式会社 | Ac−dcコンバータ |
JP2004147473A (ja) * | 2002-10-28 | 2004-05-20 | Densei Lambda Kk | 整流装置および整流方法 |
-
2009
- 2009-07-13 JP JP2009164663A patent/JP5418893B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011024285A (ja) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5418893B2 (ja) | 電力変換装置 | |
US10211719B2 (en) | Power converter | |
JP4714250B2 (ja) | Dc−dcコンバータ | |
JP5376308B2 (ja) | 力率改善回路 | |
JP2015035851A (ja) | スイッチング電源装置 | |
US9531250B2 (en) | Power conversion device and refrigeration/air-conditioning system | |
US20100259240A1 (en) | Bridgeless PFC converter | |
US20120293141A1 (en) | Bridgeless pfc converter and the method thereof | |
WO2010010710A1 (ja) | 電力変換装置 | |
EP2985897B1 (en) | Power conversion device | |
JP5258927B2 (ja) | 電力変換装置、冷凍空調システムおよび制御方法 | |
JP5191042B2 (ja) | 双方向dc−dcコンバータ | |
US20120275203A1 (en) | Ac-dc converter and method of controlling same | |
US20110309682A1 (en) | Switching power supply circuit | |
US8773875B2 (en) | Power conversion apparatus | |
JP6671126B2 (ja) | 直流電源装置および空気調和機 | |
US8824180B2 (en) | Power conversion apparatus | |
US20170025969A1 (en) | Synchronous rectifier phase control to improve load efficiency | |
US20120014149A1 (en) | Power conversion apparatus and method | |
US9036387B2 (en) | Alternating-current/direct-current converter | |
JP6395316B2 (ja) | スイッチング電源装置 | |
JP5517529B2 (ja) | 電力変換装置 | |
JP2016123148A (ja) | スイッチング電源装置 | |
US9397565B2 (en) | Phase offset compensation for multiphase DC-DC converter | |
JP7024784B2 (ja) | 交直変換回路及び力率改善回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5418893 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |