JP2011024285A

JP2011024285A - 電力変換装置

Info

Publication number: JP2011024285A
Application number: JP2009164663A
Authority: JP
Inventors: Yukihiro Nishikawa; 幸廣西川
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2009-07-13
Filing date: 2009-07-13
Publication date: 2011-02-03
Anticipated expiration: 2029-07-13
Also published as: JP5418893B2

Abstract

【課題】スイッチング素子として使用されるＭＯＳＦＥＴのボディダイオードの逆回復に起因したスイッチング損失を低減するとともに、スイッチング周波数の高周波化を図る。
【解決手段】第１のＭＯＳＦＥＴ３と第２のＭＯＳＦＥＴ４の直列回路に第１のダイオード５と第２のダイオード６の直列回路を並列接続してなるブリッジ回路１７と、第３のダイオード９と、平滑キャパシタ８とを備える。第１のＭＯＳＦＥＴ３と第２のＭＯＳＦＥＴ４の共通接続点と第１のダイオード５と第２のダイオード６の共通接続点との間にインダクタ７を介して交流電圧を入力することによって、この交流電圧を整流した電圧をブリッジ回路１７から出力させ、この整流した電圧を第３のダイオードを介して平滑キャパシタ３に出力し、平滑キャパシタ８で平滑するように構成されている。
【選択図】図１

Description

この発明は、スイッチ素子のオンオフ動作によって交流入力から直流出力を得る電力変換装置に関する。

図９はこの種の電力変換装置の従来例を示している。
この従来の電力変換装置は、交流入力端１ａ，１ｂに入力される図示していない交流電源からの交流電圧を全波整流するブリッジダイオード回路１５と、このブリッジダイオード回路１５の出力に接続された昇圧チョッパ回路とを有する。昇圧チョッパ回路は、インダクタ７、ＭＯＳＦＥＴ１３、ダイオード１４、平滑キャパシタ８を備え、ＭＯＳＦＥＴ１３のオンオフ動作によってブリッジダイオード回路１５の出力を昇圧する。この昇圧チョッパ回路が発生する直流電圧は、出力端２ａ，２ｂから出力される。
ＭＯＳＦＥＴ１３は、直流出力端２ａ，２ｂから出力される直流電圧が一定になるように図示していない制御回路によってそのオンデューティが制御される。また、力率改善を行う場合は、さらに交流入力端１ａ，１ｂに流れる電流が正弦波状になるようにする制御も行われる。なお、符号１３ａは、ＭＯＳＦＥＴ１３のボディダイオードを示す。

ところで、上記ブリッジダイオード回路１５においては、必ず２つのダイオードを通過する形態で電流が流れる。１つのダイオードに電流が流れたときの順方向降下電圧は約０．７Ｖ〜１Ｖであるので、２つのダイオードにおけるトータルの順方向降下電圧は約１．４Ｖ〜２Ｖとなる。このため、上記の電力変換装置を適用する電源装置が大容量化するほど、ブリッジダイオード回路１５での損失が顕著になり、これは、電力変換装置における変換効率の低下を招く要因になっている。

そこで、変換効率の向上を目的に、ブリッジダイオード回路の代わりにＭＯＳＦＥＴとダイオードからなるブリッジ回路を適用した電力変換装置が提案されている（例えば特許文献１）。
図１０に示すように、この電力変換装置は、ＭＯＳＦＥＴ３，４の直列回路とダイオード５，６の直列回路を並列接続してなるブリッジ回路１７を備えている。このブリッジ回路１７は、一方の入力（ＭＯＳＦＥＴ３，４の共通接続点）がインダクタ７を介して交流入力端１aに接続され、他方の入力（ダイオード５，６の共通接続点）が交流入力端１ｂに接続されている。また、このブリッジ回路の出力には、平滑キャパシタ８が接続されている。このような構成によれば、整流に関わる損失が図９の回路の１/２となる。
なお、ブリッジ回路には一般的にファーストリカバリダイオードが用いられるが、これは一般整流ダイオード（低速ダイオード）に比べて破損し易い。交流電源の投入時やこの交流電源の瞬断復帰時に発生する突入電流がＭＯＳＦＥＴ３，４やダイオード５,６に流れた場合、これらの素子が破損する恐れがある。ダイオード１０，１１は、このような不都合を回避するために設けた一般整流ダイオードであり、上記突入電流となる平滑キャパシタ８への充電電流をバイパスさせる役目をなす。

特開２００４−７２８４６号公報（図３、図１２）

ところで、図１０に示す電力変換装置では、ＭＯＳＦＥＴ３，４のボディダイオード３ａ，４ａを利用して直流出力端からの逆流を防いでいる。しかし、上記ボディダイオード３ａ，４ａは逆回復時間が長く（ファーストリカバリダイオードの逆回復時間の数倍程度）、そのため、ＭＯＳＦＥＴ３，４のスイッチング周波数の上昇させた場合、ボディダイオード３ａ，４ａの逆回復損失やＭＯＳＦＥＴ３，４のターンオン損失が増大することになる。これは、高周波化が困難であること、つまり、インダクタ７のサイズを小形化することが困難であることを意味している。

なお、ＭＯＳＦＥＴのボディダイオードは、ＭＯＳＦＥＴチップの製造工程において電子線等の照射処理をすることによってそのキャリアライフタイムを短縮することが可能であり、このキャリアライフタイムの短縮はＭＯＳＦＥＴの逆回復時間の短縮をもたらす。そこで、このような手法によって逆回復時間を短縮したＭＯＳＦＥＴが製品化されているが、逆回復時間の短縮と相反してオン抵抗が増加するため、このようなＭＯＳＦＥＴを図１０に示す電力変換装置のＭＯＳＦＥＴ３，４として使用しても、結果的に高効率化が困難になる。

本発明の目的は、このような状況に鑑み、スイッチング素子として使用されるＭＯＳＦＥＴのボディダイオードの逆回復に起因したスイッチング損失を低減して高周波化を図ることが可能な電力変換装置を提供することにある。

本発明は、第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴの直列回路に第１のダイオードと第２のダイオードの直列回路を並列接続してなるブリッジ回路と、平滑キャパシタとを備え、前記第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴの共通接続点と前記第１のダイオードと第２のダイオードの共通接続点との間にインダクタを介して交流電圧を入力することによって、この交流電圧を整流した電圧を前記両直列回路の並列接続点から出力させ、この整流した電圧を前記平滑キャパシタで平滑する電力変換装置であって、前記交流電圧を整流した電圧を第３のダイオードを介して前記平滑キャパシタに出力することによって上記課題を解決している。

前記第３のダイオードとしては、ファーストリカバリダイオードまたはショットキーバリアダイオードを使用することが望ましい。また、前記第１と第２のダイオードとしては、一般整流ダイオードを使用することができる。

前記平滑キャパシタへの突入電流が前記ブリッジ回路に流れることを回避するためのバイパス手段をさらに備えることができる。このバイパス手段は、例えば、前記交流電圧が入力される各交流入力端と前記平滑キャパシタとの間に介在させた複数のダイオードによって構成される。

前記インダクタは、前記第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴの共通接続点と前記交流電圧が入力される各交流入力端のうちの一方の交流入力端との間に介在される第１のインダクタと、前記第１のダイオードと第２のダイオードの共通接続点と前記各交流入力端のうちの他方の交流入力端との間に介在される第２のインダクタとを含むことができる。
この場合、前記第１のインダクタと前記第２のインダクタを磁気結合してもよい。

この発明によれば、スイッチング素子として使用されるＭＯＳＦＥＴのボディダイオードの逆回復損失が大幅に低減されるとともに、当該ボディダイオードに関する逆回復時間が発生しないので、スイッチング損失の低減およびスイッチング周波数の高周波化を容易にする。したがって、インダクタなどの小形化が可能になり、これは、本発明の電力変換装置が適用される電源装置の小形化、低コスト化をもたらす。
また、平滑キャパシタへの突入電流をバイパスさせるバイパス手段を設けることにより、電源投入時や交流電源の瞬停復帰時等において発生する過大な突入電流からブリッジ回路を構成するＭＯＳＦＥＴやダイオードを保護することができる。これは、信頼性を向上する上で有利である。

本発明に係る電力変換装置の一実施形態を示す回路図である。図１の電力変換装置の動作を説明する波形図である。図１の電力変換装置において形成される第１の電流経路を示す説明図である。図１の電力変換装置において形成される第２の電流経路を示す説明図である。図１の電力変換装置において形成される第３の電流経路を示す説明図である。図１の電力変換装置において形成される第４の電流経路を示す説明図である。本発明に係る電力変換装置の他の実施形態を示す回路図である。ＭＯＳＦＥＴを制御する制御回路の構成例を示すブロック図である。従来の電力変換装置の一例を示す回路図である。従来の電力変換装置の他の例を示す回路図である。

図１は、この発明に係る電力変換装置の一実施形態を示す回路図である。この図１においては、図１０に示す要素に対応する要素に共通の符号を付してある。また、この図１においては、交流電源や必要に応じて該交流電源と交流入力端１ａ，１ｂとの間に介在させるノイズフィルタなどは、その図示を省略している。

この実施形態に係る電力変換装置は、ＭＯＳＦＥＴ３，４とダイオード５，６で構成されるブリッジ回路１７と、平滑キャパシタ８と、これらの間に介在させたダイオード９とを備えている。すなわち、ダイオード９を設けた点において図１０に示す従来の電力変換装置と構成が異なる。ダイオード９は、ブリッジ回路１７の正側出力にアノードが接続され、出力端２ａ側に位置する平滑キャパシタ８の一端にカソードが接続されている。
なお、インダクタ７は、交流入力端１ａとＭＯＳＦＥＴ３，４の共通接続点との間に介在させてあるが、これに代えて、交流入力端１ｂとダイオード５，６の共通接続点との間に介在させてもよい。
また、交流入力端１ａとＭＯＳＦＥＴ３，４の共通接続点との間にインダクタ７を介在させることに加えて、交流入力端１ｂとダイオード５，６の共通接続点との間に別の同等のインダクタ介在させることも可能である。そして、この場合、双方のインダクタを磁気結合させてもよい。

図２は、図１の回路の動作を説明する波形図である。この図２は、交流入力端１ａの電圧が交流入力端１ｂの電圧よりも高い状態において、ＭＯＳＦＥＴ３がオフ状態からオン状態に移行するまでの各部の波形を示している。この図２において、Ｖ_ＧＳ３、Ｖ_ＤＳ３およびＩ_Ｄ３は、ＭＯＳＦＥＴ３のゲート電圧、ドレイン−ソース間電圧およびドレイン電流をそれぞれ示し、Ｖ_ＧＳ４、Ｖ_ＤＳ４およびＩ_Ｄ４は、ＭＯＳＦＥＴ４のゲート電圧、ドレイン−ソース間電圧およびドレイン電流をそれぞれ示している。また、Ｉ_ＦおよびＶ_ＫＡは、それぞれダイオード９の順方向電流およびカソード−アノード間電圧をそれぞれ示している。なお、上記ゲート電圧Ｖ_ＧＳ３，Ｖ_ＧＳ４は、後述の制御回路によって与えられる。

（ａ）時刻Ｔ１に至るまで
ＭＯＳＦＥＴ４にＨ（ハイ）レベルのゲート電圧Ｖ_ＧＳ４が印加されているので、該ＭＯＳＦＥＴ４がダイオード５とともにオンしている同期整流動作の状態となっている。また、ＭＯＳＦＥＴ３にはＬ（ロー）レベルのゲート電圧Ｖ_ＧＳ３が印加されているので、該ＭＯＳＦＥＴ３はオフしている。このとき、図３に示すような経路で電流が流れる。

（ｂ）時刻Ｔ１から時刻Ｔ２まで
時刻Ｔ１でＭＯＳＦＥＴ４のゲート電圧Ｖ_ＧＳ４がＬ（ロー）レベルとなるので、ＭＯＳＦＥＴ３，４の双方がオフするデッドタイム期間となる。すなわち、時刻Ｔ１から時刻Ｔ２に至る時間Ｔｄが、ＭＯＳＦＥＴ４がオフしてからＭＯＳＦＥＴ３をオンさせるゲート電圧Ｖ_ＧＳ３が印加されるまでのオンディレイ時間として設定される。ＭＯＳＦＥＴ３は、上記デッドタイム期間を規定するこのオンディレイ時間Ｔｄが経過する間においてオフ状態を継続し、その結果、ＭＯＳＦＥＴ３とＭＯＳＦＥＴ４が同時にオンして短絡電流（貫通電流）が流れるという不都合が回避される。ＭＯＳＦＥＴ３のゲート電圧Ｖ_ＧＳ３は、上記デッドタイム期間の終了時点Ｔ２においてＨ（ハイ）レベルになる。
一方、時刻Ｔ１では、ＭＯＳＦＥＴ４のボディダイオード４ａが導通して、それまでＭＯＳＦＥＴ４が流していた電流を肩代わりして流す。従って、このときのＭＯＳＦＥＴ４のドレイン−ソース間電圧Ｖ_ＤＳ４は、ボディダイオード４ａの順方向降下電圧である０．７〜１Ｖ程度となる。なお、このボディダイオード４ａの順方向降下電圧は回路動作上ほぼ零と見做せるので、図２には明示していない。
ＭＯＳＦＥＴ４のボディダイオード４ａが導通すると、後でその逆回復に要する時間が問題となる。上記デッドタイムがなければボディダイオード４ａの逆回復時間を短縮するという本発明の課題は生じないことになるが、短絡電流防止のためにデッドタイムは絶対に必要である。

（ｃ）時刻Ｔ３から時刻Ｔ４まで
この期間において、ダイオード９の蓄積キャリアが消滅する。

（ｄ）時刻Ｔ４から時刻Ｔ５まで
時刻Ｔ４でダイオード９の蓄積キャリアが消滅すると、この時刻Ｔ４から時刻Ｔ５に至る期間において電流ＩＦがダイオード９の接合容量を充電し、その結果、該ダイオード９の両端電圧Ｖ_ＫＡが上昇する。なお、ＭＯＳＦＥＴ４のボディダイオード４ａの蓄積キャリアは、時刻Ｔ４を過ぎても消滅しない。このため、ボディダイオード４ａは、時刻Ｔ４後もその蓄積キャリアを消滅させながらダイオード９の接合容量の充電電流に相当する微小電流を時刻Ｔ５まで流し続ける。
ダイオード９の働きにより、時刻Ｔ５でＭＯＳＦＥＴ４のボディダイオード４ａに流れる電流は零になる。しかし、時刻Ｔ４からＴ５の期間内にボディダイオード４ａの蓄積キャリアを消滅させきれないので、このボディダイオード４ａの接合容量を充電してその両端電圧を上昇させる段階までは進まない。この結果、ＭＯＳＦＥＴ４は、その両端電圧Ｖ_ＤＳ４がほぼ零となって、逆回復損失を発生しない。見方を変えれば、ＭＯＳＦＥＴ４のボディダイオード４ａは、Ｔ５の時点で完全には逆回復していないことになる。
時刻Ｔ５、つまり、時刻Ｔ３からダイオード９の逆回復時間Ｔｒｒが経過した時点においては、ダイオード９の逆回復電流が零となって、ＭＯＳＦＥＴ３のターンオン動作が完了する。この結果、図４に示すような経路で電流が流れる。

次に、ダイオード９を接続しない場合の動作を説明する。ただし、時刻Ｔ３までの動作はダイオード９を接続した場合の動作と同様であるので、その説明を省略する。
図２においては、ダイオード９を接続しない場合の動作波形が点線で示されている。時刻Ｔ３から時刻Ｔ４’に至る期間は、ＭＯＳＦＥＴ４のボディダイオード４ａの蓄積キャリアが消滅するまでの期間である。時刻Ｔ４’でＭＯＳＦＥＴ４のボディダイオード４ａの蓄積キャリアが消滅すると、その両端電圧Ｖ_ＤＳ４が上昇する。この場合、ダイオード９がないので、ＭＯＳＦＥＴ４のボディダイオード４ａに最後まで電流が供給され、その結果、ボディダイオード４ａの蓄積キャリアが消滅→ボディダイオードの接合容量を充電してボディダイオードの両端電圧を上昇させる、という最後の段階まで進んでしまうことになる。
この場合、ＭＯＳＦＥＴ４のボディダイオードの逆回復電流は、時刻Ｔ３から逆回復時間Ｔｒｒ’が経過した後の時刻Ｔ５’で零となる。そして、この時刻Ｔ５’の時点でＭＯＳＦＥＴ３のターンオン動作が完了することになる。

なお、図２に示すように、時刻Ｔ２からＴ４の期間においては、ダイオード９のカソード−アノード間電圧Ｖ_ＫＡとＭＯＳＦＥＴ４の両端電圧Ｖ_ＤＳ４が零のままであるにもかかわらずＭＯＳＦＥＴ３の両端電圧Ｖ_ＤＳ３が減少している。このときのＭＯＳＦＥＴ３の両端電圧Ｖ_ＤＳ３の変化は、ＭＯＳＦＥＴ３のドレイン電流Ｉ_Ｄ３の変化、およびこれに関連する寄生容量の充放電電流に対する配線インダクタンスの逆起電力によって生じている。

以上においては、交流入力端１ａの電圧が交流入力端１ｂの電圧よりも高い第１の状態下での動作を説明した。交流入力端１ｂの電圧が交流入力端１ａの電圧よりも高い第２の状態下では、ＭＯＳＦＥＴ３とＭＯＳＦＥＴ４の動作が第１の状態下におけるそれらの動作と逆になる。したがって、第２の状態下では、第１の状態下でＭＯＳＦＥＴ４の逆回復損失の発生が防止されるのと同様に、ＭＯＳＦＥＴ３の逆回復損失の発生が防止されることになる。なお、図５は、上記第２の状態下でＭＯＳＦＥＴ３がオンかつＭＯＳＦＥＴ４がオフの場合の電流経路を示し、また図６は、同状態下でＭＯＳＦＥＴ３がオフかつＭＯＳＦＥＴ４がオンの場合の電流経路を示している。

以上の説明から明らかなように、この実施形態に係る電力変換装置は、直流出力端２ａ，２ｂからの逆流を、ＭＯＳＦＥＴ３，４のボディダイオード３ａ，４ａではなくてダイオード９で防止するようにしている。この構成によれば、前述したように、ＭＯＳＦＥＴ３，４のボディダイオード３ａ，４ａの逆回復時間が長くても、先にダイオード９が逆回復する。従って、ボディダイオード３ａ，４ａに逆回復損失がほとんど発生せず、またＭＯＳＦＥＴのターンオン損失も低減される。

ところで、ダイオード９には逆回復損失が発生するので、該ダイオード９の逆回復損失とＭＯＳＦＥＴ３，４のターンオン損失を更に低減するためには、ダイオード９としてファーストリカバリダイオードまたはショットキーバリアダイオードを使用することが望ましい。
なお、ダイオード５，６には、インダクタ７を流れる電流と同じ電流、つまり、急峻な電流変化を示さない電流が流れる。したがって、ダイオード５，６には、一般整流ダイオードを適用することができるが、順方向降下電圧の低いものを用いて導通損失を小さくすることが望ましい。

図７は、この発明に係る電力変換装置の他の実施形態を示す回路図である。この他の実施形態に係る電力変換装置は、交流入力端１ａと直流出力端２ａ間に介在させたバイパス用ダイオード１０と、交流入力端１ａと直流出力端２ｂ間に介在させたバイパス用ダイオード１１と、交流入力端１ｂと直流出力端２ａ間に介在させたバイパス用ダイオード１２とを備える点において図１に示した電力変換装置と相違する。なお、上記ダイオード１０〜１２には、一般整流ダイオードが使用されている。

ダイオード１０〜１２は、交流入力端１ａ，１ｂに接続された図示していない交流電源の投入時やこの交流電源の瞬断復帰時に発生する突入電流をバイパスさせて、該突入電流がＭＯＳＦＥＴ３，４やダイオード５,６に流れるのを防止する作用をなす。
すなわち、交流入力端１ａ，１ｂに入力される交流電源電圧の瞬時値が平滑キャパシタ８の両端電圧よりも高いときには、交流入力端１ａ→ダイオード１０→平滑キャパシタ８→ダイオード５→交流入力端１ｂという経路、または、交流入力端１ｂ→ダイオード１２→平滑キャパシタ８→ダイオード１１という経路が形成され、これによって、平滑キャパシタ８への充電電流がバイパスされる。従って、本実施形態の電力変換装置によれば、上記突入電流によるＭＯＳＦＥＴ３，４やダイオード５，６の劣化や損傷を回避することができる。
なお、ダイオード１０〜１２は、通常動作時に電流が流れない。このため、ダイオード１０〜１２として数アンペア程度の電流定格の一般整流ダイオードを使用した場合でも、突入電流に対する耐量を充分確保できる。

図８は、図７の回路におけるＭＯＳＦＥＴ３，４を制御するための制御回路の構成例を示す。なお、この制御回路は、力率改善を行うものであり、図１の回路におけるＭＯＳＦＥＴ３，４の制御にも当然適用することができる。
この制御回路１００は、電圧誤差増幅器１０１、乗算器１０２、電流誤差増幅器１０３、ＰＷＭコンパレータ１０４、ＰＷＭキャリア信号発生回路１０５、パルス分配回路１０６、過電流基準信号１０７、過電流検出コンパレータ１０８、絶対値回路１０９を備えている。

電流検出器１６は、インダクタ７に流れる電流を検出するために設けられている。なお、この電流検出器１６は、インダクタ７に対して直列に接続しても良い。また、この電流検出器１６は、ダイオード５のカソードとダイオード１２のアノードとを接続する線路中に介在させても良い。
電圧誤差増幅器１０１は、出力電圧（平滑キャパシタ８の両端電圧）に対応するフィードバック信号（検出した出力電圧そのもの、該出力電圧の分圧値、該出力電圧をレベルシフトしたもの、など）と、基準出力電圧信号Ｖrefとの差を増幅して、その差に対応する第１の誤差信号を出力する。

乗算器１０２は、上記第１の誤差信号と、交流入力端電圧（交流入力端１ａ，１ｂ間の電圧）に対応する信号（検出した入力電圧そのもの、該入力電圧の分圧値、該入力電圧をレベルシフトしたもの、など）とを乗算し、その乗算結果を電流指令値Ｉｒｅｆとして出力する。
電流誤差増幅器１０３は、上記乗算器１０２の乗算結果である電流指令値Ｉｒｅｆと、電流検出器１６で検出されるインダクタ電流（交流入力電流）に対応する信号値との差を増幅して、その差に対応する第２の誤差信号を出力する。

ＰＷＭコンパレータ１０４は、上記第２の誤差信号と、ＰＷＭキャリア信号発生回路１０５の出力である三角波や鋸歯などのキャリア信号とを比較し、上記第２の誤差信号の大きさに対応するデューティ比を有したＰＷＭ信号を出力する。
過電流検出コンパレータ１０８は、電流検出器１６の出力信号を絶対値回路１０９を介して入力し、すなわち、インダクタ７に流れる正負の電流の絶対値を入力し、この絶対値が過電流基準信号１０７で設定された所定値を超えた場合に、過電流検出信号をパルス分配回路１０６に出力する。なお、正の電流に対応する過電流検出コンパレータと負の電流に対応する過電流検出コンパレータとをそれぞれ設け、それらの過電流検出コンパレータから出力される過電流検出信号をオア処理することによって得られる信号をパルス分配回路１０６に出力するようにしても良い。

パルス分配回路１０６は、ＭＯＳＦＥＴ３，４にゲート信号Ｇ１，Ｇ２を出力する。ゲート信号Ｇ１，Ｇ２はそれぞれオンディレイ（デッドタイム）を設けてＭＯＳＦＥＴ３，４を交互にオンオフさせる。なお、ゲート信号Ｇ１，Ｇ２は図２に示すゲート電圧Ｖ_ＧＳ３，Ｖ_ＧＳ４と同じものである。また、パルス分配回路１０６は、過電流検出コンパレータ１０８から過電流検出信号が入力された場合に、ゲート信号Ｇ１，Ｇ２のいずれか一方または両方をＬ（ロー）レベルとして、ＭＯＳＦＥＴ３，４をオフさせる。これにより、過電流検出に伴ってインダクタ７の電流を制限することができる。
この制御回路１００によれば、交流入力電圧（交流入力端１ａ，２ｂ間の電圧）および入力電流を加味しながら、この入力電流が正弦波状になるように、かつ、出力電圧（平滑キャパシタ８の両端電圧）が目標電圧Ｖｒｅｆ（に相当する電圧）を維持するようにＭＯＳＦＥＴ３，４をオンオフ制御することができる。

なお、上記電圧誤差増幅器１０１は、交流入力の周期以下の周期をもつ変化には応答しない程度にその応答速度を遅めに設定しているが、電流誤差増幅器１０３の応答速度はこれよりもかなり速く設定している。これは以下の理由による。
すなわち、交流入力端１ａ，１ｂにおける電圧の大小関係が逆転すると、制御信号Ｇ１，Ｇ２の意味合いが逆転する。例えば、交流入力端１ａが正電圧のときに、ゲート信号Ｇ１およびゲート信号Ｇ２のオン時比率がそれぞれ７０％および３０％である場合、交流入力端１ａが負電圧に逆転すると、ゲート信号Ｇ１およびゲート信号Ｇ２のオン時比率をそれぞれ３０％および７０％に入れ替える（もしくは、ゲート信号Ｇ１とＧ２を入れ替える）必要がある。交流入力端１ａ，１ｂの電圧の大小関係を実際に検出し、逆転が起きた場合にゲート信号Ｇ１およびゲート信号Ｇ２のオン時比率を入れ替えるという処理（もしくは、ゲート信号Ｇ１，Ｇ２を入れ替えるという処理）を実行するための手段はかなり複雑になる。
しかし、上記のように電圧誤差増幅器１０１および電流誤差増幅器１０３の応答速度を設定しておけば、交流入力端１ａ，１ｂの大小関係が逆転した直後におけるゲート信号Ｇ１およびゲート信号Ｇ２のオン時比率は正規のものの反対となるものの、この状況が電流誤差増幅器１０３により素早くフィードバックされるため、上記ゲート信号Ｇ１およびゲート信号Ｇ２のオン時比率がすぐに正規の時比率になるよう修正されることになる。つまり、上記のような処理を実行する特別な手段を設けることなく、交流入力端１ａ，１ｂにおける電圧の大小関係の逆転に対応することができる。

１ａ，１ｂ交流入力端
２ａ，２ｂ直流出力端
３，４，１３ＭＯＳＦＥＴ
３ａ，４ａ，１３ａＭＯＳＦＥＴのボディダイオード
５，６，９，１０，１１，１２，１４ダイオード
７インダクタ
８平滑キャパシタ
１５ブリッジダイオード回路
１６電流検出器
１７ブリッジ回路
１００制御回路
１０１電圧誤差増幅器
１０２乗算器
１０３電流誤差増幅器
１０４ＰＷＭコンパレータ
１０５ＰＷＭキャリア信号発生回路
１０６パルス分配回路
１０７過電流基準信号
１０８過電流検出コンパレータ
１０９絶対値回路

Claims

第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴの直列回路に第１のダイオードと第２のダイオードの直列回路を並列接続してなるブリッジ回路と、平滑キャパシタとを備え、前記第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴの共通接続点と前記第１のダイオードと第２のダイオードの共通接続点との間にインダクタを介して交流電圧を入力することによって、この交流電圧を整流した電圧を前記両直列回路の並列接続点から出力させ、この整流した電圧を前記平滑キャパシタで平滑する電力変換装置であって、
前記交流電圧を整流した電圧を第３のダイオードを介して前記平滑キャパシタに出力するように構成したことを特徴とする電力変換装置。
前記第３のダイオードとしてファーストリカバリダイオードまたはショットキーバリアダイオードを使用することを特徴とする請求項１に記載の電力変換装置。
前記第１と第２のダイオードとして一般整流ダイオードを使用することを特徴とする請求項１に記載の電力変換装置。
前記平滑キャパシタへの突入電流が前記ブリッジ回路に流れることを回避するためのバイパス手段をさらに備えることを特徴とする請求項１に記載の電力変換装置。
前記バイパス手段は、前記交流電圧が入力される各交流入力端と前記平滑キャパシタとの間に介在させた複数のダイオードによって構成されることを特徴とする請求項４に記載の電力変換装置。
前記インダクタは、前記第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴの共通接続点と前記交流電圧が入力される各交流入力端のうちの一方の交流入力端との間に介在される第１のインダクタと、前記第１のダイオードと第２のダイオードの共通接続点と前記各交流入力端のうちの他方の交流入力端との間に介在される第２のインダクタとを含むことを特徴とする請求項１に記載の電力変換装置。
前記第１のインダクタと前記第２のインダクタを磁気結合したことを特徴とする請求項６に記載の電力変換装置。