JP2010068619A

JP2010068619A - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP2010068619A
Application number: JP2008232365A
Authority: JP
Inventors: Toshiichi Okubo; 敏一大久保; Takae Shimada; 尊衛嶋田; Hiroyuki Shoji; 浩幸庄司; Junpei Uruno; 純平宇留野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2008-09-10
Filing date: 2008-09-10
Publication date: 2010-03-25
Anticipated expiration: 2028-09-10
Also published as: US20100061122A1; US8203322B2; JP4714250B2

Abstract

【課題】ソフトスイッチングによりスイッチング損失を低減し、スイッチングを高周波化してインダクタやコンデンサなどの受動素子を小型化できるＤＣ−ＤＣコンバータにおいて、可飽和インダクタとダイオードを使用しない小型で高効率なＤＣ−ＤＣコンバータを提供。
【解決手段】直流電源から主インダクタにエネルギーを蓄積させる主スイッチング素子、主インダクタに蓄積されたエネルギーを出力側へ放出する主ダイオード、主スイッチング素子両端容量の電荷を引き抜く補助回路を備えたＤＣ−ＤＣコンバータにおいて、主インダクタと磁気的に結合した補助インダクタと、補助インダクタにエネルギーを蓄積させる補助スイッチング素子と、補助インダクタに蓄えられたエネルギーを直流電源あるいは出力側へ放出する補助ダイオードを備え、補助インダクタは主インダクタがエネルギーを放出する際に補助ダイオードに逆電圧を印加する方向で主インダクタと結合する。
【選択図】図１

Description

本発明は、入力された電力の電圧を異なる電圧へ変換するＤＣ−ＤＣコンバータに関するものである。

入力された電力の電圧を所望の電圧に変換して出力するＤＣ−ＤＣコンバータは、ソフトスイッチング技術によりスイッチング損失を低減することで高効率化が可能である。これに伴い、スイッチング素子の駆動周波数を高周波化することで、インダクタやコンデンサなどの受動素子を小型化できる。

非特許文献１には、ソフトスイッチング動作をするＤＣ−ＤＣコンバータが開示されている。回路構成の概略は、主インダクタ、主スイッチング素子、主ダイオード、負荷から構成される従来の昇圧チョッパ回路に、共振コンデンサ、共振インダクタ、可飽和インダクタ、補助スイッチング素子、補助ダイオードで構成される補助共振回路を接続したものである。前記補助共振回路により、前記主スイッチング素子をソフトスイッチング動作させている。

Ｇ．Ｈｕａｅｔａｌ． "Ｎｏｖｅｌｚｅｒｏ−ｖｏｌｔａｇｅ−ｔｒａｎｓｉｔｉｏｎＰＷＭｃｏｎｖｅｒｔｅｒｓ" ＩＥＥＥｔｒａｎｓａｃｔｉｏｎｓｏｎＰｏｗｅｒｅｌｅｃｔｏｒｏｎｉｃｓ、Ｖｏｌ９、ｐ．２１３−２１９、１９９４

非特許文献１で示す回路で、補助共振回路の構成部品から可飽和インダクタとダイオードの直列接続体を取り去ると、補助ダイオードがリカバリーし、補助ダイオードと補助スイッチング素子の損失が増大する。これを避けるために、非特許文献１で示す回路では、可飽和インダクタとダイオードの直列接続体の使用は必須である。

前記理由から、非特許文献１で示した回路は、前記可飽和インダクタとダイオードの直列接続体により、補助ダイオードと補助スイッチング素子の損失が抑制されるものの、前記可飽和インダクタとダイオードの直列接続体に電流が流れることで発生する損失は存在することからさほどの効率の向上は見込めない。そして、主スイッチング素子をソフトスイッチングさせるための補助共振回路に、巻線として共振インダクタと可飽和インダクタの計２つを使用せねばならず、回路の小型化が困難である。

本発明の目的は、可飽和インダクタとダイオードの直列接続体を使用しない、小型で高効率なＤＣ−ＤＣコンバータを提供することである。

また、本発明の他の目的は、補助インダクタとして、比較的小容量のインダクタを採用でき、寸法／重量を軽減できるＤＣ−ＤＣコンバータを提供することである。

本発明は、直流電源から主インダクタにエネルギーを蓄積させる主スイッチング素子と、主インダクタに蓄積されたエネルギーを出力側へ放出する主ダイオードと、主スイッチング素子をオンする時点を含む短期間に主スイッチング素子両端容量の電荷を引き抜く補助回路を備えたＤＣ−ＤＣコンバータにおいて、前記補助回路は、主インダクタと磁気的に結合した補助インダクタと、補助インダクタにエネルギーを蓄積させる補助スイッチング素子と、補助インダクタに蓄えられたエネルギーを直流電源或いは出力側へ放出する補助ダイオードを備え、補助インダクタは主インダクタがエネルギーを放出する際に補助ダイオードに逆電圧を印加する方向で主インダクタと結合していることを特徴とする。

また、本発明は、主インダクタのエネルギーを蓄積する平滑コンデンサと、前記平滑コンデンサに蓄積されたエネルギーを出力側へ放出する平滑インダクタを備え、平滑コンデンサは補助インダクタが蓄えたエネルギーを放出する経路上にあることを特徴とする。

さらに、本発明において、主インダクタと補助インダクタと平滑インダクタは、それらインダクタの片側端子を同電位とした巻線構造をもち、平滑インダクタは主インダクタがエネルギーを放出する際に出力側へエネルギーを放出する方向で結合していることを特徴とする。

本発明は、補助回路を備えたＤＣ−ＤＣコンバータにおいて、前記補助回路は、主インダクタと磁気的に結合した補助インダクタと、補助インダクタにエネルギーを蓄積させる補助スイッチング素子と、補助インダクタに蓄えられたエネルギーを直流電源或いは出力側へ放出する補助ダイオードを備え、補助インダクタを主インダクタがエネルギーを放出する際に補助ダイオードに逆電圧を印加する方向で主インダクタと結合させることにより、可飽和インダクタを使用しない小型で高効率なＤＣ−ＤＣコンバータを提供することができる。また、補助インダクタとして比較的小容量のインダクタを採用でき、従来例に比べて寸法／重量を大幅に軽減できるＤＣ−ＤＣコンバータを提供することができる。

以下に本発明の実施例を図面につき説明する。

図１は、本発明の第１の実施例によるＤＣ−ＤＣコンバータの回路構成図である。本実施例は、入力電圧より高い出力電圧を得ることができる昇圧型ソフトスイッチングＤＣ−ＤＣコンバータである。

以下、図１の回路構成について説明する。まず、直流電源１には、主インダクタ１０８ａと主スイッチング素子であるＭＯＳＦＥＴ１０１の直列回路が接続されている。この主ＭＯＳＦＥＴ１０１には逆並列にダイオード１０２が接続されている。そして、出力電圧を取り出すために、主ＭＯＳＦＥＴ１０１の両端ｃ−ｂ点間には、主ダイオード１０６と出力コンデンサ１０７の直列回路が接続されている。この出力コンデンサ１０７の両端が、ＤＣ−ＤＣコンバータの出力端子であり、負荷１１０が接続されている。

以上は、一般的なＤＣ−ＤＣコンバータの位置構成であり、これに、本発明による補助回路を付加している。

前記補助回路は、主スイッチング素子であるＭＯＳＦＥＴ１０１の両端c−ｂ点間に、補助インダクタ１０８ｂと補助スイッチング素子であるＭＯＳＦＥＴ１０４の直列回路とスバナコンデンサ１０３を並列に接続し、この補助インダクタ１０８ｂと補助ＭＯＳＦＥＴ１０４の接続点ｄと、主ダイオード１０６と出力コンデンサ１０７の接続点ｅの間に、補助ダイオード１０９を接続したものである。更に、補助インダクタ１０８ｂは、主インダクタ１０８ａと磁気的に結合している。その結合方向は、主インダクタ１０８ａが出力側へエネルギーを放出するときに、補助インダクタ１０８ｂが補助ダイオード１０９に逆電圧を印加する方向である。また、前記補助ＭＯＳＦＥＴ１０４の両端にはダイオード１０５が逆並列に接続されている。
〔インダクタの磁気的分離状態における動作〕
次に、図１のＤＣ−ＤＣコンバータの動作について説明する。はじめに、比較例として、主インダクタ１０８ａと補助インダクタ１０８ｂが磁気的に結合していない場合の動作について説明する。この動作は、非特許文献１で紹介されている基本回路の動作に相当する。

図１において主インダクタ１０８ａと補助インダクタ１０８ｂが磁気的に結合していない場合の各部の電圧電流波形図を図２に示す。以下、図２を参照しながら回路動作を説明する。

時刻ｔ０以前では、主ＭＯＳＦＥＴ１０１及び、補助ＭＯＳＦＥＴ１０４のゲートに駆動信号が印加されておらず、前記両ＭＯＳＦＥＴはオフ状態である。このとき、直流電源１から、主インダクタ１０８ａ→主ダイオード１０６→出力コンデンサ１０７のループで電流が流れている。また、補助インダクタ１０８ｂ電流Ｉｉは、ｃ点からｄ点方向に電流が流れており、その電流は補助ダイオード１０９を介して、出力コンデンサ１０７（負荷１１０含む）に流れる。つまり、インダクタ１０８ａの電流は、主ダイオード１０６側と、補助インダクタ１０８ｂと補助ダイオード１０９の直列回路側に分流している。

続いて時刻ｔ０で、補助ＭＯＳＦＥＴ１０４の駆動信号をオンにすると、補助ダイオード１０９の両端に、出力コンデンサ１０７より電圧が印加される。このため、補助ダイオード１０９がリカバリーする間に、出力コンデンサ１０７→補助ダイオード１０９→補助ＭＯＳＦＥＴ１０４のループにリカバリー電流が流れる。前記ループには、インダクタンスや抵抗などの大きなインピーダンス成分が存在せず、また、補助ダイオード１０９には時刻ｔ０以前に順方向電流が流れており補助ダイオード１０９の逆回復には時間がかかることから、前記リカバリー電流は電圧源を短絡したときのような過大な電流となる。このため補助ダイオード１０９と補助ＭＯＳＦＥＴ１０４に大きな損失が発生する。

補助ダイオード１０９のリカバリーが時刻ｔ０’で終わると、補助インダクタ１０８ｂの電流Ｉｉが緩やかに増加し（補助インダクタ１０８ｂがエネルギーを蓄える）、主ダイオード１０６電流Ｉｄ１が緩やかに減少する。これは、補助インダクタ１０８ｂの電流Ｉｉが、補助インダクタ１０８ｂのインダクタンスにより、ｄｉ／ｄｔの緩やかなものになるからである。そのため、時刻ｔ１において、主ダイオード１０６は緩やかにオフでき、リカバリー損失の発生は殆どない。

次に、時刻ｔ１から、主ＭＯＳＦＥＴ１０１のドレイン−ソース間寄生容量並びにスナバコンデンサ１０３に充電されていた電荷が、補助インダクタ１０８ｂと補助ＭＯＳＦＥＴ１０４を介して放電される（エネルギーが補助インダクタ１０８ｂに蓄えられえる）。そして、時刻ｔ２で、主ＭＯＳＦＥＴ１０１の電圧ＶｍはゼロＶまで下がる。

次いで、時刻ｔ２から、補助インダクタ１０８ｂが、時刻ｔ０からｔ２の間に蓄えたエネルギーにより、補助インダクタ１０８ｂ→補助ＭＯＳＦＥＴ１０４→ダイオード１０２のループで電流Ｉｓを流す。次に、時刻ｔ３に、主ＭＯＳＦＥＴ１０１の駆動信号をオンし、補助ＭＯＳＦＥＴ１０４の駆動信号をオフする。ここで、主ＭＯＳＦＥＴ１０１のオンと補助ＭＯＳＦＥＴ１０４のオフは、この主ＭＯＳＦＥＴ１０１の電圧ＶｍがゼロＶに下がった直後の時刻ｔ２を含む、ダイオード１０２に電流が流れている間であれば、どちらを先に行ってもよい。こうすることで、主ＭＯＳＦＥＴ１０１はゼロ電圧スイッチング（以下、ＺＶＳと呼ぶ）、ＺＣＳが可能となり、主ＭＯＳＦＥＴ１０１のオンに伴うスイッチング損失は発生しない。なお、時刻ｔ２から時刻ｔ３の間は、短時間の方がダイオード１０２に電流が流れる期間が短くなり、損失の発生を少なくすることができる。

そして、時刻ｔ３で補助ＭＯＳＦＥＴ１０４の駆動信号をオフすると、主ＭＯＳＦＥＴ１０１電流Ｉｍは増加に転じる。また、補助インダクタ１０８ｂは、それ自身に蓄えられたエネルギーにより、補助インダクタ１０８ｂ→補助ダイオード１０９→出力コンデンサ１０７→主ＭＯＳＦＥＴ１０１のループで補助ダイオード電流Ｉｄ２を流す。前記の動作で、補助インダクタ１０８ｂに蓄えられたエネルギーは負荷側へ放出され、同時に補助ダイオード電流Ｉｄ２は減少する。そして、前記エネルギーを放出しきったときに補助ダイオード電流Ｉｄ２はゼロとなり、その後、補助ダイオード１０９は逆回復期間に入り、リカバリー電流が流れる。このリカバリー電流は、出力コンデンサ１０７→補助ダイオード１０９→補助インダクタ１０８ｂ→主ＭＯＳＦＥＴ１０１のループで流れる。ループ上に補助インダクタ１０８ｂが存在するため、前記リカバリー電流は前記時刻ｔ０で起こったような大きなものにはならない。

続いて、時刻ｔ４で補助ダイオード１０９のリカバリーが終了し、補助ダイオード１０９が非導通になる。すると、補助インダクタ１０８ｂに流れていた電流は、補助インダクタ１０８ｂ→主ＭＯＳＦＥＴ１０１→ダイオード１０５のループで流れる。また同時に、直流電源１→主インダクタ１０８ａ→主ＭＯＳＦＥＴ１０１のループで電流が流れる。このとき、主インダクタ１０８ａには、直流電源１の電圧が印加され、その電流は増加する。

次に、時刻ｔ５で主ＭＯＳＦＥＴ１０１のゲート駆動信号をオフにし、主ＭＯＳＦＥＴ１０１電流Ｉｍが遮断されると、時刻ｔ５から時刻ｔ６にかけて、主ＭＯＳＦＥＴ１０１のドレイン−ソース間電圧Ｖｍは、遮断電流と主ＭＯＳＦＥＴ１０１のドレイン−ソース間寄生容量並びにスナバコンデンサ１０３の容量で決まるｄｖ／ｄｔにより上昇する。つまり、主ＭＯＳＦＥＴ１０１のドレイン−ソース間寄生容量並びにスナバコンデンサ１０３により、主ＭＯＳＦＥＴ１０１のドレイン−ソース間電圧のｄｖ／ｄｔは緩やかになり、主ＭＯＳＦＥＴ１０１のＺＶＳターンオフが可能となる。これにより主ＭＯＳＦＥＴ１０１のターンオフ損失が低減される。その後、時刻ｔ６において、主ＭＯＳＦＥＴ１０１のドレイン−ソース間電圧は、出力電圧である出力コンデンサ１０７の電圧と等しくなる。そして、主ダイオード１０６が導通し、その両端ｃ−ｅ点間にはｃ点側を正とした電圧が発生する。

一方、主ＭＯＳＦＥＴ１０１のドレイン−ソース間電圧が上昇すると、その電圧は補助インダクタ１０８ｂと補助ＭＯＳＦＥＴ１０４からなる直列回路の両端に印加される。そのため、負側（ｄ点からｃ点）に流れていた補助インダクタ１０８ｂの電流Ｉｉが減少し、ダイオード１０５のリカバリー、補助ＭＯＳＦＥＴ１０４のドレイン−ソース間寄生容量の充電をえて、補助インダクタ１０８ｂの電流は、正側（ｃ点からｄ点）へ増加する。そして、時刻ｔ７で補助ＭＯＳＦＥＴ１０４の両端電圧Ｖｓが出力電圧と等しくなると、補助ダイオード１０９が導通し順方向電流が流れる。

時刻ｔ７以降、主ダイオード１０６の両端ｃ−ｅ点間に発生したｃ点を正とした電圧が、補助インダクタ１０８ｂと補助ダイオード１０９の直列接続に印加される。そのため、前記の補助ダイオード１０９の順方向電流は減少せずに、持続する。

上記のように、主インダクタ１０８ａと補助インダクタ１０８ｂが磁気的に結合していない場合は、前述の補助ダイオード１０９に流れ続ける順方向電流が原因で、時刻ｔ０で補助ＭＯＳＦＥＴ１０４がオンしたときに過大なリカバリー電流が発生する。そして、補助ダイオード１０９と補助ＭＯＳＦＥＴ１０４に大きな損失が発生するとともに大きなノイズも発生する。また、補助ダイオード１０９には、時刻ｔ４から時刻ｔ５にかけて流れる順方向電流による損失も発生する。これらの損失は、補助ダイオード１０９と補助ＭＯＳＦＥＴ１０４の小型化を妨げるだけでなく、コンバータ全体の効率を低下させる原因となる。
〔インダクタの磁気的結合状態の動作〕
次に、図１において主インダクタ１０８ａと補助インダクタ１０８ｂが磁気的に結合している本実施例の動作について説明する。図３は、図１において主インダクタ１０８ａと補助インダクタ１０８ｂが磁気的に結合している場合の各部の電圧電流波形図である。以下、図３を参照しながら動作を説明する。

時刻ｔ０以前では、主ＭＯＳＦＥＴ１０１及び、補助ＭＯＳＦＥＴ１０４のゲートに駆動信号が印加されておらず、前記両ＭＯＳＦＥＴはオフ状態である。このとき、直流電源１から、主インダクタ１０８ａ→主ダイオード１０６→出力コンデンサ１０７のループで電流が流れている。そして、主インダクタ１０８ａの両端ｃ−ａ点間には、ｃ点側を正とした電圧が発生している。そのため、主インダクタ１０８ａと磁気的に結合した補助インダクタ１０８ｂの両端ｃ−ｄ点間には、ｃ点側を正とした電圧が発生し、それは、主ダイオード１０６を介し、補助ダイオード１０９の両端ｅ−ｄ点間にｅ点側を正として印加される。即ち、補助ダイオード１０９は逆バイアスされていることになる。

ここで、補助ダイオード１０９に印加されている逆バイアス電圧を図３中にΔＶ１として表記する。この電圧により、補助ＭＯＳＦＥＴ１０４の両端電圧Ｖｓは、出力コンデンサ１０７の両端ｅ−ｂ点間電圧（負荷電圧）より、ΔＶ１低くなる。一方、主ダイオード１０６にはｃ点からｅ点の方向に順方向電流が流れている。そのため、主ダイオード１０６の両端ｃ−ｅ点間にはｃ点側を正とした電圧が発生し、その電圧が、補助インダクタ１０８ｂと補助ダイオード１０９の直列回路に印加される。しかし、前述のように、補助インダクタ１０８ｂの両端ｃ−ｄ点間には、ｃ点側を正とした電圧が発生し、補助ダイオード１０９を逆バイアスしているので、補助ダイオード１０９の電流Ｉｄ２は流れない。

続いて時刻ｔ０で、補助ＭＯＳＦＥＴ１０４の駆動信号をオンするが、時刻ｔ０以前の補助ダイオード１０９に順方向電流が流れていないことから、補助ダイオード１０９がリカバリーすることはない。時刻ｔ０で補助ＭＯＳＦＥＴ１０４がオンすると、補助インダクタ１０８ｂ電流Ｉｉが緩やかに増加し、主ダイオード１０６電流Ｉｄ１が緩やかに減少する。従って、補助ＭＯＳＦＥＴ１０４に関して、ターンオン時はゼロ電流スイッチング（以下、ＺＣＳと呼ぶ）となり、損失の発生が少ない。

その後、時刻ｔ１から時刻ｔ４までの動作は、図２に示した主インダクタ１０８ａと補助インダクタ１０８ｂが磁気的に結合していない場合の動作と同様である。

次に時刻ｔ４で、補助ダイオード１０９のリカバリーが終了し、補助ダイオード１０９が非導通になる。すると、補助インダクタ１０８ｂに流れていた電流は、補助インダクタ１０８ｂ→主ＭＯＳＦＥＴ１０１→ダイオード１０５のループで流れる。ここで、主インダクタ１０８ａと磁気的に結合している補助インダクタ１０８ｂには、ｄ点側を正とした電圧が発生し、はじめ、この電圧が補助インダクタ１０８ｂの漏れインダクタ成分に印加される。これにより、補助インダクタ１０８ｂに流れていた電流が減少し、時刻ｔ４’でゼロとなる。時刻ｔ４’以後、前記補助インダクタ１０８ｂに発生した電圧は、補助ＭＯＳＦＥＴ１０４に印加される。この電圧を図３中にΔＶ２として表記する。また、補助ダイオード１０９には、出力コンデンサ１０７の電圧から前記電圧ΔＶ２を差し引いた電圧が印加される。また同時に、直流電源１→主インダクタ１０８ａ→主ＭＯＳＦＥＴ１０１のループで電流が流れる。このとき、主インダクタ１０８ａには、直流電源１の電圧が印加され、その電流は増加する。

次に、時刻ｔ５から時刻ｔ７までの動作は、図２に示した主インダクタ１０８ａと補助インダクタ１０８ｂが磁気的に結合していない場合の動作と同様である。時刻ｔ７において、インダクタ１０８ａの電流は、主ダイオード１０６側と、補助インダクタ１０８ｂと補助ダイオード１０９の直列回路側に分流している。つまり、補助ダイオード１０９に順方向電流が流れている。

続いて、時刻ｔ７で、主インダクタ１０８ａと磁気的に結合した補助インダクタ１０８ｂには、ｃ点側を正とした電圧が発生し、はじめ、この電圧が補助インダクタ１０８ｂの漏れインダクタ成分に印加される。これにより、補助インダクタ１０８ｂに流れていた電流が減少し、時刻ｔ７’でゼロとなる。時刻ｔ７’以降の動作は前記の時刻ｔ０以前の動作と同様である。

図４は、主ＭＯＳＦＥＴ１０１の導通比に対する昇降圧比の関係を示すグラフである。ここでいう昇降圧比とは、入力電圧と出力電圧の比のことである。昇降圧比が１．０未満では降圧動作を示し、１．０以上では昇圧動作を示す。図４より、本実施例は、昇降圧比１．０以上となり、即ち昇圧コンバータの機能を有する。

以上述べたように、本実施例によれば、主インダクタ１０８ａと磁気的に結合した補助インダクタ１０８ｂ、補助ＭＯＦＥＴ１０４、補助ダイオード１０９、及びスナバコンデンサ１０３で構成される補助回路を備えることにより、主ＭＯＳＦＥＴ１０１については、ＺＶＳターンオン、ＺＣＳターンオン、ＺＶＳターンオフが可能となり、また補助ＭＯＳＦＥＴ１０４については、ＺＣＳターンオンが可能となる。これにより、回路の損失を大幅に低減できる。とりわけ、スイッチング損失が大幅に低減できることから、高周波化が可能となり、インダクタ及びコンデンサの小型化及びコスト低減が可能となる。

図５は、本発明の第２の実施例による検出手段と制御回路を有するＤＣ−ＤＣコンバータの回路構成図である。本実施例も、入力電圧より高い出力電圧を得ることができる昇圧型ソフトスイッチングＤＣ−ＤＣコンバータである。図５において、図１と同一の構成要素には同一符号を付し、重複説明は省略する。

図５において図１と異なる点について説明する。図１における直流電源１を、図５では、交流電源２と、インダクタ３及びコンデンサ４で構成されたフィルタ回路、整流回路５、並びにインダクタ６及びコンデンサ７で構成された高周波フィルタで構成している。即ち、交流電源２の交流電圧は、インダクタ３及びコンデンサ４で構成されたフィルタ回路を介し、整流回路５で全波整流され、インダクタ６とコンデンサ７で構成される高周波フィルタによって高周波成分が取り除かれた直流電圧に変換される。

そして、各部の電圧電流を検出するために、整流回路５の出力に入力電圧検出回路５０１が接続され、直流電源の点ｂより負荷側の接続線上に入力電流検出素子５０２が接続され、入力電流検出素子５０２の出力が入力電流検出回路５０３に接続され、主ＭＯＳＦＥＴ１０１のソース側には電流検出素子５０４が接続され、電流検出素子の出力は電流検出回路５０５に接続され、主ＭＯＳＦＥＴ１０１のドレイン側に電圧検出回路５０６が接続され、補助インダクタ１０８ｂの両端には電圧検出回路５０７が接続され、主インダクタの両端には電圧検出回路５０８が接続され、出力コンデンサ１０７の正極ｅ点には出力電圧検出回路５０９が接続され、前記入力電圧検出回路５０１の出力と前記電圧検出回路５０６の出力が演算回路５１０に接続される。これらの検出回路と出力電圧設定部５１４が制御回路５１３に接続され、制御回路５１３からドライブ回路５１１及びドライブ回路５１２を通して、それぞれ主ＭＯＳＦＥＴ１０１と補助ＭＯＳＦＥＴ１０４のゲート端子に接続される。

次に、本回路の動作について説明する。前記直流電源１の両端ａ−ｂ点間以降の各部動作は図１の第１の実施例と同様である。

制御回路５１３は、出力電圧設定部５１４から入力された出力電圧設定値と、出力電圧検出回路５０９から入力された出力電圧値を比較し、両者の誤差を算出する。そして、前記誤差、入力電圧検出回路５０１から入力された入力電圧検出値、入力電流検出回路５０３から入力された入力電流検出値をもとにして、出力電圧設定部５１４で設定された出力電圧となるよう主ＭＯＳＦＥＴ１０１と補助ＭＯＳＦＥＴ１０４のゲート駆動信号が生成される。次に、生成されたゲート駆動信号はドライブ回路５１１とドライブ回路５１２を介して、それぞれ主ＭＯＳＦＥＴ１０１と補助ＭＯＳＦＥＴ１０４のゲートに入力される。ここで、入力電圧検出値と入力電流検出値が、互いに相似で同位相な波形となるよう、前記ゲート駆動信号を制御することで、本ＤＣ−ＤＣコンバータにおける力率を改善することが可能である。なお、入力電圧検出回路５０１がなくとも、少なくとも入力電流検出素子５０２と入力電流検出回路５０３を備えれば、その入力電流検出値から入力電圧を推定し、力率を改善することが可能である。

ここで、主ＭＯＳＦＥＴ１０１のオン時刻と補助ＭＯＳＦＥＴ１０４のオフ時刻の制御について説明する。主ＭＯＳＦＥＴ１０１と補助ＭＯＳＦＥＴ１０４について、前述の第１の実施例の動作で説明した通りの制御をするには、主ＭＯＳＦＥＴ１０１のドレイン−ソース間電圧を検出するか、主ＭＯＳＦＥＴ１０１に逆並列接続されたダイオード１０２の電流を検出するか、更には、主インダクタ１０８ａ、補助インダクタ１０８ｂの各両端電圧を検出して間接的に主ＭＯＳＦＥＴ１０１のドレイン−ソース間電圧を検出するか、何れか一つの手段を備えればよい。

そこで図５では、前記手段として、主ＭＯＳＦＥＴ１０１ドレイン−ソース間の電圧を検出する電圧検出回路５０６、ダイード１０２の電流を検出する電流検出素子５０４と電流検出回路５０５、主インダクタ１０８ａの両端電圧を検出する電圧検出回路５０８、補助インダクタ１０８ｂの両端電圧を検出する電圧検出回路５０７、入力電圧検出回路５０１と電圧検出回路５０６の出力を演算して主インダクタ１０８ａの両端電圧を検出する演算回路５１０を備えている。ここであげた何れか一つの手段を用いて、主ＭＯＳＦＥＴ１０１の両端電圧がゼロＶに下がったこと、或いは、ダイオード１０２に電流が流れたことを検出し、主ＭＯＳＦＥＴ１０１のオン時刻と補助ＭＯＳＦＥＴ１０４のオフ時刻の制御を行う。

図６は本発明の第３の実施例によるＤＣ−ＤＣコンバータの回路構成図である。本実施例は、入力電圧より低い出力電圧を得ることができる降圧型ソフトスイッチングＤＣ−ＤＣコンバータである。図６において、図１と同一の構成要素には同一符号を付し、重複説明は省略する。

図６の回路構成について説明する。直流電源１には、主ＭＯＳＦＥＴ６０１と主ダイオード６０６の直列回路が接続され、主ＭＯＳＦＥＴ６０１には、逆並列にダイオード６０２、並列にスナバコンデンサ６０３が接続されている。主ダイオードの両端ｇ−ｂ点間には、主インダクタ６０７ａと出力コンデンサ１０７の直列回路が接続され、出力コンデンサ１０７の両端が負荷１１０へ接続されている。そして、主ＭＯＳＦＥＴ６０１の両端ａ−ｇ点間には、補助ＭＯＳＦＥＴ６０４と補助インダクタ６０７ｂの直列回路が接続され、前記補助ＭＯＳＦＥＴ６０４と補助インダクタ６０７ｂの接続ｈ点−直流電源１の負側ｂ点間に、補助ダイオード６０８が接続されている。また、補助ＭＯＳＦＥＴ６０４にはダイオード６０５が逆並列に接続されている。更に、補助インダクタ６０７ｂは、主インダクタ６０７ａと磁気的に結合している。その結合方向は、主インダクタ６０７ａが出力側へエネルギーを放出するときに、補助インダクタ６０７ｂが補助ダイオード６０８に逆電圧を印加する方向である。

次に、動作について説明する。各部の電圧電流波形図は図３と同一となる。図３中の記述で、ＭＯＳＦＥＴ１０１はＭＯＳＦＥＴ６０１へ、ＭＯＳＦＥＴ１０４はＭＯＳＦＥＴ６０４へ読み替えるものとする。以下、図３を参照しながら動作を説明する。

時刻ｔ０以前では、主ＭＯＳＦＥＴ６０１及び、補助ＭＯＳＦＥＴ６０４はオフしている。そのため、直流電源１からは電流が流れず、負荷側には、主インダクタ６０７ａ→出力コンデンサ１０７→主ダイオード６０６のループで電流が還流している。このとき、補助インダクタ６０７ｂには、ｈ点側を正とする電圧が発生し、この電圧は主ダイオード６０６を介し、補助ダイオード６０８を逆バイアスする。次いで時刻ｔ０で補助ＭＯＳＦＥＴ６０４がオンすると、直流電源１→補助ＭＯＳＦＥＴ６０４→補助インダクタ６０７ｂ→主インダクタ６０７ａ→出力コンデンサ１０７のループで電流が流れはじめる。このとき補助インダクタ電流Ｉｉは緩やかに増加し、主ダイオード６０６電流Ｉｄ１が緩やかに減少する。従って、補助ＭＯＳＦＥＴ６０４は、ターンオン時にＺＣＳとなり、損失の発生が少ない。

次に、時刻ｔ１から、主ＭＯＳＦＥＴ６０１のドレイン−ソース間寄生容量並びにスナバコンデンサ６０３に充電されていた電荷が、補助ＭＯＳＦＥＴ６０４と補助インダクタ６０７ｂを介して放電され、そのエネルギーが補助インダクタ６０７ｂに蓄えられえる。そして、時刻ｔ２で、主ＭＯＳＦＥＴ６０１の電圧ＶｍはゼロＶまで下がる。

次いで、時刻ｔ２から、補助インダクタ６０７ｂが、時刻ｔ０からｔ２の間に蓄えたエネルギーにより、補助インダクタ６０７ｂ→ダイオード６０２→補助ＭＯＳＦＥＴ６０４のループで電流Ｉｓを流す。次に、時刻ｔ３に、主ＭＯＳＦＥＴ６０１の駆動信号をオンし、補助ＭＯＳＦＥＴ６０４の駆動信号をオフする。ここで、主ＭＯＳＦＥＴ６０１のオンと補助ＭＯＳＦＥＴ６０４のオフは、主ＭＯＳＦＥＴ６０１の電圧ＶｍがゼロＶに下がった直後の時刻ｔ２を含む、ダイオード６０２に電流が流れている間であれば、どちらを先に行ってもよい。こうすることで、主ＭＯＳＦＥＴ６０１はＺＶＳ、ＺＣＳが可能となり、主ＭＯＳＦＥＴ６０１のオンに伴うスイッチング損失は発生しない。なお、時刻ｔ２から時刻ｔ３の間は、短時間の方が、ダイオード６０２に電流が流れる期間が短くなり、損失の発生を少なくすることができる。

そして、時刻ｔ３で補助ＭＯＳＦＥＴ６０４の駆動信号をオフすると、主ＭＯＳＦＥＴ６０１電流Ｉｍは増加に転じる。また、補助インダクタ６０７ｂは、それ自身に蓄えられたエネルギーにより、補助インダクタ６０７ｂ→主ＭＯＳＦＥＴ６０１→直流電源１→補助ダイオード６０８のループで補助ダイオード電流Ｉｄ２を流す。前記の動作で、補助インダクタ６０７ｂに蓄えられたエネルギーは入力側へ戻され、同時に電流Ｉｄ２は減少する。そして、前記エネルギーを放出しきったときにＩｄ２はゼロとなり、その後、補助ダイオード６０８は逆回復期間に入り、リカバリー電流が流れる。このリカバリー電流は、その電流ループ上に補助インダクタ６０７ｂが存在することから、回路動作上問題となるような大きな電流にはならない。

次に時刻ｔ４で、補助ダイオード６０８のリカバリーが終了し、補助ダイオード６０８が非導通になる。すると、補助インダクタ６０７ｂに流れていた電流は、補助インダクタ６０７ｂ→ダイオード６０５→主ＭＯＳＦＥＴ６０１のループで流れる。ここで、主インダクタ６０７ａと磁気的に結合している補助インダクタ６０７ｂにはｇ点側を正とした電圧が発生し、はじめ、この電圧が補助インダクタ６０７ｂの漏れインダクタ成分に印加され、補助インダクタ６０７ｂに流れていた電流が減少しながら時刻ｔ４’でゼロとなる。同時に、直流電源１→主ＭＯＳＦＥＴ６０１→主インダクタ６０７ａ→出力コンデンサ１０７のループで電流が流れ、この電流は増加する。

続いて、時刻ｔ５で主ＭＯＳＦＥＴ６０１のゲート駆動信号をオフにし、主ＭＯＳＦＥＴ６０１電流Ｉｍが遮断されると、時刻ｔ５から時刻ｔ６にかけて、主ＭＯＳＦＥＴ６０１のドレイン−ソース間電圧Ｖｍは、遮断電流と主ＭＯＳＦＥＴ６０１のドレイン−ソース間寄生容量並びにスナバコンデンサ６０３の容量で決まるｄｖ／ｄｔにより上昇する。つまり、主ＭＯＳＦＥＴ６０１のドレイン−ソース間寄生容量並びにスナバコンデンサ６０３により、主ＭＯＳＦＥＴ６０１のドレイン−ソース間電圧のｄｖ／ｄｔが緩やかになり、ＺＶＳが可能になり、ターンオフ損失が低減される。その後、時刻ｔ６において、主ＭＯＳＦＥＴ６０１のドレイン−ソース間電圧は、直流電源１の電圧と等しくなる。そして、主ダイオード６０６が導通し、その両端ｇ−ｂ点間にはｂ点側を正とした電圧が発生する。

一方、主ＭＯＳＦＥＴ６０１のドレイン−ソース間電圧が上昇すると、その電圧は補助ＭＯＳＦＥＴ６０４と補助インダクタ６０７ｂの直列回路の両端に印加される。前記補助インダクタ６０７ｂには、補助ＭＯＳＦＥＴ６０４のドレイン−ソース間寄生容量の充電が終わるまで電圧が印加され、補助インダクタ６０７ｂに電流が流れる。そして、時刻ｔ７で補助ＭＯＳＦＥＴ６０４の両端電圧Ｖｓが直流電源１の電圧と等しくなると、補助ダイオード６０８が導通する。

次に、時刻ｔ７で、主インダクタ６０７ａと磁気的に結合した補助インダクタ６０７ｂには、ｈ点側を正とした電圧が発生し、はじめ、この電圧が補助インダクタ６０７ｂの漏れインダクタ成分に印加され、補助インダクタ６０７ｂの電流が減少し、時刻ｔ７’でゼロとなる。時刻ｔ７’以降の動作は前記の時刻ｔ０以前の動作と同様である。

本実施例における主ＭＯＳＦＥＴ６０１の導通比と昇降圧比の関係は、図７の通りとなる。図７より、本実施例は、昇降圧比が常に１．０以下となり、即ち降圧コンバータの機能を有する。

本実施例においても、主ＭＯＳＦＥＴ６０１については、ＺＶＳ、ＺＣＳターンオン、ＺＶＳターンオフが可能となり、また補助ＭＯＳＦＥＴ６０４は、ＺＣＳターンオンが可能となる。これより、スイッチング損失が大幅に低減できることから、高周波化が可能となり、インダクタ及びコンデンサの小型化及びコスト低減が可能となる。

図８は本発明の第４の実施例によるＤＣ−ＤＣコンバータの回路構成図である。本実施例は、入力電圧に対して出力電圧を昇圧及び降圧できる、昇降圧型ソフトスイッチングＤＣ−ＤＣコンバータである。図８において、図１および図６と同一の構成要素には同一符号を付し、重複説明は省略する。

図８の回路構成について説明する。直流電源１のａ−ｂ点間には、前述の第１の実施例と同様の回路が接続され、その出力ｊ−ｂ点間に、コンデンサ８０１が接続される。そして、コンデンサ８０１両端ｊ−ｂ点間に、前述の第３の実施例と同一の回路が接続される。
次に動作について説明する。コンデンサ８０１に発生する電圧は、前述の第１の実施例と同様に入力電圧より昇圧される。そして、出力コンデンサ１０７に発生する電圧は、前述の第３実施例と同様に、コンデンサ８０１両端ｊ−ｂ点間の電圧より降圧される。主ＭＯＳＦＥＴ１０１と昇降圧比の関係は図４の通りであり、主ＭＯＳＦＥＴ６０１と昇降圧比の関係は図７の通りである。

以上のように、本実施例によれば、昇圧回路と降圧回路を組み合わせることにより、昇降圧動作が可能となる。且つ、昇圧動作と降圧動作が独立して制御できることから、高精度な出力電圧の設定が可能である。また、ソフトスイッチング化により、本実施例においても、スイッチング損失が大幅に低減できることから、高周波化が可能となり、インダクタ及びコンデンサの小型化及びコスト低減が可能となる。

図９は本発明の第５の実施例によるＤＣ−ＤＣコンバータの回路構成図である。本実施例は、昇降圧型ソフトスイッチングＤＣ−ＤＣコンバータである。図９において、図８と同一の構成要素には同一符号を付し、重複説明は省略する。

図９の回路構成について説明する。直流電源１のａ−ｂ点間には、前述の第３の実施例と同様の回路が接続され、その出力のｆ−ｂ点間に、前述の第一の実施例と同様の回路が接続される。図９中、結合インダクタ９０１は主インダクタ９０１ａと補助インダクタ９０１ｂ、９０１ｃを持つ構成となっており、点ｇ側に９０１ｂを、点ｃ側に９０１ｃを接続している。即ち、本実施例では、主インダクタを、昇圧回路と降圧回路で共用している。

そして、降圧側補助ＭＯＳＦＥＴ６０４と直列に逆流防止ダイオード９０２を挿入し、昇圧側補助ＭＯＳＦＥＴ１０４と直列に逆流防止ダイオード９０３を挿入している。逆流防止ダイオード９０２は、昇圧動作時に、昇圧側の補助インダクタ９０１ｃに印加された電圧により、降圧側補助インダクタ９０１ｂに電圧が誘起され、補助インダクタ９０１ｂ→ダイオード６０５→主ＭＯＳＦＥＴ６０１のループに電流が流れることを防止するためにある。同様の理由で、逆流防止ダイオード９０３は、降圧動作時、降圧側の補助インダクタ９０１ｂに印加された電圧により、昇圧側補助インダクタ９０１ｃに電圧が誘起され、補助インダクタ９０１ｃ→ダイオード１０６→出力コンデンサ１０７→ダイオード１０５のループに電流が流れることを防止するためである。前述の電流が流れると、昇圧回路、降圧回路のどちらか動作していない側で損失が発生し、コンバータ全体の効率低下の要因となる。ただし、補助インダクタ９０１ｂ、９０１ｃに電圧が印加される時間が短い場合には、前記損失は無視でき、逆流防止ダイオード９０２、９０３は省略できる。

次に、まず昇圧動作について説明する。昇圧動作では、常時、降圧側主ＭＯＳＦＥＴ６０１はオン、降圧側補助ＭＯＳＦＥＴ６０４はオフの状態である。点ｃより出力側の回路動作については、第１の実施例と同様であり、動作波形は図３の通りとなる。

次に、降圧動作について説明する。降圧動作では、常時、昇圧回路側の主ＭＯＳＦＥＴ１０１、補助ＭＯＳＦＥＴ１０４はオフの状態である。点ｆより直流電源１側の回路動作については、第３の実施例と同様であり、動作波形は図３の通りとなる。一方、点ｆより出力側では、図３の時刻ｔ４から時刻ｔ５の間、直流電源１から主インダクタ９０１へ流れる電流は、主インダクタ９０１ａと補助インダクタ９０１ｃが磁気的に結合されていることにより、昇圧側主ダイオード１０６、昇圧側補助インダクタ９０１ｃと昇圧側補助ダイオード１０９の直列回路の２者を分流し、出力コンデンサ１０７に流れ込む。しかしながら、前記動作は、降圧動作に影響を与えるものではない。

以上のように、本実施例によれば、昇圧回路側と降圧回路側、それぞれの主インダクタを共用でき、且つ一体化できる。そのため、結合インダクタの小型化が可能となり、システムの小型化、低コスト化が可能となる。

図１０は本発明の第６の実施例によるＤＣ−ＤＣコンバータの回路構成図である。本実施例は出力反転型の昇降圧型ソフトスイッチングＤＣ−ＤＣコンバータである。図１０において、図６と同一の構成要素には同一符号を付し、重複説明は省略する。

図１０の回路構成について説明する。直流電源１には、主ＭＯＳＦＥＴ６０１と主インダクタ１００２ａの直列回路が接続されている。この主ＭＯＳＦＥＴ６０１には逆並列にダイオード６０２が接続され、更に並列にスナバコンデンサ６０３が接続されている。出力電圧を取り出すために、主インダクタ１００２ａの両端ｋ−ｂ点間には、主ダイオード１００１と出力コンデンサ１０７の直列回路が接続されている。この出力コンデンサ１０７の両端が、ＤＣ−ＤＣコンバータの出力端子であり、負荷１１０が接続されている。

そして、主ＭＯＳＦＥＴ６０１の両端ａ−ｋ点間には、補助ＭＯＳＦＥＴ６０４と補助インダクタ１００２ｂの直列回路が接続され、前記補助ＭＯＳＦＥＴ６０４と補助インダクタ１００２ｂの接続点ｍと出力側ｅ点の間に、補助ダイオード１００３が接続されている。また、補助ＭＯＳＦＥＴ６０４にはダイオード６０５が逆並列に接続されている。更に、補助インダクタ１００２ｂは、主インダクタ１００２ａと磁気的に結合しており、その結合方向は、主インダクタ１００２ａが出力側へエネルギーを放出するときに、補助インダクタ１００２ｂが補助ダイオード１００３に逆電圧を印加する方向である。

時刻ｔ０以前では、主ＭＯＳＦＥＴ６０１及び、補助ＭＯＳＦＥＴ６０４はオフしている。そのため、直流電源１からは電流が流れず、負荷側には、主インダクタ１００２ａ→出力コンデンサ１０７→主ダイオード１００１のループで電流が還流している。つまり、出力側には、ｂ点を基準にしてｅ点は負の電圧が出力されている。また、このとき補助インダクタ１００２ｂには、ｍ点側を正とする電圧が発生し、この電圧は主ダイオード１００１を介し、補助ダイオード１００３を逆バイアスする。

次に、時刻ｔ０で補助ＭＯＳＦＥＴ６０４がオンすると、直流電源１→補助ＭＯＳＦＥＴ６０４→補助インダクタ１００２ｂ→主インダクタ１００２ａのループで電流が流れはじめる。このとき補助インダクタ電流Ｉｉは緩やかに増加し、主ダイオード１００１電流Ｉｄ１が緩やかに減少する。従って、補助ＭＯＳＦＥＴ６０４は、ターンオン時にＺＣＳとなり、損失の発生が少ない。

時刻ｔ１から、主ＭＯＳＦＥＴ６０１のドレイン−ソース間寄生容量並びにスナバコンデンサ６０３に充電されていた電荷が、補助ＭＯＳＦＥＴ６０４と補助インダクタ１００２ｂを介して放電され、そのエネルギーが補助インダクタ１００２ｂに蓄えられえる。そして、時刻ｔ２で、主ＭＯＳＦＥＴ６０１の電圧ＶｍはゼロＶまで下がる。

次いで、時刻ｔ２から、補助インダクタ１００２ｂが、時刻ｔ０からｔ２の間に蓄えたエネルギーにより、補助インダクタ１００２ｂ→ダイオード６０２→補助ＭＯＳＦＥＴ６０４のループで電流Ｉｓを流す。次に、時刻ｔ３に、主ＭＯＳＦＥＴ６０１の駆動信号をオンし、補助ＭＯＳＦＥＴ６０４の駆動信号をオフする。ここで、主ＭＯＳＦＥＴ６０１のオンと補助ＭＯＳＦＥＴ６０４のオフは、主ＭＯＳＦＥＴ６０１の電圧ＶｍがゼロＶに下がった直後の時刻ｔ２を含む、ダイオード６０２に電流が流れている間であれば、どちらを先に行ってもよい。こうすることで、主ＭＯＳＦＥＴ６０１はＺＶＳ、ＺＣＳが可能となり、主ＭＯＳＦＥＴ６０１のオンに伴うスイッチング損失は発生しない。なお、時刻ｔ２から時刻ｔ３の間は、短時間の方が、ダイオード６０２に電流が流れる期間が短くなり、損失の発生を少なくすることができる。

そして、時刻ｔ３で補助ＭＯＳＦＥＴ６０４の駆動信号をオフすると、主ＭＯＳＦＥＴ６０１電流Ｉｍは増加に転じる。また、補助インダクタ１００２ｂは、それ自身に蓄えられたエネルギーにより、補助インダクタ１００２ｂ→主ＭＯＳＦＥＴ６０１→直流電源１→出力コンデンサ１０７→補助ダイオード１００３のループで補助ダイオード１００３電流Ｉｄ２を流す。前記の動作で、補助インダクタ１００２ｂに蓄えられたエネルギーは入力側と出力側へ戻され、同時に電流Ｉｄ２は減少する。そして、前記エネルギーを放出しきったときにＩｄ２はゼロとなり、その後、補助ダイオード１００３は逆回復期間に入り、リカバリー電流が流れる。このリカバリー電流は、その電流ループ上に補助インダクタ１００２ｂが存在することから、回路動作上問題となるような大きな電流にはならない。

次に、時刻ｔ４で、補助ダイオード１００３のリカバリーが終了し、補助ダイオード１００３が非導通になる。すると、補助インダクタ１００２ｂに流れていた電流は、補助インダクタ１００２ｂ→ダイオード６０５→主ＭＯＳＦＥＴ６０１のループで流れる。ここで、主インダクタ１００２ａと磁気的に結合している補助インダクタ１００２ｂにはｋ点側を正とした電圧が発生し、はじめ、この電圧が補助インダクタ１００２ｂの漏れインダクタ成分に印加され、補助インダクタ１００２ｂに流れていた電流が減少しながら時刻ｔ４’でゼロとなる。同時に、直流電源１→主ＭＯＳＦＥＴ６０１→主インダクタ１００２ａのループで電流が流れ、この電流は増加する。

続いて、時刻ｔ５で主ＭＯＳＦＥＴ６０１のゲート駆動信号をオフにし、主ＭＯＳＦＥＴ６０１電流Ｉｍが遮断されると、時刻ｔ５から時刻ｔ６にかけて、主ＭＯＳＦＥＴ６０１のドレイン−ソース間電圧Ｖｍは、遮断電流と主ＭＯＳＦＥＴ６０１のドレイン−ソース間寄生容量並びにスナバコンデンサ６０３の容量で決まるｄｖ／ｄｔにより上昇する。つまり、主ＭＯＳＦＥＴ６０１のドレイン−ソース間寄生容量並びにスナバコンデンサ６０３により、主ＭＯＳＦＥＴ６０１のドレイン−ソース間電圧のｄｖ／ｄｔが緩やかになり、ＺＶＳが可能になり、ターンオフ損失が低減される。その後、時刻ｔ６において、主ＭＯＳＦＥＴ６０１のドレイン−ソース間電圧は、直流電圧１と出力コンデンサ１０７電圧の和に等しくなる。そして、主ダイオード１００１が導通し、その両端ｅ−ｋ点間にはｅ点側を正とした電圧が発生する。

一方、主ＭＯＳＦＥＴ６０１のドレイン−ソース間電圧が上昇すると、その電圧は補助ＭＯＳＦＥＴ６０４と補助インダクタ１００２ｂの直列回路の両端に印加される。補助インダクタ１００２ｂには、補助ＭＯＳＦＥＴ６０４のドレイン−ソース間寄生容量の充電が終わるまで電圧が印加され、補助インダクタ１００２ｂに電流が流れる。そして、時刻ｔ７で補助ＭＯＳＦＥＴ６０４の両端電圧Ｖｓが直流電源１と出力コンデンサ１０７電圧の和に等しくなると、補助ダイオード１００３が導通する。

続いて、時刻ｔ７で、主インダクタ１００２ａと磁気的に結合した補助インダクタ１００２ｂには、ｍ点側を正とした電圧が発生し、はじめ、この電圧が補助インダクタ１００２ｂの漏れインダクタ成分に印加され、補助インダクタ１００２ｂの電流が減少し、時刻ｔ７’でゼロとなる。時刻ｔ７’以降の動作は前記の時刻ｔ０以前の動作と同様である。

本実施例における主ＭＯＳＦＥＴ６０１の導通比と昇降圧比の関係は、図１１の通りとなる。図１１より、本実施例は、昇降圧コンバータの機能を有する。主ＭＯＳＦＥＴ６０１の導通比が０．５を境に、それ以下では降圧動作を、それ以上では昇圧動作となる。そして、出力には、入力とは逆の負の電圧が出力される。

図１２は本発明の第７の実施例によるＤＣ−ＤＣコンバータの回路構成図である。本実施例は昇降圧型ソフトスイッチングＤＣ−ＤＣコンバータである。図１２において、図１と同一の構成要素には同一符号を付し、重複説明は省略する。

図１２の回路構成について説明する。図１と異なる点は、直流電源１の負極側ｂ点と、負荷側の負極側のｎ点との間に、平滑コンデンサ１２０２を挿入し、主インダクタ１０８ａと主ダイオード１０６の接続ｃ点と負荷の負極側ｎ点との間に平滑インダクタ１２０１を接続したことである。後述するが、平滑コンデンサ１２０２は、補助インダクタ１０８ｂが蓄えたエネルギーを放出する際に、そのエネルギー放出経路上に位置する。

次に、動作について説明する。各部の電圧電流波形図は図１３の通りとなる。以下、図１３を参照しながら説明する。

時刻ｔ０以前では、主ＭＯＳＦＥＴ１０１及び、補助ＭＯＳＦＥＴ１０４はオフしている。このとき、直流電源１→主インダクタ１０８ａ→主ダイオード１０６→出力コンデンサ１０７→平滑コンデンサ１２０２のループで電流が流れる。ここで、平滑コンデンサ１２０２には、ｎ点側を正とした電圧Ｖｃが発生している。この電圧Ｖｃは、直流電源１の電圧に等しくなる。一方、同時に、平滑インダクタ１２０１→主ダイオード１０６→出力コンデンサ１０７のループで電流が流れている。そして、補助インダクタ１０８ｂにはｃ点側を正とした電圧が発生し、この電圧は主ダイオード１０６を介し、補助ダイオード１０９を逆バイアスする。

次に、時刻ｔ０で補助ＭＯＳＦＥＴ１０４がオンすると、直流電源１→主インダクタ１０８ａ→補助インダクタ１０８ｂ→補助ＭＯＳＦＥＴ１０４のループで電流が流れはじめる。このとき補助インダクタ電流Ｉｉは緩やかに増加し、主ダイオード１０６電流Ｉｄ１が緩やかに減少する。従って、補助ＭＯＳＦＥＴ１０４は、ターンオン時にＺＣＳとなり、損失の発生が少ない。

時刻ｔ１から、主ＭＯＳＦＥＴ１０１のドレイン−ソース間寄生容量並びにスナバコンデンサ１０３に充電されていた電荷が、補助インダクタ１０８ｂと補助ＭＯＳＦＥＴ１０４を介して放電され、そのエネルギーが補助インダクタ１０８ｂに蓄えられえる。そして、時刻ｔ２で、主ＭＯＳＦＥＴ１０１の電圧ＶｍはゼロＶまで下がる。これと同時に、平滑コンデンサ１２０２から平滑インダクタ１２０１に電圧が印加され、その電流ＩＬは増加に転じる。

次いで、時刻ｔ２から、補助インダクタ１０８ｂが、時刻ｔ０からｔ２の間に蓄えたエネルギーにより、補助インダクタ１０８ｂ→補助ＭＯＳＦＥＴ１０４→ダイオード１０２のループで電流Ｉｓを流す。次に、時刻ｔ３に、主ＭＯＳＦＥＴ１０１の駆動信号をオンし、補助ＭＯＳＦＥＴ１０４の駆動信号をオフする。ここで、主ＭＯＳＦＥＴ１０１のオンと補助ＭＯＳＦＥＴ１０４のオフは、主ＭＯＳＦＥＴ１０１の電圧ＶｍがゼロＶに下がった直後の時刻ｔ２を含む、ダイオード１０２に電流が流れている間であれば、どちらを先に行ってもよい。こうすることで、主ＭＯＳＦＥＴ１０１はＺＶＳ、ＺＣＳが可能となり、主ＭＯＳＦＥＴ１０１のオンに伴うスイッチング損失は発生しない。なお、時刻ｔ２から時刻ｔ３の間は、短時間の方が、ダイオード１０２に電流が流れる期間が短くなり、損失の発生を少なくすることができる。

そして、時刻ｔ３で補助ＭＯＳＦＥＴ１０４の駆動信号をオフすると、主ＭＯＳＦＥＴ１０１電流Ｉｍは増加に転じる。また、補助インダクタ１０８ｂは、それ自身に蓄えられたエネルギーにより、補助インダクタ１０８ｂ→補助ダイオード１０９→出力コンデンサ１０７→平滑コンデンサ１２０２→主ＭＯＳＦＥＴ１０１のループで補助ダイオード電流Ｉｄ２を流す。前記の動作で、補助インダクタ１０８ｂに蓄えられたエネルギーは出力コンデンサ１０７と平滑コンデンサ１２０２へ放出される。また同時に電流Ｉｄ２は減少する。そして、前記エネルギーを放出しきったときにＩｄ２はゼロとなり、その後、補助ダイオード１０９は逆回復期間に入り、リカバリー電流が流れる。このリカバリー電流は、その電流ループ上に補助インダクタ１０８ｂが存在することから、回路動作上問題となるような大きな電流にはならない。

次に、時刻ｔ４で、補助ダイオード１０９のリカバリーが終了し、補助ダイオード１０９が非導通になる。すると、補助インダクタ１０８ｂに流れていた電流は、補助インダクタ１０８ｂ→主ＭＯＳＦＥＴ１０１→ダイオード１０５のループで流れる。ここで、主インダクタ１０８ａと磁気的に結合している補助インダクタ１０８ｂにはｄ点側を正とした電圧が発生し、はじめ、この電圧が補助インダクタ１０８ｂの漏れインダクタ成分に印加され、補助インダクタ１０８ｂに流れていた電流が減少しながら時刻ｔ４’でゼロとなる。同時に、直流電源１→主インダクタ１０８ａ→主ＭＯＳＦＥＴ１０１のループで電流が流れ、この電流は増加する。

続いて、時刻ｔ５で主ＭＯＳＦＥＴ１０１のゲート駆動信号をオフにし、主ＭＯＳＦＥＴ１０１電流Ｉｍが遮断されると、時刻ｔ５から時刻ｔ６にかけて、主ＭＯＳＦＥＴ１０１電圧Ｖｍは、遮断電流と主ＭＯＳＦＥＴ１０１のドレイン−ソース間寄生容量並びにスナバコンデンサ１０３の容量で決まるｄｖ／ｄｔにより上昇する。つまり、主ＭＯＳＦＥＴ１０１のドレイン−ソース間寄生容量並びにスナバコンデンサ１０３により、主ＭＯＳＦＥＴ１０１電圧Ｖｍのｄｖ／ｄｔが緩やかになり、ＺＶＳが可能になり、ターンオフ損失が低減される。

その後、時刻ｔ６において、主ＭＯＳＦＥＴ１０１電圧Ｖｍは、出力コンデンサ１０７電圧と平滑コンデンサ１２０２電圧Ｖｃとの和に等しくなる。そして、主ダイオード１０６が導通する。

一方、主ＭＯＳＦＥＴ１０１のドレイン−ソース間電圧が上昇すると、その電圧は補助インダクタ１０８ｂと補助ＭＯＳＦＥＴ１０４の直列回路の両端に印加される。補助インダクタ１０８ｂには、補助ＭＯＳＦＥＴ１０４のドレイン−ソース間寄生容量の充電が終わるまで電圧が印加され、補助インダクタ１０８ｂに電流が流れる。そして、時刻ｔ７で補助ＭＯＳＦＥＴ１０４の両端電圧Ｖｓが出力コンデンサ１０７電圧と平滑コンデンサ１２０２電圧Ｖｃとの和と等しくなると、補助ダイオード１０９が導通する。

続いて、時刻ｔ７で、主インダクタ１０８ａと磁気的に結合した補助インダクタ１０８ｂには、ｃ点側を正とした電圧が発生し、はじめ、この電圧が補助インダクタ１０８ｂの漏れインダクタ成分に印加され、補助インダクタ１０８ｂの電流が減少し、時刻ｔ７’でゼロとなる。時刻ｔ７’以降の動作は前記の時刻ｔ０以前の動作と同様である。

本実施例における主ＭＯＳＦＥＴ１０１の導通比と昇降圧比の関係は、図１１の通りとなる。図１１より、本実施例は、昇降圧コンバータの機能を有する。主ＭＯＳＦＥＴ１０１の導通比が０．５を境に、それ以下では降圧動作を、それ以上では昇圧動作となる。
本実施例においても、主ＭＯＳＦＥＴ１０１については、ＺＶＳ、ＺＣＳターンオン、ＺＶＳターンオフが可能となり、また補助ＭＯＳＦＥＴ１０４は、ＺＣＳターンオンが可能となる。これより、スイッチング損失が大幅に低減できることから、高周波化が可能となり、インダクタ及びコンデンサの小型化及びコスト低減が可能となる。

図１４は本発明の第８の実施例によるＤＣ−ＤＣコンバータの回路構成図である。本実施例は昇降圧型ソフトスイッチングＤＣ−ＤＣコンバータである。図１４において、図１２と同一の構成要素には同一符号を付し、重複説明は省略する。

図１４の回路構成について説明する。図１２と異なる点は、図１２における、インダクタ１０８（主インダクタ１０８ａ、補助インダクタ１０８ｂの結合インダクタ）と平滑インダクタ１２０１を磁気的に結合し、それをインダクタ１４０１としたことである。

次に、動作について説明する。各部の電圧電流波形図は図１５の通りとなる。以下、図１５を参照しながら動作を説明する。

動作は、第７の実施例と同様であるが、主インダクタ１４０１ａと平滑インダクタ１４０１ｃを結合したことで、前記インダクタに流れるリプル電流が減少する。これに伴い、主ＭＯＳＦＥＴ１０１電流Ｉｍ、主ダイオード１０６電流Ｉｄ１、のピーク電流値が減少する。そのため、各素子の損失が減少する。

ここで、主インダクタ１４０１ａと平滑インダクタ１４０１ｃが結合可能な理由と、その効果を説明する。まず、主ＭＯＳＦＥＴ１０１がオンのとき、主インダクタ１４０１ａと平滑インダクタ１４０１ｃには、それぞれ、直流電源１→主インダクタ１４０１ａ→主ＭＯＳＦＥＴ１０１、平滑コンデンサ１２０２→平滑インダクタ１４０１ｃ→主ＭＯＳＦＥＴ１０１のループで電流が流れる。平滑コンデンサ１２０２の電圧は直流電源１の電圧と等しいことから、主インダクタ１４０１ａ、平滑インダクタ１４０１ｃには、同様に直流電源１の電圧が印加されているとみなせる。

次に、主ＭＯＳＦＥＴ１０１がオフのとき、主インダクタ１４０１ａと平滑インダクタ１４０１ｃには、それぞれ、直流電源１→主インダクタ１４０１ａ→主ダイオード１０６→出力コンデンサ１０７→平滑コンデンサ１２０２、平滑インダクタ１４０１ｃ→主ダイオード１０６→出力コンデンサ１０７のループで電流が流れる。ここで、平滑コンデンサ１２０２の電圧は直流電源１の電圧と等しいことから、主インダクタ１４０１ａ、平滑インダクタ１４０１ｃには、同様に出力コンデンサ１０７の電圧が印加されているとみなせる。なお、主ＭＯＳＦＥＴ１０１、主ダイオード１０６のオン電圧は、直流電源１の電圧などと比較し微小なので無視している。

前述の通り、主インダクタ１４０１ａと平滑インダクタ１４０１ｃには、それぞれ等しい電圧が印加されるため、電圧が印加される方向を同極性にして磁気的に結合すると、相互インダクタンスの作用により、両者のインダクタンス値が増えたことと等価となる。これにより、主インダクタ１４０１ａと平滑インダクタ１４０１ｃのリプル電流が減少する。そして、リプル電流が減少することで、コア内部の磁束変化も減少し、コア損失も低減できる。一方で、主インダクタ１４０１ａ、補助インダクタ１４０１ｂ、平滑インダクタ１４０１ｃは、それぞれの巻線の一方が同電位となっている。これにより、これらインダクタを同じコアに構成した場合、それぞれの巻線の同電位の端子において絶縁距離をとる必要がないため、インダクタを小型に構成することができる。

本実施例における主ＭＯＳＦＥＴ１０１の導通比と昇降圧比の関係は、第７の実施例同様、図１１の通りとなる。

本実施例においては、第７の実施例と比較し、より、インダクタを小型にできる。また、インダクタの損失、その他スイッチング素子の損失も低減できることから、更なる高効率化、コスト低減化が可能である。

図１６は本発明の第９の実施例によるＤＣ−ＤＣコンバータの回路構成図である。本実施例は昇降圧型ソフトスイッチングＤＣ−ＤＣコンバータである。図１６において、図１０と同一の構成要素には同一符号を付し、重複説明は省略する。

図１６の回路構成について説明する。直流電源１には、主ＭＯＳＦＥＴ６０１と主インダクタ１００２ａの直列回路が接続されている。この主ＭＯＳＦＥＴ６０１には、逆並列にダイオード６０２、並列にスナバコンデンサ６０３が接続され、更に並列に補助ＭＯＳＦＥＴ６０４と補助インダクタ１００２ｂの直列回路が接続されている。また、前記補助ＭＯＳＦＥＴ６０４には逆並列にダイオード６０５が接続されている。

次に、出力電圧を取り出すために、主インダクタ１００２ａの両端ｐーｂ間には、平滑インダクタ１６０４、出力コンデンサ１０７、平滑コンデンサ１６０２の直列回路が接続され、前記の平滑インダクタ１６０４と出力コンデンサ１０７の直列回路部には、主ダイオード１６０１が逆並列接続されている。この出力コンデンサ１０７の両端が、ＤＣ−ＤＣコンバータの出力端子であり、負荷１１０が接続されている。更に、出力コンデンサ１０７の負極側ｎ点と、前記補助ＭＯＳＦＥＴ６０４と補助インダクタ１００２ｂの接続ｑ点の間に補助ダイオード１６０３が接続されている。一方、補助インダクタ１００２ｂは、主インダクタ１００２ａと磁気的に結合しており、その方向は図１０と同様である。

次に、動作について説明する。各部の電圧電流波形図は図１３と同一となる。図１３中の記述で、ＭＯＳＦＥＴ１０１はＭＯＳＦＥＴ６０１へ、ＭＯＳＦＥＴ１０４はＭＯＳＦＥＴ６０４へ読み替えるものとする。以下、図１３を参照しながら動作を説明する。

時刻ｔ０以前では、主ＭＯＳＦＥＴ６０１及び、補助ＭＯＳＦＥＴ６０４はオフしている。そのため、直流電源１からは電流が流れず、負荷側には、平滑インダクタ１６０４→出力コンデンサ１０７→主ダイオード１６０１のループで電流が還流している。一方で、同時に、主インダクタ１００２ａ→平滑コンデンサ１６０２→主ダイオード１６０１のループで電流が流れている。ここで、平滑コンデンサ１６０２には、ｂ点側を正とした電圧Ｖｃが発生している。この電圧Ｖｃは、出力電圧である出力コンデンサ１０７の電圧に等しくなる。そして、補助インダクタ１００２ｂにはｑ点側を正とした電圧が発生し、この電圧は主ダイオード１６０１を介し、補助ダイオード１６０３を逆バイアスする。

次に、時刻ｔ０で補助ＭＯＳＦＥＴ６０４がオンすると、直流電源１→補助ＭＯＳＦＥＴ６０４→補助インダクタ１００２ｂ→平滑インダクタ１６０４のループで電流が流れはじめる。このとき補助インダクタ電流Ｉｉは緩やかに増加し、主ダイオード１６０１電流Ｉｄ１が緩やかに減少する。従って、補助ＭＯＳＦＥＴ６０４は、ターンオン時にＺＣＳとなり、損失の発生が少ない。

時刻ｔ１から、主ＭＯＳＦＥＴ６０１のドレイン−ソース間寄生容量並びにスナバコンデンサ６０３に充電されていた電荷が、補助ＭＯＳＦＥＴ６０４と補助インダクタ１００２ｂを介して放電され、そのエネルギーが補助インダクタ１００２ｂに蓄えられえる。そして、時刻ｔ２で、主ＭＯＳＦＥＴ６０１の電圧ＶｍはゼロＶまで下がる。これと同時に、平滑インダクタ１６０４と出力コンデンサ１０７の直列回路には、直流電源１の電圧と平滑コンデンサ１６０２の電圧の和が印加されはじめる。ここで、平滑コンデンサ１６０２の電圧が出力電圧である出力コンデンサ１０７の電圧と等しいことから、平滑インダクタ１６０４には直流電源１の電圧が印加され、その電流ＩＬは増加に転じる。

そして、時刻ｔ３で補助ＭＯＳＦＥＴ６０４の駆動信号をオフすると、主ＭＯＳＦＥＴ６０１電流Ｉｍは増加に転じる。また、補助インダクタ１００２ｂは、それ自身に蓄えられたエネルギーにより、補助インダクタ１００２ｂ→直流電源１→平滑コンデンサ１６０２→補助ダイオード１６０３のループで補助ダイオード電流Ｉｄ２を流す。前記の動作で、補助インダクタ１００２ｂに蓄えられたエネルギーは直流電源１と平滑コンデンサ１６０２へ放出される。また同時に電流Ｉｄ２は減少する。そして、前記エネルギーを放出しきったときにＩｄ２はゼロとなり、その後、補助ダイオード１６０３は逆回復期間に入り、リカバリー電流が流れる。このリカバリー電流は、その電流ループ上に補助インダクタ１００２ｂが存在することから、回路動作上問題となるような大きな電流にはならない。

次に、時刻ｔ４で、補助ダイオード１６０３のリカバリーが終了し、補助ダイオード１６０３が非導通になる。すると、補助インダクタ１００２ｂに流れていた電流は、補助インダクタ１００２ｂ→ダイオード６０５→主ＭＯＳＦＥＴ６０１のループで流れる。ここで、主インダクタ１００２ａと磁気的に結合している補助インダクタ１００２ｂにはｐ点側を正とした電圧が発生し、はじめ、この電圧が補助インダクタ１００２ｂの漏れインダクタ成分に印加され、補助インダクタ１００２ｂに流れていた電流が減少しながら時刻ｔ４’でゼロとなる。同時に、直流電源１→主ＭＯＳＦＥＴ６０１→主インダクタ１００２ａのループで電流が流れ、この電流は増加する。

続いて、時刻ｔ５で主ＭＯＳＦＥＴ６０１のゲート駆動信号をオフにし、主ＭＯＳＦＥＴ６０１電流Ｉｍが遮断されると、時刻ｔ５から時刻ｔ６にかけて、主ＭＯＳＦＥＴ６０１電圧Ｖｍは、遮断電流と主ＭＯＳＦＥＴ６０１のドレイン−ソース間寄生容量並びにスナバコンデンサ６０３の容量で決まるｄｖ／ｄｔにより上昇する。つまり、主ＭＯＳＦＥＴ６０１のドレイン−ソース間寄生容量並びにスナバコンデンサ６０３により、主ＭＯＳＦＥＴ６０１電圧Ｖｍのｄｖ／ｄｔが緩やかになり、ＺＶＳが可能になり、ターンオフ損失が低減される。

その後、時刻ｔ６において、主ＭＯＳＦＥＴ６０１電圧Ｖｍは、直流電源１電圧と平滑コンデンサ１６０２電圧Ｖｃとの和に等しくなる。そして、主ダイオード１６０１が導通する。

一方、ＭＯＳＦＥＴ６０１のドレイン−ソース間電圧が上昇すると、その電圧は補助ＭＯＳＦＥＴ６０４と補助インダクタ１００２ｂの直列回路の両端に印加される。補助インダクタ１００２ｂには、補助ＭＯＳＦＥＴ６０４のドレイン−ソース間寄生容量の充電が終わるまで電圧が印加され、補助インダクタ１００２ｂに電流が流れる。そして、時刻ｔ７で補助ＭＯＳＦＥＴ６０４の両端電圧Ｖｓが直流電源１電圧と平滑コンデンサ１６０２電圧Ｖｃとの和と等しくなると、補助ダイオード１６０３が導通する。

続いて、時刻ｔ７で、主インダクタ１００２ａと磁気的に結合した補助インダクタ１００２ｂには、ｑ点側を正とした電圧が発生し、はじめ、この電圧が補助インダクタ１００２ｂの漏れインダクタ成分に印加され、補助インダクタ１００２ｂの電流が減少し、時刻ｔ７’でゼロとなる。時刻ｔ７’以降の動作は前記の時刻ｔ０以前の動作と同様である。

本実施例における主ＭＯＳＦＥＴ６０１の導通比と昇降圧比の関係は、図１１の通りとなる。

図１７は本発明の第１０の実施例によるＤＣ−ＤＣコンバータの回路構成図である。本実施例は昇降圧型ソフトスイッチングＤＣ−ＤＣコンバータである。図１７において、図１６と同一の構成要素には同一符号を付し、重複説明は省略する。

図１７の回路構成について説明する。図１６と異なる点は、図１６における、インダクタ１００２（主インダクタ１００２ａ、補助インダクタ１００２ｂの結合インダクタ）と平滑インダクタ１６０４を磁気的に結合し、それをインダクタ１７０１としたことである。

動作は、第９の実施例と同様である。また、本実施例も、第８の実施例と同様に、主インダクタ１７０１ａと補助インダクタ１７０１ｂと平滑１７０１ｃを結合したことで、前記インダクタに流れるリプル電流が減少する。これに伴い、主ＭＯＳＦＥＴ６０１電流Ｉｍ、主ダイオード１６０１電流Ｉｄ１、のピーク電流値が減少する。そのため、各素子の損失が減少する。

ここで、主インダクタ１７０１ａと平滑インダクタ１７０１ｃが結合可能な理由と、その効果を説明する。まず、主ＭＯＳＦＥＴ６０１がオンのとき、主インダクタ１７０１ａと平滑インダクタ１７０１ｃには、それぞれ、直流電源１→主ＭＯＳＦＥＴ６０１→主インダクタ１７０１ａ、直流電源１→主ＭＯＳＦＥＴ６０１→平滑インダクタ１７０１ｃ→出力コンデンサ１０７→平滑コンデンサ１６０２のループで電流が流れる。平滑コンデンサ１６０２の電圧は出力電圧である出力コンデンサ１０７の電圧と等しいことから、主インダクタ１７０１ａ、平滑インダクタ１７０１ｃには、同様に直流電源１の電圧が印加されているとみなせる。次に、主ＭＯＳＦＥＴ６０１がオフのとき、主インダクタ１７０１ａと平滑インダクタ１７０１ｃには、それぞれ、主インダクタ１７０１ａ→平滑コデンサ１６０２→主ダイオード１６０１、平滑インダクタ１７０１ｃ→出力コンデンサ１０７→主ダイオード１６０１のループで電流が流れる。

ここで、平滑コンデンサ１６０２の電圧は出力電圧である出力コンデンサ１０７の電圧と等しいことから、主インダクタ１７０１ａ、平滑インダクタ１７０１ｃには、同様に出力コンデンサ１０７の電圧が印加されているとみなせる。なお、主ＭＯＳＦＥＴ６０１、主ダイオード１６０１のオン電圧は、直流電源１の電圧などと比較し微小なので無視している。

前述の通り、主インダクタ１７０１ａと平滑インダクタ１７０１ｃには、それぞれ等しい電圧が印加されるため、電圧が印加される方向を同極性にして磁気的に結合すると、相互インダクタンスの作用により、両者のインダクタンス値が増えたことと等価となる。これにより、主インダクタ１７０１ａと平滑インダクタ１７０１ｃのリプル電流が減少する。そして、リプル電流が減少することで、コア内部の磁束変化も減少し、コア損失も低減できる。一方で、主インダクタ１７０１ａ、補助インダクタ１７０１ｂ、平滑インダクタ１７０１ｃは、それぞれの巻線の一方が同電位となっている。これより、これらインダクタを同じコアに構成した場合、それぞれの巻線の同電位の端子において絶縁距離をとる必要がないため、インダクタを小型に構成することできる。

本実施例における主ＭＯＳＦＥＴ６０１の導通比と昇降圧比の関係は、第７の実施例同様、図１１の通りとなる。

本実施例においては、第９の実施例と比較し、より、インダクタを小型にできる。また、インダクタの損失、その他スイッチング素子の損失も低減できることから、更なる高効率化、コスト低減化が可能である。

図１８は本発明の第１１の実施例によるＤＣ−ＤＣコンバータの回路構成図である。本実施例は出力反転型の昇降圧型ソフトスイッチングＤＣ−ＤＣコンバータである。図１８において、図１２と同一の構成要素には同一符号を付し、重複説明は省略する。

図１８の回路構成について説明する。図１２と異なる点は、図１２における主ダイオード１０６と平滑インダクタ１２０１の位置が図１８では逆転しており、これらを新たに、図１８では、主ダイオード１８０１、平滑インダクタ１８０３とする。また、図１２における補助ダイオード１０９のカソード側は、出力コンデンサ１０７のｅ点に接続されているが、図１８では、補助ダイオードを補助ダイオード１８０２と記し、そのカソード側は出力コンデンサ１０７のｎ点側に接続されている。

次に、動作について説明する。各部の電圧電流波形図は図１３の通りとなる。以下、図１３を参照しながら動作を説明する。

時刻ｔ０以前では、主ＭＯＳＦＥＴ１０１及び、補助ＭＯＳＦＥＴ１０４はオフしている。このとき、直流電源１→主インダクタ１０８ａ→主ダイオード１８０１→平滑コンデンサ１２０２のループで電流が流れる。ここで、平滑コンデンサ１２０２には、ｎ点側を正とした電圧Ｖｃが発生している。この電圧Ｖｃと主ＭＯＳＦＥＴ１０１の同通比の関係は、図４の通りとなる。即ち、平滑コンデンサ１２０２の電圧は、図１の昇圧型ＤＣ−ＤＣコンバータの出力電圧と等しい。一方、同時に、平滑インダクタ１８０３→主ダイオード１８０１→出力コンデンサ１０７のループで電流が還流している。つまり、出力側には、ｎ点を基準にしてｅ点は負の電圧が出力されている。そして、補助インダクタ１０８ｂにはｃ点側を正とした電圧が発生し、この電圧は主ダイオード１８０１を介し、補助ダイオード１８０２を逆バイアスする。

次に、時刻ｔ０で補助ＭＯＳＦＥＴ１０４がオンすると、直流電源１→主インダクタ１０８ａ→補助インダクタ１０８ｂ→補助ＭＯＳＦＥＴ１０４のループで電流が流れはじめる。このとき補助インダクタ電流Ｉｉは緩やかに増加し、主ダイオード１８０１電流Ｉｄ１が緩やかに減少する。従って、補助ＭＯＳＦＥＴ１０４は、ターンオン時にＺＣＳとなり、損失の発生が少ない。

時刻ｔ１から、主ＭＯＳＦＥＴ１０１のドレイン−ソース間寄生容量並びにスナバコンデンサ１０３に充電されていた電荷が、補助インダクタ１０８ｂと補助ＭＯＳＦＥＴ１０４を介して放電され、そのエネルギーが補助インダクタ１０８ｂに蓄えられえる。そして、時刻ｔ２で、主ＭＯＳＦＥＴ１０１の電圧ＶｍはゼロＶまで下がる。これと同時に、平滑コンデンサ１２０２から、出力コンデンサ１０７と平滑インダクタ１８０３の直列回路に電圧が印加されはじめ、平滑インダクタ１８０３電流ＩＬは増加に転じる。

そして、時刻ｔ３で補助ＭＯＳＦＥＴ１０４の駆動信号をオフすると、主ＭＯＳＦＥＴ１０１電流Ｉｍは増加に転じる。また、補助インダクタ１０８ｂは、それ自身に蓄えられたエネルギーにより、補助インダクタ１０８ｂ→補助ダイオード１８０２→平滑コンデンサ１２０２→主ＭＯＳＦＥＴ１０１のループで補助ダイオード電流Ｉｄ２を流す。前記の動作で、補助インダクタ１０８ｂに蓄えられたエネルギーは平滑コンデンサ１２０２へ放出される。また同時に電流Ｉｄ２は減少する。そして、前記エネルギーを放出しきったときにＩｄ２はゼロとなり、その後、補助ダイオード１８０２は逆回復期間に入り、リカバリー電流が流れる。このリカバリー電流は、その電流ループ上に補助インダクタ１０８ｂが存在することから、回路動作上問題となるような大きな電流にはならない。

次に、時刻ｔ４で、補助ダイオード１８０２のリカバリーが終了し、補助ダイオード１８０２が非導通になる。すると、補助インダクタ１０８ｂに流れていた電流は、補助インダクタ１０８ｂ→主ＭＯＳＦＥＴ１０１→ダイオード１０５のループで流れる。ここで、主インダクタ１０８ａと磁気的に結合している補助インダクタ１０８ｂにはｄ点側を正とした電圧が発生し、はじめ、この電圧が補助インダクタ１０８ｂの漏れインダクタ成分に印加され、補助インダクタ１０８ｂに流れていた電流が減少しながら時刻ｔ４’でゼロとなる。同時に、直流電源１→主インダクタ１０８ａ→主ＭＯＳＦＥＴ１０１のループで電流が流れ、この電流は増加する。

その後、時刻ｔ６において、主ＭＯＳＦＥＴ１０１電圧Ｖｍは、平滑コンデンサ１２０２電圧Ｖｃと等しくなる。そして、主ダイオード１８０１が導通する。

一方、主ＭＯＳＦＥＴ１０１のドレイン−ソース間電圧が上昇すると、その電圧は補助インダクタ１０８ｂと補助ＭＯＳＦＥＴ１０４の直列回路の両端に印加される。補助インダクタ１０８ｂには、補助ＭＯＳＦＥＴ１０４のドレイン−ソース間寄生容量の充電が終わるまで電圧が印加され、補助インダクタ１０８ｂに電流が流れる。そして、時刻ｔ７で補助ＭＯＳＦＥＴ１０４の両端電圧Ｖｓが平滑コンデンサ１２０２電圧Ｖｃと等しくなると、補助ダイオード１８０２が導通する。

続いて、時刻ｔ７で、主インダクタ１０８ａと磁気的に結合した補助インダクタ１０８ｂには、ｃ点側を正とした電圧が発生し、はじめ、この電圧が補助インダクタ１０８ｂの漏れインダクタ成分に印加され、補助インダクタ１０８ｂの電流が減少し、時刻ｔ７’でゼロとなる。時刻ｔ７’以降の動作は前記の時刻ｔ０以前の動作と同様である。
本実施例における主ＭＯＳＦＥＴ１０１の導通比と昇降圧比の関係は、図１１の通りとなる。

本実施例においても、主ＭＯＳＦＥＴ１０１については、ＺＶＳ、ＺＣＳターンオン、ＺＶＳターンオフが可能となり、また補助ＭＯＳＦＥＴ１０４は、ＺＣＳターンオンが可能となる。これより、スイッチング損失が大幅に低減できることから、高周波化が可能となり、インダクタ及びコンデンサの小型化及びコスト低減化が可能となる。

図１９は本発明の第１２の実施例によるＤＣ−ＤＣコンバータの回路構成図である。本実施例は出力反転型の昇降圧型ソフトスイッチングＤＣ−ＤＣコンバータである。図１９において、図１８と同一の構成要素には同一符号を付し、重複説明は省略する。

図１９の回路構成について説明する。図１９と異なる点は、図１８における、インダクタ１０８（主インダクタａ、補助インダクタ１０８ｂの結合インダクタ）と平滑インダクタ１８０３を磁気的に結合し、それをインダクタ１９０１としたことである。
次に、動作について説明する。各部の電圧電流波形図は図１５の通りとなる。以下、図１５を参照しながら動作を説明する。

動作は、第１１の実施例と同様であるが、主インダクタ１９０１ａと平滑１９０１ｃを結合したことで、前記インダクタに流れるリプル電流が減少する。これに伴い、主ＭＯＳＦＥＴ１０１電流Ｉｍ、主ダイオード１０６電流Ｉｄ１、のピーク電流値が減少する。そのため、各素子の損失が減少する。

ここで、主インダクタ１９０１ａと平滑インダクタ１９０１ｃが結合可能な理由と、その効果を説明する。まず、主ＭＯＳＦＥＴ１０１がオンのとき、主インダクタ１９０１ａと平滑インダクタ１９０１ｃには、それぞれ、直流電源１→主インダクタ１９０１ａ→主ＭＯＳＦＥＴ１０１、平滑コンデンサ１２０２→出力コンデンサ１０７→平滑インダクタ１９０１ｃ→主ＭＯＳＦＥＴ１０１のループで電流が流れる。よって、主インダクタ１９０１ａには直流電源１の電圧が印加される。一方、平滑インダクタ１９０１ｃへの印加電圧について考察する。まず、直流電源１の電圧をＶｉｎ、主ＭＯＳＦＥＴ１０１の導通比をｄとおくと、平滑コンデンサ１２０２の電圧Ｖｃは（１）式の通りとなる。

Ｖｃ＝１／（１−ｄ）×Ｖｉｎ・・・（１）
次に、出力電圧である出力コンデンサ１０７の電圧をＶｏとおくと、（２）式の通りとなる。

Ｖｏ＝ｄ／（１−ｄ）×Ｖｉｎ・・・（２）
ここで、平滑インダクタ１９０１ｃの両端電圧をＶＬ１９０１ｃとおくと、（３）式の通りとなる。

ＶＬ１９０１ｃ＝Ｖｃ−Ｖｏ＝Ｖｉｎ・・・（３）
（３）式より、平滑インダクタ１９０１ｃの両端電圧も直流電源１の電圧と等しくなる。つまり、主インダクタ１９０１ａ、平滑インダクタ１９０１ｃには、同様に直流電源１の電圧が印加されているとみなせる。次に、主ＭＯＳＦＥＴ１０１がオフのとき、主インダクタ１９０１ａと平滑インダクタ１９０１ｃには、それぞれ、直流電源１→主インダクタ１９０１ａ→主ダイオード１８０１→平滑コンデンサ１２０２、平滑インダクタ１９０１ｃ→主ダイオード１８０１→出力コンデンサ１０７のループで電流が流れる。このときの主インダクタ１９０１ａの両端電圧をＶＬ１９０１ａとおくと、（４）式の通りとなる。

ＶＬ１９０１ａ＝Ｖｃ−Ｖｉｎ＝ｄ／（１−ｄ）×Ｖｉｎ＝Ｖｏ
・・・（４）
つまり主インダクタ１９０１ａには出力電圧である出力コンデンサ１０７の電圧Ｖｏが印加されるとみなせる。そして、同様に、平滑インダクタ１９０１ｃには、出力コンデンサ１０７電圧Ｖｏが印加される。なお、主ＭＯＳＦＥＴ１０１、主ダイオード１８０１のオン電圧は、直流電源１の電圧などと比較し微小なので無視している。

前述の通り、主インダクタ１９０１ａと平滑インダクタ１９０１ｃには、それぞれ等しい電圧が印加されるため、電圧が印加される方向を同極性にして磁気的に結合すると、相互インダクタンスの作用により、両者のインダクタンス値が増えたことと等価となる。これにより、主インダクタ１９０１ａと平滑インダクタ１９０１ｃのリプル電流が減少する。そして、リプル電流が減少することで、コア内部の磁束変化も減少し、コア損失も低減できる。一方で、主インダクタ１９０１ａ、補助インダクタ１９０１ｂ、平滑インダクタ１９０１ｃは、それぞれの巻線の一方が同電位となっている。これより、これらインダクタを同じコアに構成した場合、それぞれの巻線の同電位の端子において絶縁距離をとる必要がないため、インダクタを小型に構成することできる。

本実施例においては、第１１の実施例と比較し、よりインダクタを小型にできる。また、インダクタの損失、その他スイッチング素子の損失も低減できることから、更なる高効率化、コスト低減化が可能である。

以上の実施例では、スイッチング素子としてＭＯＳＦＥＴを採用した例について説明してきた。しかし、本発明によるＤＣ−ＤＣコンバータにおけるスイッチング素子は、ＭＯＳＦＥＴに限らずＩＧＢＴやその他の絶縁ゲート半導体装置、バイポーラトランジスタなどを採用でき、同様の効果が得られることは当業者にとって明らかである。スイッチング素子の選択に関しては、主スイッチング素子については、ターンオン、ターンオフ時ともソフトスイッチングできるため、大電流のアプリケーションでは飽和電圧の低いＩＧＢＴを使用した方が損失の発生を少なく抑えられる場合がある。一方、補助スイッチング素子については、素子に流れる電流が少ないことから、一般にＩＧＢＴと比較して電流容量の小さいＭＯＳＦＥＴで許容できる。

また、スナバコンデンサ１０３、６０３、は主ＭＯＳＦＥＴ１０１、６０１の寄生容量で代用することが可能である。同様に、ダイオード１０２と６０２、１０５と６０５に関しても、それぞれ、主ＭＯＳＦＥＴ及び補助ＭＯＳＦＥＴのボディダイオードで代用することが可能である。

本発明は、家電製品、情報機器、自動車機器などの幅広い分野において、その電源回路に利用できる。

本発明の第１の実施例によるＤＣ−ＤＣコンバータの回路構成図。図１においてインダクタを磁気的に結合しない場合の電圧電流波形図。図１においてインダクタを磁気的に結合した場合の電圧電流波形図。図１の動作を説明する説明図。本発明の第２の実施例によるＤＣ−ＤＣコンバータの回路構成図。本発明の第３の実施例によるＤＣ−ＤＣコンバータの回路構成図。図６の動作を説明する説明図。本発明の第４の実施例によるＤＣ−ＤＣコンバータの回路構成図。本発明の第５の実施例によるＤＣ−ＤＣコンバータの回路構成図。本発明の第６の実施例によるＤＣ−ＤＣコンバータの回路構成図。図１０の動作を説明する説明図。本発明の第７の実施例によるＤＣ−ＤＣコンバータの回路構成図。図１２の動作を説明する電圧電流波形図。本発明の第８の実施例によるＤＣ−ＤＣコンバータの回路構成図。図１４の動作を説明する電圧電流波形図。本発明の第９の実施例によるＤＣ−ＤＣコンバータの回路構成図。本発明の第１０の実施例によるＤＣ−ＤＣコンバータの回路構成図。本発明の第１１の実施例によるＤＣ−ＤＣコンバータの回路構成図。本発明の第１２の実施例によるＤＣ−ＤＣコンバータの回路構成図。

符号の説明

１…直流電源、２…交流電源、３、６・・・インダクタ、４、７、８０１…コンデンサ、１０７…出力コンデンサ、５…整流回路、１０１、６０１…主ＭＯＳＦＥＴ、１０２、６０２…主ＭＯＳＦＥＴの逆並列接続ダイオード、１０３、６０３…スナバコンデンサ、１０４、６０４…補助ＭＯＳＦＥＴ、１０５、６０５…補助ＭＯＳＦＥＴの逆並列接続ダイオード、１０６、６０６、１００１、１６０１、１８０１…主ダイオード、１０８ａ、６０７ａ、９０１ａ、１００２ａ、１４０１ａ、１７０１ａ、１９０１ａ…主インダクタ、１０８ｂ、６０７ｂ、９０１ｂ、９０１ｃ、１００２ｂ、１４０１ｂ、１７０１ｂ、１９０１ｂ…補助インダクタ、１０９、６０８、１００３、１６０３、１８０２…補助ダイオード、１１０…負荷、５０１・・・入力電圧検出回路、５０２・・・入力電流検出素子、５０３・・・入力電流検出回路、５０４・・・電流検出素子、５０５・・・電流検出回路、５０６、５０７、５０８・・・電圧検出回路、５０９・・・出力電圧検出回路、５１０・・・演算回路、５１１、５１２・・・ドライブ回路、５１３・・・制御回路、５１４・・・出力電圧設定部、９０２、９０３・・・逆流防止ダイオード、１２０１、１４０１ｃ、１６０４、１７０１ｃ、１８０３、１９０１ｃ・・・平滑インダクタ、１２０２、１６０２…平滑コンデンサ

Claims

直流電源から主インダクタにエネルギーを蓄積させる主スイッチング素子と、前記主スイッチング素子に逆並列接続されたダイオードと、前記主インダクタに蓄積されたエネルギーを出力側へ放出する主ダイオードと、前記主スイッチング素子をオンする時点を含む短期間に前記主スイッチング素子両端容量の電荷を引き抜く補助回路を備えたＤＣ−ＤＣコンバータにおいて、前記補助回路は、前記主インダクタと磁気的に結合した補助インダクタと、前記補助インダクタにエネルギーを蓄積させる補助スイッチング素子と、前記補助インダクタに蓄えられたエネルギーを前記直流電源或いは出力側へ放出する補助ダイオードを備え、前記補助インダクタは前記主インダクタがエネルギーを放出する際に前記補助ダイオードに逆電圧を印加する方向で前記主インダクタと結合していることを特徴とするＤＣ−ＤＣコンバータ。
請求項１に記載のＤＣ−ＤＣコンバータにおいて、前記直流電源に前記主インダクタと前記主スイッチング素子が直列接続され、前記主スイッチング素子の両端間に前記主ダイオードと出力コンデンサが直列接続され、前記主スイッチング素子の両端間に前記補助インダクタと前記補助スイッチング素子が直列接続され、前記補助インダクタと前記補助スイッチング素子の接続点と前記主ダイオードと前記出力コンデンサの接続点との間に前記補助ダイオードを接続したことを特徴とするＤＣ−ＤＣコンバータ。
請求項１に記載のＤＣ−ＤＣコンバータにおいて、前記直流電源に前記主スイッチング素子と前記主ダイオードが直列接続され、前記主ダイオードの両端間に前記主インダクタと出力コンデンサが直列接続され、前記主スイッチング素子の両端間に前記補助スイッチング素子と前記補助インダクタが直列接続され、前記補助スイッチング素子と前記補助インダクタの接続点と前記直流電源の負極との間に前記補助ダイオードを接続したことを特徴とするＤＣ−ＤＣコンバータ。
請求項２に記載のＤＣ−ＤＣコンバータにおいて、前記ＤＣ−ＤＣコンバータの後段に他のＤＣ−ＤＣコンバータを接続するとともに、
該他のＤＣ−ＤＣコンバータは、その入力端子に主スイッチング素子と主ダイオードが直列接続され、前記主ダイオードの両端間に主インダクタと出力コンデンサが直列接続され、前記主スイッチング素子の両端間に補助スイッチング素子と補助インダクタが直列接続され、前記補助スイッチング素子と前記補助インダクタの接続点と前記入力端子の負極側との間に補助ダイオードを接続したことを特徴とするＤＣ−ＤＣコンバータ。
請求項３に記載のＤＣ−ＤＣコンバータにおいて、前記ＤＣ−ＤＣコンバータの補助スイッチング素子と直列に第１の逆流防止ダイオードを備え、前記ＤＣ−ＤＣコンバータの主インダクタを兼用した他のＤＣ−ＤＣコンバータを後段に接続するとともに、
該他のＤＣ−ＤＣコンバータは、前記兼用した主インダクタと主スイッチング素子が直列接続され、前記主スイッチング素子の両端間に主ダイオードと出力コンデンサが直列接続され、前記主スイッチング素子の両端間に補助インダクタと補助スイッチング素子が直列接続され、前記補助インダクタと前記補助スイッチング素子の接続点と前記主ダイオードと前記出力コンデンサの接続点との間に前記補助ダイオードを接続し、前記補助スイッチング素子と直列に第２の逆流防止ダイオードを備えたことを特徴とするＤＣ−ＤＣコンバータ。
請求項１に記載のＤＣ−ＤＣコンバータにおいて、前記直流電源に前記主スイッチング素子と前記主インダクタが直列接続され、前記主インダクタの両端間に前記主ダイオードと出力コンデンサが直列接続され、前記主スイッチング素子の両端間に前記補助スイッチング素子と前記補助インダクタが直列接続され、前記補助スイッチング素子と前記補助インダクタの接続点と前記主ダイオードと前記出力コンデンサの接続点との間に前記補助ダイオードを接続したことを特徴とするＤＣ−ＤＣコンバータ。
請求項１に記載のＤＣ−ＤＣコンバータにおいて、前記主インダクタのエネルギーを蓄積する平滑コンデンサと、前記平滑コンデンサに蓄積されたエネルギーを出力側へ放出する平滑インダクタを備え、前記平滑コンデンサは前記補助インダクタが蓄えたエネルギーを放出する経路上にあることを特徴とするＤＣ−ＤＣコンバータ。
請求項７に記載のＤＣ−ＤＣコンバータにおいて、前記主インダクタと前記補助インダクタと前記平滑インダクタは、それらインダクタの片側端子を同電位とした巻線構造をもち、前記平滑インダクタは前記主インダクタがエネルギーを放出する際に出力側へエネルギーを放出する方向で結合していることを特徴とするＤＣ−ＤＣコンバータ。
請求項７または８に記載のＤＣ−ＤＣコンバータにおいて、前記直流電源に前記主インダクタと前記主スイッチング素子が直列接続され、前記主スイッチング素子の両端間に前記平滑インダクタと前記平滑コンデンサが直列接続され、前記平滑インダクタの両端間に前記主ダイオードと出力コンデンサが直列接続され、前記主スイッチング素子の両端間に前記補助インダクタと前記補助スイッチング素子が直列接続され、前記補助インダクタと前記補助スイッチング素子の接続点と前記主ダイオードと前記出力コンデンサの接続点との間に前記補助ダイオードを接続したことを特徴とするＤＣ−ＤＣコンバータ。
請求項７または８に記載のＤＣ−ＤＣコンバータにおいて、前記直流電源に前記主スイッチング素子と前記主インダクタが直列接続され、前記主インダクタの両端間に前記主ダイオードと前記平滑コンデンサが直列接続され、前記主ダイオードの両端間に前記平滑インダクタと出力コンデンサが直列接続され、前記主スイッチング素子の両端間に前記補助スイッチング素子と前記補助インダクタが直列接続され、前記補助スイッチング素子と前記補助インダクタの接続点と前記主ダイオードと前記平滑コンデンサの接続点との間に前記補助ダイオードを接続したことを特徴とするＤＣ−ＤＣコンバータ。
請求項７または８に記載のＤＣ−ＤＣコンバータにおいて、前記直流電源に前記主インダクタと前記主スイッチング素子が直列接続され、前記主スイッチング素子の両端間に前記主ダイオードと前記平滑コンデンサが直列接続され、前記主ダイオードの両端間に前記平滑インダクタと出力コンデンサが直列接続され、前記主スイッチング素子の両端間に前記補助インダクタと前記補助スイッチング素子が直列接続され、前記補助インダクタと前記補助スイッチング素子の接続点と前記主ダイオードと前記平滑コンデンサの接続点との間に前記補助ダイオードを接続したことを特徴とするＤＣ−ＤＣコンバータ。
請求項１乃至１１のいずれか１項に記載のＤＣ−ＤＣコンバータにおいて、前記主スイッチング素子の両端間にスナバコンデンサを接続したことを特徴とするＤＣ−ＤＣコンバータ。
請求項１乃至１２のいずれか１項に記載のＤＣ−ＤＣコンバータにおいて、前記主スイッチング素子の両端電圧を検出する電圧検出手段を備え、その検出値をもとに補助スイッチング素子のオフ時刻と主スイッチング素子のオン時刻を制御することを特徴とするＤＣ−ＤＣコンバータ。
請求項１乃至１２のいずれか１項に記載のＤＣ−ＤＣコンバータにおいて、前記主スイッチング素子及びこれに逆並列接続されたダイオードに流れる電流を検出する電流検出手段を備え、その検出値をもとに補助スイッチング素子のオフ時刻と主スイッチング素子のオン時刻を制御することを特徴とするＤＣ−ＤＣコンバータ。
請求項１乃至１２のいずれか１項に記載のＤＣ−ＤＣコンバータにおいて、前記主インダクタまたは前記補助インダクタの両端電圧を検出する電圧検出手段を備え、その検出値をもとに補助スイッチング素子のオフ時刻と主スイッチング素子のオン時刻を制御することを特徴とするＤＣ−ＤＣコンバータ。
請求項１乃至１２のいずれか１項に記載のＤＣ−ＤＣコンバータにおいて、前記直流電源の電圧を検出する入力電圧検出手段と、前記主スイッチング素子の両端電圧を検出する電圧検出手段と、出力電圧検出手段を備え、前記入力電圧検出手段と、前記主スイッチング素子の両端電圧検出手段と、前記出力電圧検出手段の内少なくとも２つの手段の検出値をもとに補助スイッチング素子のオフ時刻と主スイッチング素子のオン時刻を制御することを特徴とするＤＣ−ＤＣコンバータ。
請求項１乃至１６のいずれか１項に記載のＤＣ−ＤＣコンバータにおいて、前記直流電源は交流電源と整流回路とフィルタ回路と、入力電圧検出手段と、前記直流電源からの電流を検出する入力電流検出手段と、出力電圧検出手段を備え、前記交流電源の力率を制御することを特徴とするＤＣ−ＤＣコンバータ。