JP5754020B2

JP5754020B2 - 直流電源装置

Info

Publication number: JP5754020B2
Application number: JP2012143749A
Authority: JP
Inventors: 山田　安二; 安二山田; 靖人伊藤
Original assignee: Chuo Seisakusho KK
Current assignee: Chuo Seisakusho KK
Priority date: 2012-06-27
Filing date: 2012-06-27
Publication date: 2015-07-22
Anticipated expiration: 2032-06-27
Also published as: JP2014007915A

Description

本発明は、特に電気めっき等の表面処理用として使用するのに適した低電圧の直流電源装置に関するものである。

近年、電気めっき等の表面処理用の直流電源装置としては、出力波形が良く、小形軽量になるという特徴があることから、供給される商用交流電源を整流し、整流して得られる直流を高周波の矩形波交流に変換し、この矩形波交流を変圧器により所定の電圧に変換したうえ整流して直流を得るようにした、スイッチング方式等と呼ばれる方式のものが多く使用されるようになってきている。また、電気めっき等の表面処理においては電力料金が処理原価の大きな部分を占めることから、直流電源装置には効率が良いことが強く求められている。

こうした方式の直流電源装置の商用交流電源を整流する部分、その出力を高周波の矩形波交流に変換する部分では、高電圧、小電流であることから損失が問題になることはなく、変圧器についても損失が問題になることはない。ところが、電気めっき等の表面処理、特に貴金属めっきのような処理の場合には処理電圧が低いため、定格出力電圧の低い直流電源装置が使用され、高周波の矩形波交流を整流するためのダイオードの順方向電圧降下により効率が低下するという問題があった。また、ロジック回路用の電源装置においても論理素子の低電圧化が進み、同様の問題が生じていた。こうした問題を解決するため、ダイオードにショットキーバリアダイオードが使用されるようになり、さらにＭＯＳＦＥＴを使用した同期整流方式が採用されるようになってきている。

ＭＯＳＦＥＴを使用して同期整流方式としたものは多数提案されており、一次側がハーフブリッジやフルブリッジ回路で二次側がセンタータップ全波整流回路の場合には、一次側のスイッチ素子と同期して同期整流回路のＭＯＳＦＥＴをオンするようにするのが普通であるが、ＭＯＳＦＥＴのオン期間を長くするようにしたものも提案されている。これは一次側のスイッチ素子が共にオフになるフライホイール期間中に、ＭＯＳＦＥＴのオン期間を出来る限り長くしてボディーダイオードに電流が流れるのを減らし、フライホイール期間中の損失をさらに低減させることを目的としたものである。

通常同期整流回路の出力側にはリアクトルとコンデンサからなるフィルタが接続されているが、同期整流回路のＭＯＳＦＥＴのオン期間を長くするとＭＯＳＦＥＴに双方向の電流が流れる期間が生じ、フィルタの入り口側が短絡されることになる。フィルタの入り口側が短絡されると、無負荷時あるいは軽負荷時には負荷を含めた出力フィルタ回路が振動的になり、フィードバック制御が行われていると容易に共振状態に移行することになってＭＯＳＦＥＴの破損を招くことになる。これを回避するため、負荷電流を計測して軽負荷を検出し、ＭＯＳＦＥＴのオン期間を長くするのを止めることが考えられたが、軽負荷として判定される電流値付近で不安定になるという問題があった。また、ある種のめっきでは出力がミリ秒単位でオン、オフされるパルスにより処理するとめっき品質に顕著な改善効果があることが知られているが、こうした方法ではパルス通電に追随できないという問題があった。

こうした問題を解決するものとして、例えば特許文献１のような同期整流回路の入力電流と出力電流とを検出し、入力電流が出力電流より小さい期間を同期整流素子のオン期間とするものが提案されており、また、特許文献２のような１次側コイルの入力電圧または２次側コイルの負荷電流もしくは前記入力電圧および負荷電流に応じて２次側の同期整流用トランジスタのオフタイミングを動的に制御するものも提案されている。ところが、特許文献１の方法の場合、一般に一次側のスイッチング周波数は数十ｋＨｚ以上であり、スイッチングに伴ってノイズが発生するため、同期整流回路の入力電流と出力電流の瞬時値を正確に検出して比較することが困難であり、特許文献２の方法では動的に制御する具体的な条件を設定することが困難であるという問題がある。

特開２００２−３３５６７４号公報特開２００４−２１５４６９号公報

以上述べたように、同期整流方式としたスイッチング方式の直流電源装置において、フライホイール期間中にＭＯＳＦＥＴをオンにし、ボディーダイオードに電流が流れるのを減らすようにした場合には、無負荷時あるいは軽負荷時に出力側のフィルタ回路が振動的になり、共振状態に移行してＭＯＳＦＥＴの破損を招くという問題があった。この問題の解決方法は種々提案されているが、例えば負荷電流を計測して軽負荷時にＭＯＳＦＥＴのオン期間を長くするのを止める方法では軽負荷として判定される電流値付近で不安定になり、同期整流回路の入力電流と出力電流を比較して入力電流が出力電流より小さい期間を同期整流素子のオン期間とする方法ではノイズのため正確に検出して比較することが困難であり、１次側コイルの入力電圧や２次側コイルの負荷電流等に応じて同期整流用トランジスタのオフタイミングを動的に制御する方法では動的に制御する具体的な条件を設定することが困難であるというように問題が解決されるには至っていない。

本発明は上記の問題点を解決しようとするものであり、フィルタ回路が共振する恐れのない条件ではインバータを構成する半導体スイッチが共にオフの間二次側のＭＯＳＦＥＴをオンにし、フィルタ回路が共振する恐れのある条件では半導体スイッチが共にオフの間ＭＯＳＦＥＴをオフにし、フライホイール期間中にボディーダイオードに電流が流れるのを最小限にして効率の良い直流電源装置を提供することを目的とするものである。

そして、本発明は上記目的を達成するために、商用電源を整流する第一の整流回路と、第一の整流回路の出力を高周波交流に変換するハーフブリッジまたはフルブリッジの単相のインバータと、インバータの出力を所定の電圧に変換する変圧器と、変圧器の二次出力を整流する２個のＭＯＳＦＥＴで構成した全波整流方式の第二の整流回路と、第二の整流回路の出力を平滑にするフィルタと、２個のＭＯＳＦＥＴにインバータを構成する半導体スイッチの駆動信号と同期した駆動信号を与え、負荷抵抗値が設定した値以下で且つ負荷電流値が設定した値以上のフィルタ回路が共振する恐れのない条件のときには、前記駆動信号に加えて、インバータを構成する半導体スイッチが共にオフの間、２個のＭＯＳＦＥＴをオンとする駆動信号を与える制御手段と、から構成したものである。

ここにおいて、制御手段を、負荷抵抗値が設定した値以上であるか負荷電流値が設定した値以下のときに、２個のＭＯＳＦＥＴにインバータを構成する半導体スイッチの駆動信号と同期した駆動信号だけを与えるものとし、出力電流と出力電圧を計測して計測された出力電流値と出力電圧値とから負荷抵抗値を算出する負荷抵抗値算出手段を設けることが好ましい。

上記の課題解決手段による作用は次の通りである。すなわち、負荷抵抗値が設定した値以下で且つ負荷電流値が設定した値以上のときには半導体スイッチが共にオフの間２個のＭＯＳＦＥＴに駆動信号が与えられてオンになり、フライホイール期間中ＭＯＳＦＥＴに電流が流れることになる。また、負荷抵抗値が設定した値以上であるか負荷電流値が設定した値以下のときには、半導体スイッチの駆動信号と同期した駆動信号だけがＭＯＳＦＥＴに与えられるので、半導体スイッチが共にオフの間はオンにならず、逆電流が流れないのでフィルタ回路が共振状態になることはない。

以上述べたたように、本発明の直流電源装置によれば、負荷抵抗値が設定した値以下で且つ負荷電流値が設定した値以上のＭＯＳＦＥＴに逆電流が流れてもフィルタ回路が振動的になる恐れがないときは、フライホイール期間中ＭＯＳＦＥＴがオンになってボディーダイオードには電流が流れないので損失が小さく抑えられることになる。また、負荷抵抗値が設定した値以上であるか負荷電流値が設定した値以下でＭＯＳＦＥＴに逆電流が流れるとフィルタ回路が振動的になる恐れがあるときは、フライホイール期間中ＭＯＳＦＥＴがオンになることがないので、フィルタ回路が共振状態になることはない。

このように、フィルタ回路が振動的になるか否かを負荷抵抗値と負荷電流値の２つの要素で判定し、フライホイール期間中ＭＯＳＦＥＴをオンにするか否かを決めているので、電流値だけで判定する方式のように判定される電流値付近で不安定になるということはなく、同期整流回路の入力電流と出力電流の瞬時値を比較する方式のようにノイズの影響を受けることがない利点がある。また、フライホイール期間中ＭＯＳＦＥＴをオンにするか否かを切り替える際の基準となる負荷抵抗値と負荷電流値を設定するだけでよいので、設定が容易である利点もある。

本発明の直流電源装置の構成を示す結線図である。駆動信号の波形を示す図である。駆動信号の波形を示す図である。動作時の要部の波形図である。動作時の要部の波形図である。動作時の要部の波形図である。

以下、本発明の実施の形態を図に基づいて説明する。

図において１は交流入力端子２から供給される交流電力を整流する整流器であって、該整流器１の直流出力側には直列に接続された２個のコンデンサ３、４と直列に接続された２個の半導体スイッチ５、６とが接続されている。これら直列接続された２個の半導体スイッチ５、６と直列接続された２個のコンデンサ３、４はハーフブリッジ回路を構成するものであり、２個の半導体スイッチ５、６の接続点と２個のコンデンサ３、４の接続点の間には変圧器７の一次コイルが接続されている。

変圧器７の二次コイルにはセンタータップが設けられており、該センタータップは電流検出器８を介して直流出力端子９のマイナス側に接続されている。また、二次コイルの巻き始め及び巻き終わりにはそれぞれＮチャンネル型のＭＯＳＦＥＴ１０、１１のソース端子が接続されており、ＭＯＳＦＥＴ１０、１１のドレイン端子は共にリアクトル１２の一端に接続されて全波整流回路を構成している。符号は付していないが、これらのＭＯＳＦＥＴ１０、１１には図示のようにボディーダイオードが存在している。リアクトル１２の他端は直流出力端子９のプラス側に接続され、直流出力端子９のプラス側とマイナス側の間にはコンデンサ１３が接続されてリアクトル１２とコンデンサ１３でフィルタを構成している。

電流検出器８により検出される出力電流検出信号は誤差増幅器１４と割算器１５と第一の比較器１６に入力されており、直流出力端子９に出力される直流出力電圧の出力電圧検出信号は誤差増幅器１４と割算器１５に入力されている。誤差増幅器１４にはさらに電流基準信号１７と電圧基準信号１８が入力されており、誤差増幅器１４は出力電流検出信号と電流基準信号１７の差を増幅した電流誤差信号及び出力電圧検出信号と電圧基準信号１８の差を増幅した電圧誤差信号のいずれかを出力するように構成されている。誤差増幅器１４が電流誤差信号及び電圧誤差信号のいずれを出力するかは、切り替えにより選択する方式あるいは大きい方を自動的に選択する方式とすることができ、誤差増幅器１４の出力はＰＷＭ変調器１９に入力されている。

割算器１５は出力電圧検出信号の値を出力電流検出信号の値で割って負荷抵抗値を算出し、負荷抵抗値信号として出力するように構成されており、割算器１５の出力は第二の比較器２０に入力されている。第一の比較器１６及び第二の比較器２０にはそれぞれ２個の基準値を設定する設定機能が設けられており、第一の比較器１６は入力されている出力電流検出信号が第一の基準値を下回ると負荷電流小の検出信号を出力し、第二の基準値を上回ると負荷電流大の検出信号を出力するように構成されている。また、第二の比較器２０は入力されている負荷抵抗値信号が第一の基準値を上回ると負荷抵抗値高の検出信号を出力し、第二の基準値を下回ると負荷抵抗値低の信号を出力するように構成されている。

前記ＰＷＭ変調器１９は従来のこうした方式の直流電源装置に使われるものと同様、誤差増幅器１４の出力に応じてデューティが変化する信号を生成するものであり、ＰＷＭ変調器１９と第一の比較器１６及び第二の比較器２０の出力はロジック回路２１に入力されている。ロジック回路２１ではＰＷＭ変調器１９の出力が交互に振り分けられて半導体スイッチ５と半導体スイッチ６の駆動信号が生成され、生成された半導体スイッチ５、６の駆動信号と第一の比較器１６及び第二の比較器２０の出力信号からＭＯＳＦＥＴ１０とＭＯＳＦＥＴ１１の駆動信号が生成される。これらの誤差増幅器１４、割算器１５、第一の比較器１６、ＰＷＭ変調器１９、第二の比較器２０、ロジック回路２１は制御装置２３を構成し、出力電圧検出信号、出力電流検出信号、電流基準信号１７、電圧基準信号１８に基づいて半導体スイッチ５、６とＭＯＳＦＥＴ１０、１１に与える駆動信号を生成するものであり、生成された駆動信号はゲート駆動回路２２に入力され、ゲート駆動回路２２により絶縁、増幅されて半導体スイッチ５、６及びＭＯＳＦＥＴ１０、１１の各ゲートに与えられる。

図２及び図３は半導体スイッチ５、６及びＭＯＳＦＥＴ１０、１１に与えられる駆動信号の波形の例を示すものであり、Ａは半導体スイッチ５、Ｂは半導体スイッチ６、ＣはＭＯＳＦＥＴ１０、ＤはＭＯＳＦＥＴ１１にそれぞれ与えられる駆動信号である。これらの図では、いずれも左側部分は出力電圧がやや高いとき、右側部分は出力電圧がやや低いときを示しており、出力電圧が高いときは個々の駆動信号の幅が広くなっている。図２は負荷電流が一定以下である場合と負荷抵抗値が一定以上である場合のものを示しており、ＭＯＳＦＥＴ１０には半導体スイッチ５に駆動信号が与えられている期間、ＭＯＳＦＥＴ１１には半導体スイッチ６に駆動信号が与えられている期間それぞれ駆動信号が与えられる。これは従来の一般の同期整流回路と同じであり、負荷電流が一定以下であり且つ負荷抵抗値が一定以上である場合もこのようになる。

図３は負荷抵抗値が一定以下であり且つ負荷電流が一定以上である場合のものを示しており、まずＭＯＳＦＥＴ１０には半導体スイッチ５に駆動信号が与えられている期間、ＭＯＳＦＥＴ１１には半導体スイッチ６に駆動信号が与えられている期間それぞれ駆動信号が与えられ、さらに図３にｔ１で示される半導体スイッチ５、６のいずれにも駆動信号が与えられない期間にもＭＯＳＦＥＴ１０、１１の双方に駆動信号が与えられる。ただし、このＭＯＳＦＥＴ１０、１１の双方に与えられる駆動信号は、半導体スイッチ５、６いずれかの駆動信号の立ち下りから図２にｔ２で示される一定時間だけ遅く立ち上がり、半導体スイッチ５、６いずれかの駆動信号の立ち上りから図２にｔ２で示される一定時間だけ早く立ち下がるようになっている。これは半導体スイッチ５とＭＯＳＦＥＴ１１、半導体スイッチ６とＭＯＳＦＥＴ１０が同時にオンになることを確実に防止するためである。

以下このように構成された直流電源装置の動作について説明する。交流入力端子２から供給される交流電力は整流器１により整流され、半導体スイッチ５、６とコンデンサ３、４からなるハーフブリッジ回路に直流電力が供給される。負荷抵抗値が第二の比較器２０に設定された第二の基準値以下の充分重い負荷を接続し、出力電流を第一の比較器１６に設定された第二の基準値以上に設定して運転すると、半導体スイッチ５と半導体スイッチ６には交互に駆動信号が与えられてオンになり、半導体スイッチ５がオンのときは変圧器７の二次側のＭＯＳＦＥＴ１０のソース端子が接続された側にプラスの電圧が誘起され、半導体スイッチ６がオンのときは変圧器７の二次側のＭＯＳＦＥＴ１１のソース端子が接続された側にプラスの電圧が誘起される。

半導体スイッチ５がオンのときはＭＯＳＦＥＴ１０に駆動信号が与えられるのでＭＯＳＦＥＴ１０がオンになり、変圧器７の二次側に誘起された電圧がＭＯＳＦＥＴ１０、リアクトル１２を通って直流出力端子９のプラス側に供給される。また、半導体スイッチ６がオンのときはＭＯＳＦＥＴ１１に駆動信号が与えられるのでＭＯＳＦＥＴ１１がオンになり、同様に直流出力端子９のプラス側に供給される。半導体スイッチ５がオフになった後半導体スイッチ６がオンになるまでの間及び半導体スイッチ６がオフになった後半導体スイッチ５がオンになるまでの間はＭＯＳＦＥＴ１０、１１が共にオンになり、フライホイール電流はＭＯＳＦＥＴ１０、１１を流れる。したがって電流は常にＭＯＳＦＥＴ１０または及びＭＯＳＦＥＴ１１を流れ、ボディーダイオードには流れないので損失が小さく抑えられることになる。

図４は運転開始時の各部の波形を示すものであり、Ａ、Ｂはそれぞれ半導体スイッチ５、６の駆動信号、ＥはＭＯＳＦＥＴ１０、１１のドレイン端子の電圧、Ｆはリアクトル１２に流れる電流、Ｇはコンデンサ１３の両端の電圧である。この図４は定格電圧、定格電流で運転した状態を示している。電流検出器８により検出される出力電流検出信号及び直流出力端子９に出力される直流出力電圧の出力電圧検出信号は誤差増幅器１４に入力されており、誤差増幅器１４で電流基準信号１７及び電圧基準信号１８とそれぞれ比較されて得られる電流誤差信号または電圧誤差信号がＰＷＭ変調器１９に入力され、従来のこのような方式の直流電源装置と同様に出力電流あるいは出力電圧が一定に制御される。

負荷が軽くなると負荷抵抗値が高くなり、負荷電流が小さくなるが、第一の比較器１６は出力電流検出信号が第一の基準値を下回ると負荷電流小の検出信号を出力する。また、割算器１５では負荷抵抗値が算出されており、第二の比較器２０は負荷抵抗値信号が第一の基準値を上回ると負荷抵抗値高の検出信号を出力する。負荷が軽くなって第一の比較器１６からの負荷電流小の検出信号、第二の比較器２０からの負荷抵抗値高の検出信号のいずれかもしくは両方がロジック回路２１に入力されると、ロジック回路２１で生成されるＭＯＳＦＥＴ１０、１１の駆動信号は、それぞれ対応する半導体スイッチ５、６の駆動信号と同じタイミングの図２に示すようなものになり、半導体スイッチ５、６のいずれにも駆動信号が与えられない期間にＭＯＳＦＥＴ１０、１１に駆動信号が与えられることがなくなる。

図５は抵抗値が高い負荷を接続し、定格の約半分の出力電圧で運転したときの運転開始時の各部の波形を示す図である。示されている部分は図４と同じである。但し、ＭＯＳＦＥＴ１０、１１の駆動信号は本来であれば図２に示すようなものになるのであるが、図３に示すようなものとしている。ＭＯＳＦＥＴ１０、１１がオンの状態では逆方向にも電流が流れるので、リアクトル１２とコンデンサ１３が共振回路を形成することになる。負荷はコンデンサ１３と並列に接続されるので、負荷の抵抗値が低ければ制動がかかって振動は生じないが、負荷の抵抗値が高いと出力は図５のＧに示すように振動することになる。この状態ではＭＯＳＦＥＴ１０、１１にストレスが加わり、破損するに至ることになる。

これに対し、図６はＭＯＳＦＥＴ１０、１１の駆動信号を本来の図２に示すようなものとしたときの運転開始時の各部の波形を示す図である。示されている部分は図４、図５と同じである。ＭＯＳＦＥＴ１０、１１には逆電流が流れないので出力は図６のＧに示すように振動することはない。ＭＯＳＦＥＴ１０、１１の駆動信号を図３に示すようなものとしたときに振動を生じない負荷抵抗値の最大値は下記の数式１により求めることができる。したがって、負荷抵抗値がここで算出される振動を生じない負荷抵抗値の最大値である臨界抵抗値以下であればＭＯＳＦＥＴ１０、１１の駆動信号を図３に示すようなものとすることができることになるが、本願出願人は負荷抵抗値がその２倍程度であれば振動を生じないことを実験により確認している。

上記の数式において、ＲＤは負荷抵抗値、Ｌはリアクトル１２のインダクタンス、Ｃはコンデンサ１３の静電容量であり、ｒは回路の直流抵抗でリアクトル１２、変圧器７の二次コイル、ＭＯＳＦＥＴ１０、１１のオン抵抗が含まれる。

次に、負荷が重くなると負荷抵抗値が低くなり、負荷電流が大きくなるが、第一の比較器１６は出力電流検出信号が第二の基準値を上回ると負荷電流大の検出信号を出力する。また、第二の比較器２０は負荷抵抗値信号が第二の基準値を下回ると負荷抵抗値低の検出信号を出力する。負荷が重くなって第一の比較器１６が負荷電流大、第二の比較器２０が負荷抵抗値低の検出信号をそろって出力すると、ロジック回路２１で生成されるＭＯＳＦＥＴ１０、１１の駆動信号は図３に示すようなものになり、半導体スイッチ５、６が共にオフの期間にＭＯＳＦＥＴ１０、１１がオンになる。

第一の比較器１６の第一の基準値及び第二の基準値、第二の比較器２０の第一の基準値及び第二の基準値は算出された臨界抵抗値や、実験に基づきそれぞれ個別に設定することができる。例えば第一の比較器１６では第一の基準値を定格電流の８％、第二の基準値を定格電流の１０％に設定し、第二の比較器２０では第一の基準値を臨界抵抗値の２．４倍、第二の基準値を臨界抵抗値の２倍にそれぞれ設定した場合には、負荷抵抗値が臨界抵抗値の２倍以下で且つ負荷電流が定格電流の１０％以上であれば、ＭＯＳＦＥＴ１０、１１は半導体スイッチ５、６が共にオフの期間もオンになる。

負荷が軽くなった場合、負荷抵抗値が臨界抵抗値の２倍以上になるか負荷電流が定格の１０％以下になっても、負荷抵抗値が臨界抵抗値の２．４倍以上になるか負荷電流が定格の８％以下になるまでは、半導体スイッチ５、６が共にオフの期間もＭＯＳＦＥＴ１０、１１がオンになる状態が継続され、負荷抵抗値が臨界抵抗値の２．４倍以上になるか負荷電流が定格の８％以下になると半導体スイッチ５、６がオンの期間だけＭＯＳＦＥＴ１０、１１がオンになる状態に移行する。

この後負荷が重くなった場合、負荷抵抗値が臨界抵抗値の２．４倍以下になるか負荷電流が定格の８％以上になっても負荷抵抗値が臨界抵抗値の２倍以下になり、且つ負荷電流が定格の１０％以上になるまで半導体スイッチ５、６がオンの期間だけＭＯＳＦＥＴ１０、１１がオンになる状態が継続され、負荷抵抗値が臨界抵抗値の２倍以下になり、且つ負荷電流が定格の１０％以上になると半導体スイッチ５、６が共にオフの期間もＭＯＳＦＥＴ１０、１１がオンになる状態に移行する。このように半導体スイッチ５、６がオンの期間だけＭＯＳＦＥＴ１０、１１がオンになる状態と半導体スイッチ５、６が共にオフの期間もＭＯＳＦＥＴ１０、１１がオンになる状態とを切り替える際にヒステリシスを設けた場合には、切り替え時にさらに安定になる利点がある。

以上説明したように、本発明の直流電源装置では、負荷を含むフィルタ回路が振動的になるか否かを負荷抵抗値と負荷電流値の２つの要素で判定し、フライホイール期間中ＭＯＳＦＥＴ１０、１１をオンにするか否かを決めており、負荷抵抗値が短時間の間に細かく変化することはないので、切り替えが頻繁に行われて不安定になることがない利点がある。また、パルス通電の場合にも負荷抵抗値は短時間の間に変化しないので、電流基準信号あるいは電圧基準信号をパルス状に変化させれば安定して追随する利点がある。

なお、前記実施の形態では一次側をハーフブリッジとしているが、フルブリッジとしても良いことはいうまでもない。また、出力電流検出信号と出力電圧検出信号をＡＤ変換器でデジタルに変換し、電流基準信号１７、電圧基準信号１８をデジタル信号で設定することにより、誤差増幅器１４、割算器１５、第一の比較器１６、ＰＷＭ変調器１９、第二の比較器２０、ロジック回路２１の一部あるいは全てをデジタルで構成することが可能である。これらの構成はワンチップＣＰＵで実現することもでき、デジタルで構成した場合には、ハードウエアと調整工数が大幅に削減できる利点があり、第一の比較器１６、第二の比較器２０の各基準値の設定、変更が容易にできる利点もある。

１整流器
２交流入力端子
３、４コンデンサ
５、６半導体スイッチ
７変圧器
８電流検出器
９直流出力端子
１０、１１ＭＯＳＦＥＴ
１２リアクトル
１３コンデンサ
１４誤差増幅器
１５割算器
１６第一の比較器
１７電流基準信号
１８電圧基準信号
１９ＰＷＭ変調器
２０第二の比較器
２１ロジック回路
２２ゲート駆動回路

Claims

商用電源を整流する第一の整流回路と、第一の整流回路の出力を高周波交流に変換するハーフブリッジまたはフルブリッジの単相のインバータと、インバータの出力を所定の電圧に変換する変圧器と、変圧器の二次出力を整流する２個のＭＯＳＦＥＴで構成した全波整流方式の第二の整流回路と、第二の整流回路の出力を平滑にするフィルタと、２個のＭＯＳＦＥＴにインバータを構成する半導体スイッチの駆動信号と同期した駆動信号を与え、負荷抵抗値が設定した値以下で且つ負荷電流値が設定した値以上のフィルタ回路が共振する恐れのない条件のときには、前記駆動信号に加えて、インバータを構成する半導体スイッチが共にオフの間、２個のＭＯＳＦＥＴをオンとする駆動信号を与える制御手段と、から構成したことを特徴とする直流電源装置。
制御手段を、負荷抵抗値が設定した値以上であるか負荷電流値が設定した値以下のときに、２個のＭＯＳＦＥＴにインバータを構成する半導体スイッチの駆動信号と同期した駆動信号だけを与えるものとしたことを特徴とする請求項１に記載の直流電源装置。
出力電流と出力電圧を計測し、計測された出力電流値と出力電圧値とから負荷抵抗値を算出する負荷抵抗値算出手段を設けたことを特徴とする請求項１または２に記載の直流電源装置。