JP2015142388A - スイッチング電源装置 - Google Patents

Abstract

【課題】チョークインプット型の平滑回路をを備えたセンタータップ型の整流回路において、トランスの二次巻線に発生する電圧とセンタータップの電圧を比較することで負荷電流を検出することを目的とする。【解決手段】少なくとも２つのスイッチ素子をオンオフして直流電圧を断続したパルス電圧を出力する主変換部と、変換されたパルス電圧を一次巻線に入力し、センタータップに接続した第１の二次巻線と第２の二次巻線に電力を伝達するトランスと、第１の二次巻線および第２の二次巻線に発生する電圧を整流する同期整流回路、センタータップと出力の間に接続されるリアクトルと、リアクトルと共通電位に接続された平滑コンデンサと、第１のフィルタを介した第１の二次巻線の電圧および第２の二次巻線の電圧と、第２のフィルタを介したリアクトルの電圧とを比較し、負荷電流検出信号を出力する差動増幅器とを備える。【選択図】図１

Description

本発明は、スイッチング電源装置に関し、特にセンタータップ整流回路を備えたスイッチング電源装置に関する。

センタータップ型の整流回路を備えるスイッチング電源装置は、フルブリッジコンバータ、ハーフブリッジコンバータ、プッシュプルコンバータ等のスイッチング電源装置に使用される。これらのスイッチング電源装置は、トランスを正方向、逆方向の２方向に励磁することから、トランスの利用効率が高く、トランスを小型化することが可能である。

また、スイッチング電源装置には負荷の短絡などによって過負荷になることを避けるため、過電流保護回路を備える。過電流保護回路は負荷電流を直接検出しても良いが、検出に抵抗を用いると損失が発生する。また、この損失によって抵抗は発熱するので周囲の部品に発熱による影響を与えないよう、実装に配慮する必要がある。そこで図８のようにセンタータップ型の整流回路に対して、第１の二次巻線に発生する第１の電圧Ｖ１と第２の二次巻線に発生する第２の電圧Ｖ２を抵抗１１６，１１７で検出し第１の電圧Ｖ１と第２の電圧Ｖ２の差分で負荷電流を検出することが提案されている（特許文献１）。例えば、第１の電圧Ｖ１で負荷に電流を供給する場合は、第１の電圧Ｖ１には第１の二次巻線に発生した電圧と第１の二次巻線の抵抗分によって発生した電圧が加算され、第２の二次巻線は電流が流れないので第２の電圧Ｖ２に第２の二次巻線に発生した電圧のみが発生する。従って第１の電圧Ｖ１と第２の電圧Ｖ２の差分をとることによって第１の二次巻線の抵抗分に発生した電圧を得ることができる。

特開平07-337005号公報

センタータップ型の整流回路ではリアクトルを用いたチョークインプット型の平滑回路を使用するのが一般的であるが、特許文献１は整流出力を直接コンデンサで平滑するコンデンサインプット型の平滑回路を用いる。チョークインプット型の平滑回路では、第１の電圧Ｖ１及び第２の電圧Ｖ２が発生せずリアクトルが回生するモードがある。この回生モードのときは、リアクトルから第１の二次巻線および第２の二次巻線に電流が流れるので、巻線抵抗に発生する電圧降下が相殺されて電流を検出できない。

さらに、トランスのセンタータップを基準にすると、二次巻線の抵抗分によって発生する電圧降下がマイナス方向に発生する。このためオペアンプ２２の電源に±電源が必要となり、新たにマイナスの電源を用意しなければならず、回路が増大する。

本発明は、チョークインプット型の平滑回路をを備えたセンタータップ型の整流回路において、トランスの二次巻線に発生する電圧とセンタータップの電圧を比較することで負荷電流を検出することを目的とする。

少なくとも２つのスイッチ素子を備え、スイッチ素子をオンオフして直流電圧を断続したパルス電圧を出力する主変換部と、変換されたパルス電圧を一次巻線に入力し、接続点がセンタータップになるように直列に接続した第１の二次巻線と第２の二次巻線に電力を伝達するトランスと、一方が第１の二次巻線に接続された第１の同期整流スイッチと、一方が第２の二次巻線に接続された第２の同期整流スイッチから成り第１の同期整流スイッチの他方と第２の同期整流スイッチの他方が接続され共通電位となる整流回路と、センタータップと出力の間に接続されるリアクトルと、リアクトルと共通電位に接続された平滑コンデンサと、主変換部のスイッチ素子のオンオフを制御する制御回路と、第１の二次巻線の電圧および第２の二次巻線の電圧を第１の入力端子に入力し、リアクトルの電圧を第２の入力端子に接続し、負荷電流検出信号を出力する差動増幅器とを備える。さらに、差動増幅器の第１の入力端子は第１のコンデンサを介して出力電圧に接続され、差動増幅器の第２の入力端子は第２のコンデンサを介して出力電圧に接続され、負荷電流を検出することを特徴とする。

本発明のスイッチング電源装置は、センタータップ型の整流回路ではリアクトルを用いたチョークインプット型の平滑回路を備え、トランスの二次巻線の抵抗分に発生する電圧とリアクトルに発生する電圧を比較することで出力に流れる電流を検出する。このため検出抵抗を追加する必要が無く、検出に使用する差動増幅器を単電源で駆動することができ簡単な回路で負荷電流を検出できる。

図１は本発明の第１の実施例のスイッチング電源装置の回路構成図である。 図２は本発明の第１の実施例のスイッチング電源装置の動作を説明するための回路構成図である。 図３は本発明の第１の実施例でフィルタが無い時の差動増幅器の入力波形を示した図である。 図４は本発明の第１の実施例でフィルタを追加したときの差動増幅器の入力波形を示した図である。 図５は本発明の第１の実施例で負荷が変化したときの差動増幅器の入出力波形を示した図である。 図６は本発明の第２の実施例のスイッチング電源装置の回路構成図である。 図７は本発明の第３の実施例のスイッチング電源装置の回路構成図である。 図８は従来のスイッチング電源装置の回路構成図である。

本発明の実施例を説明する。

本発明の第１の実施例を図１に示す。主変換回路１は複数のスイッチ素子を備え、複数のスイッチ素子をオンオフすることで直流電圧Ｖｉｎを断続して矩形波に変換する。複数のスイッチング素子は主制御回路４からパルストランスＴ２を介して出力されるスイッチング制御信号ＳＷに基づいてオンオフする。トランスＴ１は主変換回路１から出力される矩形波を一次巻線Ｎ１で受け、第１の二次巻線Ｎ２及び第２の二次巻線Ｎ３にエネルギを伝達する。第１の二次巻線Ｎ２と第２の二次巻線Ｎ３は直列に接続され、接続点はセンタータップとなる。第１の二次巻線Ｎ２はＦＥＴＱ１のドレインに接続され、第２の二次巻線Ｎ３はＦＥＴＱ２のドレインに接続さる。ＦＥＴＱ１とＦＥＴＱ２のソースは共通電位ＧＮＤに接続され、同期整流回路２を構成する。ＦＥＴＱ１及びＦＥＴＱ２は、主制御回路４から出力される制御信号に応じてオンオフする。トランスＴ１のセンタータップはリアクトルＬｏを介して出力Ｖｏｕtに接続される。出力Ｖｏｕｔと共通電位ＧＮＤの間に接続される平滑コンデンサＣｏとリアクトルＬｏで平滑回路を構成し、平滑コンデンサから負荷へ出力を供給する。

さらに実施例１は電流検出回路３を備える。電流検出回路３は以下のように構成される。ＦＥＴＱ１のドレインと共通電位ＧＮＤとの間に抵抗Ｒ１と抵抗Ｒ３が直列に接続される。ＦＥＴＱ２のドレインは抵抗Ｒ２を介して抵抗Ｒ１及び抵抗Ｒ３の接続点に接続される。差動増幅器ＯＰ１の非反転入力端子は抵抗Ｒ３に接続される。差動増幅器ＯＰ１の反転入力端子は抵抗Ｒ４を介してリアクトルＬｏに接続される。差動増幅器ＯＰ１の出力と反転入力端子の間には帰還抵抗Ｒ５が接続される。

このように構成された本発明の実施例１の動作を図２を用いて説明する。

図２は図１に対して、第１の二次巻線Ｎ２のセンタータップ側が正の電圧、第２の二次巻線Ｎ３のセンタータップ側が負の電圧が発生するモードを示す。このとき、同期整流回路２のＦＥＴＱ１はオンしＦＥＴＱ２はオフするように主制御回路４は制御信号を出力する。このため図２ではＦＥＴＱ１を閉じたスイッチ、ＦＥＴＱ２を開いたスイッチで表している。また、抵抗ＲＬ１は第１の二次巻線Ｎ２の直流抵抗分を表し、抵抗ＲＬ２は第二の二次巻線Ｎ３の直流抵抗分を表したて等価抵抗である。さらに抵抗ＲＬ３はトランスＴ１のセンタータップとリアクトルＬｏ間の配線によって発生する抵抗を示した等価抵抗である。

トランスＴ１の第１の二次巻線Ｎ２に発生した電圧ＶＮ２によって、抵抗ＲＬ３→リアクトルＬｏ→平滑コンデンサＣｏ（および負荷ＬＯＡＤ）→ＦＥＴＱ１→抵抗ＲＬ１を経由して電流Ｉ２が流れる。このため、等価抵抗ＲＬ１には電圧ＶＲＬ1が発生し、等価抵抗ＲＬ３にはＶＲＬ３が発生する。そこで、等価抵抗ＲＬ３とリアクトルＬｏの接続点であるｂ点とＦＥＴＱ１のドレインであるａ点の間に印加される電圧Ｖ１はＶＲＬ1−ＶＮ２＋ＶＲＬ３となる。また、ＦＥＴＱ２はオフしているので、トランスＴ１の第２の二次巻線Ｎ３に発生した電圧ＶＮ３は電流が流れない。このため、第２の二次巻線Ｎ３の直流抵抗分ＲＬ２には電圧が発生しないので、ｂ点とＦＥＴＱ２のドレインであるｃ点の間に印加される電圧Ｖ２はＶＮ３＋ＶＲＬ３となる。抵抗Ｒ１と抵抗Ｒ２の直列回路の間には、Ｖ１＋Ｖ２が印加されるのでＶＲＬ１−ＶＮ２＋ＶＲＬ３＋ＶＮ３＋ＶＲＬ３が抵抗Ｒ１と抵抗Ｒ２の直列回路の間に印加されることになる。ここで第１の二次巻線Ｎ２と第２の二次巻線Ｎ３は同じ巻数なのでＶＮ２とＶＮ３は同じ値になり相殺され、抵抗Ｒ１と抵抗Ｒ２の直列回路の間には、ＶＲＬ１＋２ＶＲＬ３が印加されることになり、抵抗Ｒ１と抵抗Ｒ２の接続点で電流Ｉ２を検出することが可能になる。また、主変換回路から一次巻線Ｎ１に入力される電圧が反転すると、第１の二次巻線Ｎ２に発生する電圧ＶＮ１及び第２の二次巻線Ｎ３に発生する電圧ＶＮ３も反転する。このとき、ＦＥＴＱ１はオフしＭＯＳＦＥＴＱ２はオンするように主制御回路によって制御される。このときも、抵抗Ｒ１と抵抗Ｒ２の直列回路の間には、ＶＲＬ２＋２ＶＲＬ３が印加されることになり、抵抗Ｒ１と抵抗Ｒ２の接続点で電流Ｉ２を検出することが可能になる。

しかし、抵抗Ｒ１と抵抗Ｒ２の接続点の電圧は、共通電位ＧＮＤを基準とするとＶｏｕｔ＋ＶＬｏが重畳され、更にＶＬｏはスイッチングに合わせて変動する。このため、共通電位ＧＮＤを基準としている主制御回路に負荷電流検出信号として入力する際にはＶｏｕｔ＋ＶＬｏを取り除く必要がある。このため、本発明では、抵抗Ｒ１と抵抗Ｒ２の接続点を抵抗Ｒ３を介して共通電位ＧＮＤに接続する。そして、抵抗Ｒ３の電圧を差動増幅器ＯＰ１の非反転入力端子に入力し、ｂ点の電圧を抵抗Ｒ４を介して差動増幅器ＯＰ１の反転入力端子に接続する。このため、差動増幅器ＯＰ１の出力はＶｏｕｔ＋ＶＬｏの電圧が取り除かれ、電流検出信号のみを抽出することができる。各抵抗はＲ１=Ｒ２=２×Ｒ４とし、Ｒ３=Ｒ５の値に設定する。

また、本発明のスイッチング電源装置は、主変換回路のスイッチ素子が全てオフし、トランスの一次巻線に電圧が印加されない期間がある。このときはＦＥＴＱ１およびＦＥＴＱ２がどちらもオンし、リアクトルＬｏに蓄積されたエネルギが負荷に回生されるフリーホイール期間となる。フリーホイール期間はＦＥＴＱ１およびＦＥＴＱ２の順方向電圧降下や配線インピーダンスによる電圧降下の影響により、図３に示すように差動増幅器ＯＰ１の入力電圧が負となり、差動増幅器ＯＰ１の電源に単電源を用いている場合に差動増幅器ＯＰ１が誤動作を起こす恐れがある。図３は図１の実施例１で第１のコンデンサＣ１及び第２のコンデンサＣ２が無い時の差動増幅器の入力端子の電圧波形で有り、Ｖｏｐｉｎ１は差動増幅器の非反転入力端子の電圧を示し、Ｖｏｐｉｎ２は差動増幅器ＯＰ１の反転入力端子の電圧を示す。このため、安定電位である出力の正側に第１のコンデンサＣ１を介して差動増幅器ＯＰ１の非反転入力端子に接続する。さらに、安定電位である出力の正側に第２のコンデンサＣ２を介して差動増幅器ＯＰ１の反転入力端子に接続する。第１のコンデンサＣ１と抵抗Ｒ１及び抵抗Ｒ２で第１のフィルタを形成し、第２のコンデンサＣ２と抵抗Ｒ４で第２のフィルタを形成する。第１のコンデンサＣ１および第２のコンデンサＣ２はスイッチング電源装置の動作範囲内で差動増幅器ＯＰ１に入力される電圧が負にならないように設定すればよく、小容量のコンデンサで良い。差動増幅器ＯＰ１の入力にはリプル分を含んだ信号が入力されるが、差動増幅器ＯＰ１により取り除かれる。このようにフィルタを小さくできるので、急峻な負荷変動が起こった場合にも高速で応答することができると共に、差動増幅器ＯＰ１を単電源で安定に動作させることができる。図４に第１のコンデンサＣ１及び第２のコンデンサＣ２を追加したときの波形を示す。なお図４のＶｏｐは差動増幅器ＯＰ１の出力である。また、図５（ａ）に軽負荷時、図５（ｂ）に重負荷時の差動増幅器ＯＰ１の出力端子電圧Ｖｏｐ、電圧Ｖ１、電圧Ｖ２の波形を示す。このように負荷の変動によって差動増幅器ＯＰ１の出力端子電圧Ｖｏｐのレベルが変わるので、負荷電流を検出できる。

図６に第２の実施例を示す。図１に示した第１の実施例がリアクトルＬｏから抵抗Ｒ４を介して差動増幅器ＯＰ１の反転入力端子に入力したのに対し第２の実施例は、抵抗Ｒ４と差動増幅器ＯＰ１の反転入力端子の間に抵抗Ｒ７を挿入する。第２のコンデンサＣ２は抵抗Ｒ４と抵抗Ｒ７の接続点に接続される。さらに、抵抗Ｒ１と抵抗Ｒ２の接続点と差動増幅器ＯＰ１の反転入力端子の間に抵抗Ｒ６を挿入する。抵抗Ｒ４、抵抗Ｒ７および第２のコンデンサＣ２からなるフィルタと、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ６および第１のコンデンサＣ1からなるフィルタにより第２の実施例は第１の実施例よりフィルタ効果が増大し、差動増幅器ＯＰ１の出力に現れるリップルを抑制する。また、抵抗５に並列に第３のコンデンサＣ３を接続し積分回路を構成しても良い。

図７に第３の実施例を示す。図６に示した第２の実施例がリアクトルＬｏから抵抗Ｒ４と抵抗Ｒ７を介して差動増幅器ＯＰ１の反転入力端子に入力したのに対し、第３の実施例は、抵抗Ｒ４を出力と抵抗Ｒ７の間に挿入する。第２のコンデンサＣ２は抵抗Ｒ４と並列に接続される。リアクトルＬｏの配線インピーダンスによる電圧降下も足されるため、差動増幅器ＯＰ１に入力される検出電圧が大きくなり差動増幅器ＯＰ１のゲインを小さくすることができる。ゲインを小さくできるため、差動増幅器ＯＰ１のオフセット電圧等による影響が小さくなる。このため安価なOPアンプが使用できる。

過電流保護回路を備えるスイッチング電源装置に利用可能である。

１ 主変換回路
２ 同期整流回路
３ 電流検出回路
４ 主制御回路
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７ 抵抗
Ｃ１，Ｃ２，Ｃ３ コンデンサ
Ｃｏ 平滑コンデンサ
Ｌｏ 平滑リアクトル
Ｑ１、Ｑ２ 同期整流スイッチ
Ｔ１、Ｔ２ トランス
ＯＰ１ 差動増幅器
ＬＯＡＤ 負荷

Claims (4)

1. 少なくとも２つのスイッチ素子を備え、該スイッチ素子をオンオフして直流電圧を断続したパルス電圧を出力する主変換部と、
   前記パルス電圧を一次巻線に入力し、直列に接続し接続点がセンタータップになる第１の二次巻線と第２の二次巻線に電力を伝達するトランスと、
   一方が前記第１の二次巻線に接続された第１の同期整流スイッチと、一方が前記第２の二次巻線に接続された第２の同期整流スイッチから成り、該第１の同期整流スイッチの他方と該第２の同期整流スイッチの他方が接続され共通電位となる同期整流回路と、
   一端が前記センタータップに接続されるリアクトルと、一端がリアクトルの他端に接続され他端が共通電位に接続された平滑コンデンサから成り、負荷に直流を出力する平滑回路と、
   前記スイッチ素子のオンオフを制御する制御回路と、
   前記第１の二次巻線の電圧および前記第２の二次巻線の電圧を第１のフィルタを介して第１の入力端子に入力し、前記リアクトルの一端の電圧を第２のフィルタを介して第２の入力端子に接続した差動増幅器とを備え、
   前記差動増幅器が負荷電流を検出することを特徴とするスイッチング電源装置。
2. 前記第１のフィルタは、
   前記第１の二次巻線と前記第１の同期整流スイッチの接続点に接続された第１の抵抗と、 該第１の抵抗と直列に接続され前記共通電位に接続された第２の抵抗と、 前記第２の二次巻線と前記第２の同期整流スイッチの接続点に接続された第３の抵抗と、 前記第１の抵抗および前記第３の抵抗の接続点と前記リアクトルの他端に接続された第１のコンデンサからなり、
   前記第２フィルタは、前記センタータップとリアクトルの一端に接続された第４抵抗、前記第４抵抗と前記リアクトルの他端に接続した第２のコンデンサから成り、
   前記第１及び前記第２及び前記第３の抵抗の接続点は、前記第１の入力端子に接続することを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記第２フィルタの前記第４抵抗は第６抵抗を介して増幅器の入力に接続されることを特徴とする請求項２に記載のスイッチング電源装置。
4. 前記差動増幅器は、第２の入力端子と出力間に、第７抵抗と第３コンデンサからなる第３フィルタを接続したことを特徴とする請求項２乃至３に記載のスイッチング電源装置。

Images