JP2002291241A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2002291241A JP2002291241A JP2001085827A JP2001085827A JP2002291241A JP 2002291241 A JP2002291241 A JP 2002291241A JP 2001085827 A JP2001085827 A JP 2001085827A JP 2001085827 A JP2001085827 A JP 2001085827A JP 2002291241 A JP2002291241 A JP 2002291241A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- transformer
- switching element
- choke coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 軽負荷時や無負荷時における出力側回路の損
失を低減すると共に、動作停止時におけるサージ電圧の
発生や逆方向電流を防止する。 【解決手段】 チョークコイル７の両端間の電圧降下が
小さくなり、この電圧降下が所定値以下になると、ゲー
ト電圧遮断回路21は転流ＭＯＳ型ＦＥＴ６へのゲート電
圧の供給を遮断する。これにより、軽負荷時や無負荷時
における出力側回路の損失が低減する。また、スイッチ
ング素子２の動作停止時にも、転流ＭＯＳ型ＦＥＴ６が
オフし、サージ電圧の発生や逆方向電流を確実に防止で
きる。
失を低減すると共に、動作停止時におけるサージ電圧の
発生や逆方向電流を防止する。 【解決手段】 チョークコイル７の両端間の電圧降下が
小さくなり、この電圧降下が所定値以下になると、ゲー
ト電圧遮断回路21は転流ＭＯＳ型ＦＥＴ６へのゲート電
圧の供給を遮断する。これにより、軽負荷時や無負荷時
における出力側回路の損失が低減する。また、スイッチ
ング素子２の動作停止時にも、転流ＭＯＳ型ＦＥＴ６が
オフし、サージ電圧の発生や逆方向電流を確実に防止で
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、トランスの二次巻
線より取出した交流電圧を整流する同期整流回路を備え
たスイッチング電源装置に関する。
線より取出した交流電圧を整流する同期整流回路を備え
たスイッチング電源装置に関する。
【０００２】
【発明が解決しようとする課題】図５は、従来の同期整
流回路を有するフォワード式スイッチング電源装置の一
般的な回路図である。同図において、１はトランス、２
は例えばＭＯＳ型ＦＥＴからなるスイッチング素子であ
り、このトランス１の一次巻線１Ａとスイッチング素子
２との直列回路が、直流電源３の両端間に接続される。
４はトランス一の二次巻線１Ｂに接続される同期整流回
路で、この同期整流回路４は、いずれもスイッチング素
子２に同期してオン，オフする整流素子として設けられ
た整流ＭＯＳ型ＦＥＴ（電界効果トランジスタ）５と、
転流素子として設けられた転流ＭＯＳ型ＦＥＴ６とによ
り構成される。整流ＭＯＳ型ＦＥＴ５のゲートは、スイ
ッチング素子２がオンのときに正極性の電圧を発生する
二次巻線１Ｂのドット側端子に直接接続される。また、
転流ＭＯＳ型ＦＥＴ６のゲートは、スイッチング素子２
がオフのときに正極性の電圧が発生する二次巻線１Ｂの
非ドット側端子に直接接続される。転流ＭＯＳ型ＦＥＴ
６の両端間には、いずれの平滑用のチョークコイル７と
コンデンサ８との直列回路が接続され、この平滑コンデ
ンサ８の両端間に出力電圧Ｖｏを供給する一対の出力端
子９，10が接続される。
流回路を有するフォワード式スイッチング電源装置の一
般的な回路図である。同図において、１はトランス、２
は例えばＭＯＳ型ＦＥＴからなるスイッチング素子であ
り、このトランス１の一次巻線１Ａとスイッチング素子
２との直列回路が、直流電源３の両端間に接続される。
４はトランス一の二次巻線１Ｂに接続される同期整流回
路で、この同期整流回路４は、いずれもスイッチング素
子２に同期してオン，オフする整流素子として設けられ
た整流ＭＯＳ型ＦＥＴ（電界効果トランジスタ）５と、
転流素子として設けられた転流ＭＯＳ型ＦＥＴ６とによ
り構成される。整流ＭＯＳ型ＦＥＴ５のゲートは、スイ
ッチング素子２がオンのときに正極性の電圧を発生する
二次巻線１Ｂのドット側端子に直接接続される。また、
転流ＭＯＳ型ＦＥＴ６のゲートは、スイッチング素子２
がオフのときに正極性の電圧が発生する二次巻線１Ｂの
非ドット側端子に直接接続される。転流ＭＯＳ型ＦＥＴ
６の両端間には、いずれの平滑用のチョークコイル７と
コンデンサ８との直列回路が接続され、この平滑コンデ
ンサ８の両端間に出力電圧Ｖｏを供給する一対の出力端
子９，10が接続される。
【０００３】そして、スイッチング素子２のスイッチン
グ動作により、トランス１の一次巻線１Ａに直流電源３
からの直流電圧Ｖｉを断続的に印加すると、トランス１
の二次巻線２より取出した交流電圧が同期整流回路４に
より整流され、この整流出力をさらにチョークコイル７
と平滑コンデンサ８で平滑することにより、平滑コンデ
ンサ８の両端間から直流出力電圧Ｖｏを得るようにして
いる。具体的には、スイッチング素子２がオンすると、
二次巻線１Ｂのドット側端子に正極性の電圧が発生し、
整流ＭＯＳ型ＦＥＴ５がオンする一方で、転流ＭＯＳ型
ＦＥＴ６がオフする。これにより、トランス１の二次巻
線１Ｂより整流ＭＯＳ型ＦＥＴ５を通して、チョークコ
イル７や負荷（図示せず）にエネルギーが供給される。
やがて、スイッチング素子２がオフすると、今度は二次
巻線１Ｂの非ドット側端子に正極性の電圧が発生し、整
流ＭＯＳ型ＦＥＴ５がオフする一方で、転流ＭＯＳ型Ｆ
ＥＴ６がオンする。これにより、それまでチョークコイ
ル７に蓄えられていたエネルギーが、転流ＭＯＳ型ＦＥ
Ｔ６を通して負荷に供給される。なお、平滑コンデンサ
８は出力電圧Ｖｏのリップルを吸収するものである。
グ動作により、トランス１の一次巻線１Ａに直流電源３
からの直流電圧Ｖｉを断続的に印加すると、トランス１
の二次巻線２より取出した交流電圧が同期整流回路４に
より整流され、この整流出力をさらにチョークコイル７
と平滑コンデンサ８で平滑することにより、平滑コンデ
ンサ８の両端間から直流出力電圧Ｖｏを得るようにして
いる。具体的には、スイッチング素子２がオンすると、
二次巻線１Ｂのドット側端子に正極性の電圧が発生し、
整流ＭＯＳ型ＦＥＴ５がオンする一方で、転流ＭＯＳ型
ＦＥＴ６がオフする。これにより、トランス１の二次巻
線１Ｂより整流ＭＯＳ型ＦＥＴ５を通して、チョークコ
イル７や負荷（図示せず）にエネルギーが供給される。
やがて、スイッチング素子２がオフすると、今度は二次
巻線１Ｂの非ドット側端子に正極性の電圧が発生し、整
流ＭＯＳ型ＦＥＴ５がオフする一方で、転流ＭＯＳ型Ｆ
ＥＴ６がオンする。これにより、それまでチョークコイ
ル７に蓄えられていたエネルギーが、転流ＭＯＳ型ＦＥ
Ｔ６を通して負荷に供給される。なお、平滑コンデンサ
８は出力電圧Ｖｏのリップルを吸収するものである。
【０００４】図６は、図５に示す同期整流方式のスイッ
チング電源装置と、上記整流ＭＯＳ型ＦＥＴ５や転流Ｍ
ＯＳ型ＦＥＴ６に代わりダイオードを利用したダイオー
ド整流方式のスイッチング電源装置との出力電流Ｉｏに
対する損失の比較である。ダイオード整流方式の場合、
整流ダイオード素子の損失Ｐ’は、この素子の順方向電
圧降下をＶＦとした場合に、Ｉｏ×ＶＦとなる。これに
対して、同期整流方式の場合は、例えば整流ＭＯＳ型Ｆ
ＥＴ５において、そのオン抵抗をＲds（on），ゲートド
ライブ損失をＰＧとすると、損失ＰはＲds（on）×Ｉｏ
２＋ＰＧとして表わせる。
チング電源装置と、上記整流ＭＯＳ型ＦＥＴ５や転流Ｍ
ＯＳ型ＦＥＴ６に代わりダイオードを利用したダイオー
ド整流方式のスイッチング電源装置との出力電流Ｉｏに
対する損失の比較である。ダイオード整流方式の場合、
整流ダイオード素子の損失Ｐ’は、この素子の順方向電
圧降下をＶＦとした場合に、Ｉｏ×ＶＦとなる。これに
対して、同期整流方式の場合は、例えば整流ＭＯＳ型Ｆ
ＥＴ５において、そのオン抵抗をＲds（on），ゲートド
ライブ損失をＰＧとすると、損失ＰはＲds（on）×Ｉｏ
２＋ＰＧとして表わせる。
【０００５】上記図６のグラフからも明らかなように、
双方の損失曲線が交差する出力電流をＩo1とすると、こ
の交差点Ｉo1よりも少ない出力電流Ｉｏの範囲（Ｉ＜Ｉ
o1）では、同期整流回路４を備えたスイッチング電源装
置のほうが、むしろ出力側回路の損失が大きくなる欠点
を有する。
双方の損失曲線が交差する出力電流をＩo1とすると、こ
の交差点Ｉo1よりも少ない出力電流Ｉｏの範囲（Ｉ＜Ｉ
o1）では、同期整流回路４を備えたスイッチング電源装
置のほうが、むしろ出力側回路の損失が大きくなる欠点
を有する。
【０００６】また、別の問題として、スイッチング素子
２のゲートドライブすなわち駆動を停止した後、図５に
示す同期整流回路４では、特に平滑コンデンサ８の静電
容量が大きい場合に、この平滑コンデンサ８があたかも
電源として作用し、平滑コンデンサ８が放電するまで、
整流ＭＯＳ型ＦＥＴ５と転流ＭＯＳ型ＦＥＴ６が交互に
ドライブされる自励発振モードが存在する。このとき、
整流ＭＯＳ型ＦＥＴ５や転流ＭＯＳ型ＦＥＴ６の定格電
圧を越えるサージ電圧が発生し、これらの素子が破壊に
至る場合がある。
２のゲートドライブすなわち駆動を停止した後、図５に
示す同期整流回路４では、特に平滑コンデンサ８の静電
容量が大きい場合に、この平滑コンデンサ８があたかも
電源として作用し、平滑コンデンサ８が放電するまで、
整流ＭＯＳ型ＦＥＴ５と転流ＭＯＳ型ＦＥＴ６が交互に
ドライブされる自励発振モードが存在する。このとき、
整流ＭＯＳ型ＦＥＴ５や転流ＭＯＳ型ＦＥＴ６の定格電
圧を越えるサージ電圧が発生し、これらの素子が破壊に
至る場合がある。
【０００７】さらに、別の問題がある。図７は、スイッ
チング素子２のゲート・ソース間電圧Ｖgs1と、スイッ
チング素子２のドレイン・ソース間電圧Ｖds1と、転流
ＭＯＳ型ＦＥＴ６のゲート・ソース間電圧Ｖgs3と、転
流ＭＯＳ型ＦＥＴ６のドレイン・ソース間電圧Ｖds3
と、転流ＭＯＳ型ＦＥＴ６のソースからドレイン側に流
れる方向を正としたドレイン電流ＩDとをそれぞれ示し
ている。同図において、Ｓの時点でスイッチング素子２
の駆動が停止したとすると、平滑コンデンサ８の両端間
電圧がトランス１の二次巻線１Ｂを介して転流ＭＯＳ型
ＦＥＴ６のゲートに印加され、転流ＭＯＳ型ＦＥＴ６が
ターンオンする。これにより、図７に示すように、転流
ＭＯＳ型ＦＥＴ６のドレインからソースに向けての逆向
きの電流（逆方向電流）が流れ続けるという問題があ
る。
チング素子２のゲート・ソース間電圧Ｖgs1と、スイッ
チング素子２のドレイン・ソース間電圧Ｖds1と、転流
ＭＯＳ型ＦＥＴ６のゲート・ソース間電圧Ｖgs3と、転
流ＭＯＳ型ＦＥＴ６のドレイン・ソース間電圧Ｖds3
と、転流ＭＯＳ型ＦＥＴ６のソースからドレイン側に流
れる方向を正としたドレイン電流ＩDとをそれぞれ示し
ている。同図において、Ｓの時点でスイッチング素子２
の駆動が停止したとすると、平滑コンデンサ８の両端間
電圧がトランス１の二次巻線１Ｂを介して転流ＭＯＳ型
ＦＥＴ６のゲートに印加され、転流ＭＯＳ型ＦＥＴ６が
ターンオンする。これにより、図７に示すように、転流
ＭＯＳ型ＦＥＴ６のドレインからソースに向けての逆向
きの電流（逆方向電流）が流れ続けるという問題があ
る。
【０００８】そこで、本発明は上記問題点に鑑み、軽負
荷時や無負荷時における出力側回路の損失を低減するこ
とができるスイッチング電源装置を提供することをその
目的とする。
荷時や無負荷時における出力側回路の損失を低減するこ
とができるスイッチング電源装置を提供することをその
目的とする。
【０００９】
【課題を解決するための手段】本発明における請求項１
のスイッチング電源装置は、トランスの一次巻線に直流
電圧を断続的に印加するスイッチング素子と、前記スイ
ッチング素子に同期してオン，オフする電界効果トラン
ジスタにより構成され、前記トランスの二次巻線より取
出した交流電圧を整流する同期整流回路と、同期整流回
路からの整流出力を平滑するチョークコイルとを備えた
スイッチング電源装置において、前記チョークコイルに
存在する抵抗による電圧降下を検出し、この検出レベル
が所定値以下の場合に前記電界効果トランジスタへのゲ
ート電圧の供給を遮断するゲート電圧遮断回路を備えた
ものである。
のスイッチング電源装置は、トランスの一次巻線に直流
電圧を断続的に印加するスイッチング素子と、前記スイ
ッチング素子に同期してオン，オフする電界効果トラン
ジスタにより構成され、前記トランスの二次巻線より取
出した交流電圧を整流する同期整流回路と、同期整流回
路からの整流出力を平滑するチョークコイルとを備えた
スイッチング電源装置において、前記チョークコイルに
存在する抵抗による電圧降下を検出し、この検出レベル
が所定値以下の場合に前記電界効果トランジスタへのゲ
ート電圧の供給を遮断するゲート電圧遮断回路を備えた
ものである。
【００１０】この請求項１のスイッチング電源装置は、
チョークコイルに存在する抵抗によって、このチョーク
コイルの両端間に発生する電圧が、出力電流に比例する
ことに着目してなされたものである。すなわち、軽負荷
時や無負荷時において、チョークコイルの両端間の電圧
降下が小さくなり、この電圧降下が所定値以下になる
と、ゲート電圧遮断回路は同期整流回路を構成する電界
効果トランジスタへのゲート電圧の供給を遮断して、こ
の電界効果トランジスタの駆動を停止する。よって、こ
の駆動停止した電界効果トランジスタは、内蔵のボディ
ダイオードを介して出力電流が流れるので、軽負荷時に
おける出力側回路の損失が低減する。
チョークコイルに存在する抵抗によって、このチョーク
コイルの両端間に発生する電圧が、出力電流に比例する
ことに着目してなされたものである。すなわち、軽負荷
時や無負荷時において、チョークコイルの両端間の電圧
降下が小さくなり、この電圧降下が所定値以下になる
と、ゲート電圧遮断回路は同期整流回路を構成する電界
効果トランジスタへのゲート電圧の供給を遮断して、こ
の電界効果トランジスタの駆動を停止する。よって、こ
の駆動停止した電界効果トランジスタは、内蔵のボディ
ダイオードを介して出力電流が流れるので、軽負荷時に
おける出力側回路の損失が低減する。
【００１１】本発明における請求項２のスイッチング電
源装置は、トランスの一次巻線に直流電圧を断続的に印
加するスイッチング素子と、前記スイッチング素子に同
期してオン，オフする電界効果トランジスタにより構成
され、前記トランスの二次巻線より取出した交流電圧を
整流する同期整流回路とを備えたスイッチング電源装置
において、前記トランスの二次巻線に存在する抵抗によ
る電圧降下を検出し、この検出レベルが所定値以下の場
合に前記電界効果トランジスタへのゲート電圧の供給を
遮断するゲート電圧遮断回路を備えて構成される。
源装置は、トランスの一次巻線に直流電圧を断続的に印
加するスイッチング素子と、前記スイッチング素子に同
期してオン，オフする電界効果トランジスタにより構成
され、前記トランスの二次巻線より取出した交流電圧を
整流する同期整流回路とを備えたスイッチング電源装置
において、前記トランスの二次巻線に存在する抵抗によ
る電圧降下を検出し、この検出レベルが所定値以下の場
合に前記電界効果トランジスタへのゲート電圧の供給を
遮断するゲート電圧遮断回路を備えて構成される。
【００１２】この請求項２のスイッチング電源装置は、
トランスの二次巻線に存在する抵抗によって、この二次
巻線の両端間に発生する電圧が、出力電流に比例するこ
とに着目してなされたものである。すなわち、軽負荷時
や無負荷時において、トランスの二次巻線の両端間の電
圧降下が小さくなり、この電圧降下が所定値以下になる
と、ゲート電圧遮断回路は同期整流回路を構成する電界
効果トランジスタへのゲート電圧の供給を遮断して、こ
の電界効果トランジスタの駆動を停止する。よって、こ
の駆動停止した電界効果トランジスタは、内蔵のボディ
ダイオードを介して出力電流が流れるので、軽負荷時や
無負荷時における出力側回路の損失が低減する。
トランスの二次巻線に存在する抵抗によって、この二次
巻線の両端間に発生する電圧が、出力電流に比例するこ
とに着目してなされたものである。すなわち、軽負荷時
や無負荷時において、トランスの二次巻線の両端間の電
圧降下が小さくなり、この電圧降下が所定値以下になる
と、ゲート電圧遮断回路は同期整流回路を構成する電界
効果トランジスタへのゲート電圧の供給を遮断して、こ
の電界効果トランジスタの駆動を停止する。よって、こ
の駆動停止した電界効果トランジスタは、内蔵のボディ
ダイオードを介して出力電流が流れるので、軽負荷時や
無負荷時における出力側回路の損失が低減する。
【００１３】
【発明の実施形態】以下、本発明における好ましい実施
例について、添付図面を参照して詳細に説明する。な
お、従来例で示す図５と同一部分には同一符号を付し、
その共通する箇所の詳細な説明は重複するため省略す
る。
例について、添付図面を参照して詳細に説明する。な
お、従来例で示す図５と同一部分には同一符号を付し、
その共通する箇所の詳細な説明は重複するため省略す
る。
【００１４】図１〜図３は本発明の一実施例を示すもの
であり、スイッチング電源装置全体の回路図を示す図１
において、ここでは、トランス１の出力側平滑回路を構
成するチョークコイル７の電圧降下を検出し、この検出
レベルが所定値以下の場合に、転流ＭＯＳ型ＦＥＴ６へ
のゲート電圧の供給を遮断するゲート電圧遮断回路21が
設けられている。このゲート電圧遮断回路21は、チョー
クコイル７の両端間の電圧差を平滑する抵抗22およびコ
ンデンサ23からなる平滑回路と、この平滑回路の平滑出
力を増幅するオペアンプ24と、オペアンプ24のゲインを
調整する抵抗25と、オペアンプ24の出力端子電圧と基準
電源26の基準電圧とを比較する比較器27と、トランス１
の二次巻線１Ｂの非ドット側端子と転流ＭＯＳ型ＦＥＴ
６のゲートとの間に挿入接続され、オペアンプ24の出力
端子電圧が基準電源26の基準電圧よりも下回った場合に
オフするスイッチ素子28とにより構成される。なお、3
1，32は各ＭＯＳ型ＦＥＴ５，６に内蔵するボディダイ
オードであって、これはＭＯＳ型ＦＥＴ５，６の特性と
して元々存在するものである。その他の同期整流回路４
を含むスイッチング電源装置の構成は、図５に示すもの
と共通している。
であり、スイッチング電源装置全体の回路図を示す図１
において、ここでは、トランス１の出力側平滑回路を構
成するチョークコイル７の電圧降下を検出し、この検出
レベルが所定値以下の場合に、転流ＭＯＳ型ＦＥＴ６へ
のゲート電圧の供給を遮断するゲート電圧遮断回路21が
設けられている。このゲート電圧遮断回路21は、チョー
クコイル７の両端間の電圧差を平滑する抵抗22およびコ
ンデンサ23からなる平滑回路と、この平滑回路の平滑出
力を増幅するオペアンプ24と、オペアンプ24のゲインを
調整する抵抗25と、オペアンプ24の出力端子電圧と基準
電源26の基準電圧とを比較する比較器27と、トランス１
の二次巻線１Ｂの非ドット側端子と転流ＭＯＳ型ＦＥＴ
６のゲートとの間に挿入接続され、オペアンプ24の出力
端子電圧が基準電源26の基準電圧よりも下回った場合に
オフするスイッチ素子28とにより構成される。なお、3
1，32は各ＭＯＳ型ＦＥＴ５，６に内蔵するボディダイ
オードであって、これはＭＯＳ型ＦＥＴ５，６の特性と
して元々存在するものである。その他の同期整流回路４
を含むスイッチング電源装置の構成は、図５に示すもの
と共通している。
【００１５】図２に示すように、チョークコイル７はイ
ンダクタンス７Ａと抵抗７Ｂとの直列回路としてあらわ
される。ゲート電圧遮断回路21は、このチョークコイル
７に存在する抵抗７Ｂにより発生する電圧降下を利用し
て、出力電流Ｉｏの変動を監視するように構成してい
る。
ンダクタンス７Ａと抵抗７Ｂとの直列回路としてあらわ
される。ゲート電圧遮断回路21は、このチョークコイル
７に存在する抵抗７Ｂにより発生する電圧降下を利用し
て、出力電流Ｉｏの変動を監視するように構成してい
る。
【００１６】次に、上記構成についてその作用を図３の
波形図に基づき説明する。なお、この図３において、上
段の波形はチョークコイル７の両端間電圧ＶＬで、下段
の波形はスイッチング素子２のゲート・ソース間電圧Ｖ
gs1である。また、ｔonはスイッチング素子２のスイッ
チング周期に対するオン期間の比率、toffはスイッチン
グ周期に対するオフ期間の比率である。すなわち、ｔon
＋toff＝１である。
波形図に基づき説明する。なお、この図３において、上
段の波形はチョークコイル７の両端間電圧ＶＬで、下段
の波形はスイッチング素子２のゲート・ソース間電圧Ｖ
gs1である。また、ｔonはスイッチング素子２のスイッ
チング周期に対するオン期間の比率、toffはスイッチン
グ周期に対するオフ期間の比率である。すなわち、ｔon
＋toff＝１である。
【００１７】スイッチング電源装置の動作時において、
スイッチング素子２がオンすると、トランス１の一次巻
線１Ａに直流入力電圧Ｖｉが印加され、二次巻線１Ｂの
ドット側端子に正極性の電圧が発生する。これにより整
流ＭＯＳ型ＦＥＴ５がオンする一方で、スイッチ素子28
の状態に拘らず、転流ＭＯＳ型ＦＥＴ６はオフし、トラ
ンス１の二次巻線１Ｂより整流ＭＯＳ型ＦＥＴ５を通し
て、チョークコイル７や負荷（図示せず）にエネルギー
が供給される。一方、スイッチング素子２がオフする
と、今度は二次巻線１Ｂの非ドット側端子に正極性の電
圧が発生し、整流ＭＯＳ型ＦＥＴ５がオフする一方で、
スイッチ素子28がオンしている場合に、転流ＭＯＳ型Ｆ
ＥＴ６がオンする。これにより、それまでチョークコイ
ル７に蓄えられていたエネルギーが、転流ＭＯＳ型ＦＥ
Ｔ６を通して負荷に供給される。
スイッチング素子２がオンすると、トランス１の一次巻
線１Ａに直流入力電圧Ｖｉが印加され、二次巻線１Ｂの
ドット側端子に正極性の電圧が発生する。これにより整
流ＭＯＳ型ＦＥＴ５がオンする一方で、スイッチ素子28
の状態に拘らず、転流ＭＯＳ型ＦＥＴ６はオフし、トラ
ンス１の二次巻線１Ｂより整流ＭＯＳ型ＦＥＴ５を通し
て、チョークコイル７や負荷（図示せず）にエネルギー
が供給される。一方、スイッチング素子２がオフする
と、今度は二次巻線１Ｂの非ドット側端子に正極性の電
圧が発生し、整流ＭＯＳ型ＦＥＴ５がオフする一方で、
スイッチ素子28がオンしている場合に、転流ＭＯＳ型Ｆ
ＥＴ６がオンする。これにより、それまでチョークコイ
ル７に蓄えられていたエネルギーが、転流ＭＯＳ型ＦＥ
Ｔ６を通して負荷に供給される。
【００１８】この一連の動作中、ゲート電圧遮断回路21
は、抵抗７Ｂの電圧降下によりチョークコイル７の両端
間に発生する電圧ＶＬを監視し、スイッチ素子28をオン
またはオフのいずれかに制御する。ここで、トランス１
の二次巻線１Ｂに発生する巻線電圧をＶｓとし、出力電
圧をＶｏとし、チョークコイル７に存在する抵抗７Ｂの
抵抗値をＲとし、チョークコイル７を流れるチョーク電
流ＩＬとすると、スイッチング素子２のオン時には整流
ＭＯＳ型ＦＥＴ５がオンし、転流ＭＯＳ型ＦＥＴ６がオ
フするので、次の数１に示すような電圧ＶＬonがチョー
クコイル７の両端間に発生する。
は、抵抗７Ｂの電圧降下によりチョークコイル７の両端
間に発生する電圧ＶＬを監視し、スイッチ素子28をオン
またはオフのいずれかに制御する。ここで、トランス１
の二次巻線１Ｂに発生する巻線電圧をＶｓとし、出力電
圧をＶｏとし、チョークコイル７に存在する抵抗７Ｂの
抵抗値をＲとし、チョークコイル７を流れるチョーク電
流ＩＬとすると、スイッチング素子２のオン時には整流
ＭＯＳ型ＦＥＴ５がオンし、転流ＭＯＳ型ＦＥＴ６がオ
フするので、次の数１に示すような電圧ＶＬonがチョー
クコイル７の両端間に発生する。
【００１９】
【数１】
【００２０】また、スイッチング素子２のオン時には整
流ＭＯＳ型ＦＥＴ５がオフし、転流ＭＯＳ型ＦＥＴ６が
オンするので、次の数２に示すような電圧ＶＬoffがチ
ョークコイル７の両端間に発生する。
流ＭＯＳ型ＦＥＴ５がオフし、転流ＭＯＳ型ＦＥＴ６が
オンするので、次の数２に示すような電圧ＶＬoffがチ
ョークコイル７の両端間に発生する。
【００２１】
【数２】
【００２２】ここでチョークコイル７の特性により、Ｖ
ｓ×ｔon＝Ｖｏ×ｔoffの関係式が成り立つので、チョ
ークコイル７の両端間電圧ＶＬを抵抗22とコンデンサ23
で平滑すると、この平滑した電圧すなわちコンデンサ23
の両端間電圧Ｖｃは、次の数３のようにあらわせる。
ｓ×ｔon＝Ｖｏ×ｔoffの関係式が成り立つので、チョ
ークコイル７の両端間電圧ＶＬを抵抗22とコンデンサ23
で平滑すると、この平滑した電圧すなわちコンデンサ23
の両端間電圧Ｖｃは、次の数３のようにあらわせる。
【００２３】
【数３】
【００２４】ここで、チョークコイル７を流れるチョー
ク電流ＩＬは出力電流Ｉｏに近似すると見なすことがで
きるため、コンデンサ23の両端間電圧Ｖｃおよびオペア
ンプ24の出力端子電圧は、出力電流Ｉｏに比例した電圧
となる。
ク電流ＩＬは出力電流Ｉｏに近似すると見なすことがで
きるため、コンデンサ23の両端間電圧Ｖｃおよびオペア
ンプ24の出力端子電圧は、出力電流Ｉｏに比例した電圧
となる。
【００２５】ゲート電圧遮断回路21を構成する比較器27
は、出力電流Ｉｏに比例したオペアンプ24の出力端子電
圧と基準電源26の基準電圧とを比較する。そして、軽負
荷時や無負荷時、若しくはスイッチング素子２の動作停
止時において、オペアンプ24の出力端子電圧が基準電圧
以下になると、スイッチ素子28をオンからオフに切換え
る制御信号を出力する。これにより、転流ＭＯＳ型ＦＥ
Ｔ６へのゲート電圧の供給が遮断され、転流ＭＯＳ型Ｆ
ＥＴ６は直ちにオフする。
は、出力電流Ｉｏに比例したオペアンプ24の出力端子電
圧と基準電源26の基準電圧とを比較する。そして、軽負
荷時や無負荷時、若しくはスイッチング素子２の動作停
止時において、オペアンプ24の出力端子電圧が基準電圧
以下になると、スイッチ素子28をオンからオフに切換え
る制御信号を出力する。これにより、転流ＭＯＳ型ＦＥ
Ｔ６へのゲート電圧の供給が遮断され、転流ＭＯＳ型Ｆ
ＥＴ６は直ちにオフする。
【００２６】すなわち、軽負荷時や無負荷時において、
出力電流Ｉｏに比例したチョークコイル７の両端間の電
圧ＶＬが、基準電源26の基準電圧で定めた所定値以下に
なると、ゲート電圧遮断回路21によって転流ＭＯＳ型Ｆ
ＥＴ６が強制的にオフするが、スイッチング素子２のオ
フ時にはボディダイオード32が導通して、チョークコイ
ル７のエネルギー放出に伴なうチョーク電流ＩＬがボデ
ィダイオード32を通して流れるので、トランス１の二次
側にある出力側回路の損失を低減できる。
出力電流Ｉｏに比例したチョークコイル７の両端間の電
圧ＶＬが、基準電源26の基準電圧で定めた所定値以下に
なると、ゲート電圧遮断回路21によって転流ＭＯＳ型Ｆ
ＥＴ６が強制的にオフするが、スイッチング素子２のオ
フ時にはボディダイオード32が導通して、チョークコイ
ル７のエネルギー放出に伴なうチョーク電流ＩＬがボデ
ィダイオード32を通して流れるので、トランス１の二次
側にある出力側回路の損失を低減できる。
【００２７】また、スイッチング素子２の動作が停止し
たときにも、出力電流Ｉｏに比例したチョークコイル７
の両端間の電圧ＶＬが低下して、基準電源26の基準電圧
で定めた所定値以下になり、ゲート電圧遮断回路21によ
って転流ＭＯＳ型ＦＥＴ６が強制的にオフする。これに
より、整流ＭＯＳ型ＦＥＴ５と転流ＭＯＳ型ＦＥＴ６と
による自励発振が回避されるので、整流ＭＯＳ型ＦＥＴ
５や転流ＭＯＳ型ＦＥＴ６の定格電圧を越えるサージ電
圧の発生もない。さらに、本実施例ではスイッチング素
子２の動作停止時に転流ＭＯＳ型ＦＥＴ６が強制的にオ
フするので、転流ＭＯＳ型ＦＥＴ６の逆方向電流も流れ
ない。
たときにも、出力電流Ｉｏに比例したチョークコイル７
の両端間の電圧ＶＬが低下して、基準電源26の基準電圧
で定めた所定値以下になり、ゲート電圧遮断回路21によ
って転流ＭＯＳ型ＦＥＴ６が強制的にオフする。これに
より、整流ＭＯＳ型ＦＥＴ５と転流ＭＯＳ型ＦＥＴ６と
による自励発振が回避されるので、整流ＭＯＳ型ＦＥＴ
５や転流ＭＯＳ型ＦＥＴ６の定格電圧を越えるサージ電
圧の発生もない。さらに、本実施例ではスイッチング素
子２の動作停止時に転流ＭＯＳ型ＦＥＴ６が強制的にオ
フするので、転流ＭＯＳ型ＦＥＴ６の逆方向電流も流れ
ない。
【００２８】このように、出力電流Ｉｏを監視するに当
り、平滑用のチョークコイル７に存在する抵抗７Ｂの電
圧降下を利用するので、わざわざ別の素子を電流検出器
として組み込む必要もない。よって、例えば電流検出抵
抗を付加した場合のような損失の増加はなく、回路構成
も複雑にならない。
り、平滑用のチョークコイル７に存在する抵抗７Ｂの電
圧降下を利用するので、わざわざ別の素子を電流検出器
として組み込む必要もない。よって、例えば電流検出抵
抗を付加した場合のような損失の増加はなく、回路構成
も複雑にならない。
【００２９】以上のように本実施例では、トランス１の
一次巻線１Ａに直流電圧Ｖｉを断続的に印加するスイッ
チング素子２と、スイッチング素子２に同期してオン，
オフする電界効果トランジスタであるＭＯＳ型ＦＥＴ
５，６により構成され、トランス１の二次巻線１Ｂより
取出した交流電圧を整流する同期整流回路４と、同期整
流回路４からの整流出力を平滑するチョークコイル７と
を備えたスイッチング電源装置において、チョークコイ
ル７に存在する抵抗７Ｂによる電圧降下を検出し、この
検出レベルが所定値以下の場合に転流ＭＯＳ型ＦＥＴ６
へのゲート電圧の供給を遮断するゲート電圧遮断回路21
を備えている。
一次巻線１Ａに直流電圧Ｖｉを断続的に印加するスイッ
チング素子２と、スイッチング素子２に同期してオン，
オフする電界効果トランジスタであるＭＯＳ型ＦＥＴ
５，６により構成され、トランス１の二次巻線１Ｂより
取出した交流電圧を整流する同期整流回路４と、同期整
流回路４からの整流出力を平滑するチョークコイル７と
を備えたスイッチング電源装置において、チョークコイ
ル７に存在する抵抗７Ｂによる電圧降下を検出し、この
検出レベルが所定値以下の場合に転流ＭＯＳ型ＦＥＴ６
へのゲート電圧の供給を遮断するゲート電圧遮断回路21
を備えている。
【００３０】ここでは、チョークコイル７に存在する抵
抗７Ｂによって、このチョークコイル７の両端間に発生
する電圧ＶＬが、出力電流Ｉｏに比例することに着目し
てなされたものである。すなわち、軽負荷時や無負荷時
において、チョークコイル７の両端間の電圧降下が小さ
くなり、この電圧降下が所定値以下になると、ゲート電
圧遮断回路21は同期整流回路４を構成する転流ＭＯＳ型
ＦＥＴ６へのゲート電圧の供給を遮断して、この転流Ｍ
ＯＳ型ＦＥＴ６の駆動を停止する。よって、この駆動停
止した転流ＭＯＳ型ＦＥＴ６は、内蔵のボディダイオー
ド32を介して出力電流Ｉｏが流れるので、軽負荷時や無
負荷時における出力側回路の損失が低減する。
抗７Ｂによって、このチョークコイル７の両端間に発生
する電圧ＶＬが、出力電流Ｉｏに比例することに着目し
てなされたものである。すなわち、軽負荷時や無負荷時
において、チョークコイル７の両端間の電圧降下が小さ
くなり、この電圧降下が所定値以下になると、ゲート電
圧遮断回路21は同期整流回路４を構成する転流ＭＯＳ型
ＦＥＴ６へのゲート電圧の供給を遮断して、この転流Ｍ
ＯＳ型ＦＥＴ６の駆動を停止する。よって、この駆動停
止した転流ＭＯＳ型ＦＥＴ６は、内蔵のボディダイオー
ド32を介して出力電流Ｉｏが流れるので、軽負荷時や無
負荷時における出力側回路の損失が低減する。
【００３１】また、スイッチング素子２の動作が停止し
たときにも、チョークコイル７の両端間の電圧降下が所
定値以下になるので、転流ＭＯＳ型ＦＥＴ６へのゲート
電圧の供給がゲート電圧遮断回路21により遮断され、そ
の駆動が停止する。したがって、フォワード式スイッチ
ング電源装置において、整流ＭＯＳ型ＦＥＴ５や転流Ｍ
ＯＳ型ＦＥＴ６の自励発振に伴なうサージ電圧の発生も
なく、また転流ＭＯＳ型ＦＥＴ６の逆向きの電流が流れ
るといった虞れもない。
たときにも、チョークコイル７の両端間の電圧降下が所
定値以下になるので、転流ＭＯＳ型ＦＥＴ６へのゲート
電圧の供給がゲート電圧遮断回路21により遮断され、そ
の駆動が停止する。したがって、フォワード式スイッチ
ング電源装置において、整流ＭＯＳ型ＦＥＴ５や転流Ｍ
ＯＳ型ＦＥＴ６の自励発振に伴なうサージ電圧の発生も
なく、また転流ＭＯＳ型ＦＥＴ６の逆向きの電流が流れ
るといった虞れもない。
【００３２】なお、この実施例におけるゲート電圧遮断
回路21は、チョークコイル７に存在する抵抗７Ｂによる
電圧降下の検出レベルが所定値以下の場合に、転流ＭＯ
Ｓ型ＦＥＴ６へのゲート電圧の供給を遮断するが、スイ
ッチ素子28を二次巻線１Ｂのドット側端子と整流ＭＯＳ
型ＦＥＴ５のゲートとの間に挿入接続し、整流ＭＯＳ型
ＦＥＴ５へのゲート電圧の供給を遮断してもよい。ま
た、整流ＭＯＳ型ＦＥＴ５と転流ＭＯＳ型ＦＥＴ６の両
方のゲートに、各々スイッチ素子28を設けてもよい。
回路21は、チョークコイル７に存在する抵抗７Ｂによる
電圧降下の検出レベルが所定値以下の場合に、転流ＭＯ
Ｓ型ＦＥＴ６へのゲート電圧の供給を遮断するが、スイ
ッチ素子28を二次巻線１Ｂのドット側端子と整流ＭＯＳ
型ＦＥＴ５のゲートとの間に挿入接続し、整流ＭＯＳ型
ＦＥＴ５へのゲート電圧の供給を遮断してもよい。ま
た、整流ＭＯＳ型ＦＥＴ５と転流ＭＯＳ型ＦＥＴ６の両
方のゲートに、各々スイッチ素子28を設けてもよい。
【００３３】次に、本発明の第２実施例を図４に基づき
説明する。なお、前記第１実施例と同一箇所には同一符
号を付し、その共通する部分の詳細な説明は重複するた
め省略する。本実施例は、いわゆるチョークコイル７の
ないブリッジ式スイッチング電源装置に適用させたもの
であり、トランス１の二次側は各二次巻線１Ｂ，１Ｃの
一端に整流ＭＯＳ型ＦＥＴ５Ａ，５Ｂのドレインがそれ
ぞれ接続され、二次巻線１Ｂ，１Ｃの他端どうしを接続
したプラス側出力電圧ラインと、整流ＭＯＳ型ＦＥＴ５
Ａ，５Ｂのソースどうしを接続したマイナス側出力電圧
ラインとの間に、平滑コンデンサ８が接続される。また
ゲート電圧遮断回路21は、トランス１の各二次巻線１
Ｂ，１Ｃの電圧降下を検出するために、一対の抵抗22
Ａ，22Ｂおよびコンデンサ23からなる平滑回路と、この
平滑回路の平滑出力を増幅するオペアンプ24と、オペア
ンプ24のゲインを調整する抵抗25と、オペアンプ24の出
力端子電圧と基準電源26の基準電圧とを比較する比較器
27と、二次巻線１Ｂのドット側端子と整流ＭＯＳ型ＦＥ
Ｔ５Ｂのゲートとの間に挿入接続されるスイッチ素子28
Ａと、二次巻線１Ｃの非ドット側端子と整流ＭＯＳ型Ｆ
ＥＴ５Ａのゲートとの間に挿入接続されるスイッチ素子
28Ｂとを備え、トランス１の二次巻線１Ｂ，１Ｃにそれ
ぞれ存在する抵抗による電圧降下の検出レベルすなわち
オペアンプ24の出力端子電圧が、基準電源26の基準電圧
よりも下回った場合に、これらのスイッチ素子28Ａ，28
Ｂをいずれもオフするように構成している。
説明する。なお、前記第１実施例と同一箇所には同一符
号を付し、その共通する部分の詳細な説明は重複するた
め省略する。本実施例は、いわゆるチョークコイル７の
ないブリッジ式スイッチング電源装置に適用させたもの
であり、トランス１の二次側は各二次巻線１Ｂ，１Ｃの
一端に整流ＭＯＳ型ＦＥＴ５Ａ，５Ｂのドレインがそれ
ぞれ接続され、二次巻線１Ｂ，１Ｃの他端どうしを接続
したプラス側出力電圧ラインと、整流ＭＯＳ型ＦＥＴ５
Ａ，５Ｂのソースどうしを接続したマイナス側出力電圧
ラインとの間に、平滑コンデンサ８が接続される。また
ゲート電圧遮断回路21は、トランス１の各二次巻線１
Ｂ，１Ｃの電圧降下を検出するために、一対の抵抗22
Ａ，22Ｂおよびコンデンサ23からなる平滑回路と、この
平滑回路の平滑出力を増幅するオペアンプ24と、オペア
ンプ24のゲインを調整する抵抗25と、オペアンプ24の出
力端子電圧と基準電源26の基準電圧とを比較する比較器
27と、二次巻線１Ｂのドット側端子と整流ＭＯＳ型ＦＥ
Ｔ５Ｂのゲートとの間に挿入接続されるスイッチ素子28
Ａと、二次巻線１Ｃの非ドット側端子と整流ＭＯＳ型Ｆ
ＥＴ５Ａのゲートとの間に挿入接続されるスイッチ素子
28Ｂとを備え、トランス１の二次巻線１Ｂ，１Ｃにそれ
ぞれ存在する抵抗による電圧降下の検出レベルすなわち
オペアンプ24の出力端子電圧が、基準電源26の基準電圧
よりも下回った場合に、これらのスイッチ素子28Ａ，28
Ｂをいずれもオフするように構成している。
【００３４】この場合、スイッチング電源装置の動作時
において、スイッチング素子２のオン時には、トランス
１の二次巻線１Ｂ，１Ｃのドット側端子に正極性の電圧
が発生し、各スイッチ素子28Ａ，28Ｂがオンしていれ
ば、一方の整流ＭＯＳ型ＦＥＴ５Ａはオフし、他方の整
流ＭＯＳ型ＦＥＴ５Ｂはオンする。したがって、二次巻
線１Ｂにはエネルギーが蓄えられると共に、二次巻線１
Ｃに蓄積されたエネルギーが整流ＭＯＳ型ＦＥＴ５Ｂを
通して負荷側に放出される。一方、スイッチング素子２
のオフ時には、トランス１の二次巻線１Ｂ，１Ｃの非ド
ット側端子に正極性の電圧が発生し、各スイッチ素子28
Ａ，28Ｂがオンしていれば、一方の整流ＭＯＳ型ＦＥＴ
５Ａはオンし、他方の整流ＭＯＳ型ＦＥＴ５Ｂはオフす
る。したがって今度は、二次巻線１Ｃにはエネルギーが
蓄えられると共に、二次巻線１Ｂに蓄積されたエネルギ
ーが整流ＭＯＳ型ＦＥＴ５Ａを通して負荷側に放出され
る。
において、スイッチング素子２のオン時には、トランス
１の二次巻線１Ｂ，１Ｃのドット側端子に正極性の電圧
が発生し、各スイッチ素子28Ａ，28Ｂがオンしていれ
ば、一方の整流ＭＯＳ型ＦＥＴ５Ａはオフし、他方の整
流ＭＯＳ型ＦＥＴ５Ｂはオンする。したがって、二次巻
線１Ｂにはエネルギーが蓄えられると共に、二次巻線１
Ｃに蓄積されたエネルギーが整流ＭＯＳ型ＦＥＴ５Ｂを
通して負荷側に放出される。一方、スイッチング素子２
のオフ時には、トランス１の二次巻線１Ｂ，１Ｃの非ド
ット側端子に正極性の電圧が発生し、各スイッチ素子28
Ａ，28Ｂがオンしていれば、一方の整流ＭＯＳ型ＦＥＴ
５Ａはオンし、他方の整流ＭＯＳ型ＦＥＴ５Ｂはオフす
る。したがって今度は、二次巻線１Ｃにはエネルギーが
蓄えられると共に、二次巻線１Ｂに蓄積されたエネルギ
ーが整流ＭＯＳ型ＦＥＴ５Ａを通して負荷側に放出され
る。
【００３５】トランス１の二次巻線１Ｂ，１Ｃは、スイ
ッチング素子２のオン・オフに伴なって、エネルギーの
蓄積・放出を繰り返すので、あたかも第１実施例におけ
るチョークコイル７と同様に動作する。したがって、こ
の二次巻線１Ｂ，１Ｃの両端間に発生する電圧降下の検
出レベルを監視したときに、コンデンサ23の両端間に発
生する電圧Ｖｃおよびオペアンプ24の出力端子に発生す
る電圧は、出力電流Ｉｏに比例した電圧となる。
ッチング素子２のオン・オフに伴なって、エネルギーの
蓄積・放出を繰り返すので、あたかも第１実施例におけ
るチョークコイル７と同様に動作する。したがって、こ
の二次巻線１Ｂ，１Ｃの両端間に発生する電圧降下の検
出レベルを監視したときに、コンデンサ23の両端間に発
生する電圧Ｖｃおよびオペアンプ24の出力端子に発生す
る電圧は、出力電流Ｉｏに比例した電圧となる。
【００３６】ゲート電圧遮断回路21を構成する比較器27
は、出力電流Ｉｏに比例したオペアンプ24の出力端子電
圧と基準電源26の基準電圧とを比較する。そして、軽負
荷時や無負荷時、若しくはスイッチング素子２の動作停
止時において、オペアンプ24の出力端子電圧が基準電圧
以下になると、スイッチ素子28Ａ，28Ｂをオンからオフ
に切換える制御信号を出力する。これにより、各整流Ｍ
ＯＳ型ＦＥＴ５Ａ，５Ｂへのゲート電圧の供給が遮断さ
れ、整流ＭＯＳ型ＦＥＴ５Ａ，５Ｂは直ちにオフする。
は、出力電流Ｉｏに比例したオペアンプ24の出力端子電
圧と基準電源26の基準電圧とを比較する。そして、軽負
荷時や無負荷時、若しくはスイッチング素子２の動作停
止時において、オペアンプ24の出力端子電圧が基準電圧
以下になると、スイッチ素子28Ａ，28Ｂをオンからオフ
に切換える制御信号を出力する。これにより、各整流Ｍ
ＯＳ型ＦＥＴ５Ａ，５Ｂへのゲート電圧の供給が遮断さ
れ、整流ＭＯＳ型ＦＥＴ５Ａ，５Ｂは直ちにオフする。
【００３７】すなわち、軽負荷時や無負荷時において、
出力電流Ｉｏに比例したチョークコイル７の両端間の電
圧ＶＬが、基準電源26の基準電圧で定めた所定値以下に
なると、ゲート電圧遮断回路21によって整流ＭＯＳ型Ｆ
ＥＴ５Ａ，５Ｂが強制的にオフするが、スイッチング素
子２のオン時にはボディダイオード31Ｂが導通し、スイ
ッチング素子２のオフ時にはボディダイオード31Ａが導
通するので、トランス１の二次側にある出力側回路の損
失を低減できる。
出力電流Ｉｏに比例したチョークコイル７の両端間の電
圧ＶＬが、基準電源26の基準電圧で定めた所定値以下に
なると、ゲート電圧遮断回路21によって整流ＭＯＳ型Ｆ
ＥＴ５Ａ，５Ｂが強制的にオフするが、スイッチング素
子２のオン時にはボディダイオード31Ｂが導通し、スイ
ッチング素子２のオフ時にはボディダイオード31Ａが導
通するので、トランス１の二次側にある出力側回路の損
失を低減できる。
【００３８】このように、出力電流Ｉｏを監視するに当
り、電力変換用のトランス１の二次巻線１Ｂ，１Ｃに存
在する抵抗の電圧降下を利用するので、わざわざ別の素
子を電流検出器として組み込む必要もない。よって、例
えば電流検出抵抗を付加した場合のような損失の増加は
なく、回路構成も複雑にならない。
り、電力変換用のトランス１の二次巻線１Ｂ，１Ｃに存
在する抵抗の電圧降下を利用するので、わざわざ別の素
子を電流検出器として組み込む必要もない。よって、例
えば電流検出抵抗を付加した場合のような損失の増加は
なく、回路構成も複雑にならない。
【００３９】以上のように本実施例では、トランス１の
一次巻線１Ａに直流電圧Ｖｉを断続的に印加するスイッ
チング素子２と、スイッチング素子２に同期してオン，
オフする電界効果トランジスタである整流ＭＯＳ型ＦＥ
Ｔ５Ａ，５Ｂにより構成され、トランス１の二次巻線１
Ｂより取出した交流電圧を整流する同期整流回路４とを
備えたスイッチング電源装置において、トランス１の二
次巻線１Ｂ，１Ｃに存在する抵抗による電圧降下を検出
し、この検出レベルが所定値以下の場合に整流ＭＯＳ型
ＦＥＴ５Ａ，５Ｂへのゲート電圧の供給を遮断するゲー
ト電圧遮断回路21を備えている。
一次巻線１Ａに直流電圧Ｖｉを断続的に印加するスイッ
チング素子２と、スイッチング素子２に同期してオン，
オフする電界効果トランジスタである整流ＭＯＳ型ＦＥ
Ｔ５Ａ，５Ｂにより構成され、トランス１の二次巻線１
Ｂより取出した交流電圧を整流する同期整流回路４とを
備えたスイッチング電源装置において、トランス１の二
次巻線１Ｂ，１Ｃに存在する抵抗による電圧降下を検出
し、この検出レベルが所定値以下の場合に整流ＭＯＳ型
ＦＥＴ５Ａ，５Ｂへのゲート電圧の供給を遮断するゲー
ト電圧遮断回路21を備えている。
【００４０】ここでは、トランス１の二次巻線１Ｂ，１
Ｃに存在する抵抗によって、この二次巻線１Ｂ，１Ｃの
両端間に発生する電圧が、出力電流Ｉｏに比例すること
に着目してなされたものである。すなわち、軽負荷時や
無負荷時において、二次巻線１Ｂ，１Ｃの両端間の電圧
降下が小さくなり、この電圧降下が所定値以下になる
と、ゲート電圧遮断回路21は同期整流回路４を構成する
整流ＭＯＳ型ＦＥＴ５Ａ，５Ｂへのゲート電圧の供給を
遮断して、この整流ＭＯＳ型ＦＥＴ５Ａ，５Ｂの駆動を
停止する。よって、この駆動停止した整流ＭＯＳ型ＦＥ
Ｔ５Ａ，５Ｂは、内蔵のボディダイオード31Ａ，31Ｂを
介して出力電流Ｉｏが流れるので、軽負荷時や無負荷時
における出力側回路の損失が低減する。
Ｃに存在する抵抗によって、この二次巻線１Ｂ，１Ｃの
両端間に発生する電圧が、出力電流Ｉｏに比例すること
に着目してなされたものである。すなわち、軽負荷時や
無負荷時において、二次巻線１Ｂ，１Ｃの両端間の電圧
降下が小さくなり、この電圧降下が所定値以下になる
と、ゲート電圧遮断回路21は同期整流回路４を構成する
整流ＭＯＳ型ＦＥＴ５Ａ，５Ｂへのゲート電圧の供給を
遮断して、この整流ＭＯＳ型ＦＥＴ５Ａ，５Ｂの駆動を
停止する。よって、この駆動停止した整流ＭＯＳ型ＦＥ
Ｔ５Ａ，５Ｂは、内蔵のボディダイオード31Ａ，31Ｂを
介して出力電流Ｉｏが流れるので、軽負荷時や無負荷時
における出力側回路の損失が低減する。
【００４１】また特に、本実施例におけるゲート電圧遮
断回路21は、トランス１の二次側回路に独立した平滑用
のチョークコイルを持たない回路構成にも利用できる。
断回路21は、トランス１の二次側回路に独立した平滑用
のチョークコイルを持たない回路構成にも利用できる。
【００４２】なお、本発明は前記実施例に限定されるも
のではなく、種々の変形実施が可能である。例えば、実
施例中におけるフォワード式やブリッジ式以外の各種ス
イッチング電源装置にも、本発明を適用できる。
のではなく、種々の変形実施が可能である。例えば、実
施例中におけるフォワード式やブリッジ式以外の各種ス
イッチング電源装置にも、本発明を適用できる。
【００４３】
【発明の効果】本発明の請求項１のスイッチング電源装
置によれば、軽負荷時や無負荷時における出力側回路の
損失を低減できる。
置によれば、軽負荷時や無負荷時における出力側回路の
損失を低減できる。
【００４４】本発明の請求項２のスイッチング電源装置
によれば、軽負荷時や無負荷時における出力側回路の損
失を低減できる。
によれば、軽負荷時や無負荷時における出力側回路の損
失を低減できる。
【図１】本発明の第１実施例におけるスイッチング電源
装置の回路図である。
装置の回路図である。
【図２】本発明の第１実施例におけるチョークコイルの
等価回路図である。
等価回路図である。
【図３】本発明の第１実施例における各部の波形図であ
る。
る。
【図４】本発明の第２実施例におけるスイッチング電源
装置の回路図である。
装置の回路図である。
【図５】従来例におけるスイッチング電源装置の回路図
である。
である。
【図６】ダイオード整流方式と同期整流方式における出
力電流と損失との関係を示したグラフである。
力電流と損失との関係を示したグラフである。
【図７】従来例におけるスイッチング電源装置の各部の
波形図である。
波形図である。
１ トランス １Ａ 一次巻線 １Ｂ 二次巻線 ２ スイッチング素子 ４ 同期整流回路 ５，５Ａ，５Ｂ 整流ＭＯＳ型ＦＥＴ（電界効果トラン
ジスタ） ６ 転流ＭＯＳ型ＦＥＴ（電界効果トランジスタ） ７ チョークコイル 21 ゲート電圧遮断回路
ジスタ） ６ 転流ＭＯＳ型ＦＥＴ（電界効果トランジスタ） ７ チョークコイル 21 ゲート電圧遮断回路
Claims (2)
- 【請求項１】 トランスの一次巻線に直流電圧を断続的
に印加するスイッチング素子と、前記スイッチング素子
に同期してオン，オフする電界効果トランジスタにより
構成され、前記トランスの二次巻線より取出した交流電
圧を整流する同期整流回路と、この同期整流回路からの
整流出力を平滑するチョークコイルとを備えたスイッチ
ング電源装置において、前記チョークコイルに存在する
抵抗による電圧降下を検出し、この検出レベルが所定値
以下の場合に前記電界効果トランジスタへのゲート電圧
の供給を遮断するゲート電圧遮断回路を備えたことを特
徴とするスイッチング電源装置。 - 【請求項２】 トランスの一次巻線に直流電圧を断続的
に印加するスイッチング素子と、前記スイッチング素子
に同期してオン，オフする電界効果トランジスタにより
構成され、前記トランスの二次巻線より取出した交流電
圧を整流する同期整流回路とを備えたスイッチング電源
装置において、前記トランスの二次巻線に存在する抵抗
による電圧降下を検出し、この検出レベルが所定値以下
の場合に前記電界効果トランジスタへのゲート電圧の供
給を遮断するゲート電圧遮断回路を備えたことを特徴と
するスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085827A JP2002291241A (ja) | 2001-03-23 | 2001-03-23 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085827A JP2002291241A (ja) | 2001-03-23 | 2001-03-23 | スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002291241A true JP2002291241A (ja) | 2002-10-04 |
Family
ID=18941278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001085827A Pending JP2002291241A (ja) | 2001-03-23 | 2001-03-23 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002291241A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005165924A (ja) * | 2003-12-05 | 2005-06-23 | Tamura Seisakusho Co Ltd | 直流電源装置の電圧補正回路 |
| JP2007202353A (ja) * | 2006-01-27 | 2007-08-09 | Denso Corp | 電圧変換回路の制御装置 |
| JP2009124844A (ja) * | 2007-11-14 | 2009-06-04 | Renesas Technology Corp | スイッチング電源装置 |
| WO2009081561A1 (ja) * | 2007-12-20 | 2009-07-02 | Panasonic Corporation | 電力変換装置、スイッチ装置、および電力変換装置の制御方法 |
| JP2010239815A (ja) * | 2009-03-31 | 2010-10-21 | Mitsuba Corp | モータ制御装置 |
| WO2012014725A1 (ja) * | 2010-07-26 | 2012-02-02 | 日産自動車株式会社 | 電力変換装置及び電力変換方法 |
| JP2015142388A (ja) * | 2014-01-27 | 2015-08-03 | サンケン電気株式会社 | スイッチング電源装置 |
| JP2016063733A (ja) * | 2014-09-15 | 2016-04-25 | Tdk株式会社 | スイッチング電源装置 |
| CN113852048A (zh) * | 2020-06-26 | 2021-12-28 | Abb瑞士股份有限公司 | 功率开关短路保护 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06121529A (ja) * | 1992-10-01 | 1994-04-28 | Nemitsuku Ramuda Kk | スイッチング電源装置 |
| JPH11285258A (ja) * | 1998-03-27 | 1999-10-15 | Nec Corp | 整流回路 |
| JP2000341943A (ja) * | 1999-05-28 | 2000-12-08 | Densei Lambda Kk | アクティブクランプ回路を備えたフォワード・コンバータのリセット回路 |
-
2001
- 2001-03-23 JP JP2001085827A patent/JP2002291241A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06121529A (ja) * | 1992-10-01 | 1994-04-28 | Nemitsuku Ramuda Kk | スイッチング電源装置 |
| JPH11285258A (ja) * | 1998-03-27 | 1999-10-15 | Nec Corp | 整流回路 |
| JP2000341943A (ja) * | 1999-05-28 | 2000-12-08 | Densei Lambda Kk | アクティブクランプ回路を備えたフォワード・コンバータのリセット回路 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4554191B2 (ja) * | 2003-12-05 | 2010-09-29 | 株式会社タムラ製作所 | 直流電源装置の電圧補正回路 |
| JP2005165924A (ja) * | 2003-12-05 | 2005-06-23 | Tamura Seisakusho Co Ltd | 直流電源装置の電圧補正回路 |
| JP2007202353A (ja) * | 2006-01-27 | 2007-08-09 | Denso Corp | 電圧変換回路の制御装置 |
| JP2009124844A (ja) * | 2007-11-14 | 2009-06-04 | Renesas Technology Corp | スイッチング電源装置 |
| JP4581030B2 (ja) * | 2007-12-20 | 2010-11-17 | パナソニック株式会社 | 電力変換装置および電力変換装置の制御方法 |
| WO2009081561A1 (ja) * | 2007-12-20 | 2009-07-02 | Panasonic Corporation | 電力変換装置、スイッチ装置、および電力変換装置の制御方法 |
| JPWO2009081561A1 (ja) * | 2007-12-20 | 2011-05-06 | パナソニック株式会社 | 電力変換装置および電力変換装置の制御方法 |
| US8767424B2 (en) | 2007-12-20 | 2014-07-01 | Panasonic Corporation | Power conversion apparatus which performs power conversion with synchronous rectification |
| JP2010239815A (ja) * | 2009-03-31 | 2010-10-21 | Mitsuba Corp | モータ制御装置 |
| WO2012014725A1 (ja) * | 2010-07-26 | 2012-02-02 | 日産自動車株式会社 | 電力変換装置及び電力変換方法 |
| JP2015142388A (ja) * | 2014-01-27 | 2015-08-03 | サンケン電気株式会社 | スイッチング電源装置 |
| JP2016063733A (ja) * | 2014-09-15 | 2016-04-25 | Tdk株式会社 | スイッチング電源装置 |
| CN113852048A (zh) * | 2020-06-26 | 2021-12-28 | Abb瑞士股份有限公司 | 功率开关短路保护 |
| EP3930192A1 (en) * | 2020-06-26 | 2021-12-29 | Abb Schweiz Ag | Power switch short circuit protection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6125046A (en) | Switching power supply having a high efficiency starting circuit | |
| US7872879B2 (en) | Switched mode power converter and method of operation thereof | |
| US7499299B2 (en) | Method and apparatus for reducing body diode conduction of synchronous rectifiers | |
| US10784791B2 (en) | Driving circuit allowing efficient turning-off of synchronous rectifiers | |
| JPH09140126A (ja) | 適応スイッチ回路、適応出力回路、制御回路およびスイッチング電圧レギュレータを動作させる方法 | |
| JP4632023B2 (ja) | 電力変換装置 | |
| US7362598B2 (en) | Synchronous rectifier gate drive shutdown circuit | |
| JP2990133B2 (ja) | スイッチング電源回路 | |
| JP2001346379A (ja) | スイッチング電源装置 | |
| JP2002291241A (ja) | スイッチング電源装置 | |
| JP4442226B2 (ja) | 同期整流回路および電力変換器 | |
| US6490178B1 (en) | Switching power circuit which switches voltage supplied to a primary winding of a transformer with a switching element to rectify alternating current generated in a secondary winding of the transformer | |
| JP3175205B2 (ja) | スイッチング電源装置の突入電流抑制回路 | |
| JP4465713B2 (ja) | スイッチング電源装置及び同期整流回路 | |
| JPS63107460A (ja) | 多重化構成の直流電源装置 | |
| JP2004096967A (ja) | スイッチング電源装置 | |
| JP2000228873A (ja) | スイッチング電源装置 | |
| JP2600225Y2 (ja) | 昇圧コンバータ | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JP3416715B2 (ja) | スイッチング電源回路 | |
| JP3584606B2 (ja) | Ｒｃｃスイッチング方式電源回路 | |
| JP3164201B2 (ja) | 直流電源装置 | |
| KR20190019287A (ko) | 전력 변환 장치와 그 제어방법 및 전력 변환 장치를 포함하는 공기 조화기 | |
| KR100958181B1 (ko) | 직류전원 컨버터의 보조전원제어장치 | |
| JP2002218748A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091013 |