JPS63107460A - 多重化構成の直流電源装置 - Google Patents
多重化構成の直流電源装置Info
- Publication number
- JPS63107460A JPS63107460A JP25087086A JP25087086A JPS63107460A JP S63107460 A JPS63107460 A JP S63107460A JP 25087086 A JP25087086 A JP 25087086A JP 25087086 A JP25087086 A JP 25087086A JP S63107460 A JPS63107460 A JP S63107460A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- power supply
- mosfet
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 238000009499 grossing Methods 0.000 claims abstract description 16
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003079 width control Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は直流または交流電源を入力とする直流安定化電
源装置に係り、特に多重化運転のために複数の電源ユニ
ットを並列接続した多重化構成の直流電源装置に関する
。
源装置に係り、特に多重化運転のために複数の電源ユニ
ットを並列接続した多重化構成の直流電源装置に関する
。
従来の多重化構成の直流電源装置の一例を示す構成図を
第５図に示す。第５図においζ、■、２は２重化運転の
ための同一構成の電源ユニット、３は直流の入力ｉｔ源
、４は負荷回路である。電源ユニッ） １ （２１は例
えばパルス幅制御方式の１石フォワード形電源回路構成
をしていて、５は入力フィルタ、６はスイッチトランジ
スタとトランスの構成による変換回路、７はダイオード
による整流回路、８はチョークコイルとコンデンサによ
る平滑回路、９はパルス幅変調による出力電圧制御回路
、１０は２重化のための出力並列接続用ダイオードであ
る。
第５図に示す。第５図においζ、■、２は２重化運転の
ための同一構成の電源ユニット、３は直流の入力ｉｔ源
、４は負荷回路である。電源ユニッ） １ （２１は例
えばパルス幅制御方式の１石フォワード形電源回路構成
をしていて、５は入力フィルタ、６はスイッチトランジ
スタとトランスの構成による変換回路、７はダイオード
による整流回路、８はチョークコイルとコンデンサによ
る平滑回路、９はパルス幅変調による出力電圧制御回路
、１０は２重化のための出力並列接続用ダイオードであ
る。
このような２重化のための電源ユニット１．２が出力並
列接続用ダイオード１０を介して並列接続される構成に
より、電源ユニッ）１．２の一方が障害で出力停止して
も、並列接続用ダイオード１０により逆バイアスされて
、他方のＴ４’ｌｌユニットが負荷回路４に給電する２
重化構成の直流電源装置として（肋らく。
列接続用ダイオード１０を介して並列接続される構成に
より、電源ユニッ）１．２の一方が障害で出力停止して
も、並列接続用ダイオード１０により逆バイアスされて
、他方のＴ４’ｌｌユニットが負荷回路４に給電する２
重化構成の直流電源装置として（肋らく。
なお、従来のこの種の多重化構成の直流電源装置として
は、たとえば実公昭６１−１１７７８号公報に記載され
ている。
は、たとえば実公昭６１−１１７７８号公報に記載され
ている。
上記従来技術は直流電源装置の出力端子に直列に出力並
列接続用ダイオードを接続するため、とりわけ低電圧・
大電流の負荷回路に適用する場合などには、ダイオード
の順電圧降下により出力電圧変動と電力損失が増加して
負荷回路の安定性と電源の効率が低下し、さらには負荷
回路ユニットの挿板時には雑音を発生させるうえ、一方
ではダイオードの順電圧偏差により電源ユニット間の出
力電流がアンバランスになり、片方の電源ユニットに電
流が集中して発熱させるなどの問題があった。
列接続用ダイオードを接続するため、とりわけ低電圧・
大電流の負荷回路に適用する場合などには、ダイオード
の順電圧降下により出力電圧変動と電力損失が増加して
負荷回路の安定性と電源の効率が低下し、さらには負荷
回路ユニットの挿板時には雑音を発生させるうえ、一方
ではダイオードの順電圧偏差により電源ユニット間の出
力電流がアンバランスになり、片方の電源ユニットに電
流が集中して発熱させるなどの問題があった。
本発明の目的は、上記の出力並列接続用ダイオードのも
つ問題点をなくし、他の手段により出力電圧変動と電力
損失を低減して出力電流のバランスをよ（した多重化構
成の直流電源装置を提供するにある。
つ問題点をなくし、他の手段により出力電圧変動と電力
損失を低減して出力電流のバランスをよ（した多重化構
成の直流電源装置を提供するにある。
上記目的は、複数の電源ユニットの出力並列接続用ダイ
オードのかわりにドレイン・ソース間抵抗の低い電力用
ＭＯ３ＦＥＴ （絶縁ゲート形電界効果トランジスタ）
を用い、かつＭＯＳ Ｆ ＥＴのオン、オフ制御を電源
ユニット内の変換回路および平滑回路の出力より検出し
た電圧で行なう回路を設けた多重化構成の直流電源装置
により達成される。
オードのかわりにドレイン・ソース間抵抗の低い電力用
ＭＯ３ＦＥＴ （絶縁ゲート形電界効果トランジスタ）
を用い、かつＭＯＳ Ｆ ＥＴのオン、オフ制御を電源
ユニット内の変換回路および平滑回路の出力より検出し
た電圧で行なう回路を設けた多重化構成の直流電源装置
により達成される。
上記の多重化構成の直流電源装置では、複数の電源ユニ
ットが該電源ユニット内の変換回路および平滑回路の出
力より検出した電圧でオン、オフ制御される出力並列接
続用ＭＯ３ＦＥ’ｌ’を介して並列接続される構成によ
り、負荷回路への供給電流が余り大きくない場合には導
通時のＭＯＳＦＥＴのドレイン・ソース間の抵抗の低い
素子を使用すれば出力電流による電圧降下をダイオード
の順電圧降下より十分低減できるので、電源ユニットの
正常運転時にはＭＯＳ Ｆ ＥＴが低抵抗で導通して出
力電圧変動および電力損失を低減させることができ、障
害発生による出力停止時にはしゃ断して、多重化運転が
行なわれる。
ットが該電源ユニット内の変換回路および平滑回路の出
力より検出した電圧でオン、オフ制御される出力並列接
続用ＭＯ３ＦＥ’ｌ’を介して並列接続される構成によ
り、負荷回路への供給電流が余り大きくない場合には導
通時のＭＯＳＦＥＴのドレイン・ソース間の抵抗の低い
素子を使用すれば出力電流による電圧降下をダイオード
の順電圧降下より十分低減できるので、電源ユニットの
正常運転時にはＭＯＳ Ｆ ＥＴが低抵抗で導通して出
力電圧変動および電力損失を低減させることができ、障
害発生による出力停止時にはしゃ断して、多重化運転が
行なわれる。
以下に本発明の実施例を第１図ないし第４図により説明
する。
する。
第１図は本発明による多重化構成の直流電源装置の一実
施例を示す構成図である。第１図において、１，２は２
重化運転のための同一構成の電源ユニット、３は直流の
入力電源、４は負荷回路である。電源ユニッ） １ （
２）は例えばパルス幅制御方式の１石フォワード形電源
回路構成をしていて、５は入力フィルタ、６はスイッチ
トランジスタとトランスの構成による変換回路、７はダ
イオードによる整流回路、８はチョークコイルとコンデ
ンサによる平滑回路、９はパルス幅変調による出力電圧
制御回路である。１１は本発明による２重化のための出
力並列接続用のＭＯＳＦＥＴで、そのソース端子を平滑
回路８の出力に接続してドレイン端子を電源ユニット１
の出力端子に接続する。１２はダイオード、１３．１４
は抵抗で、変換回路６の出力からは順方向のダイオード
１２および抵抗１３を介し平滑回路８の出力からは抵抗
１４を介してＭＯ３ＦＥＴＩＩのゲート端子に接続し、
これでゲートの駆動回路を構成するとともに、抵抗１４
はゲートによるしゃ断回路を構成して、ＭＯ３ＦＥＴＩ
Ｉをオン、オフ制御する回路をなす。
施例を示す構成図である。第１図において、１，２は２
重化運転のための同一構成の電源ユニット、３は直流の
入力電源、４は負荷回路である。電源ユニッ） １ （
２）は例えばパルス幅制御方式の１石フォワード形電源
回路構成をしていて、５は入力フィルタ、６はスイッチ
トランジスタとトランスの構成による変換回路、７はダ
イオードによる整流回路、８はチョークコイルとコンデ
ンサによる平滑回路、９はパルス幅変調による出力電圧
制御回路である。１１は本発明による２重化のための出
力並列接続用のＭＯＳＦＥＴで、そのソース端子を平滑
回路８の出力に接続してドレイン端子を電源ユニット１
の出力端子に接続する。１２はダイオード、１３．１４
は抵抗で、変換回路６の出力からは順方向のダイオード
１２および抵抗１３を介し平滑回路８の出力からは抵抗
１４を介してＭＯ３ＦＥＴＩＩのゲート端子に接続し、
これでゲートの駆動回路を構成するとともに、抵抗１４
はゲートによるしゃ断回路を構成して、ＭＯ３ＦＥＴＩ
Ｉをオン、オフ制御する回路をなす。
上記の構成において、直流の入力電源３からの直流入力
は電源ユニット１ （２＋の入力フィルタ５を通して変
換回路６により高周波のパルス電圧に変換され、そのパ
ルス電圧は整流回路７により直流電圧に変換され、平滑
回路８により平滑されたのち、出力並列接続用のＭＯＳ
ＦＥＴを介して負荷回路４に供給される。このさい出力
電圧制御回路９は平滑回路８の出力電圧を検出して変換
回路６の発生する高周波パルスのパルス幅を制御するこ
とにより出力電圧を所定値に制御する。また電源ユニッ
ト１ （２１の正常時には変換回路６の出力を検出して
ＭＯ３ＦＥＴＩＩのゲートの駆動回路をなすダイオード
１２とゲート容量で整流・平滑しかつ抵抗１３．１４に
よりＭＯＳＦＥＴＩＩを導通するような値にした駆動電
圧をゲートに印加してＭＯＳＦＥＴＩＩを導通状態にす
る。
は電源ユニット１ （２＋の入力フィルタ５を通して変
換回路６により高周波のパルス電圧に変換され、そのパ
ルス電圧は整流回路７により直流電圧に変換され、平滑
回路８により平滑されたのち、出力並列接続用のＭＯＳ
ＦＥＴを介して負荷回路４に供給される。このさい出力
電圧制御回路９は平滑回路８の出力電圧を検出して変換
回路６の発生する高周波パルスのパルス幅を制御するこ
とにより出力電圧を所定値に制御する。また電源ユニッ
ト１ （２１の正常時には変換回路６の出力を検出して
ＭＯ３ＦＥＴＩＩのゲートの駆動回路をなすダイオード
１２とゲート容量で整流・平滑しかつ抵抗１３．１４に
よりＭＯＳＦＥＴＩＩを導通するような値にした駆動電
圧をゲートに印加してＭＯＳＦＥＴＩＩを導通状態にす
る。
第２図は第１図のＭＯＳＦＥＴＩＩの導通時の電圧電流
特性を示す説明図である。第２図において、横軸はドレ
イン・ソース間の電圧Ｖで罐軸は出力電流Ｉを示す。特
性ａはドレイン・ソース間の抵抗Ｒｎｓの小さなＭＯＳ
Ｆ ＥＴＩＩの特性を示し、その出力電流Ｉ０に対す
る電圧降下ｖｏｓ”Ｒｏｓ・■。
特性を示す説明図である。第２図において、横軸はドレ
イン・ソース間の電圧Ｖで罐軸は出力電流Ｉを示す。特
性ａはドレイン・ソース間の抵抗Ｒｎｓの小さなＭＯＳ
Ｆ ＥＴＩＩの特性を示し、その出力電流Ｉ０に対す
る電圧降下ｖｏｓ”Ｒｏｓ・■。
は従来のダイオード１０の特性すの電圧降下ｖｒよりも
低くすることができる。たとえば５Ｖ、５Ａの出力をも
つ電源ユニット１（２）にＲｔ＋ｓ＝４ＱｍΩのＭＯ３
ＦＩＥＴを使用すれば、ＶＯ３−５Ａ Ｘｏ、０４Ω−
０，２Ｖになり、従来の順方向電圧の低いショットキー
バリアダイオードの約０．４ｖに対しても電圧降下と電
力損失ともに１／２に低減できる。また電源ユニット１
．２は並列接続の２重化構成であり、正常運転時にはＭ
ＯＳＦＥＴＩＩはゲート駆動されて導通状態にあるが、
ＭＯＳＦＥＴＩＩの抵抗ＲＤ３分により出力電流■の増
加に対しては出力電圧Ｖを低下させる方向になるので、
両電源ユニット１，２はバランスよく出力電流Ｉを負荷
回路４に供給する。
低くすることができる。たとえば５Ｖ、５Ａの出力をも
つ電源ユニット１（２）にＲｔ＋ｓ＝４ＱｍΩのＭＯ３
ＦＩＥＴを使用すれば、ＶＯ３−５Ａ Ｘｏ、０４Ω−
０，２Ｖになり、従来の順方向電圧の低いショットキー
バリアダイオードの約０．４ｖに対しても電圧降下と電
力損失ともに１／２に低減できる。また電源ユニット１
．２は並列接続の２重化構成であり、正常運転時にはＭ
ＯＳＦＥＴＩＩはゲート駆動されて導通状態にあるが、
ＭＯＳＦＥＴＩＩの抵抗ＲＤ３分により出力電流■の増
加に対しては出力電圧Ｖを低下させる方向になるので、
両電源ユニット１，２はバランスよく出力電流Ｉを負荷
回路４に供給する。
また電源ユニッ）１．２が並列接続の２重化構成で、片
方の１１源ユニツト１（２）に障害が発生して出力停止
した時には、変換回路６の出力のゲート駆動回路の入力
が無電圧になると同時に平滑回路８の出力電圧の低下を
抵抗１４により検出してゲート電圧を下げて、ＭＯＳＦ
ＥＴＩＩのドレイン・ソース間の電流を高速にしゃ断す
る。これにより負荷回路４に対しては両電源ユニット１
．２の運転状態から片方の電源ユニソ） ２ （１）に
よる運転状態へ出力電圧■の低下を起すことなく自動的
に切り替わる。
方の１１源ユニツト１（２）に障害が発生して出力停止
した時には、変換回路６の出力のゲート駆動回路の入力
が無電圧になると同時に平滑回路８の出力電圧の低下を
抵抗１４により検出してゲート電圧を下げて、ＭＯＳＦ
ＥＴＩＩのドレイン・ソース間の電流を高速にしゃ断す
る。これにより負荷回路４に対しては両電源ユニット１
．２の運転状態から片方の電源ユニソ） ２ （１）に
よる運転状態へ出力電圧■の低下を起すことなく自動的
に切り替わる。
つぎに第３図は本発明による多重化構成の直流電源装置
の他の実施例を示す構成図である。第３図において、第
１歯と同一符号は同一部分を示し、１５はＭＯＳＦＥＴ
、１６は保護用の定電圧ダイオード、１７．１８は負荷
回路である。第３図の出力並列接続用のＭＯＳ Ｆ Ｅ
Ｔｌｌ、 １５の２個を並列接続することにより、ドレ
イン・ソース間の抵抗Ｒゎ、を１／２にして、第２図の
特性Ｃに示すように第１図の構成の特性ａに対して電圧
降下Ｖｆ１３を半減できる。
の他の実施例を示す構成図である。第３図において、第
１歯と同一符号は同一部分を示し、１５はＭＯＳＦＥＴ
、１６は保護用の定電圧ダイオード、１７．１８は負荷
回路である。第３図の出力並列接続用のＭＯＳ Ｆ Ｅ
Ｔｌｌ、 １５の２個を並列接続することにより、ドレ
イン・ソース間の抵抗Ｒゎ、を１／２にして、第２図の
特性Ｃに示すように第１図の構成の特性ａに対して電圧
降下Ｖｆ１３を半減できる。
第４図は第３図の負荷回路交換時に発生する雑音電圧波
形を示す説明図である。第３図の負荷回路４．１７．１
８はユニットにして多数接続され、修理などのため通電
状態で負荷回路の１個を交換する時には、接続時に負荷
回路内のバスコンデンサ１９に突入電流が流れて、電源
ユニット１，２の出力端子には第４図に示すように雑音
電圧ＶＮが発生するが、出力並列接続用のＭＯＳ Ｆ
ＥＴｌｌ、 １５の場合には正方向の雑音に対して出力
インピーダンスを低減できるため、波形ｄに示すようり
こ雑音電圧ＶＮは正方向の雑音から急速に低減される。
形を示す説明図である。第３図の負荷回路４．１７．１
８はユニットにして多数接続され、修理などのため通電
状態で負荷回路の１個を交換する時には、接続時に負荷
回路内のバスコンデンサ１９に突入電流が流れて、電源
ユニット１，２の出力端子には第４図に示すように雑音
電圧ＶＮが発生するが、出力並列接続用のＭＯＳ Ｆ
ＥＴｌｌ、 １５の場合には正方向の雑音に対して出力
インピーダンスを低減できるため、波形ｄに示すようり
こ雑音電圧ＶＮは正方向の雑音から急速に低減される。
これに対して第５図の従来の出力並列接続用ダイオード
１０の場合には正方向の雑音に対し出力インピーダンス
が高くなるため、波形ｅに示すように雑音電圧ＶＮは振
動波形を継続する。なお、第１図の出力並列接続用のＭ
ＯＳＦＥＴＩＩの場合にも第５図の出力並列接続用ダイ
オード１０の場合に対して発生雑音を低減できる。
１０の場合には正方向の雑音に対し出力インピーダンス
が高くなるため、波形ｅに示すように雑音電圧ＶＮは振
動波形を継続する。なお、第１図の出力並列接続用のＭ
ＯＳＦＥＴＩＩの場合にも第５図の出力並列接続用ダイ
オード１０の場合に対して発生雑音を低減できる。
本発明によれば、複数の電源ユニットの出力に出力並列
接続用の低抵抗のＭＯＳＦＥＴを設け、かつ電源ユニッ
ト内の変換回路および平滑回路の出力の電圧を検出して
ＭＯＳ Ｆ ＥＴをオン、オフさせることにより、出力
電圧変動と電力損失が少なく出力電流バランスが良好で
かつ負荷回路の通電交換時の発生雑音が少ない多重化構
成の直流電源装置を提供できる。
接続用の低抵抗のＭＯＳＦＥＴを設け、かつ電源ユニッ
ト内の変換回路および平滑回路の出力の電圧を検出して
ＭＯＳ Ｆ ＥＴをオン、オフさせることにより、出力
電圧変動と電力損失が少なく出力電流バランスが良好で
かつ負荷回路の通電交換時の発生雑音が少ない多重化構
成の直流電源装置を提供できる。
第１図は本発明による多重化構成の直流電源装置の一実
施例を示す構成図、第２図は第１図のＭＯＳＦＥＴのド
レイン・ソース間の電圧電流特性図、第３図は本発明に
よる多重化構成の直流電源装置の他の実施例を示す構成
図、第４図は第３図の負荷回路の交換時の発生雑音電圧
波湿例図、第５図は従来の多重化構成の直流電源装置の
一例を示す構成図である。 １．２・・・電源ユニット、３・・・直流入力電源、４
゜１７、１８・・・負荷回路、５・・・入力フィルタ、
６・・・変換回路、７・・・整流回路、８・・・平滑回
路、９・・・出力電圧制御回路、１１．１５・・・ＭＯ
ＳＦＥＴ、１２・・・ダイオード、１３．１４・・・抵
抗、１６・・・定電圧ダイオード。 代理人 弁理士 秋 本 正 実 第１図 第２１２Ｉ 第３図 第４ 図 第５図
施例を示す構成図、第２図は第１図のＭＯＳＦＥＴのド
レイン・ソース間の電圧電流特性図、第３図は本発明に
よる多重化構成の直流電源装置の他の実施例を示す構成
図、第４図は第３図の負荷回路の交換時の発生雑音電圧
波湿例図、第５図は従来の多重化構成の直流電源装置の
一例を示す構成図である。 １．２・・・電源ユニット、３・・・直流入力電源、４
゜１７、１８・・・負荷回路、５・・・入力フィルタ、
６・・・変換回路、７・・・整流回路、８・・・平滑回
路、９・・・出力電圧制御回路、１１．１５・・・ＭＯ
ＳＦＥＴ、１２・・・ダイオード、１３．１４・・・抵
抗、１６・・・定電圧ダイオード。 代理人 弁理士 秋 本 正 実 第１図 第２１２Ｉ 第３図 第４ 図 第５図
Claims (1)
- １、直流入力を高周波パルス出力に変換する変換回路と
、該変換回路のパルス出力を整流する整流回路と、該整
流回路の出力を平滑する平滑回路と、該平滑回路の出力
電圧を検出して上記変換回路のパルス出力を制御する出
力電圧制御回路と、上記平滑回路の出力と直列に接続さ
れかつ上記変換回路および平滑回路の出力を検出する回
路の出力によりゲート駆動されるＭＯＳＦＥＴとから構
成される複数個の電源ユニットの出力を上記ＭＯＳＦＥ
Ｔを介し並列接続して成る多重化構成の直流電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25087086A JPH0667191B2 (ja) | 1986-10-23 | 1986-10-23 | 多重化構成の直流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25087086A JPH0667191B2 (ja) | 1986-10-23 | 1986-10-23 | 多重化構成の直流電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63107460A true JPS63107460A (ja) | 1988-05-12 |
| JPH0667191B2 JPH0667191B2 (ja) | 1994-08-24 |
Family
ID=17214232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25087086A Expired - Lifetime JPH0667191B2 (ja) | 1986-10-23 | 1986-10-23 | 多重化構成の直流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667191B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01107656A (ja) * | 1987-10-20 | 1989-04-25 | Nec Corp | スイツチング電源回路装置 |
| JPH0230242U (ja) * | 1988-08-15 | 1990-02-26 | ||
| JPH03218260A (ja) * | 1990-01-22 | 1991-09-25 | Fuji Elelctrochem Co Ltd | 並列運転用直流電源装置 |
| WO1997018612A1 (en) * | 1995-11-14 | 1997-05-22 | The Boeing Company | Fault tolerant power distribution system |
| JP2006254564A (ja) * | 2005-03-09 | 2006-09-21 | Origin Electric Co Ltd | 過電圧検出器及び過電圧検出方法、電源装置及び電源停止方法、並びに電源システム |
| JP2011200016A (ja) * | 2010-03-19 | 2011-10-06 | Sanken Electric Co Ltd | 電源装置 |
-
1986
- 1986-10-23 JP JP25087086A patent/JPH0667191B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01107656A (ja) * | 1987-10-20 | 1989-04-25 | Nec Corp | スイツチング電源回路装置 |
| JPH0230242U (ja) * | 1988-08-15 | 1990-02-26 | ||
| JPH03218260A (ja) * | 1990-01-22 | 1991-09-25 | Fuji Elelctrochem Co Ltd | 並列運転用直流電源装置 |
| WO1997018612A1 (en) * | 1995-11-14 | 1997-05-22 | The Boeing Company | Fault tolerant power distribution system |
| JP2006254564A (ja) * | 2005-03-09 | 2006-09-21 | Origin Electric Co Ltd | 過電圧検出器及び過電圧検出方法、電源装置及び電源停止方法、並びに電源システム |
| JP2011200016A (ja) * | 2010-03-19 | 2011-10-06 | Sanken Electric Co Ltd | 電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0667191B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6125046A (en) | Switching power supply having a high efficiency starting circuit | |
| US5528480A (en) | Highly efficient rectifying and converting circuit for computer power supplies | |
| US6738274B2 (en) | Power supply with integrated bridge and boost circuit | |
| US6812682B2 (en) | Switching power supply unit and semiconductor device for switching power supply | |
| JP3510178B2 (ja) | 直流電源装置及びその制御回路 | |
| US7342811B2 (en) | Lossless clamp circuit for DC-DC converters | |
| JP2003513606A (ja) | 同期整流の外部駆動方式 | |
| JPH11252902A (ja) | 高効率ｄｃ／ｄｃコンバータ | |
| US6169681B1 (en) | Power supply topology to reduce the effects of supply pumping | |
| US8183845B2 (en) | Low voltage power supply | |
| US20040165405A1 (en) | Power converter with output inductance | |
| JPS63107460A (ja) | 多重化構成の直流電源装置 | |
| JP2002291241A (ja) | スイッチング電源装置 | |
| JP2004056946A (ja) | スイッチング電源 | |
| JPH07135769A (ja) | 直列共振コンバータ | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JP4201161B2 (ja) | スイッチング電源装置 | |
| JP2797568B2 (ja) | 直流電源装置 | |
| JP3164201B2 (ja) | 直流電源装置 | |
| JP3374836B2 (ja) | 電源装置 | |
| JP3774313B2 (ja) | プシュプル型高速高圧電源装置 | |
| JPH099621A (ja) | 電圧共振型電源装置 | |
| JPH0326796Y2 (ja) | ||
| JPH0993931A (ja) | スイッチング電源の並列運転方法、並びにスイッチング電源 | |
| JPS58116071A (ja) | 高周波スイツチング直流電源 |