JP4485337B2 - 電流検出回路、電源制御回路、電源装置、電源システム、および電子装置 - Google Patents

Description

本発明は、電流検出回路、電源制御回路、電流検出回路を使用した電源装置、電流検出回路を使用した電源システム、電流検出回路を使用した電子装置に関する。

近年、様々な電子装置の電源にスイッチング電源が広く用いられている。一般的にスイッチング電源の内部にはスイッチング電源の出力電流を電流検出電圧に変換する電流検出回路が内蔵される。電流検出電圧は、負荷過電流から電源を保護する過電流保護回路や電源の並列運転を行う並列運転回路などに用いられる。過電流保護回路は、負荷の異常などの要因で電源に過電流が発生して、電流検出電圧が予め定められたしきい値電圧を超えた場合に電源動作停止などの処理を行い、電源を保護する回路である。並列運転回路は、複数の電源の出力どうしを並列接続する並列運転を行う際に、各電源の出力電流を電流方向の正、負を含めて正確に認識して、これに応じて各電源の設定電圧を調整するなどの制御を行い、各電源間の出力電流が均等になるよう制御する回路である。各電源の出力電流を認識するために電流検出回路の電流検出電圧が必要となる。並列運転回路の具体的な方式については、例えば日本テキサス・インスツルメンツ株式会社が２００１年に発行した「パワー・マネージメント・プロダクト アプリケーション・ノート」（非特許文献１）の７５６ページから７５８ページに記載されているような方式が知られている。

並列運転制御回路に必要な電源の電源出力電流を検出する回路方式として、電源出力端子と直列に電流検出用のシャント抵抗を挿入して、その両端の電圧を検出する方法が一般的に知られている（例えば特許文献１参照）。しかし、この方式はシャント抵抗の発熱が大きいという欠点がある。これを解決する回路方式の１つとしてスイッチング電源に使用されるトランスの１次電流をダイオードにより整流してシャント抵抗に流し、この両端の電圧を検出する方式が知られている（例えば特許文献２参照）。この方式は、一般的にトランスの１次電流は２次電流と比較して数分の１から数十分の１程度であるので、シャント抵抗に流れる電流値を減らすことができ、シャント抵抗による損失を低減することができる。

図５に従来の電流検出回路を用いたスイッチング電源回路の例を示す。図５のスイッチング電源回路は、直流電源５１がインバータ回路５２に接続され、インバータ回路５２の出力がトランス５３の１次巻線５３ａに接続され、トランス５３の２次巻線５３ｂが整流回路５４に接続され、整流回路５４の出力が平滑回路５５に接続され、平滑回路５５の出力が電源出力５５ｃ、５５ｄに接続される。インバータ回路５２と１次巻線５３ａの接続の間に電流トランス５６の１次巻線５６ａが接続され、電流トランス５６の２次巻線５６ｂがダイオードブリッジ５７に接続され、ダイオードブリッジ５７の出力が抵抗Ｒ５１に接続され、抵抗Ｒ５１の両端が電流検出回路５８の出力５９ａ、５９ｂに接続され、電流検出回路５８の出力５９ａ、５９ｂが過電流保護回路６１に接続される構成となっている。過電流保護回路６１は、負荷の異常などの要因で電源に過電流が発生して、電流検出電圧Ｖ５５が予め定められたしきい値電圧を超えた場合に電源動作停止などの処理を行い電源を保護する機能を持つ。制御回路６２はスイッチング電源回路内の各部の様々な制御を行っている。

インバータ回路５２は、ＭＯＳ−ＦＥＴＱ５１〜Ｑ５４の４個によるフルブリッジ構成となっており、直流電源５１から入力された電圧Ｖ５１をＭＯＳ−ＦＥＴＱ５１〜Ｑ５４のＯＮ／ＯＦＦ動作によりスイッチングして交流電圧を発生させ、トランス５３の１次巻線５３ａに交流電圧Ｖ５２を入力する。コンデンサ５２ａはバイパスコンデンサである。トランス５３は入力された交流電圧をトランスの５３の巻数比に従い降圧して、トランス５３の２次巻線５３ｂに降圧された交流電圧を出力する。整流回路５４は、２次巻線５３ｂの降圧された交流電圧出力をＭＯＳ−ＦＥＴＱ５５、Ｑ５６のスイッチングにより同期整流して電圧方向が一方向のパルス電圧とする。平滑回路５５は、整流回路５４で整流されたパルス電圧をコイル５５ａとコンデンサ５５ｂで構成されるローパスフィルタで平滑して直流電圧に変換して、電源出力５５ｃ、５５ｄに出力する。

図８に図５のスイッチング電源回路で電源出力電流Ｉ５２が正方向の場合の主な回路動作波形のタイミングチャート示す。回路はｔ１〜ｔ５を１周期とした動作を行う。インバータ回路５２のＭＯＳ−ＦＥＴＱ５１〜Ｑ５４は位相シフト制御される。位相シフト制御においてＱ５１〜Ｑ５４はＯＮ時間のデューティー比０．５でそれぞれ駆動され、Ｑ５１とＱ５２はそれぞれ交互にＯＮし、Ｑ５３とＱ５４はそれぞれ交互にＯＮする。Ｑ５３のＯＮタイミングとＱ５４のＯＦＦタイミングはＱ５１のＯＮタイミングとＱ５２のＯＦＦタイミングから一定時間（ｔ１〜ｔ２の時間）遅れ、Ｑ５３のＯＦＦタイミングとＱ５４のＯＮタイミングはＱ５１のＯＦＦタイミングとＱ５２のＯＮタイミングから一定時間（ｔ３〜ｔ４の時間）遅れている。また、整流回路５４のＭＯＳ−ＦＥＴＱ５５はＱ５１のＯＮ／ＯＦＦタイミングに同期動作し、ＭＯＳ−ＦＥＴＱ５６はＱ５２のＯＮ／ＯＦＦタイミングに同期動作している。

ｔ１〜ｔ２の期間においてはＱ５１とＱ５４がＯＮ、Ｑ５２とＱ５３がＯＦＦしているため、トランス５３の１次巻線５３ａの電圧Ｖ５２は正電圧となる。また、Ｑ５５がＯＮ、Ｑ５６がＯＦＦしているためトランス２次巻線５３ｂ側の電流は電源出力５５ｄから２次巻線５３ｂ、ＭＯＳ−ＦＥＴＱ５５、コイル５５ａ、電源出力５５ｃを順に通る方向に流れ、トランス５３の１次巻線５３ａの電流Ｉ５１の方向は正方向となる。

ｔ２〜ｔ３の期間においてはＱ５１とＱ５３がＯＮ、Ｑ５２とＱ５４がＯＦＦしているため、１次巻線５３ａの両端がインバータ回路５２によって短絡される状態となり、トランス５３の１次巻線電圧Ｖ５２は０となる。また、Ｑ５５がＯＮ、Ｑ５６がＯＦＦしているためトランス２次巻線５３ｂ側の電流は電源出力５５ｄから２次巻線５３ｂ、ＭＯＳ−ＦＥＴＱ５５、コイル５５ａ、電源出力５５ｃを順に通る方向に流れ、トランス５３の１次巻線５３ａの電流Ｉ５１の方向は正方向となる。

ｔ３〜ｔ４の期間においてはＱ５２とＱ５３がＯＮ、Ｑ５１とＱ５４がＯＦＦしているため、トランス５３の１次巻線５３ａの電圧Ｖ５２は負電圧となる。また、Ｑ５６がＯＮ、Ｑ５５がＯＦＦしているためトランス２次巻線５３ｂ側の電流は電源出力５５ｄから２次巻線５３ｂ、ＭＯＳ−ＦＥＴＱ５６、コイル５５ａ、電源出力５５ｃを順に通る方向に流れ、トランス５３の１次巻線５３ａの電流Ｉ５１の方向は負方向となる。

ｔ４〜ｔ５の期間においてはＱ５２とＱ５４がＯＮ、Ｑ５１とＱ５３がＯＦＦしているため、１次巻線５３ａの両端がインバータ回路５２によって短絡される状態となり、トランス５３の１次巻線電圧Ｖ５２は０となる。また、Ｑ５６がＯＮ、Ｑ５５がＯＦＦしているためトランス２次巻線５３ｂ側の電流は電源出力５５ｄから２次巻線５３ｂ、ＭＯＳ−ＦＥＴＱ５６、コイル５５ａ、電源出力５５ｃを順に通る方向に流れ、トランス５３の１次巻線５３ａの電流Ｉ５１の方向は負方向となる。

ｔ１〜ｔ２の時間およびｔ３〜ｔ４の時間である位相シフト量を制御すれば、トランス５３の１次巻線５３ａの電圧Ｖ５２のパルス幅が制御でき、電圧Ｖ５２をトランス５３の巻数比で降圧し、整流回路５４で整流し、平滑回路５５で平滑して直流とすれば、位相シフト量を制御することにより電源出力電圧Ｖ５３を制御することができる。

電流Ｉ５１の振幅は電源出力電流Ｉ５２とトランス５３の巻数比で決定される。例えば、電源出力電流Ｉ５２を３００Ａ、トランス５３の１次巻線５３ａの巻数を３０Ｔ（ターン）、２次巻線５３ｂの巻数を１Ｔ（ターン）とした場合にはＩ５１の振幅は３００Ａ／（３０Ｔ／１Ｔ）＝１０Ａとなる。これより、電流Ｉ５１の振幅は電源出力電流Ｉ５２に比例し、その比例係数はトランス５３の巻数比により決定されることが分かる。また、トランス５３の１次巻線５３ａの電流Ｉ５１はｔ２〜ｔ３の期間およびｔ４〜ｔ５の期間において、インバータ回路５２により１次巻線５３ａが短絡された状態となるため０とはならず、電源出力電流Ｉ５２とトランス５３の巻数比で決定される電流を流し続ける。以上より、上記位相シフト量が変化して、電源出力電圧Ｖ５３が変化した場合においても、電源出力電流Ｉ５２が一定ならば電流Ｉ５１の電流波形は一定である。

電流Ｉ５１を電流トランス５６で変流して、ダイオードブリッジ５７で整流して直流電流Ｉ５４として、これを抵抗Ｒ５１に流せば、電源出力電流Ｉ５２に比例する電流検出電圧Ｖ５５を得ることができる。例えば、電源出力電流Ｉ５２を３００Ａ、トランス５３の１次巻線５３ａの巻数を３０Ｔ（ターン）、２次巻線５３ｂの巻数を１Ｔ（ターン）、電流トランス５６の１次巻線５６ａの巻数を１Ｔ（ターン）、２次巻線５６ｂの巻数を１００Ｔ（ターン）、抵抗Ｒ５１を１０Ωとした場合には３００Ａ／（３０Ｔ／１Ｔ）／（１００Ｔ／１Ｔ）×１０Ω＝１Ｖの電流検出電圧Ｖ５５を得ることができ、電流検出回路の電流検出感度は１Ｖ／３００Ａとなる。

特許２９９０７４２号公報 特開２００１−１０３７４１号公報 「パワー・マネージメント・プロダクト アプリケーション・ノート」、７５６ページ〜７５８ページ、日本テキサス・インスツルメンツ株式会社 ２００１年発行

一般に同期整流回路を持つ電源は同期整流回路に使用されるＭＯＳ−ＦＥＴのＯＮ時にドレイン〜ソース間の両方向に電流を流すことができるため、電源の設定電圧が電源に接続された負荷の電圧より低くなると、電源の出力電流が負方向となる場合がある。特に、電源内外に接続されるコンデンサ（例えば図５の５５ｂ）の充放電のために、負荷変動時に電流が負になることがある。また、複数の電源の出力を並列接続して電源の並列運転を行う際には、電源の設定電圧ばらつきにより設定電圧の低い電源の出力電流が負となることがあるため、電源を並列運転する制御回路は各電源の出力電流を電流方向の正、負を含めて正確に認識して、これに応じて各電源の設定電圧を調整するなどの制御を行う必要がある。このため電流検出回路には電源出力電流方向を正しく検出できることが要求される。しかし、図５の従来のスイッチング電源回路の例のようなトランスの１次電流をダイオードで整流する方式の電流検出回路を持つ電源では、電源出力電流Ｉ５２が負電流となった場合にトランス５３、電流トランス５６に流れる電流はそれぞれ逆となり、従って、電流トランス５６との２次巻線５６ｂの電流Ｉ５３の方向は負方向となるが、電流Ｉ５３はダイオードブリッジ５７で整流されるため抵抗Ｒ５１に流れる電流Ｉ５４は正方向のままとなる。図１０に電源出力電流Ｉ５２と電流検出電圧Ｖ５５の関係のグラフを示す。これより図５のスイッチング電源回路における電流検出回路は電源出力電流の絶対値しか検出できないことが分かる。このため、負荷変動時、あるいは並列運転を行った際に、動作が振動したり、発散したり動作不良を起こす場合がある。例えば、２台の並列運転された電源の出力電流が＋１００Ａと−１００Ａの場合、両電源の電流検出回路はそれぞれの絶対値の＋１００Ａと＋１００Ａと報告するため、並列運転回路が負荷電流の均等が取れているものと誤認識する。また、上記の＋１００Ａと−１００Ａに限らず、例えば＋５０Ａと−５０Ａや＋２００Ａと−２００Ａなどの絶対値が同一の電流値でも同様に電流の均等が取れているものと誤認識するため、動作の安定点が存在しない。

なお、電源出力電流の方向を検出できる別な回路方式として、電源出力端子と直列にシャント抵抗を挿入して、そのシャント抵抗の両端の電圧を検出する方法があるが、シャント抵抗の発熱が大きいため使用できない場合がある。

このように、従来技術によれば電源出力電流が正方向、負方向によらず、電流検出回路の電流検出電圧は全て正方向となり、電源出力電流方向を正しく検出できない。

この問題の解決ため、本発明ではスイッチング電源回路に、複数のスイッチ素子を持たせた電流検出回路を使用することにより問題を解決する。

本発明の効果は、電源の出力電流を検出する電流検出回路において、電源の出力電流方向の検出を可能し、負荷変動時や並列運転の際に、電源の動作が振動したり、発散したりする動作不良を解決し、安定動作を実現することである。

本発明の実施例を図面を用いて詳細に説明する。

図１は本発明の第１の実施例のスイッチング電源回路の構成図である。

図１のスイッチング電源回路は、直流電源１がインバータ回路２に接続され、インバータ回路２の出力がトランス３の１次巻線３ａに接続され、トランス３の２次巻線３ｂが整流回路４に接続され、整流回路４の出力が平滑回路５に接続され、平滑回路５の出力が電源出力５ｃ、５ｄに接続される。インバータ回路２と１次巻線３ａの接続の間に電流トランス６の１次巻線６ａが接続され、電流トランス６の２次巻線６ｂがスイッチ回路７に接続され、スイッチ回路７の出力が抵抗Ｒ１に接続され、抵抗Ｒ１の両端が電流検出回路８の出力９ａ、９ｂに接続され、電流検出回路８の出力９ａ、９ｂが過電流保護回路２１と並列運転回路２３に接続される構成となっている。過電流保護回路２１は、負荷の異常などの要因で電源に過電流が発生して、電流検出電圧Ｖ５が予め定められたしきい値電圧を超えた場合に電源動作停止などの処理を行い電源を保護する機能を持つ。また、並列運転回路２３は、複数の電源の出力どうしを並列接続する並列運転を行った際に、各電源の出力電流を電流方向の正、負を含めて正確に認識して、これに応じて各電源の設定電圧を調整するなどの制御を行い各電源間の出力電流を均等に制御する回路である。並列運転回路２３からは並列運転信号２４が出力されており、この信号を並列運転する電源間どうしで接続することにより各電源の出力電流の情報の共有が可能となっている。制御回路２２はスイッチング電源回路内の各部の様々な制御を行っている。

インバータ回路２は、ＭＯＳ−ＦＥＴＱ１〜Ｑ４の４個によるフルブリッジ構成となっており、直流電源１から入力された電圧Ｖ１をＭＯＳ−ＦＥＴＱ１〜Ｑ４のＯＮ／ＯＦＦ動作によりスイッチングして交流電圧を発生させ、トランス３の１次巻線３ａに交流電圧Ｖ２を入力する。コンデンサ２ａはバイパスコンデンサである。トランス３は入力された交流電圧をトランスの３の巻数比に従い降圧して、トランス３の２次巻線３ｂに降圧された交流電圧を出力する。整流回路４は、２次巻線３ｂの降圧された交流電圧出力をＭＯＳ−ＦＥＴＱ５、Ｑ６のスイッチングにより同期整流して電圧方向が一方向のパルス電圧とする。平滑回路５は、整流回路４で整流されたパルス電圧をコイル５ａとコンデンサ５ｂで構成されるローパスフィルタで平滑して直流電圧に変換して、電源出力５ｃ、５ｄに出力する。

図６に図１のスイッチング電源回路で電源出力電流Ｉ２が正方向の場合の主な回路動作波形のタイミングチャートを示す。回路はｔ１〜ｔ５を１周期とした動作を行う。インバータ回路２のＭＯＳ−ＦＥＴＱ１〜Ｑ４は位相シフト制御される。位相シフト制御においてＱ１〜Ｑ４はＯＮ時間のデューティー比０．５でそれぞれ駆動され、Ｑ１とＱ２はそれぞれ交互にＯＮし、Ｑ３とＱ４はそれぞれ交互にＯＮする。Ｑ３のＯＮタイミングとＱ４のＯＦＦタイミングはＱ１のＯＮタイミングとＱ２のＯＦＦタイミングから一定時間（ｔ１〜ｔ２の時間）遅れ、Ｑ３のＯＦＦタイミングとＱ４のＯＮタイミングはＱ１のＯＦＦタイミングとＱ２のＯＮタイミングから一定時間（ｔ３〜ｔ４の時間）遅れている。また、整流回路４のＭＯＳ−ＦＥＴＱ５はＱ１のＯＮ／ＯＦＦタイミングに同期動作し、ＭＯＳ−ＦＥＴＱ６はＱ２のＯＮ／ＯＦＦタイミングに同期動作している。

ｔ１〜ｔ２の期間においてはＱ１とＱ４がＯＮ、Ｑ２とＱ３がＯＦＦしているため、トランス３の１次巻線３ａの電圧Ｖ２は正電圧となる。また、Ｑ５がＯＮ、Ｑ６がＯＦＦしているためトランス２次巻線３ｂ側の電流は電源出力５ｄから２次巻線３ｂ、ＭＯＳ−ＦＥＴＱ５、コイル５ａ、電源出力５ｃを順に通る方向に流れ、トランス３の１次巻線３ａの電流Ｉ１の方向は正方向となる。

ｔ２〜ｔ３の期間においてはＱ１とＱ３がＯＮ、Ｑ２とＱ４がＯＦＦしているため、１次巻線３ａの両端がインバータ回路２によって短絡される状態となり、トランス３の１次巻線電圧Ｖ２は０となる。また、Ｑ５がＯＮ、Ｑ６がＯＦＦしているためトランス２次巻線３ｂ側の電流は電源出力５ｄから２次巻線３ｂ、ＭＯＳ−ＦＥＴＱ５、コイル５ａ、電源出力５ｃを順に通る方向に流れ、トランス３の１次巻線３ａの電流Ｉ１の方向は正方向となる。

ｔ３〜ｔ４の期間においてはＱ２とＱ３がＯＮ、Ｑ１とＱ４がＯＦＦしているため、トランス３の１次巻線３ａの電圧Ｖ２は負電圧となる。また、Ｑ６がＯＮ、Ｑ５がＯＦＦしているためトランス２次巻線３ｂ側の電流は電源出力５ｄから２次巻線３ｂ、ＭＯＳ−ＦＥＴＱ６、コイル５ａ、電源出力５ｃを順に通る方向に流れ、トランス３の１次巻線３ａの電流Ｉ１の方向は負方向となる。

ｔ４〜ｔ５の期間においてはＱ２とＱ４がＯＮ、Ｑ１とＱ３がＯＦＦしているため、１次巻線３ａの両端がインバータ回路２によって短絡される状態となり、トランス３の１次巻線電圧Ｖ２は０となる。また、Ｑ６がＯＮ、Ｑ５がＯＦＦしているためトランス２次巻線３ｂ側の電流は電源出力５ｄから２次巻線３ｂ、ＭＯＳ−ＦＥＴＱ６、コイル５ａ、電源出力５ｃを順に通る方向に流れ、トランス３の１次巻線３ａの電流Ｉ１の方向は負方向となる。

ここで、ｔ１〜ｔ２の時間およびｔ３〜ｔ４の時間である位相シフト量を制御すれば、トランス３の１次巻線３ａの電圧Ｖ２のパルス幅が制御でき、電圧Ｖ２をトランス３の巻数比で降圧し、整流回路４で整流し、平滑回路５で平滑して直流とすれば、位相シフト量を制御することにより電源出力電圧Ｖ３を制御することができる。

電流Ｉ１の振幅は電源出力電流Ｉ２とトランス３の巻数比で決定される。例えば、電源出力電流Ｉ２を３００Ａ、トランス３の１次巻線３ａの巻数を３０Ｔ（ターン）、２次巻線３ｂの巻数を１Ｔ（ターン）とした場合にはＩ１の振幅は３００Ａ／（３０Ｔ／１Ｔ）＝１０Ａとなる。これより、電流Ｉ１の振幅は電源出力電流Ｉ２に比例し、その比例係数はトランス３の巻数比により決定されることが分かる。また、トランス３の１次巻線３ａの電流Ｉ１はｔ２〜ｔ３の期間およびｔ４〜ｔ５の期間において、インバータ回路２により１次巻線３ａが短絡された状態となるため０とはならず、電源出力電流Ｉ２とトランス３の巻数比で決定される電流を流し続ける。以上より、上記位相シフト量が変化して、電源出力電圧Ｖ３が変化した場合においても、電源出力電流Ｉ２が一定ならば電流Ｉ１の電流波形は一定である。

電流トランス６は１次巻線６ａの電流Ｉ１を電流トランス６の巻数に応じて変流した電流を２次巻線６ｂに電流Ｉ３を流す。例えば、１次巻線６ａの電流Ｉ１の振幅を１０Ａ、電流トランス６の１次巻線６ａの巻数と１Ｔ（ターン）、２次巻線６ｂの巻数と１００Ｔ（ターン）とした場合の２次巻線６ｂの電流Ｉ３の振幅は１０Ａ／（１００Ｔ／１Ｔ）＝０．１Ａである。これより、電流Ｉ１と電流Ｉ３は振幅の異なる相似の電流波形となる。あるいは電圧について相似の電圧波形となる。

スイッチ回路７は、スイッチ素子Ｓ１〜Ｓ４の４つのスイッチ素子で構成され、電流Ｉ３を同期整流する。スイッチ素子には例えばＭＯＳ−ＦＥＴ、バイポーラトランジスタ、ＩＣ化された半導体スイッチなどを用いることができる。スイッチ素子Ｓ１、スイッチ素子Ｓ３はＭＯＳ−ＦＥＴＱ５のＯＮ／ＯＦＦタイミングと同期動作しており、スイッチ素子Ｓ２、スイッチ素子Ｓ４はＭＯＳ−ＦＥＴＱ６のＯＮ／ＯＦＦタイミングと同期動作している。

次にスイッチ素子Ｓ１〜Ｓ４を流れる電流について説明する。

ｔ１〜ｔ３の期間において、スイッチ素子Ｓ１、スイッチ素子Ｓ３がＯＮして、スイッチ素子Ｓ２、スイッチ素子Ｓ４はＯＦＦしており、また電流Ｉ３が正方向であるため、電流トランス６の２次巻線側の電流は２次巻線６ｂ、端子７ａ、スイッチ素子Ｓ１、端子７ｃ、抵抗Ｒ１、端子７ｄ、スイッチ素子Ｓ３、端子７ｂを順に通る方向に流れる。この時、スイッチ素子Ｓ２、スイッチ素子Ｓ４はＯＦＦしているため、スイッチ素子Ｓ２、スイッチ素子Ｓ４には電流は流れない。

ｔ３〜ｔ５の期間において、スイッチ素子Ｓ２、スイッチ素子Ｓ４がＯＮして、スイッチ素子Ｓ１、スイッチ素子Ｓ３はＯＦＦしており、また電流Ｉ３が負方向であるため、電流トランス６の２次巻線側の電流は２次巻線６ｂ、端子７ｂ、スイッチ素子Ｓ４、端子７ｃ、抵抗Ｒ１、端子７ｄ、スイッチ素子Ｓ２、端子７ａを順に通る方向に流れる。この時、スイッチ素子Ｓ１、スイッチ素子Ｓ３はＯＦＦしているため、スイッチ素子Ｓ１、スイッチ素子Ｓ３には電流は流れない。

これより、抵抗Ｒ１の電流Ｉ４の方向はｔ１〜ｔ５の期間で常にスイッチ回路７の端子７ｃから端子７ｄの方向の直流電流となり、電流検出回路８の電流検出電圧Ｖ５は正方向の直流電圧となる。

次に図７に図１のスイッチング電源回路で電源出力電流Ｉ２が負方向の場合の主な回路動作波形のタイミングチャートを示す。図７におけるＭＯＳ−ＦＥＴＱ１〜Ｑ６およびスイッチ素子Ｓ１〜Ｓ４の動作タイミングは電源出力電流Ｉ２が正方向の場合のタイミングチャート図６と同じである。また、図７における電圧Ｖ２の波形は図６の波形と同一である。これは電圧Ｖ２を決定するＭＯＳ−ＦＥＴＱ１〜Ｑ４のタイミングが図６、図７の場合で同一であるためである。なお、電源出力電流Ｉ２が負方向であることから、これに伴いトランス３および電流トランス６の電流は図６の場合に対して逆極性となっている。具体的にはｔ１〜ｔ３の期間で電流Ｉ１、電流Ｉ３は負方向となり、ｔ３〜ｔ５の期間で電流Ｉ１、電流Ｉ３は正方向となる。次に図７の場合におけるスイッチ素子Ｓ１〜Ｓ４を流れる電流について説明する。

ｔ１〜ｔ３の期間において、スイッチ素子Ｓ１、スイッチ素子Ｓ３がＯＮして、スイッチ素子Ｓ２、スイッチ素子Ｓ４はＯＦＦしており、また電流Ｉ３が負方向であるため、電流トランス６の２次巻線側の電流は２次巻線６ｂ、端子７ｂ、スイッチ素子Ｓ３、端子７ｄ、抵抗Ｒ１、端子７ｃ、スイッチ素子Ｓ１、端子７ａを順に通る方向に流れる。この時、スイッチ素子Ｓ２、スイッチ素子Ｓ４はＯＦＦしているため、スイッチ素子Ｓ２、スイッチ素子Ｓ４には電流は流れない。

ｔ３〜ｔ５の期間において、スイッチ素子Ｓ２、スイッチ素子Ｓ４がＯＮして、スイッチ素子Ｓ１、スイッチ素子Ｓ３はＯＦＦしており、また電流Ｉ３が正方向であるため、電流トランス６の２次巻線側の電流は２次巻線６ｂ、端子７ａ、スイッチ素子Ｓ２、端子７ｄ、抵抗Ｒ１、端子７ｃ、スイッチ素子Ｓ４、端子７ｂを順に通る方向に流れる。この時、スイッチ素子Ｓ１、スイッチ素子Ｓ３はＯＦＦしているため、スイッチ素子Ｓ１、スイッチ素子Ｓ３には電流は流れない。

これより、抵抗Ｒ１の電流Ｉ４の方向はｔ１〜ｔ５の期間で常にスイッチ回路７の端子７ｄから端子７ｃの方向の直流電流となり、電流検出回路８の電流検出電圧Ｖ５は負方向の直流電圧となる。

以上より、電源出力電流Ｉ２の方向が正方向ならＶ５は正方向の直流電圧となり、電流Ｉ２の方向が負方向ならＶ５は負方向の直流電圧となる。

また、電流Ｉ１は電源出力電流Ｉ２とトランス３の巻数比により決定され、電流Ｉ３は電流Ｉ１と電流トランス６の巻数比により決定され、電流Ｉ４は電流Ｉ３をスイッチ回路７で同期整流したものであることから電流Ｉ３と電流Ｉ４の絶対値は同一となり、また、電流検出電圧Ｖ５は抵抗Ｒ１と電流Ｉ４の積であることから、電流検出電圧Ｖ５は電源出力電流Ｉ２に比例することがわかる。例えば、電源出力電流Ｉ２を３００Ａ、トランス３の１次巻線３ａの巻数を３０Ｔ（ターン）、２次巻線３ｂの巻数を１Ｔ（ターン）、電流トランス６の１次巻線６ａの巻数を１Ｔ（ターン）、２次巻線６ｂの巻数を１００Ｔ（ターン）、抵抗Ｒ１を１０Ωとした場合には３００Ａ／（３０Ｔ／１Ｔ）／（１００Ｔ／１Ｔ）×１０Ω＝１Ｖの電流検出電圧Ｖ５を得ることができ、電流検出回路の電流検出感度は１Ｖ／３００Ａとなる。

以上説明した通り、図１に示すスイッチング電源回路の電流検出回路８はスイッチ素子Ｓ１〜Ｓ４を電源のスイッチング動作に同期して動作させることにより、電流検出電圧Ｖ５の極性により電源出力電流Ｉ２の方向を検出することが可能であり、更にその電流検出電圧Ｖ５の大きさは出力電流の大きさに比例したものとなる。図９に電源出力電流Ｉ２と電流検出電圧Ｖ５の関係のグラフを示す。以上より、本スイッチング電源回路は電源出力電流Ｉ２の方向と大きさを検出することが可能であり、負荷変動時や並列運転した場合に、動作の振動や発散がなく安定動作を実現することができる。

なお、図１のスイッチング電源回路において、抵抗Ｒ１をスイッチ回路７の端子７ａ〜７ｂ間に移動して接続しても、スイッチ回路７は電流トランス６の２次巻線６ｂの電流Ｉ３が抵抗Ｒ１を流れることによって生ずる交流電圧を整流するので、図１と同様な電流検出電圧を得ることができる。また、スイッチ回路７に用いるスイッチ素子の数は４つ以外でも同様な電流検出を実現することが可能である。例えば、スイッチ素子の数を２個とし、電流トランス６の２次巻線６ｂの一方の側に第１のスイッチ素子を接続し、２次巻線６ｂの他方の側に第２のスイッチ素子を接続し、第１のスイッチ素子の出力端子と第２のスイッチ素子の出力端子を接続し、第１のスイッチ素子の出力端子と２次巻線６ｂの中間タップとの間を電流検出の出力とするようなスイッチ回路でもよい。また、電流トランス６の替わりに、コンデンサ結合や直結でも同様の動作の実現が可能である。

図２は本発明の第２の実施例の電源装置の構成図である。

図２において、３１は電源装置であり、３２は電源入力である。電源装置３１は、図１に示すインバータ回路２、トランス３、整流回路４、平滑回路５を備える。３７は電源出力である。また電源装置３１は、電流検出回路８、過電流保護回路２１および並列運転回路２３を備え、並列運転信号２４を出力する。

図２に示すように本実施例の電源装置３１は、電源入力３２にインバータ回路２を接続し、インバータ回路２にトランス３を接続し、トランス３に整流回路４を接続し、整流回路４に平滑回路５を接続し、平滑回路５に電源出力３７を接続する。また電源装置３１は、インバータ回路２とトランス３の間に電流検出回路８を接続し、電流検出回路８に過電流保護回路２１と並列運転回路２３を接続する。並列運転回路２３からは並列運転信号２４が出力される。また電源装置３１内部に制御回路２２を有する。

以上説明した通り、本電源装置３１は実施例１の電流検出回路８と並列運転回路２３を使用していることから、実施例１と同様に電源出力電流の方向と大きさを検出することが可能であり、負荷変動時や並列運転した場合に動作の振動や発散がなく安定動作を実現することができる。

なお、本電源装置３１から並列運転回路２３を取り去っても、あるいは使わなくても、負荷変動時の動作は安定である。

図３は本発明の第３の実施例の電源システムの構成図である。

図３において、１０１は電源システムであり、１０２は電源入力であり、１０３は整流回路であり、１０４ａ、１０４ｂ、１０４ｃは電源入力であり、３１ａ、３１ｂ、３１ｃは図２に示す電源装置３１であり、１０６ａ、１０６ｂ、１０６ｃは電源出力であり、１０７ａ、１０７ｂ、１０７ｃは並列運転信号であり、１０８は電源出力である。

図３に示すように本実施例の電源システム１０１は電源入力１０２に整流回路１０３を接続し、整流回路１０３に電源装置３１ａ、３１ｂ、３１ｃを並列接続し、電源装置３１ａ、３１ｂ、３１ｃの電源出力１０６ａ、１０６ｂ、１０６ｃを並列接続したものに電源システム１０１の電源出力１０８を接続し、電源装置３１ａ、３１ｂ、３１ｃの並列運転信号１０７ａ、１０７ｂ、１０７ｃどうしを並列接続するものである。

ここで、整流回路１０３は、電源入力１０２に入力された交流電圧を整流して直流に変換する回路である。この回路の実現方法としてたとえばダイオードブリッジを使用した整流回路、ＰＦＣ（力率改善）回路などを使用することができる。

以上説明した通り、電源システム１０１は実施例２の電源装置３１を使用していることから、実施例２と同様に電源出力電流の方向と大きさを検出することが可能であり、負荷変動時や並列運転の際に、動作の振動や発散がなく安定動作を実現することができる。

図４は本発明の第４の実施例の電子装置の構成図である。

図４において、２０１は電子装置であり、２０２は電源入力であり、２０３は電源入力であり、１０１は図３の電源システム１０１であり、２０５は電源出力であり、２０６は電子回路である。図４に示すように本実施例の電子装置２０１は電源入力２０２に電源システム１０１を接続し、電源システム１０１に電子回路２０６を接続したものである。

ここで、電子回路２０６は、例えば電子演算回路、メモリ回路、増幅回路、発振回路、Ｄ／Ａコンバータ、Ａ／Ｄコンバータなどのデジタル回路、アナログ回路を問わない全ての電子回路である。

以上説明した通り、電子装置２０１は、実施例３の電源システム１０１を使用していることから、実施例３と同様に電源システムが電源出力電流の方向と大きさを検出することが可能であり、負荷変動時や並列運転の際に動作の振動や発散がなく安定動作を実現することができる。

電源システム１０１が不安定になると、出力電圧が変動して、電子回路２０６が誤動作することがあるが、本電子装置２０１は、電源システム１０１が安定なので、電子回路２０６の誤動作の可能性は小さい。このように、本発明の技術を用いれば電子装置の動作が安定で信頼性が高いという効果がある。

図１のスイッチ回路７と制御回路２２とによって実施例５の電源制御回路が実現される。スイッチ回路７が制御回路２２により所望のタイミングで制御されるので、この電源制御回路は電源装置の部分品として、半導体集積回路、ハイブリッドＩＣ、モジュールなどの形態で実現される。

本発明は、電流検出回路、電源制御回路、電流検出回路を使用した電源装置、電流検出回路を使用した電源システム、電流検出回路を使用した電子装置に関するものであり、電源の出力電流方向の正負および電流量を正しく検出できる電流検出回路を持ち、負荷変動時や並列運転の際に、動作の振動や発散がない安定動作を実現した電源装置、電源システム、電子装置を提供することができる。

第１の実施例のスイッチング電源回路の構成図である。 第２の実施例の電源装置の構成図である。 第３の実施例の電源システムの構成図である。 第４の実施例の電子装置の構成図である。 従来技術のスイッチング電源回路例の構成図である。 実施例において電源出力電流方向が正の場合の回路動作波形のタイミングチャートである。 実施例において電源出力電流方向が負の場合の回路動作波形のタイミングチャートである。 従来技術例における回路動作波形のタイミングチャートである。 実施例において出力電流と電流検出電圧の関係を示すグラフである。 従来技術例において出力電流と電流検出電圧の関係を示すグラフである。

符号の説明

２：インバータ回路、３：トランス、４：整流回路、５：平滑回路、６：電流トランス、７：スイッチ回路、８：電流検出回路、２１：過電流保護回路、２３：並列運転回路、Ｑ１〜Ｑ６：ＭＯＳ−ＦＥＴ、Ｓ１〜Ｓ４：スイッチ素子

Claims (7)

1. 複数のスイッチ素子で構成されるインバータ回路の出力がトランスの１次巻線に接続され、前記トランスの２次巻線が複数のスイッチ素子で構成される整流回路に接続され、前記整流回路の出力が平滑回路に接続され、前記平滑回路の出力を電源出力電流とするスイッチング電源回路の電流を検出する回路において、
   前記インバータ回路と前記トランスの１次巻線との接続の間に電流トランスの１次巻線を接続し、前記電流トランスの２次巻線に複数のスイッチ素子で構成されるスイッチ回路を接続し、前記スイッチ回路の出力を抵抗に接続して電流を検出する回路であって、前記電源出力電流の電流方向と前記スイッチ回路の出力電流の電流方向とが同じになるように、前記整流回路と前記スイッチ回路とを前記インバータ回路の動作に同期して制御することを特徴とする電流検出回路。
2. 前記スイッチ素子がＦＥＴであることを特徴とする請求項１記載の電流検出回路。
3. 請求項１記載の前記電流検出回路を内蔵する半導体集積回路。
4. 請求項１記載の前記電流検出回路を具備したことを特徴とする電源装置。
5. 請求項４記載の前記電源装置を内蔵することを特徴とする電源システム。
6. 請求項４記載の前記電源装置を備える電子装置。
7. 請求項５記載の前記電源システムを備える電子装置。

Images